JP2005150580A - 抵抗素子のトリミング方法及びプローブユニット - Google Patents

抵抗素子のトリミング方法及びプローブユニット Download PDF

Info

Publication number
JP2005150580A
JP2005150580A JP2003388838A JP2003388838A JP2005150580A JP 2005150580 A JP2005150580 A JP 2005150580A JP 2003388838 A JP2003388838 A JP 2003388838A JP 2003388838 A JP2003388838 A JP 2003388838A JP 2005150580 A JP2005150580 A JP 2005150580A
Authority
JP
Japan
Prior art keywords
probe
resistance element
probe pins
electrode
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003388838A
Other languages
English (en)
Inventor
Hitoshi Amamiya
仁志 雨宮
Koji Fujimoto
浩治 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Minowa KOA Inc
Original Assignee
Minowa KOA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Minowa KOA Inc filed Critical Minowa KOA Inc
Priority to JP2003388838A priority Critical patent/JP2005150580A/ja
Publication of JP2005150580A publication Critical patent/JP2005150580A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】 小型化した抵抗素子5に対しても実質的な四端子測定しながらのトリミングを可能とする。
【解決手段】 抵抗体2と電極1が交互に配置され、直列接続状態で連なった抵抗素子群に対し、プローブユニット7を用いて実質的に抵抗値測定しながら抵抗値調整する抵抗素子5のトリミング方法であって、当該抵抗素子群の両端に位置する電極1にプローブユニット7が有する通電用プローブピン3を当接させ、当該抵抗素子群の全ての電極1各々にプローブユニット7が有する電圧測定用プローブピン4を当接させ、当該抵抗素子群の両端に位置する電極1間に通電用プローブピン3により定電流(I)を流しながら各抵抗素子5の端子間電圧(V)を測定し、Vが所定の値となるよう各抵抗体2及び/又は電極1に対してトリミング手段を講じる。
【選択図】図1

Description

本発明は、抵抗素子のトリミング方法及びプローブユニットに関するものである。
抵抗素子群に対し、プローブユニットを用いて抵抗値測定しながら抵抗値調整する抵抗素子5のトリミング方法に関する技術は、例えば特表2002−500433号公報にその開示がある。かかる技術は、図2に示すように抵抗素子5の抵抗値を把握するためにいわゆる四端子測定しながらトリミングするもので、そのために一つの抵抗素子5に4本のプローブピン(3,4)を、図2(a)の接触点6位置に当接させて抵抗値を把握しながらトリミングするものである。従ってかかる抵抗素子5のトリミング方法で用いるプローブユニット7は図2(b)に示すように、プローブピン(3,4)が向い合う構造となっている。
特表2002−500433号公報
上記技術によってもいわゆる四端子測定は可能であるが、それに必要なプローブピン(3,4)の本数が、一列の抵抗素子数の4倍必要である。また向い合うプローブピン(3,4)間距離の調整等が煩雑である。そのようなプローブユニット7は、構造が複雑とならざるを得ず、故障率が大きくなるばかりでなく、コスト高となる。また電子部品が小型化すると、かかるプローブユニット7を用いることが極めて困難となる場合があると考えられる。抵抗素子が密集した抵抗素子群に対し、個々の抵抗素子5を構成する電極1夫々に4本のプローブピン(3,4)を当接させることが、当該当接のための位置精度上極めて困難だからである。
そこで本発明が解決しようとする課題は、小型化した抵抗素子に対しても実質的な四端子測定しながらのトリミングを可能とすることである。
上記課題を解決するため、本発明の抵抗素子のトリミング方法は、抵抗体2と電極1が交互に配置され、各抵抗素子5が直列接続状態となった抵抗素子群に対し、プローブユニット7を用いて実質的に抵抗値測定しながら抵抗値調整する抵抗素子5のトリミング方法であって、当該抵抗素子群の両端の電極1にプローブユニット7が有する通電用プローブピン3を当接させ、当該抵抗素子群の全ての電極1各々にプローブユニット7が有する電圧測定用プローブピン4を当接させ、当該抵抗素子群の両端に位置する電極1間に通電用プローブピン3により定電流(I)を流しながら各抵抗素子5の端子間電圧(V)を測定し、Vが所定の値となるよう各抵抗体2及び/又は電極1に対してトリミング手段を講じることを特徴とする。
直列接続された抵抗素子群の両端の電極間に定電流(I)を流すことにより全ての抵抗素子5に当該定電流が流れるため、各々の抵抗素子5毎に通電用プローブピン3の当接を要しない。また電圧測定用プローブピン4は、隣り合う抵抗素子5で共通する電極1に1本あれば足りる。
上記「実質的に抵抗値測定」は、「抵抗値」として結果を得る演算をする過程を必ずしも要しないことを意味する。例えば、抵抗素子5に対して一定電流(I)が流れている状態で、当該抵抗素子5の端子(電極1)間電圧(V)を測定すれば、オームの法則により抵抗値を把握できるが、そのための演算をしなくても、抵抗値と電圧(V)とは比例関係にあるため、当該電圧(V)を把握すれば実質的に抵抗値を把握したことになる。
また上記「Vが所定の値となるよう」については、逆に「抵抗値」を当該V及びIから演算した抵抗値等の値を指標として、「その値が所定の値となるように」とした場合であっても、「その値」がVに起因して算出できるものであれば、「Vが所定の値となるよう」と同義である。
直列接続状態となった抵抗素子群に対し定電流を流しながら、各々の抵抗素子5端子(電極1)間電圧(V)を測定することにより抵抗素子に対して実質的な四端子測定することができる。いわゆる四端子測定と同じ効果が得られるためである。
本発明の抵抗素子5のトリミング方法の概要を図示すると図1(a)のようになる。また本発明のプローブユニット7の概要を図示すると図1(b)のようになる。各プローブピンと電極1との接触点6は、黒丸で図示している。従来技術である図2(a)と図1(a)とを対比すると、両者は共に5つの抵抗素子5をプロービングするものである点で共通する。しかし本発明で必要なプローブピン(3,4)本数は8本であるのに対し(図1(b))、従来必要だったプローブピン(3,4)本数は20本である(図2(b))。抵抗素子5の数が図1(a)及び図2(a)と異なる場合でも、従来必要だったプローブピン本数は、前述のように抵抗素子5の数の4倍であるのに対し、本発明で必要なプローブピン本数は、抵抗素子5数に3を加えた本数である。従って本発明により大幅にプローブピン本数を減らすことができることがわかる。また本発明では、従来技術のようにプローブピン(3,4)を向い合う構造とする必要はないため(図1(b)、図2(b))、その構造は単純である。
プローブピン本数が減ることにより、小型化した抵抗素子5に対しても適切な電極1位置へのプローブピンの当接が容易となる。また各プローブピン先端径を太くして、通常磨耗や変形の激しいプローブピンを頑丈にし、プローブユニット7を長寿命化することができる利点がある。
以上のことから、本発明により小型化した抵抗素子5に対しても実質的な四端子測定しながらのトリミングが可能となり、本発明の課題が解決できた。
ここで上記「トリミング手段」は、例えば抵抗体2及び/又は電極1の電流流路を狭める手段である。導電物質を付与して抵抗値を低くするトリミング手段も考えられるが、通常四端子測定を要する抵抗素子5は、低抵抗である場合が多く、導電物質付与による抵抗値変化率変化が小さく、実効性が低いと考えられる。また低抵抗故、抵抗体2と電極1の抵抗値の差が小さいため、いずれの電流流路を狭めることによってもトリミングに効果的である。前記電流流路を狭める具体的手段は、レーザーカット法、サンドブラスト法、ディスクカッターによる溝形成等である。電流流路を狭めることにより抵抗体2及び/又は電極1に溝形成等がされるが、その溝の形状等は、例えばシングルカット形状、Lカット形状、Jカット形状、サーペンタイン形状等とすることができる。
本発明の抵抗素子のトリミング方法において、抵抗素子群の両端に位置する電極1面積が、当該抵抗素子群のその他の電極1面積よりも大きいことが好ましい。抵抗素子群の両端に位置する電極1には、通電用プローブピン3及び電圧測定用プローブピン4の双方が、両者直接接触しないように両端の電極1に当接する必要があるため、かかる当接の位置ずれをある程度許容できるようにすることが作業上便宜だからである。
また本発明の抵抗素子のトリミング方法において、抵抗素子群が絶縁基板面上に配置され、電極1が配される絶縁基板部分が穴を有する場合において、通電用プローブピン3及び/又は電圧測定用プローブピン4の先端径が当該穴よりも大きいことが好ましい。当該穴へプローブピン(3,4)の落下を防ぐためである。当該落下状態で絶縁基板とプローブユニット7とが相対的に位置を変える動作をした場合に、プローブピン(3,4)が大きく変形してしまうおそれがある。
一般に、四端子測定が要求されるのは、低抵抗器である。本発明の適用が好適な抵抗器は、例えば公称抵抗値が1kΩ以下の抵抗器である。その中で特に公称抵抗値が10Ω以下の低抵抗器への適用が好適である。また、一般に「ゼロオーム抵抗器」、「ジャンパー部品」、「電流検出用抵抗器」といわれるものも本発明の好適な適用範囲である。本発明の好適な適用範囲内の抵抗器の種類は、絶縁基板上に厚膜形成・薄膜形成された電極1及び/又は抵抗体2を有するもの、絶縁基板を用いずにニクロムやゼラニン、マンガニン等の金属板を抵抗体2として有するもの等が挙げられる。
上記本発明の抵抗素子のトリミング方法に用いることのできる本発明のプローブユニット7は、多数本のプローブピン(3,4)が並んだ状態のプローブピン群が固定されているプローブユニットにおいて、前記プローブピン群の一方の外端から数えて2本のプローブピンのうち1本、及び他方の外端から数えて2本のプローブピンのうち1本が通電用プローブピン3であり、導体に対して双方の前記通電用プローブピン3により定電流(I)を流すことを可能とし、残りのプローブピンが電圧測定用プローブピン4であり、隣り合う電圧測定用プローブピン4間電圧(V)の測定を可能とすることを特徴とする。
上記本発明のプローブユニット7は、上記定電流(I)を流す機能、及び/又は上記隣り合う電圧測定用プローブピン4間電圧(V)を測定する機能を、プローブユニット7自身有していてもよいし、プローブユニット7が装着されるトリミング装置等がかかる機能を有していてもよい。上記本発明のプローブユニット7によってそれらの機能が結果として可能となればよい。
上記「多数本のプローブピン(3,4)が並んだ状態」とは、例えば図1(b)に示すように、プローブピン(3,4)の一端がプローブユニット7の支持体に固定され、プローブピン(3,4)が櫛歯状になった状態をいう。
上記「導体」は、例えば上述した抵抗素子群である。また上記「外端」は、使用時における「外端」を意味する。従って余分な数のプローブピンが使用時における「外端」よりも外側に配置している場合は、当該「外端」よりも外側に配置しているものを除外して「外端」が認定される。
上記本発明のプローブユニット7において、上記外端から数えて2本のプローブピン(3,4)間隔が、他の隣り合う2本のプローブピン間隔よりも狭いことが好ましい。例えば仮に上記外端から数えて2本のプローブピン(3,4)が当接する電極1面積が他の電極1面積と同等である場合等には、電極1へのプローブピン(3,4)の当接位置ずれを、他の電極1面におけるプローブピン(3,4)の当接位置ずれと同等量許容できるようにすることが、作業上好ましいと考えられるからである。
本発明により、小型化した抵抗素子に対しても実質的な四端子測定しながらのトリミングを可能とすることができた。また従来に比して構造が単純で、プローブピンの本数を減らすことのできるプローブユニットを提供することができた。
アルミナセラミックからなる絶縁基板を用意する。当該絶縁基板面にメタルグレーズ系Ag−Pd合金電極ペーストを図1(a)に示す電極1存在位置となるようスクリーン印刷し焼成する。次いで同図の抵抗体2存在位置にメタルグレーズ系Ag−Pd合金電極ペースト又はAg電極ペーストをスクリーン印刷し、焼成する。そして当該抵抗体2を覆うようにガラスペーストをスクリーン印刷して焼成する(図示しない)。従って抵抗素子5が5つ直列に並んだ抵抗素子群が絶縁基板上に形成された(図1(a))。
その後市販のレーザトリマーに、プローブユニット7を装着する。かかるプローブユニット7は、8本のプローブピン(3,4)が並んだ状態のプローブピン群が固定されており、当該プローブピン群の一方の外端から数えて2本のプローブピンの1本、及び他方の外端から数えて2本のプローブピンのうち1本が通電用プローブピン3であり、上記抵抗素子群に対して双方の前記通電用プローブピン3により定電流(I)を流すことを可能とし、残りのプローブピンが電圧測定用プローブピン4であり、隣り合う電圧測定用プローブピン4間電圧(V)の測定を可能とするものである。
そして上記抵抗素子群が形成された絶縁基板を上記レーザトリマーに供給する。かかるレーザトリマーは、抵抗体2と電極1が交互に配置され、直列接続状態で連なった抵抗素子群に対し、両端の電極1上にはプローブユニット7の通電用プローブピン3及び電圧測定用プローブピン4を、残りの電極1には電圧測定用プローブピン4のみを当接する動作をさせる。そして両端に位置する電極1間に通電用プローブピン3により定電流(I)を流しながら各抵抗素子5の端子間電圧(V)を各々測定させる。Vが所定の値となるよう各抵抗体2に対してレーザ照射しトリミング溝(Lカット)を形成して抵抗素子5の電流流路を狭める。これら一連の動作、例えばプローブユニット7を絶縁基板に当接させる動作、定電流(I)を流す動作、各抵抗素子5の端子間電圧(V)を各々測定する動作、レーザ照射動作、Vが所定の値となるか否かの判断、これらの動作のタイミング等はプログラム制御による。
以上で本発明の抵抗素子5のトリミング方法が終了する。実質的な四端子測定による実質的な抵抗値測定をしながらのトリミングであったため、通常の二端子測定を採用し、それ以外の条件を本実施形態と同条件とした場合のトリミング精度に比して、本発明に係るトリミング法のトリミング精度は良好だった。
本発明は、トリミングが施される抵抗素子を有する電子部品や、トリミングに用いられるプローブユニットに関連する産業において利用可能性がある。
(a)は、本発明の抵抗素子のトリミング方法の一例を示した概要図である。(b)は、(a)のトリミング方法に用いるプローブユニットの概要図である。 (a)は、従来の抵抗素子のトリミング方法の一例を示した概要図である。(b)は、(a)のトリミング方法に用いるプローブユニットの概要図である。
符号の説明
1.電極
2.抵抗体
3.通電用プローブピン
4.電圧測定用プローブピン
5.抵抗素子
6.接触点
7.プローブユニット

Claims (6)

  1. 抵抗体と電極が交互に配置され、各抵抗素子が直列接続状態となった抵抗素子群に対し、プローブユニットを用いて実質的に抵抗値測定しながら抵抗値調整する抵抗素子のトリミング方法であって、
    当該抵抗素子群の両端の電極にプローブユニットが有する通電用プローブピンを当接させ、
    当該抵抗素子群の全ての電極各々にプローブユニットが有する電圧測定用プローブピンを当接させ、
    当該抵抗素子群の両端に位置する電極間に通電用プローブピンにより定電流(I)を流しながら各抵抗素子の端子間電圧(V)を測定し、
    Vが所定の値となるよう各抵抗体及び/又は電極に対してトリミング手段を講じることを特徴とする抵抗素子のトリミング方法。
  2. 抵抗素子群の両端の電極面積が、当該抵抗素子群のその他の電極面積よりも大きいことを特徴とする請求項1記載の抵抗素子のトリミング方法。
  3. トリミング手段が、抵抗体及び/又は電極の電流流路を狭める手段であることを特徴とする請求項1又は2記載の抵抗素子のトリミング方法。
  4. 抵抗素子群が絶縁基板面上に配置され、電極が配される絶縁基板部分が穴を有する場合において、通電用プローブピン及び/又は電圧測定用プローブピンの先端径が当該穴よりも大きいことを特徴とする請求項1〜3のいずれかに記載の抵抗素子のトリミング方法。
  5. 多数本のプローブピンが並んだ状態のプローブピン群が固定されているプローブユニットにおいて、
    前記プローブピン群の一方の外端から数えて2本のプローブピンのうち1本、及び他方の外端から数えて2本のプローブピンのうち1本が通電用プローブピンであり、
    導体に対して双方の前記通電用プローブピンにより定電流(I)を流すことを可能とし、
    残りのプローブピンが電圧測定用プローブピンであり、
    隣り合う電圧測定用プローブピン4間電圧(V)の測定を可能とすることを特徴とするプローブユニット。
  6. 外端から数えての2本のプローブピン間隔が、他の隣り合う2本のプローブピン間隔よりも狭いことを特徴とする請求項5記載のプローブユニット。
JP2003388838A 2003-11-19 2003-11-19 抵抗素子のトリミング方法及びプローブユニット Pending JP2005150580A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003388838A JP2005150580A (ja) 2003-11-19 2003-11-19 抵抗素子のトリミング方法及びプローブユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003388838A JP2005150580A (ja) 2003-11-19 2003-11-19 抵抗素子のトリミング方法及びプローブユニット

Publications (1)

Publication Number Publication Date
JP2005150580A true JP2005150580A (ja) 2005-06-09

Family

ID=34695761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003388838A Pending JP2005150580A (ja) 2003-11-19 2003-11-19 抵抗素子のトリミング方法及びプローブユニット

Country Status (1)

Country Link
JP (1) JP2005150580A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156724A (ja) * 2004-11-30 2006-06-15 Matsushita Electric Ind Co Ltd チップ状電子部品の抵抗値測定方法
CN110164641A (zh) * 2019-05-13 2019-08-23 深圳市杰普特光电股份有限公司 激光调阻系统的控制方法
JP2021061368A (ja) * 2019-10-09 2021-04-15 Koa株式会社 チップ抵抗器の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156724A (ja) * 2004-11-30 2006-06-15 Matsushita Electric Ind Co Ltd チップ状電子部品の抵抗値測定方法
JP4682601B2 (ja) * 2004-11-30 2011-05-11 パナソニック株式会社 チップ状電子部品の抵抗値修正方法
CN110164641A (zh) * 2019-05-13 2019-08-23 深圳市杰普特光电股份有限公司 激光调阻系统的控制方法
JP2021061368A (ja) * 2019-10-09 2021-04-15 Koa株式会社 チップ抵抗器の製造方法
JP7352436B2 (ja) 2019-10-09 2023-09-28 Koa株式会社 チップ抵抗器の製造方法

Similar Documents

Publication Publication Date Title
EP0657898B1 (en) Electrical resistor
JPH07190863A (ja) 温度センサ
JP6585844B2 (ja) センサ素子およびセンサ素子を製造するための方法
US5363084A (en) Film resistors having trimmable electrodes
JPH10189318A (ja) ネットワーク抵抗器の製造方法
KR102601322B1 (ko) 인코딩된 바이오센서들 및 그 제조 및 사용 방법들
JP2008053251A (ja) チップ抵抗器
JP2005150580A (ja) 抵抗素子のトリミング方法及びプローブユニット
JPH04366727A (ja) 流量センサ
JP4073673B2 (ja) 抵抗器の製造方法
JP2987302B2 (ja) 電流検知抵抗器及びその調整方法
JP2764517B2 (ja) チップ抵抗器、ならびに、これを用いる電流検出回路および電流検出方法
JPH07191063A (ja) 抵抗値調節部分を有するホイートストーンブリッジなどの電気回路
EP0063264B1 (en) Method for the manufacture of a temperature sensitive platinum thin film resistance element
JP2007103976A (ja) チップ抵抗器
CN107256746A (zh) 片式热敏电阻器的制造方法与片式热敏电阻器
JP5262159B2 (ja) 薄膜チップ抵抗器の製造方法
JP4712943B2 (ja) 抵抗器の製造方法および抵抗器
JP3174195B2 (ja) チップ形電子部品の抵抗値測定方法
JP2010199283A (ja) 複合抵抗器及びその製造方法
JP2004200424A (ja) チップ抵抗器
JP4069756B2 (ja) 厚膜抵抗体の抵抗値調整方法
JP6876731B2 (ja) シャント抵抗器
JP2003197403A (ja) 低抵抗器
CN107850566B (zh) 用于检测介质的至少一个特性的设备以及用于调节设备的信号的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061116

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20061116

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081007