JP2005136283A - テープキャリア及びその製造方法 - Google Patents

テープキャリア及びその製造方法 Download PDF

Info

Publication number
JP2005136283A
JP2005136283A JP2003371930A JP2003371930A JP2005136283A JP 2005136283 A JP2005136283 A JP 2005136283A JP 2003371930 A JP2003371930 A JP 2003371930A JP 2003371930 A JP2003371930 A JP 2003371930A JP 2005136283 A JP2005136283 A JP 2005136283A
Authority
JP
Japan
Prior art keywords
tape
opening
film
tape carrier
base film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003371930A
Other languages
English (en)
Inventor
Akihisa Takahashi
明久 高橋
Masashi Nomura
昌史 野村
Katsujiro Waki
克次郎 脇
Toshiaki Ishii
俊明 石井
Kiyotomo Nakamura
清智 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2003371930A priority Critical patent/JP2005136283A/ja
Publication of JP2005136283A publication Critical patent/JP2005136283A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】従来のパンチングプロセスを用いたＶｉａ（開孔部）の作製法にて、はんだくびれ現象及びはんだボール落ち現象を減少させるためのテープキャリア及びその製造法を提供することを目的とする。
【解決手段】テープキャリア１００は、一方の面に孔径Ｒ1の開孔部３１を有する絶縁性のベースフィルム１１と孔径Ｒ2の開孔部３２を有する絶縁性のベースフィルム１２とが積層されて絶縁基材１０及び階段構造のＶｉａ（開孔部）３３が、他方の面にボールランド４１ａ、配線層が形成された構成に、テープキャリア２００は、テープキャリア１００のボールランド４１ａ、配線層上にソルダーレジスト層５１及び階段構造のＶｉａ（開孔部）３３内のボールランド上にニッケル、金皮膜を形成したものである。
【選択図】図１

Description

本発明は、ＩＣ、ＬＳＩ等の半導体集積回路素子を搭載するためのテープキャリアに関する。
近年、パッケージの小型化、高密度実装化の要求に伴って、高密度配線の容易なテープキャリアを用いたＢＧＡ構造のＣＳＰ（Chip Size Package）と呼ばれる小型の半導体装置（パッケージ）が提案されている。
これに伴い、ＬＳＩ等の半導体集積回路素子はテープキャリアを介して搭載され、親基板とはんだボールによるＢＧＡ実装が主流になってきている。
はんだボールによるＢＧＡ実装方法について説明する。
まず、フィルムテープ等の絶縁基材１１１にボールランド１３１及びＶｉａ（開孔部）１１２が形成されたテープキャリア４００（図４（ａ）参照）にＬＳＩチップ１４１をワイヤボンディングにて接続、搭載し、モールド樹脂１５１にて封止した半導体装置のボールランド１３１のＶｉａ（開孔部）１１２にボールマウンタを使用してはんだボールを整列、載置し、リフロー工程ではんだバンプ１６１を形成し、半導体装置４１０を作製する（図４（ｂ）参照）。
次に、電極パッド１７１が形成された親基板４２０の所定の位置に、半導体装置４１０を位置合わせして配置し（図４（ｃ）参照）、リフロー工程により、半導体装置４１０のはんだバンプ１６１が親基板４２０の電極パッド１７１にはんだ付けされることによりＢＧＡ実装が完了し、実装基板４３０を得る（図４（ｄ）参照）。
上記テープキャリアの製造方法としては、接着剤付きのポリイミドテープにパンチング法にて孔あけしてＶｉａ（開孔部）を形成する方法が知られている（例えば、特許文献１参照）。
次に、ＬＳＩチップ１４１を搭載するためのテープキャリアの製造方法の一例について説明する。図５（ａ）〜（ｅ）にパンチングによるテープキャリアの製造方法の一例を示す。
まず、ポリイミドフィルム等の絶縁基材１１１の片面に接着層１２１が形成された接着剤付きテープ材（図５（ａ）参照）の所定位置にパンチングによりＶｉａ（開孔部）１１２及び搬送、位置決め用のスプロケットホール（特に図示せず）を形成する（図５（ｂ）参照）。
次に、接着層１２１面に銅箔を加熱加圧により接着して、導体層１３１を形成する（図５（ｃ）参照）。
次に、Ｖｉａ（開孔部）１１２面をドライフィルム等のマスキング材で裏止めして、Ｖｉａ（開孔部）１１２内の導体層１３１を保護し、導体層１３１をフォトエッチングによりパターニング処理し、配線層、ボールランド１３１ａを形成する（図５（ｄ）参照）。
必要に応じて、絶縁基材１１１のボールランド１３１ａ面にソルダーレジスト１４１を形成した後、ボールランド１３１ａのＶｉａ（開孔部）１１２面にニッケル、金めっきを行い、テープキャリアが完成する。
最終的にはこのテープキャリアを半導体装置として個片化するが、これは半導体集積回路の搭載の前に行う場合と後に行う場合とがある。
最近、パッケージの小型化、高密度実装化の要求に伴って、ＢＧＡのはんだバンプの小径化が進み、次のような問題がおこっている。つまり強度保持のため支持体としてのテープ材１１１の厚さｔは変わらずに、はんだボールを形成するためのＶｉａ（開孔部）径λがλ’と小径化することで、Ｖｉａ（開孔部）１１２’のアスペクト比（ｔ／λ’）はＶ
ｉａ（開孔部）１１２のアスペクト比（ｔ／λ）に比べて大きくなり（図６（ａ）及び（ｂ）参照）、はんだバンプ形成時にはんだとボールランド部が一部接合されない現象が発生することがある。また、はんだバンプ形成時に問題がなくても、その後の親基板へのＢＧＡ実装時に、はんだが重力と表面張力により親基板側の電極パッドへ吸い取られて、はんだくびれ現象（図７（ａ）参照）もしくは、はんだボール落ち現象（図７（ｂ）参照）が発生してオープン不良となる現象が発生する場合がある。
上記Ｖｉａ（開孔部）のはんだくびれ現象及びはんだボール落ち現象を緩和するために、Ｖｉａ（開孔部）をフォトエッチングプロセスにて行う方法が提案されている（例えば、特許文献２参照）。
以下、フォトエッチングプロセスを用いたテープキャリアの作製法について説明する。図８（ａ）〜（ｅ）にフォトエッチングプロセスによるテープキャリアの製造方法の一例を示す。
まず、ポリイミドフィルム等の絶縁基材１１１の片面に接着層１２１及び銅箔１３１が積層された銅箔付きテープ材（図８（ａ）参照）の絶縁基材１１１面にレジストを塗布し、感光層を形成した後、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン１６１を形成する（図８（ｂ）参照）。
次に、レジストパターン１６１をエッチングマスクにして、絶縁基材１１１を所定の薬液でエッチングし、レジストパターン１６１を剥離してＶｉａ（開孔部）１１３を形成する（図８（ｃ）参照）。
次に、絶縁基材１１１の両側に搬送、位置決め用のスプロケットホール（特に図示せず）を形成し、銅箔１３１をフォトエッチングによりパターニング処理し、ボールランド１３１ａ及び配線層（特に、図示せず）を形成する（図８（ｄ）参照）。
必要に応じて、絶縁基材１１１のボールランド１３１ａ面にソルダーレジスト１４１を形成し（図８（ｅ）参照）、ボールランド１３１ａのＶｉａ（開孔部）１１３面にニッケル・金めっきを行い、テープキャリアが完成する。
上記フォトエッチングプロセスを用いたテープキャリアの製造方法では、Ｖｉａ（開孔部）１１３の断面形状は図８（ｃ）に示すように、傾斜の付いた形状となっており、はんだボールマウント後のはんだくびれ現象及びはんだボール落ち現象は若干緩和されるが、フォトエッチングプロセスでのエッチング形状のバラツキが発生して問題となっている。
また、フォトエッチングプロセスは従来のパンチングに比べて加工工程が増えること及び絶縁基材（特にポリイミドフィルム）のエッチングにヒドラジン等の劇薬を使用することから、取り扱いには慎重を要し、環境問題等が派生して、問題となっている。
特開２０００−２００８５３号公報 特開２０００−３６５４７号公報
本発明は、上記問題点に鑑み、鋭意検討した結果考案されたもので、従来のパンチングプロセスを用いたＶｉａ（開孔部）の作製法にて、上記はんだくびれ現象及びはんだボール落ち現象を減少させるためのテープキャリア及びその製造法を提供することを目的とする。
本発明に於いて上記課題を達成するために、まず請求項１においては、絶縁基材の一方の面にボールランド及び配線層が、他方の面にＶｉａ（開孔部）が形成されてなるテープ
キャリアにおいて、前記Ｖｉａ（開孔部）が孔径の異なる少なくとも２種以上の開孔部で構成される階段構造のＶｉａ（開孔部）からなることを特徴とするテープキャリアとしたものである。
また、請求項２においては、少なくとも以下の工程を有することを特徴とする請求項１記載のテープキャリアの製造方法としたものである。
（ａ）絶縁性樹脂フィルムからなるベースフィルム１１の一方の面に接着層２１を形成する工程。
（ｂ）パンチングによりベースフィルム１１及び接着層２１の所定位置に所定サイズの開孔部３１及びスプロケットホールを形成する工程。
（ｃ）ベースフィルム１１の接着層２１上に銅箔を積層して銅箔４１を形成し、中間テープ５０を作製する工程。
（ｄ）絶縁性樹脂フィルムからなるベースフィルム１２の一方の面に接着層２２を形成し、パンチングによりベースフィルム１２及び接着層２２の所定位置に所定サイズの開孔部３２を形成し、加工フィルム３０を形成する工程。
（ｅ）中間テープ５０の開孔部３１と加工フィルム３０の開孔部３２とを位置合わせしてラミネートし、ベースフィルム１１とベースフィルム１２とからなる絶縁基材１０の一方の面に銅箔４１が、他方の面に階段構造のＶｉａ（開孔部）３３が形成された中間テープ６０を作製する工程。
（ｆ）中間テープ６０のＶｉａ（開孔部）３３面をマスキング材で裏止めした後、中間テープ６０の銅箔４１上に感光性のレジストを形成し、パターン露光、現像等のパターニング処理を行ってレジストパターンを形成し、レジストパターンをマスクにして銅箔４１をエッチング処理し、レジストパターン及びマスキング材を剥離してボールランド４１ａ及び配線層を形成し、テープキャリア１００を作製する工程。
（ｇ）テープキャリア１００のボールランド４１ａ及び配線層上にソルダーレジスト層５１を、階段構造のＶｉａ（開孔部）３３のボールランド４１ａ面にニッケル、金皮膜を形成し、テープキャリア２００を作製する工程。
本発明のテープキャリアのＶｉａ（開孔部）は階段構造になっているため、Ｖｉａ（開孔部）にはんだバンプを形成する際ハンダボールマウントがし易い構造とすることができ、はんだバンプ形成後のはんだバンプと絶縁基材境界面のハンダ径を大きくできるため、通常品と比較して、はんだくびれ現象を減少させることができる。
また、はんだバンプの重心をボールランドに対して低く保てるため、通常品と比較して、はんだ落ち現象（ボールオフ）を減少できる。
また、Ｖｉａ（開孔部）が階段構造となっているため、落下試験の際、その衝撃がボールランドとはんだバンプの界面に直接伝わり難くできる。
さらにまた、本発明のテープキャリアの製造方法は、別々のベースフィルムにパンチング法で異なった孔径の開孔部を形成し、位置合わせして積層することにより、階段構造のＶｉａ（開孔部）を形成することができる。また、通常のパンチングプロセスを用いているため、形状再現性に優れた階段構造のＶｉａ（開孔部）を容易に作製することができる。
図１は、本発明のテープキャリアの一実施例を示す模式構成部分断面図である。
本発明のテープキャリア１００は、一方の面に孔径Ｒ1の開孔部３１を有する絶縁性のベースフィルム１１と孔径Ｒ2の開孔部３２を有する絶縁性のベースフィルム１２とが積層されて絶縁基材１０及び階段構造のＶｉａ（開孔部）３３が、他方の面にボールランド４１ａ、配線層が形成された構成になっている。
本発明のテープキャリア２００は、テープキャリア１００のボールランド４１ａ、配線
層上にソルダーレジスト層５１及び階段構造のＶｉａ（開孔部）３３内のボールランド上にニッケル、金皮膜を形成したものである。
ここで、孔径Ｒ1と孔径Ｒ2は、Ｒ1＜Ｒ2の関係を満たしているものとし、最も外側の開孔部の孔径が一番大きく、内側に入って行くに従って順次小さくなっている。
さらに、ここでは２階段構造のＶｉａ（開孔部）の事例について説明しているが、特に２階段構造のＶｉａ（開孔部）に限定されるものではなく、２段階以上の階段構造のＶｉａ（開孔部）は適宜設定できるものである。
図２は、本発明のテープキャリア２００を用いてはんだバンプ６１を形成したテープキャリアの一例を示す模式構成部分断面図である。
本発明のテープキャリア２００を用いて、はんだボールを階段構造のＶｉａ（開孔部）３３に載置し、加熱リフローさせてはんだバンプ６１を形成したものである
このように、Ｖｉａ（開孔部）を階段構造にすることにより、Ｖｉａ（開孔部）にはんだバンプを形成する際ハンダボールマウントがし易い構造とすることができ、はんだバンプ形成後のはんだバンプと絶縁基材境界面のハンダ径を大きくできるため、通常品と比較して、はんだくびれ現象を減少させることができる。
また、はんだバンプの重心をボールランドに対して低く保てるため、通常品と比較して、はんだ落ち現象（ボールオフ）を減少できる。
また、Ｖｉａ（開孔部）が階段構造となっているため、落下試験の際、その衝撃がボールランドとはんだバンプの界面に直接伝わり難くできる。
以下、本発明のテープキャリアの製造方法について図面を用いて説明する。
まず、ポリイミドフィルム等の絶縁性樹脂フィルムからなるベースフィルム１１の一方の面に接着層２１を形成した接着剤付きテープ材１０を準備する（図３（ａ）参照）。
次に、ベースフィルム１１及び接着層２１の所定位置にパンチングにより孔径Ｒ1の開孔部３１及び搬送、位置決め用のスプロケットホール（特に、図示せず）を形成する（図３（ｂ）参照）。
次に、ベースフィルム１１の接着層２１上に銅箔を積層して銅箔４１を形成し、中間テープ５０を作製する（図３（ｃ）参照）。
一方、ポリイミドフィルム等の絶縁性樹脂フィルムからなるベースフィルム１２の一方の面に接着層２２を形成した接着剤付きテープ材２０の所定位置にパンチングにより、開孔部３１よりも大きい孔径Ｒ2を有する開孔部３２を形成した加工フィルム３０を作製する（図３（ｄ）参照）。
ここで、ベースフィルム１１、１２の膜厚及び開孔部３１、３２の孔径Ｒ1及びＲ2はテープキャリアの製品設計の段階で決定され、ＣＳＰ（Chip Size Package）の商品レベルに応じて、適宜設定される。
次に、中間テープ５０の開孔部３１と加工フィルム３０の開孔部３２とを位置合わせしてラミネートし、ベースフィルム１１とベースフィルム１２とからなる絶縁基材４０の一方の面に銅箔４１が、他方の面に開孔部３１と開孔部３２とからなる階段構造のＶｉａ（開孔部）３３が形成された中間テープ６０を作製する（図３（ｅ）参照）。
次に、中間テープ６０のＶｉａ（開孔部）３３面をドライフィルム等のマスキング材で裏止めした後、中間テープ６０の銅箔４１上に感光性のレジストを形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成し、レジストパターンをマスクにして、塩化第２鉄溶液で銅箔４１をエッチングし、レジストパターン及びマスキング材を剥離して、ボールランド４１ａ及び配線層（特に、図示せず）を形成し、本発明のテープキャリア１００を作製する（図３（ｆ）参照）。
次に、テープキャリア１００のボールランド４１ａ及び配線層上にソルダーレジスト層
５１を、階段構造のＶｉａ（開孔部）３３のボールランド４１ａ上にニッケル、金皮膜を形成し、本発明のテープキャリア２００を得る（図３（ｇ）参照）。
上記したように、本発明のテープキャリアの製造方法は、別々のベースフィルムにパンチング法で異なった孔径の開孔部を形成し、位置合わせして積層することにより、階段構造のＶｉａ（開孔部）を形成することができる。また、通常のパンチングプロセスを用いているため、形状再現性に優れた階段構造のＶｉａ（開孔部）を容易に作製することができる。
まず、２５μｍ厚のポリイミドフィルム（商品名：ユーピレックスS（商品名）：宇部興産（株）製）からなるベースフィルム１１の一方の面に接着剤（エレファンＦＣ−Ｘ（商品名）：（株）巴川製紙所製）を塗布して１２μｍ厚の接着層２１を形成した接着剤付きテープ材１０を準備した（図３（ａ）参照）。
次に、ベースフィルム１１及び接着層２１の所定位置にパンチングにより孔径２８０μｍφの開孔部３１及び搬送、位置決め用のスプロケットホール（特に、図示せず）を形成した（図３（ｂ）参照）。
次に、ベースフィルム１１の接着層２１上に銅箔（ＦＱ−ＶＬＰ（商品名）：三井金属鉱業（株）製）を積層して１５μｍ厚の銅箔４１を形成し、中間テープ５０を作製した（図３（ｃ）参照）。
一方、２５μｍ厚のポリイミドフィルム（商品名：ユーピレックスS（商品名）：宇部興産（株）製）からなるベースフィルム１２の一方の面に接着剤（エレファンＦＣ−Ｘ：（株）巴川製紙所製）を塗布して１２μｍ厚の接着層２２を形成した接着剤付きテープ材２０の所定位置にパンチングにより、孔径３３０μｍφの開孔部３２を形成した加工フィルム３０を作製した（図３（ｄ）参照）。
次に、中間テープ５０の開孔部３１面と加工フィルム３０の開孔部３２を位置合わせしてラミネートし、ベースフィルム１１とベースフィルム１２とからなる絶縁基材４０の一方の面に銅箔４１が、他方の面に開孔部３１と開孔部３２とからなる階段構造のＶｉａ（開孔部）３３が形成された中間テープ６０を作製した（図３（ｅ）参照）。
次に、中間テープ６０の銅箔４１を化学研磨、洗浄して、ラミネーターにてドライフィルムレジストを銅箔４１上にラミネートして感光性のレジストを形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成し、中間テープ６０の階段構造のＶｉａ（開孔部）３３上にドライフィルムからなるマスキング材をラミネートした後、レジストパターンをマスクにして、塩化第２鉄溶液で銅箔４１をエッチングし、レジストパターン及びマスキング材を剥離して、ボールランド４１ａ及び配線層（特に、図示せず）を形成し、テープキャリア１００を作製した（図３（ｆ）参照）。
次に、テープキャリア１００のボールランド４１ａ及び配線層上にソルダーレジスト（ＣＣＲ−２４０ＧＳ（商品名）：（株）アサヒ化学研究所製）をスクリーン印刷で塗布し、乾燥、硬化して、ボールランド４１ａ及び配線層上に１０μｍ厚のソルダーレジスト層５１を、電解めっきにより階段構造のＶｉａ（開孔部）３３のボールランド４１ａ上にニッケル、金皮膜を形成し、シートカットして本発明のテープキャリア２００を得た（図３（ｇ）参照）。
（ａ）及び（ｂ）は、本発明のテープキャリアの一実施例を示す模式構成部分断面図である。 本発明のテープキャリア２００を用いて、階段状Ｖｉａ（開孔部）にはんだバンプを形成したテープキャリアの一例を示す模式構成部分断面図である。 （ａ）〜（ｇ）は、本発明のテープキャリアの製造方法の一例を示す模式構成部分断面図である。 （ａ）〜（ｄ）は、従来のテープキャリア、半導体装置及びＢＧＡ実装の一例を示す模式構成部分断面図である。 （ａ）〜（ｅ）は、パンチングによるテープキャリアの製造方法の一例を示す模式構成部分断面図である。 （ａ）及び（ｂ）は、絶縁フィルム基材厚とＶｉａ（開孔部）の孔径との関係を示す説明図である。 （ａ）及び（ｂ）は、熱リフローによりはんだボールと電極パッドとを接合する際のはんだの接合状態を模式的に示す説明図である。 （ａ）〜（ｅ）は、フォトエッチングによるテープキャリアの製造方法の一例を示す模式構成部分断面図である。
符号の説明
１０、２０……接着剤付きテープ材
１１、１２……ベースフィルム
２１、２２、１２１……接着層
３０……加工フィルム
３１、３２……開孔部
３３……階段構造のＶｉａ（開孔部）
４０……絶縁基材
４１……銅箔
４１ａ、１３１……ボールランド
５０、６０……中間テープ
６１、１６１……はんだバンプ
１００、２００、３００、４００……テープキャリア
１１１……絶縁基材
１１２、１１３……Ｖｉａ（開孔部）
１３１……導体層
１４１……ＬＳＩチップ
１５１……モールド樹脂
１６１……レジストパターン
１７１……電極パッド
４１０……半導体装置
４２０……親基板
４３０……実装基板

Claims (2)

  1. 絶縁基材の一方の面にボールランド及び配線層が、他方の面にＶｉａ（開孔部）が形成されてなるテープキャリアにおいて、前記Ｖｉａ（開孔部）が孔径の異なる少なくとも２種以上の開孔部で構成される階段構造のＶｉａ（開孔部）からなることを特徴とするテープキャリア。
  2. 少なくとも以下の工程を有することを特徴とする請求項１記載のテープキャリアの製造方法。
    （ａ）絶縁性樹脂フィルムからなるベースフィルム（１１）の一方の面に接着層（２１）を形成する工程。
    （ｂ）ベースフィルム（１１）及び接着層（２１）の所定位置にパンチングにより所定サイズの開孔部（３１）及びスプロケットホールを形成する工程。
    （ｃ）ベースフィルム（１１）の接着層（２１）上に銅箔を積層して銅箔（４１）を形成し、中間テープ（５０）を作製する工程。
    （ｄ）絶縁性樹脂フィルムからなるベースフィルム（１２）の一方の面に接着層（２２）を形成し、パンチングによりベースフィルム（１２）及び接着層（２２）の所定位置に所定サイズの開孔部（３２）を形成し、加工フィルム（３０）を形成する工程。
    （ｅ）中間テープ（５０）の開孔部（３１）と加工フィルム（３０）の開孔部（３２）とを位置合わせしてラミネートし、ベースフィルム（１１）とベースフィルム（１２）とからなる絶縁基材（４０）の一方の面に銅箔（４１）が、他方の面に階段構造のＶｉａ（開孔部）（３３）が形成された中間テープ（６０）を作製する工程。
    （ｆ）中間テープ（６０）のＶｉａ（開孔部）（３３）面をマスキング材で裏止めした後、中間テープ（６０）の銅箔（４１）上に感光性のレジストを形成し、パターン露光、現像等のパターニング処理を行ってレジストパターンを形成し、レジストパターンをマスクにして銅箔（４１）をエッチング処理し、レジストパターン及びマスキング材を剥離してボールランド（４１ａ）及び配線層を形成し、キャリアテープ（１００）を作製する工程。
    （ｇ）キャリアテープ（１００）のボールランド（４１ａ）及び配線層上にソルダーレジスト層を、階段構造のＶｉａ（開孔部）（３３）のボールランド（４１ａ）面にニッケル、金皮膜を形成し、キャリアテープ（２００）を作製する工程。
JP2003371930A 2003-10-31 2003-10-31 テープキャリア及びその製造方法 Withdrawn JP2005136283A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003371930A JP2005136283A (ja) 2003-10-31 2003-10-31 テープキャリア及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003371930A JP2005136283A (ja) 2003-10-31 2003-10-31 テープキャリア及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005136283A true JP2005136283A (ja) 2005-05-26

Family

ID=34648445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003371930A Withdrawn JP2005136283A (ja) 2003-10-31 2003-10-31 テープキャリア及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005136283A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013540569A (ja) * 2010-08-20 2013-11-07 インダストリ−ユニヴァーシティ コオペレーション ファウンデイション ソガン ユニヴァーシティ 孔を有する多孔性薄膜及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013540569A (ja) * 2010-08-20 2013-11-07 インダストリ−ユニヴァーシティ コオペレーション ファウンデイション ソガン ユニヴァーシティ 孔を有する多孔性薄膜及びその製造方法
US8753526B2 (en) 2010-08-20 2014-06-17 Industry-University Cooperation Foundation Sogang University Porous thin film having holes and a production method therefor

Similar Documents

Publication Publication Date Title
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP4541763B2 (ja) 回路基板の製造方法
US8445790B2 (en) Coreless substrate having filled via pad and method of manufacturing the same
JP4651597B2 (ja) 半導体パッケージ基板
JP2007173371A (ja) フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法
JP2010165855A (ja) 配線基板及びその製造方法
JP2012256741A (ja) 半導体パッケージ
JP2008258646A (ja) 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
US20120011716A1 (en) Method of manufacturing printed circuit board including outmost fine circuit pattern
JP2009021547A (ja) 多層印刷回路基板の製造方法
US20070143992A1 (en) Method for manufacturing wiring board
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
KR100994099B1 (ko) 플립칩 기판 제조 방법
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
JP2001230513A (ja) プリント基板及びその製造方法
TW201722231A (zh) 電路板及其製作方法
US7964106B2 (en) Method for fabricating a packaging substrate
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JPH1140940A (ja) ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法
JP2005136283A (ja) テープキャリア及びその製造方法
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
JP2007027255A (ja) 半導体実装基板及びその製造方法
KR20130131849A (ko) 외부 접속용 구리 범프를 구비하는 인쇄회로기판 및 이의 제조 방법
KR100974244B1 (ko) 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060919

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070806