JP2005136089A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005136089A5 JP2005136089A5 JP2003369302A JP2003369302A JP2005136089A5 JP 2005136089 A5 JP2005136089 A5 JP 2005136089A5 JP 2003369302 A JP2003369302 A JP 2003369302A JP 2003369302 A JP2003369302 A JP 2003369302A JP 2005136089 A5 JP2005136089 A5 JP 2005136089A5
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- defective
- wafer
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (4)
- (a)複数の単位リードフレームを備えたマルチリードフレームを準備する工程と、
(b)機台と、前記機台上に設けられ、かつ前記マルチリードフレームを一方向にピッチ送りするフィーダと、前記機台上に設けられたウエハホルダとを有するボンディング装置を準備する工程と、
(c)良品チップおよび不良品チップを有する半導体ウエハを準備し、前記ウエハホルダのウエハリングホルダ上に配置する工程と、
(d)前記半導体ウエハから前記不良チップをピックアップし、前記ウエハリングホルダの外周に設けられたトレイに移載する工程と、
(e)前記(d)工程の後に、前記半導体ウエハから前記良品チップをピックアップし、前記単位リードフレームにボンディングする工程と、
(f)前記(e)工程の後に、複数の単位フレームを一括して樹脂封止する工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、前記マルチリードフレームは良品の単位リードフレームと不良品の単位リードフレームとを有し、前記(e)工程の後に前記トレイに移載された前記不良品チップを前記不良品の単位リードフレームにボンディングすることを特徴とした半導体装置の製造方法。
- 請求項2記載の半導体装置の製造方法において、前記マルチリードフレームは、前記良品チップまたは前記不良品チップをボンディングする前にベーク処理が施されていることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法において、前記(e)工程は、前記不良品チップを全て移載した後に行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003369302A JP2005136089A (ja) | 2003-10-29 | 2003-10-29 | 半導体装置の製造方法およびそれに使用されるダイボンディング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003369302A JP2005136089A (ja) | 2003-10-29 | 2003-10-29 | 半導体装置の製造方法およびそれに使用されるダイボンディング装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005136089A JP2005136089A (ja) | 2005-05-26 |
JP2005136089A5 true JP2005136089A5 (ja) | 2006-11-30 |
Family
ID=34646706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003369302A Pending JP2005136089A (ja) | 2003-10-29 | 2003-10-29 | 半導体装置の製造方法およびそれに使用されるダイボンディング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005136089A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101003678B1 (ko) * | 2008-12-03 | 2010-12-23 | 삼성전기주식회사 | 웨이퍼 레벨 패키지와 그 제조방법 및 칩 재활용방법 |
KR101617671B1 (ko) | 2014-08-14 | 2016-05-18 | 한미반도체 주식회사 | 와플 트레이 공급장치 및 이를 구비하는 반도체칩 본딩 시스템 |
-
2003
- 2003-10-29 JP JP2003369302A patent/JP2005136089A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018194827A1 (en) | Die processing | |
US20070275543A1 (en) | Manufacturing method of a semiconductor device | |
JP2009076658A5 (ja) | ||
US20050255675A1 (en) | Apparatus for supporting wafers for die singulation and subsequent handling and in-process wafer structure | |
TWI265601B (en) | Method for making and packaging image sensor die using protective coating | |
US6784021B2 (en) | Semiconductor device, method of fabricating the same and semiconductor device fabricating apparatus | |
JP2007048920A5 (ja) | ||
US7416919B2 (en) | Method for wafer level stack die placement | |
JP2005136089A5 (ja) | ||
US10304716B1 (en) | Package structure and manufacturing method thereof | |
JP2011181936A (ja) | 半導体装置の製造方法 | |
JP3621908B2 (ja) | ベアチップ実装方法および実装システム | |
CN105097651B (zh) | 镀铜减薄一体化装置 | |
KR20110089000A (ko) | 턴테이블 피커를 구비한 다이 본더 | |
JPH07297211A (ja) | ダイボンディング装置 | |
JP2009004609A5 (ja) | ||
JP2007103644A (ja) | 転着装置及び転着方法 | |
JP2001250834A (ja) | 半導体装置の製造方法 | |
CN216749849U (zh) | 一种多芯片集成电路封装结构 | |
JP2004181576A (ja) | 半導体装置の製造装置 | |
JP2008235916A (ja) | 半導体装置の製造方法 | |
KR100981864B1 (ko) | Qfn 기판의 처리방법 | |
JP2008177390A (ja) | 半導体装置の製造方法及びシステム、並びに半導体装置 | |
JP2003209157A (ja) | リードレス半導体素子の処理方法および処理装置 | |
JP2003188193A (ja) | 半導体装置の製造方法 |