JP2005136089A - 半導体装置の製造方法およびそれに使用されるダイボンディング装置 - Google Patents
半導体装置の製造方法およびそれに使用されるダイボンディング装置 Download PDFInfo
- Publication number
- JP2005136089A JP2005136089A JP2003369302A JP2003369302A JP2005136089A JP 2005136089 A JP2005136089 A JP 2005136089A JP 2003369302 A JP2003369302 A JP 2003369302A JP 2003369302 A JP2003369302 A JP 2003369302A JP 2005136089 A JP2005136089 A JP 2005136089A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- chip
- tray
- lead frame
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】 ボンディング装置30のウエハホルダ60のウエハリングホルダ63にチップ10を保管するトレイ71のホルダ70を突設する。ダイボンディング工程の実施に際して、不良品のチップ10をウエハ16からピックアップしてトレイ71に予め移載しておく。トレイ71に詰めた不良品のチップ10を不良品の単位リードフレーム22にボンディングすることにより、所謂目抜けのマルチリードフレームが発生するのを防止する。目抜けのマルチリードフレームの発生を防止することにより、トランスファ成形に対して互いに同一の条件のマルチリードフレームをトランスファ成形工程に供給できるので、レジンの流速や流量の変化によるワイヤ流れ不良やレジン充填不良等が発生するのを防止できる。
【選択図】 図3
Description
Claims (5)
- 複数個のチップがキャリアの複数のボンディングエリアにボンディングされるダイボンディング工程を備えた半導体装置の製造方法において、
前記複数個のチップのうち不良のチップがトレイに移載され、その後に、前記トレイに移載されたチップが前記キャリアの不良のボンディングエリアにボンディングされることを特徴とする半導体装置の製造方法。 - 複数個のチップがキャリアの複数のボンディングエリアにボンディングされるダイボンディング工程を備えた半導体装置の製造方法において、
ダミーのチップがトレイに移載され、その後に、前記トレイに移載されたダミーのチップが前記キャリアの不良のボンディングエリアにボンディングされることを特徴とする半導体装置の製造方法。 - チップがキャリアにボンディングされるダイボンディング工程を備えた半導体装置の製造方法において、
複数個のチップを複数の群に分類しておき、所定の群のチップを前記キャリアにボンディングし、残りの群のチップをトレイに移載することを特徴とする半導体装置の製造方法。 - 複数個のチップをキャリアの複数のボンディングエリアにボンディングするダイボンディング装置において、
前記複数個のチップのうち所定のチップをトレイに移載するように構成されていることを特徴とするダイボンディング装置。 - 前記トレイが前記複数個のチップを保持したピックアップ装置と連動されていることを特徴とする請求項4に記載のダイボンディング装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003369302A JP2005136089A (ja) | 2003-10-29 | 2003-10-29 | 半導体装置の製造方法およびそれに使用されるダイボンディング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003369302A JP2005136089A (ja) | 2003-10-29 | 2003-10-29 | 半導体装置の製造方法およびそれに使用されるダイボンディング装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005136089A true JP2005136089A (ja) | 2005-05-26 |
JP2005136089A5 JP2005136089A5 (ja) | 2006-11-30 |
Family
ID=34646706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003369302A Pending JP2005136089A (ja) | 2003-10-29 | 2003-10-29 | 半導体装置の製造方法およびそれに使用されるダイボンディング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005136089A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101003678B1 (ko) * | 2008-12-03 | 2010-12-23 | 삼성전기주식회사 | 웨이퍼 레벨 패키지와 그 제조방법 및 칩 재활용방법 |
KR101617671B1 (ko) | 2014-08-14 | 2016-05-18 | 한미반도체 주식회사 | 와플 트레이 공급장치 및 이를 구비하는 반도체칩 본딩 시스템 |
-
2003
- 2003-10-29 JP JP2003369302A patent/JP2005136089A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101003678B1 (ko) * | 2008-12-03 | 2010-12-23 | 삼성전기주식회사 | 웨이퍼 레벨 패키지와 그 제조방법 및 칩 재활용방법 |
KR101617671B1 (ko) | 2014-08-14 | 2016-05-18 | 한미반도체 주식회사 | 와플 트레이 공급장치 및 이를 구비하는 반도체칩 본딩 시스템 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7074646B2 (en) | In-line die attaching and curing apparatus for a multi-chip package | |
US7563642B2 (en) | Manufacturing method of a semiconductor device | |
US5979739A (en) | Semiconductor die bonding apparatus having multiple bonding system | |
US6700178B2 (en) | Package of a chip with beveled edges | |
US8640943B2 (en) | Fabrication method of semiconductor integrated circuit device | |
US7896051B2 (en) | Semiconductor die bonding apparatus having multiple bonding head units | |
TWI615905B (zh) | 黏晶裝置及半導體裝置的製造方法 | |
US6784021B2 (en) | Semiconductor device, method of fabricating the same and semiconductor device fabricating apparatus | |
CN109524313B (zh) | 半导体制造装置、半导体器件的制造方法及筒夹 | |
KR100639149B1 (ko) | 반도체 칩 플립 어셈블리 및 이를 이용한 반도체 칩 본딩장치 | |
US20110084374A1 (en) | Semiconductor package with sectioned bonding wire scheme | |
US20030197262A1 (en) | Dual-chip integrated circuit package and method of manufacturing the same | |
US20110039376A1 (en) | Method for manufacturing semiconductor device | |
JP3649900B2 (ja) | リードフレーム移送装置及びそれを備えるワイヤボンディング装置 | |
US20080067643A1 (en) | Semiconductor device and method of manufacturing the same | |
CN107895703A (zh) | 多用途非线性半导体封装体装配线 | |
US11145617B2 (en) | Semiconductor structure | |
JP2005136089A (ja) | 半導体装置の製造方法およびそれに使用されるダイボンディング装置 | |
JP4025490B2 (ja) | 半導体装置の製造方法 | |
US6680221B2 (en) | Bare chip mounting method and bare chip mounting system | |
KR101300573B1 (ko) | 반도체 패키지 제조용 칩 이송 장치 | |
JP2008153491A (ja) | 半導体装置の製造方法 | |
JP2000091403A (ja) | ダイピックアップ方法およびそれを用いた半導体製造装置ならびに半導体装置の製造方法 | |
JP2002357633A (ja) | 半導体装置の製造方法およびそれに用いられる半導体選別装置 | |
JP3995559B2 (ja) | 半導体装置の製造方法およびそれに使用されるボンディング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
A621 | Written request for application examination |
Effective date: 20061013 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070205 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090623 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |