JP2005129790A - 回路基板および回路基板における回路ブロックの検査方法 - Google Patents

Abstract

【課題】回路基板に設けられた状態での回路ブロックの検査を容易に行う。
【解決手段】マザーボード１００には、回路ブロックＡ、Ｂといった２つ以上の回路ブロックが設けられている。回路ブロックＡ、Ｂ間は、スリット２０９により電気的に分離されており、信号線用メタルパターン２０１Ａ、２０１Ｂの端部に設けられたランド２０３Ａ、２０３Ｂに表面実装部品２１０を実装することで両者が電気的に接続される。信号線用メタルパターン２０１Ａ、２０１Ｂの端部２０２Ａ、２０２Ｂの近傍には検査用信号導電体露出部２０４Ａ、２０４Ｂが設けられている。また、端部２０２Ａ、２０２Ｂ近傍には、検査用グランド導電体露出部２０７Ａ、２０７Ｂ、２０８Ａ、２０８Ｂが設けられており、回路ブロックＡの検査を行う場合には、検査用グランド導電体露出部２０７Ａ、２０８Ａと、検査用信号導電体露出部２０４Ａにプローブの検査端子を接触させる。
【選択図】 図１

Description

本発明は、複数の回路ブロックが設けられた回路基板および回路基板における回路ブロックの検査方法に関するものである。

近年の情報通信分野における急速な需要の伸びにより、通信回線数を増やすことが急務となってきている。このため、従来あまり使用されていなかったマイクロ波・ミリ波帯を使用するシステムの実用化が急ピッチで進められている。

このような無線通信に用いられる携帯無線機ＲＦ部は、発振器、シンセサイザ、変長期、電力増幅器、低雑音増幅器。復調器やアンテナといった回路ブロックを有している。そして、小型化、低コスト化のため、これら複数の回路ブロックが１つのマザーボード上に配置され、携帯無線機に搭載されている（例えば、特許文献１参照）。

また、上記のような携帯無線機ＲＦ部に限らず、複数の回路ブロックを１つの回路基板上に設けたボードが電子機器などに搭載されている。

特開２００２−１５１９５２号公報

ところで、上述したような携帯無線機のＲＦ部等の各回路ブロックＩ／Ｏは高周波特有のインピーダンス不整合の問題があるため、各ブロックＩ／Ｏ部で整合がとれる様ブロック内に一般に整合回路が設けられる。すなわち、一枚のマザーボード上に整合回路が設けられた回路ブロックが配置、結線される。

しかしながら、マイクロ波、ミリ波帯といった高周波領域で動作する無線機では、線路や接続部は集中定数として扱うことはできず、分布定数として扱う必要がる。つまり、隣接回路ブロック間接続部は分布定数として見えるため、マザーボード上で新たな不整合が生じ、マザーボード全体でみた場合の回路ブロックの性能が、回路ブロック単体でみた性能より劣化するという問題がある。

したがって、各回路ブロックごとに検査を行うことはできるものの、その検査結果はマザーボード上に配置された状態での各回路ブロックの性能とは相違しており、マザーボード上に実装された状態での性能を容易に検査することができなかった。

本発明は、上記に鑑みてなされたものであって、回路基板に設けられた状態での回路ブロックの検査を容易に行うことができる回路基板および回路基板における回路ブロックの検査方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明の一態様にかかる回路基板は、信号線用メタルパターンを有する複数の回路ブロックと、前記２つの回路ブロックの各々の前記信号線用メタルパターンの一部であり、当該信号線用メタルパターンの端部近傍に設けられる検査用信号導電体露出部と、前記検査用信号導電体露出部の近傍に配置される検査用グランド導電体露出部とを具備することを特徴とする。

また、本発明の別の態様にかかる回路基板における回路ブロックの検査方法は、信号線用メタルパターンを有する複数の回路ブロックと、前記２つの回路ブロックの各々の前記信号線用メタルパターンの一部であり、当該信号線用メタルパターンの端部近傍に設けられる検査用信号導電体露出部と、前記検査用信号導電体露出部の近傍に配置される検査用グランド導電体露出部とを具備することを特徴とする回路基板の前記回路ブロックを検査する方法であって、前記検査用信号導電体露出部と、前記検査用グランド導電体露出部とに、検査用プローブの端子を接触させて電気信号を取得することを特徴とする。

また、本発明の別の態様にかかる回路基板における回路ブロックの検査方法は、信号線用メタルパターンを有する複数の回路ブロックと、２つの前記回路ブロックの各々の信号線用メタルパターンの端部間を電気的に接続するキャパシタと、前記２つの回路ブロックの各々の前記信号線用メタルパターンの一部であり、当該信号線用メタルパターンの端部近傍に設けられる検査用信号導電体露出部と、前記検査用信号導電体露出部の近傍に配置される検査用グランド導電体露出部と、前記２つの回路ブロックの前記信号線用メタルパターンと電気的に接続されるメタル部であって、前記導電部材であるキャパシタと並列にインダクタ部材を装着するためのインダクタ部材実装部を具備することを特徴とする回路基板の前記回路ブロックを検査する方法であって、前記インダクタ実装部に前記回路ブロックの動作周波数で前記導電部材であるキャパシタと並列共振となるインダクタ部材を実装し、前記検査用信号導電体露出部と、前記検査用グランド導電体露出部とに、検査用プローブの端子を接触させて電気信号を取得することを特徴とする。

本発明によれば、回路基板に設けられた状態での回路ブロックの検査を容易に行うことができるという効果を奏する。

以下に添付図面を参照して、この発明にかかる回路基板および回路基板の回路ブロックの検査方法の最良な実施の形態を詳細に説明する。

（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかるマザーボード（回路基板）上に設けられた２つの回路ブロックの接続部分近傍をボード表面側から見た図であり、図２は第１の実施の形態にかかるマザーボードの構成を示す回路図である。

図２に示すように、このマザーボード１００は、携帯無線機ＲＦ部を構成するものであり、発振器１１０、電力増幅器１４０、低雑音増幅器１５０、アンテナ１７０、ドライバ増幅器１６５など、複数の回路ブロックを備える。このような複数の回路ブロックが、１つのマザーボード１００上に配置されており、これにより低コスト化および小形化が可能となっている。マザーボード１００の基板としては、ＦＲ−４等の樹脂基板、ベンゾシクロブテン（BCB）やポリイミド（PI）を誘電体とする薄膜誘電体層、アルミナ基板、ガラス・セラミクス基板、窒化アルミ（AlN）、テフロン（登録商標）等が使用可能である。

図１に示すように、マザーボード１００上に設けられる２つの回路ブロック（Ａ、Ｂとする）は、信号線用メタルパターン２０１Ａ、２０１Ｂを有している。各回路ブロックＡ、Ｂの信号線用メタルパターン２０１Ａ、２０１Ｂの端部２０２Ａ、２０２Ｂは、それぞれ一定の間隔Ｌを隔てて対向配置されている。すなわち、この間に幅Ｌのスリット２０９が形成されており、２つの回路ブロックＡ，Ｂの信号線用メタルパターン２０１Ａ，２０１Ｂは分離されている。つまり、２つの回路ブロックＡ、Ｂは電気的に分離された状態でマザーボード１００上に配置されているのである。

なお、回路ブロックＡ、Ｂ間のスリット幅Ｌは、後述する回路ブロック個別の検査の際に他の回路ブロックから受ける影響を極力排除するために大きいことが好ましいが、その一方でスリット幅Ｌを大きくするとマザーボード１００の面積が大きくなってしまう。そこで、本実施の形態のように携帯無線機のＲＦ部のマザーボードの場合、スリット幅Ｌは、例えば１００μｍ〜３ｍｍ等の範囲であることが好ましい。

回路ブロックＡ、Ｂの信号線用メタルパターン２０１Ａ、２０１Ｂの端部２０２Ａ、２０２Ｂの各々には、導体が表面に露出するランド２０３Ａ、２０３Ｂが形成されている。このような表面実装部品用のランド２０３Ａ、２０３Ｂに導電部材を有する表面実装部品２１０が実装され、これにより２つの信号線用メタルパターン２０１Ａ、２０１Ｂが電気的に接続される、つまり回路ブロックＡ、Ｂが電気的に接続される。ここで、表面実装部品２１０としては、カップリング・キャパシタやジャンパー抵抗などを用いることができる。

ここで、図３に図１のａ−ａ線（信号線用メタルパターンに沿った線）に沿ってみたマザーボード１００の断面図を示す。同図に示すように、基板１０１の表面１０１ａには図の左右方向に延びる信号線用メタルパターン２０１Ａ、２０１Ｂが形成されており、その表面を覆うようにはんだレジスト１０２が設けられている。そして、ランド２０３Ａ、２０３Ｂの部分のみはんだレジスト１０２がなく、導体が表面を露出するようになっている。

図１に戻り、かかるランド２０３Ａ、２０３Ｂの一部（図示の例では先端側部分）に検査用信号導電体露出部２０４Ａ、２０４Ｂが設けられている。

また、本実施の形態のマザーボード１００には、回路ブロックＡの信号線用メタルパターン２０１Ａの端部２０２Ａの近傍にグランド用メタルパターン２０５Ａ、２０６Ａが設けられており、回路ブロックＢの信号線用メタルパターン２０１Ｂの端部２０２Ｂの近傍にグランド用メタルパターン２０５Ｂ、２０６Ｂが設けられている。

グランド用メタルパターン２０５Ａ、２０５Ｂ、２０６Ａ、２０６Ｂの各々には、導体部が表面に露出する検査用グランド導電体露出部２０７Ａ、２０７Ｂ、２０８Ａ、２０８Ｂが設けられている。ここで、図４に図１のｂ−ｂ線に沿ってみたマザーボード１００の断面図を示す。

同図に示すように、基板１０１の表面１０１ａには、信号線用メタルパターン２０１Ｂが形成されており、その信号線用メタルパターン２０１Ｂを中心として図の左右両側にグランド用メタルパターン２０５Ｂ、２０６Ｂが設けられており、その表面側ははんだレジスト１０２に覆われて絶縁されている。かかるグランド用メタルパターンの一部である検査用グランド導電体露出部２０７Ｂ、２０８Ｂ（図１参照）のみが表面に露出するようになっている。

基板１０１の背面側にはグランド層１０５が設けられており、上記表面１０１ａ側に設けられたグランド用メタルパターン２０５Ｂ、２０６Ｂがスルーホール１０３を介して電気的に接続されている。

本実施の形態では、検査用グランド導電体露出部２０７Ａ、２０８Ａは、回路ブロックＡの信号線用メタルパターン２０１Ａの端部２０２Ａに設けられた検査用信号導電体露出部２０４Ａを挟んで対向する位置に設けられている。同様に、検査用グランド導電体露出部２０７Ｂ、２０８Ｂは、回路ブロックＢの信号線用メタルパターン２０１Ｂの端部２０２Ｂに設けられた検査用信号導電体露出部２０４Ｂを挟んで対向する位置に設けられている。

そして、検査用グランド導電体露出部２０７Ａ、２０８Ａは、検査用信号導電体露出部２０４Ａと、それぞれ距離ＬＡだけ離れた位置に設けられている。また、検査用グランド導電体露出部２０７Ｂ、２０８Ｂは、検査用信号導電体露出部２０４Ｂと、それぞれ距離ＬＡだけ離れた位置に設けられている。

ここで、検査用信号導電体露出部２０４Ａ、２０４Ｂと、検査用グランド導電体露出部２０７Ａ、２０７Ｂ、２０８Ａ、２０８Ｂとの間の距離ＬＡは、例えば１００μｍ〜３ｍｍの範囲とすることが考えられ、回路ブロックの動作周波数に応じて好適な距離とすることが好ましい。例えば、動作周波数が１８Ｇ以下の場合、距離ＬＡが５００μｍ以下であれば、後述するＧＳＧ型プローブによる検査によるロスが少なくなるので、この範囲にすることが好ましい。また、動作周波数が１８Ｇ以上の場合には、距離ＬＡを２５０μｍ程度にすることでロスを少なくすることができる。

以上が本実施の形態にかかるマザーボード１００の構成である。次に、かかるマザーボード１００に設けられた複数の回路ブロックについて個別に検査する方法について説明する。本実施の形態にかかるマザーボード１００の各回路ブロックに対する個別検査は、各回路ブロック間を接続する表面実装部品２１０が実装されていない状態で行われる。

すなわち、図５および図６に示すように、表面実装部品２１０が実装されていない状態で、検査対象である回路ブロックＡの信号線用メタルパターン２０１Ａの端部２０２Ａに設けられた検査用信号導電体露出部２０４Ａと、それを挟んで配置される検査用グランド導電体露出部２０７Ａ、２０８Ａとに、ＧＳＧ（Ground Signal Ground）といった３つの接触端を有するプローブ３００を接触させる。なお、プローブの接触端は、針等の固定されたメタル、異方導電シート、導電粒子入りゲルタイプ樹脂シート、バネ付き圧着タイプの針等種々の形態をとることが可能である。

本実施の形態では、プローブ３００として、コプレーナ線路タイプＧＳＧプローブ等信号線を軸として対称にグラウンドを配置した構造を持つプローブを用いており、これによりプローブ接続部前後の電磁界の乱れが小さく高精度な測定を可能としている。そして、かかるプローブ３００を接触させることで取得された電気信号に基づいて、検査対象である回路ブロックＡの状態を検査することができる。

このように検査を終えた後、表面実装部品２１０を回路ブロックＡ、回路ブロックＢの信号線用メタルパターン２０１Ａ、２０１Ｂの端部２０２Ａ、２０２Ｂに設けられたランド２０３Ａ、２０３Ｂに実装し、両回路ブロックを電気的に接続する。これにより携帯無線機用ＲＦ部が完成する。

以上説明したように本実施の形態では、各回路ブロックを個別に検査する際に、各々の回路ブロックがボードから分離された状態で検査を行う必要がなく、マザーボード上に実装された状態で各回路ブロックの個別検査を行うことができる。したがって、マザーボードに実装された状態の回路ブロックの性能を検査することができる。このようにマザーボードレベルで各回路ブロックの特性を検査することができるようになることで、安価、高性能、高歩留まりのマザーボードが実現できる。

さらに、マザーボードレベルで各回路ブロックの特性検査が可能なため、別途個別にＲＦ部回路ブロックＴＥＧ（Test Element Group）を試作する工程が不要となり、開発期間および開発コストが低減できる。

また、上記のように近傍に設けられた検査用グランド導電体露出部２０７Ａ、２０８Ａおよび検査用信号導電体露出部２０４Ａにプローブ３００の端子を接触させるといった容易な操作で検査を行うことができ、上記例のように検査のために検査用表面実装部品７１０を実装し、検査終了後に取り外すといった作業も不要となる。

また、マザーボード上に実装された状態で回路ブロックを個別に検査する方法としては、図７に示すような構成のマザーボード７００を利用する方法も考えられる。同図は、マザーボード７００上の回路ブロックＡ、Ｂの接続部分近傍の上面図であり、各回路ブロック間にはスリットが形成されており、両回路ブロックＡ，Ｂの信号線用メタルパターン７０１Ａ、７０１Ｂは分離されている。

そして、このマザーボード７００には、検査対象となる回路ブロック（Ｂ）の信号線メタルパターン７０１（Ｂ）の端部近傍の位置から当該マザーボード７００の側端部近傍まで延びる検査用引出しパターン７０２が形成されている。そして、検査を行う場合には、検査対象たる回路ブロックの信号線用メタルパターン７０１Ｂの端部と、検査用引出し線の一端部とに検査用表面実装部品７１０を実装することで、両者を電気的に接続させる。

このように両者を電気的に接続させた状態で、検査用引出しパターン７０２のマザーボード７００の側端部側の端部７００ａに設けられた検査用端子７０２ａに検査装置の端子等を接触させて、かかる回路ブロックから検査用信号を取得する。このように検査用信号を取得し、検査を終えると、検査用表面実装部品７１０を取り外し、回路ブロックＡ、Ｂを接続するための本来の表面実装用部品７２０を実装し、これにより回路が完成する。

このような方法を用いれば、本実施の形態と同様、マザーボード上に実装された状態での各回路ブロックの検査を行うことができるが、通常マザーボード側端部近傍に設けられる検査端子と検査したい回路ブロックの信号線端部との間に長い引出し線パターン７０２を設ける必要がある。このためマザーボードの面積が増加し、引出し線パターン７０２自体も分布定数回路と見えるため回路ブロック検査時と完成した無線機の回路ブロックの電気特性が違うものになってしまうという問題も生じる。

これに対し、前述した本実施の形態にかかるマザーボード１００は、検査端子向けの長い引出し線パターンが存在しない構成であるため、完成した無線機の回路ブロックと検査時の回路ブロックとの電気特性が引出し線の影響を受けない。

また、本実施の形態におけるマザーボード１００には、検査用信号導電体露出部２０４Ａと、それを挟んで対向する位置に検査用グランド導電体露出部２０７Ａ、２０８Ａが設けられているので、検査用信号を取得するためにＧＳＧ（Ground Signal Ground）といった３つの端子を有する高性能のプローブを用いることができ、動作周波数が高周波である回路ブロックについて検査を行う場合でも、その検査精度を高いレベルで維持することができる。

なお、検査後、回路ブロックＡ、Ｂを接続するためのランド２０３Ａ、２０３Ｂ間に実装する表面実装部品２１０としては、上述したようにカップリング・キャパシタや抵抗等を用いることができる。この際、回路ブロックの動作周波数でのインピーダンスが十分低い容量値を持つカップリング・キャパシタを選ぶことにより接続部の損失や部品実装前後での高周波特性の変動を事実上無視できる程度に小さくできる。

また、かかるマザーボード１００が高周波領域で利用されるものである場合には、動作周波数で自己共振となる容量値を持つキャパシタを選べば接続部での損失を最小限に留めることができる。また、カップリング・キャパシタを用いた場合には近接する両側の回路ブロックのバイアスを独立に設定することができるというメリットもある。

一方、抵抗値が０Ωであるいわゆるジャンパー抵抗を用いれば、直流から動作周波数の範囲で接続部の損失を小さくすることが可能となる。また、当該マザーボード１００の回路設計上、ある特定値の抵抗を回路中に含める必要がある場合には、当該ある特定値の抵抗値をもつ抵抗を表面実装部品２１０として採用することで、不要な発振等起こしにくく安定化が強化された回路を構成することが可能になる。

ここで、図８に回路ブロック間を接続するための表面実装部品２１０の上面図を示す。同図に示すように、このチップ部品は両端に電極２１０ａを持つ構造である。両端の電極間の距離Ｌ（スリット幅Ｌと同じ）が大きい部品を用いた場合には、隣接回路ブロック間の信号線スリットの幅を大きくすることができ、検査時検査対象となる回路ブロックに隣接する回路ブロックから受ける影響を小さくできるため、精度の高い測定が可能になる。

（第２の実施の形態）
次に、本発明の第２の実施の形態にかかるマザーボードについて図９を参照しながら説明する。同図に示すように、本実施の形態にかかるマザーボード４００は、検査用信号導電体露出部２０４Ａ、２０４Ｂの近傍に、それぞれの導体露出部に対応して１つのグランド用メタルパターン４０５Ａ、４０５Ｂが設けられ、それぞれのグランド用メタルパターン４０５Ａ、４０５Ｂに検査用グランド導電体露出部４０６Ａ、４０６Ｂが設けられている点で、上記第１の実施の形態と相違する。なお、本実施の形態において、上記第１の実施の形態と共通する構成要素には同一の符号を付けてその説明を省略する。

このような構成のマザーボード４００に設けられた各回路ブロックについて個別に検査を行う場合、ＧＳタイプのプローブを用い、各々の検査端子を検査用グランド導電体露出部４０６Ａ（Ｂ）と検査用信号導電体露出部２０４Ａ（Ｂ）とに接触させることで、検査用信号を取得することができる。

そして、検査を終えた後、表面実装部品２１０を回路ブロックＡ、回路ブロックＢの信号線用メタルパターン２０１Ａ、２０１Ｂの端部２０２Ａ、２０２Ｂに設けられたランド２０３Ａ、２０３Ｂに実装し、両回路ブロックを電気的に接続する。これにより携帯無線機用ＲＦ部が完成する。

以上説明したように本実施の形態では、上記第１の実施の形態と同様、容易な操作でありながら、マザーボード上に設けられた各回路ブロックを個別に検査することができ、安価、高性能、高歩留まりのマザーボードが実現できる。また、本実施の形態では、検査用グランド導電体露出部４０６Ａ（Ｂ）が検査用信号導電体露出部２０４Ａ（Ｂ）に対応して１つだけ設けられているので、上記第１の実施の形態よりもマザーボード面積を小さくすることができる。

（第３の実施の形態）
次に、本発明の第３の実施の形態にかかるマザーボードについて図１０を参照しながら説明する。同図に示すように、本実施の形態にかかるマザーボード５００は、検査用信号導電体露出部５０４Ａ、５０４Ｂが、信号線用メタルパターン２０１Ａの端部２０２Ａ、信号線用メタルパターン２０１Ｂの端部２０２Ｂに配置されておらず、かかる端部２０２Ａ、２０２Ｂよりもそれぞれ回路ブロック内部側の位置に設けられている点で上記第１の実施の形態と相違している。なお、本実施の形態において、第１の実施の形態と共通する構成要素には同一の符号を付けてその説明を省略する。

すなわち、本実施の形態では、検査用信号導電体露出部５０４Ａ、５０４Ｂは、信号線用メタルパターン２０１Ａの端部２０２Ａ、信号線用メタルパターン２０１Ｂの端部２０２Ｂの近傍に配置されているものの、端部２０２Ａ、２０２Ｂそのものに配置されているわけではなく、表面実装部品２１０を実装するためのランド２０３Ａ、２０３Ｂよりも回路ブロック内部側に設けられている。つまり、検査用信号導電体露出部５０４Ａ、５０４Ｂが、ランド２０３Ａ、２０３Ｂと異なる位置に設けられている。

このような検査用信号導電体露出部５０４Ａ、５０４Ｂの位置に対応する位置にグランド用メタルパターン５０５Ａ、５０５Ｂ、５０６Ａ、５０６Ｂが設けられている。グランド用メタルパターン５０５Ａ、５０５Ｂ、５０６Ａ、５０６Ｂには、検査用グランド導電体露出部５０７Ａ、５０７Ｂ、５０８Ａ、５０８Ｂが設けられている。検査用グランド導電体露出部５０７Ａ、５０７Ｂ、５０８Ａ、５０８Ｂは、検査用信号導電体露出部５０４Ａ、５０４Ｂから一定の距離ＬＡだけ離れた位置であり、かつ検査用信号導電体露出部５０４Ａ、５０４Ｂを挟んで対向する位置に設けられている。

このような構成のマザーボード５００に設けられた各回路ブロックについて個別に検査を行う場合、上記第１の実施形態と同様、ＧＳＧタイプのプローブを用い、各々の検査端子を検査用グランド導電体露出部５０７Ａ（Ｂ）、５０８Ａ（Ｂ）、および検査用信号導電体露出部５０４Ａ（Ｂ）とに接触させることで、検査用信号を取得することができる。

そして、検査を終えた後、表面実装部品２１０を回路ブロックＡ、回路ブロックＢの信号線用メタルパターン２０１Ａ、２０１Ｂの端部２０２Ａ、２０２Ｂに設けられたランド２０３Ａ、２０３Ｂに実装し、両回路ブロックを電気的に接続する。これにより携帯無線機用ＲＦ部が完成する。

以上のように本実施の形態では、ランド２０３Ａ、２０３Ｂと検査用信号導電体露出部５０４Ａ、５０４Ｂが異なる位置にあるので、部品実装と検査用プローブ接続を独立した部位で行なうことが可能となる。したがって、上記第１の実施の形態のように同じ場所にランドと検査用信号導電体露出部を設けた構造に比べ、検査用プローブ接続作業と部品実装作業を容易に行うことができる。また、ランドと検査用信号導電体露出部の間隔がある程度大きく、２つの回路ブロックの接続部分にカップリング・キャパシタを実装する構造の場合、カップリング・キャパシタを実装した状態で直流検査を行なうことも可能である。

（第４の実施の形態）
次に、本発明の第４の実施の形態にかかるマザーボードについて図１１を参照しながら説明する。同図に示すように、本実施の形態にかかるマザーボード６００は、信号線用メタルパターン６１１Ａ、６１１Ｂの端部形状が、上記第１の実施の形態と相違している。なお、本実施の形態において、第１の実施の形態と共通する構成要素には同一の符号を付けて、その説明を省略する。

すなわち、本実施の形態では、各回路ブロックＡ、Ｂの信号線用メタルパターン６１１Ａ、６１１Ｂが屈曲部分６０２Ａ、６０２Ｂで略９０°図の下方側に屈曲する形状となっている。したがって、本実施の形態における信号線用メタルパターン６１１Ａ、６１１Ｂは、上記第１の実施の形態における信号線用メタルパターン２０１Ａ、２０１Ｂと比較して、屈曲側メタル部分６０１Ａ、６０１Ｂが新たに加えられた形状となっている。

このような形状の信号線用メタルパターン６１１Ａ、６１１Ｂの屈曲部分６０２Ａ、６０２Ｂには上記第１の実施の形態と同様、表面実装部品を実装するためのランド２０３Ａ、２０３Ｂが設けられている。

また、屈曲部分６０２Ａ、６０２Ｂから図の下方側に延出する屈曲側メタル部分６０１Ａ、６０１Ｂの一部にインダクタ部品６５０を実装するための実装用のランド６１２Ａ、６１２Ｂが設けられている。図１１に示されるように、本実施の形態においては、ランド６１２Ａ、６１２Ｂは、図の上下方向の延びる屈曲側メタル部分６０１Ａ、６０１Ｂのほぼ中央に設けられ、両者はスリット２０９を挟んでほぼ対向する位置に設けられている。かかるランド６１２Ａ、６１２Ｂにインダクタ部品の両端電極部がそれぞれ実装されることで、屈曲側メタル部分６０１Ａ、６０１Ｂが電気的に接続されることになる。

すなわち、本実施の形態では、ランド６１２Ａ、６１２Ｂにインダクタ部品６５０が実装された場合に、当該インダクタ部品と、上記ランド２０３Ａ、２０３Ｂに実装される表面実装部品（キャパシタや抵抗など）とが電気的には並列接続される。このような位置にランド６１２Ａ、６１２Ｂが設けられているのである。

また、屈曲側メタル部分６０１Ａ、６０１Ｂの先端側部分には検査用信号導電体露出部６０３Ａ、６０３Ｂが設けられている。かかる検査用信号導電体露出部６０３Ａ、６０３Ｂの近傍には、屈曲側メタル部分６０１Ａ、６０１Ｂと電気的に分離されたグランド用メタルパターン６０４Ａ、６０４Ｂが設けられている。

グランド用メタルパターン６０４Ａ、６０４Ｂの一部に導体部が表面に露出する部分である検査用グランド導電体露出部６０５Ａ、６０５Ｂが設けられている。本実施の形態では、上述した第１の実施の形態と同様、検査用信号導電体露出部６０３Ａ、６０３Ｂと、検査用グランド導電体露出部６０５Ａ、６０５Ｂとの間は距離ＬＡだけ離間している。

以上が第４の実施の形態にかかるマザーボード６００の構成である。このような構成のマザーボード６００に設けられた各回路ブロックについての個別検査は、ランド２０３Ａ、２０３Ｂにカップリング・キャパシタ等の表面実装部品２１０を実装し、両回路ブロックを接続した状態で行うことができる。

すなわち、上記のように表面実装部品が実装された状態において、まずランド６１２Ａ、６１２Ｂにチップ部品タイプのインダクタ６５０を実装する。これにより表面実装部品（カップリングキャパシタ等）２１０と、当該インダクタ６５０は並列に接続されることになる。このとき、回路ブロックの動作周波数で並列共振となるように、実装するインダクタを選ぶことにより、隣接回路ブロックの影響を極力排除した状態で高周波特性を求めることができる。

なお、並列共振は次式で表される。ｆは動作周波数、Ｌはインダクタンス、Ｃはキャパシタンスである。
ｆ＝１／［２π｛√（Ｌ・Ｃ）｝］

以上のようなインダクタを実装した後、ＧＳタイプのプローブを用い、これらを検査用グランド導電体露出部６０５Ａ（Ｂ）および検査用信号導電体露出部６０３Ａ（Ｂ）に接触させることで、検査用信号を取得することができる。そして、検査を終えた後、ランド６１２Ａ、６１２Ｂに実装されたインダクタを取り外すことで、携帯無線機用ＲＦ部が完成する。

以上のように本実施の形態では、表面実装部品を実装した状態でマザーボード６００に設けられた回路ブロックについて個別に検査を行うことができ、検査作業を容易とすることができる。また、表面実装部品２１０として小容量キャパシタ部品を使い、表面実装部品６５０として動作周波数でインダクタとして見える大容量キャパシタ部品として用いても、表面実装部品６５０としてインダクタ部品を用いる場合と同様の効果が得られる。

（変形例）
本発明は、上述した各実施の形態に限定されるものではなく、以下に例示するような種々の変形が可能である。

（変形例１）
上述した各実施の形態では、各回路ブロックごとに少なくとも１つ以上の検査用グランド導電体露出部を設けるようにしていたが、図１２に示すように、隣接する２つの回路ブロックＡ、Ｂに対し、１つのグランド用メタルパターン１２０１を設け、その一部に検査用グランド導電体露出部１２００を設けるようにしてもよい。

このような構成のマザーボードについて回路ブロックＡについて検査を行う場合には、回路ブロックＡの信号線用メタルパターン２０１Ａの一部に設けられた検査用信号導電体露出部２０４Ａと、検査用グランド導電体露出部１２００とにＧＳタイプのプローブを接触させるようにすればよい。一方、回路ブロックＢについて検査を行う場合には、回路ブロックＢの信号線用メタルパターン２０１Ｂの一部に設けられた検査用信号導電体露出部２０４Ｂと、検査用グランド導電体露出部１２００とにＧＳタイプのプローブを接触させるようにすればよい。

このように検査用グランド導電体露出部１２００は、両回路ブロックの検査に利用されるため、各々の回路ブロックの信号線用メタルパターン２０１Ａ、２０１Ｂの端部２０２Ａ、２０２Ｂの両者と近傍する位置にあることが好ましい。したがって、図１２に示すように、両回路ブロックＡ、Ｂ間に設けられたスリット２０９上の位置に設けることが好ましい。

（変形例２）
上述した第４の実施の形態では、屈曲側メタル部分６０１Ａ、６０１Ｂの先端に検査用信号導電体露出部６０３Ａ、６０３Ｂを設けるようにしていたが、他の回路ブロックとの接続部分、つまり回路上の端部である屈曲部分６０２Ａ、６０２Ｂの端部近傍であればよく、屈曲メタル部分６０１Ａ、６０１Ｂ以外の信号線用メタルパターンの一部に設けるようにしてもよい。例えば、上記第３の実施の形態のように、信号線用メタルパターンの端部に設けられたランドよりも回路ブロック内部側の位置に設けるようにしてもよい。

（変形例３）
また、上述した第４の実施の形態では、インダクタ部品を回路ブロック間を接続する表面実装部品（キャパシタ）の横側に実装できるようランド６１２Ａ、６１２Ｂを設けていたが、上述したようにキャパシタとインダクタが並列に接続できる構成であればよく、例えば、３次元方向である縦方向（図１１の紙面垂直方向）へ実装できるような位置にインダクタ部品実装用のランドを設けるようにしてもよい。このようにすれば、図１１に示す構成のマザーボードよりも小型化が可能となる。

（変形例４）
また、上述した第４の実施の形態では、ランド６１２Ａ、６１２Ｂにインダクタ部品を実装するようにしていが、インダクタ部品に代えて、インダクタと大容量を持つキャパシタとが直列接続された回路部品を実装するようにしてもよい。このような部品を実装した場合、回路ブロック間の接続部を直流的に開放した状態とすることができ、さらに動作周波数でも開放に見えるようにできるため、直流および動作周波数の両者での検査が可能となる。

（変形例５）
また、上記第４の実施の形態では、インダクタ部品を実装した後、プローブ等を用いて検査するようにしていたが、プローブ側に同様のインダクタを付加させることもできる。すなわち、インダクタを内蔵したプローブ（あるいはコネクタ）を用いることにより、インダクタタイプチップ部品を実装し、はがす工程を省略することができ、検査作業を容易にすることができる。

（変形例６）
また、上述した各実施の形態では、本発明を携帯無線機用ＲＦ部のマザーボードに適用した場合について説明したが、本発明はこれに限定されるものではなく、複数の回路ブロックを１つの回路基板上に設ける回路部に適用することができる。

以上のように、本発明にかかる回路基板、回路基板における回路ブロックの検査方法は、複数の回路ブロックを有するマザーボードなどに有用であり、特に、高周波で動作する回路を有するマザーボードなどに適している。

本発明の第１の実施の形態にかかるマザーボードの隣接する回路ブロック間の接続部分近傍を示す上面図である。 前記マザーボードの回路ブロック構成を示す図である。 図１のａ−ａ線に沿ってみた断面図である。 図１のｂ−ｂ線に沿ってみた断面図である。 前記マザーボード上に実装された回路ブロックを個別に検査する際の様子を示す図である。 前記マザーボード上に実装された回路ブロックを個別に検査する際の様子を示す図である。 前記マザーボード上に実装された回路ブロックを個別に検査する他の方法を説明するための図である。 前記マザーボードの回路ブロック間を接続するための表面実装部材を示す図である。 本発明の第２の実施の形態にかかるマザーボードの隣接する回路ブロック間の接続部分近傍を示す上面図である。 本発明の第３の実施の形態にかかるマザーボードの隣接する回路ブロック間の接続部分を示す上面図である。 本発明の第４の実施の形態にかかるマザーボードの隣接する回路ブロック間の接続部分近傍を示す上面図である。 前記第１の実施の形態にかかるマザーボードの変形例における隣接する回路ブロック間の接続部分近傍を示す上面図である。

符号の説明

１００ マザーボード
１０１ 基板
１０２ レジスト
１０３ スルーホール
１０５ グランド層
２０１Ａ、２０１Ｂ 信号線用メタルパターン
２０２Ａ、２０２Ｂ 端部
２０３Ａ、２０３Ｂ ランド
２０４Ａ、２０４Ｂ 検査用信号導電体露出部
２０５Ａ、２０５Ｂ、２０６Ａ、２０６Ｂ グランド用メタルパターン
２０７Ａ、２０７Ｂ、２０８Ａ、２０８Ｂ 検査用グランド導電体露出部
２０９ スリット
２１０ 表面実装部品
３００ プローブ
４００ マザーボード
４０５Ａ、４０５Ｂ グランド用メタルパターン
４０６Ａ、４０６Ｂ 検査用グランド導電体露出部
５００ マザーボード
５０４Ａ、５０４Ｂ 検査用信号導電体露出部
５０５Ａ、５０５Ｂ、５０６Ａ、５０６Ｂ グランド用メタルパターン
５０７Ａ、５０７Ｂ、５０８Ａ、５０８Ｂ 検査用グランド導電体露出部
６００ マザーボード
６０１Ａ 屈曲側メタル部分
６０２Ａ、６０２Ｂ 屈曲部分
６０３Ａ、６０３Ｂ 検査用信号導電体露出部
６０４Ａ、６０４Ｂ グランド用メタルパターン
６０５Ａ、６０５Ｂ 検査用グランド導電体露出部
６１１Ａ、６１１Ｂ 信号線用メタルパターン
６１２Ａ、６１２Ｂ ランド
６５０ インダクタ
７００ マザーボード
７０２ 引き出し線パターン
７１０ 検査用表面実装部品
７２０ 表面実装用部品
１２００ 検査用グランド導電体露出部
１２０１ グランド用メタルパターン

Claims (8)

1. 信号線用メタルパターンを有する複数の回路ブロックと、
   前記２つの回路ブロックの各々の前記信号線用メタルパターンの一部であり、当該信号線用メタルパターンの端部近傍に設けられる検査用信号導電体露出部と、
   前記検査用信号導電体露出部の近傍に配置される検査用グランド導電体露出部と
   を具備することを特徴とする回路基板。
2. 前記検査用グランド導電体露出部は、前記信号線用メタルパターンの一部に設けられる前記検査用信号導電体露出部を挟んで対向する位置の各々に設けられている
   ことを特徴とする請求項１に記載の回路基板。
3. 前記検査用信号導電体露出部は、前記信号線用メタルパターンの端部における前記導電部材が装着される位置と異なる位置に設けられている
   ことを特徴とする請求項１または２に記載の回路基板。
4. ２つの前記回路ブロックの各々の信号線用メタルパターンの端部間を電気的に接続する導電部材をさらに具備することを特徴とする請求項１ないし３にいずれか記載の回路基板。
5. 前記導電部材は、キャパシタであり、
   前記２つの回路ブロックの前記信号線用メタルパターンと電気的に接続されるメタル部であって、前記導電部材であるキャパシタと並列にインダクタ部材を装着するためのインダクタ部材実装部をさらに具備する
   ことを特徴とする請求項４に記載の回路基板。
6. 前記導電部材は、当該回路基板において必要な抵抗値を有する抵抗である
   ことを特徴とする請求項４または５に記載の回路基板。
7. 信号線用メタルパターンを有する複数の回路ブロックと、
   前記２つの回路ブロックの各々の前記信号線用メタルパターンの一部であり、当該信号線用メタルパターンの端部近傍に設けられる検査用信号導電体露出部と、
   前記検査用信号導電体露出部近傍に配置される検査用グランド導電体露出部とを具備することを特徴とする回路基板の前記回路ブロックを検査する方法であって、
   前記検査用信号導電体露出部と、前記検査用グランド導電体露出部とに、検査用プローブの端子を接触させて電気信号を取得する
   ことを特徴とする回路基板における回路ブロックの検査方法。
8. 信号線用メタルパターンを有する複数の回路ブロックと、
   ２つの前記回路ブロックの各々の信号線用メタルパターンの端部間を電気的に接続するキャパシタと、
   前記２つの回路ブロックの各々の前記信号線用メタルパターンの一部に設けられる検査用信号導電体露出部と、
   前記検査用信号導電体露出部近傍に配置される検査用グランド導電体露出部と、
   前記２つの回路ブロックの前記信号線用メタルパターンと電気的に接続されるメタル部であって、前記導電部材であるキャパシタと並列にインダクタ部材を装着するためのインダクタ部材実装部を具備することを特徴とする回路基板の前記回路ブロックを検査する方法であって、
   前記インダクタ実装部に前記回路ブロックの動作周波数で前記導電部材であるキャパシタと並列共振となるインダクタ部材を実装し、
   前記検査用信号導電体露出部と、前記検査用グランド導電体露出部とに、検査用プローブの端子を接触させて電気信号を取得する
   ことを特徴とする回路基板における回路ブロックの検査方法。

Images