JP2005128553A - 相互関係マップの効率的な長距離計算用のデザインへの再ネスティング - Google Patents

相互関係マップの効率的な長距離計算用のデザインへの再ネスティング Download PDF

Info

Publication number
JP2005128553A
JP2005128553A JP2004309697A JP2004309697A JP2005128553A JP 2005128553 A JP2005128553 A JP 2005128553A JP 2004309697 A JP2004309697 A JP 2004309697A JP 2004309697 A JP2004309697 A JP 2004309697A JP 2005128553 A JP2005128553 A JP 2005128553A
Authority
JP
Japan
Prior art keywords
cells
design data
map
data hierarchy
truncated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004309697A
Other languages
English (en)
Other versions
JP4395047B2 (ja
Inventor
Gregg M Gallatin
グレッグ・エム・ギャラティン
Emanuel Gofman
エマニュエル・ゴフマン
Kafai Lai
カファイ・ライ
A Rabin Mark
マーク・エイ・ラビン
Maharaj Mukherjee
マハラージ・ムケルジー
Dov Ramm
ドヴ・ラム
Alan E Rosenbluth
アラン・イー・ローゼンブルース
Shlomo Shlafman
シュロモ・シュラフマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2005128553A publication Critical patent/JP2005128553A/ja
Application granted granted Critical
Publication of JP4395047B2 publication Critical patent/JP4395047B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level

Abstract

【課題】複数の多角形を有するセル・アレイ・レイアウトをレイアウトを被覆する複数のセルに区分けすることによってモデルベースの光リソグラフィ補正を実行する方法およびプログラム記憶装置を提供すること。
【解決手段】このレイアウトは所望のデザイン・データ階層を表す。次に、多角形と複数のセルの間の相互関係に対応する密度マップが生成され、さらに、各セル内の密度が畳み込まれる。畳み込み密度を用いて相互関係マップが形成され、その後、相互関係マップに切り捨て操作が施されて切り捨てセルのマップが形成される。次に、切り捨てセルのグループを実質的に同一なグループ毎に複数のバケットの異なるバケットに分別する。これらの各バケットは切り捨てセルの同一のグループから成る単一の組を含む。これらのバケットを用いて階層配置が生成され、階層配置を用いて所望のデザイン・データ階層が実施されて、最終的に光リソグラフィが補正される。
【選択図】図1

Description

本発明は一般に、光リソグラフィの分野に関し、詳細には、モデルベースの光リソグラフィ・シミュレーションおよび光近接効果補正(OPC)で使用される、関心領域(ROI)のサイズとは関わりなく長距離計算用のデザイン・データ階層を実施する手法に関する。
フォトリソグラフィ工程としても知られる、半導体製造における光マイクロリソグラフィ工程は、全体的な所望のデザイン・データ階層について所望の回路パターンを半導体ウェハ上に複写することから構成される。所望の回路パターンは通常、一般にフォトマスクと呼ばれるテンプレート上の不透明な領域と完全に透明な領域と半透明な領域として表される。光マイクロリソグラフィにおいては、フォトマスク・テンプレート上のパターンは、露光システムを用いた光イメージングによって、フォトレジストを塗布したウェハ上に投影される。
光投影システムによって生成されるイメージを計算する空間像シミュレータは、集積回路製造用の光リソグラフィにおける最先端技術を解析し改良するのに有益なツールとなることが明らかにされた。これらのシミュレーションは、位相シフトマスク(PSM)設計やマスク設計用の光近接効果補正(OPC)など、階層化された多くのレベルをもつ先進のマスク設計における用途を見出した。空間像モデリングは、半導体製造にとって極めて重要な要素である。現在のリソグラフィ・ツールは、部分コヒーレント照明を利用するので、そのようなモデリングは、基本パターン以外のすべてのパターンについて大量の計算を必要とする。マスクによって生成される空間像、すなわち光投影システムの像平面での光強度は、現像されたフォトレジスト構造がどれだけ良好にマスク・デザインを複写するかを左右する、光マイクロリソグラフィにおいて決定的に重要な量である。
しかし、半導体チップ製造のリソグラフィ工程に関連する光近接効果補正シミュレーション・カーネルは、今のところ高次収差を考慮しておらず、高次収差の結果は、1から2マイクロメータの近距離では目立たないが、長距離効果の中では明瞭に現れる場合がある。現行技術は、193nmや157nm、さらには13nmの超紫外線(EUV)といったより短い波長の光を利用する方向へ進んでおり、素子寸法がそれをウェハに焼き付けるのに用いられる光の波長との比で著しく小さくなっているので、フレアなどの長距離効果が重要性を増し、高次収差を考慮することが絶対に必要となった。
一般にフレアは、リソグラフィ工程において本来であれば暗くなければならない場所に当る好ましくない光として定義される。フレア効果が一定である場合は、ドーズシフトによってフレア効果を完全に補償できるが、一定でない場合は、フレア効果の許容限度を超える変動が回路性能を低下させ、最終的に破局故障を引き起こす場合がある。そのような訳で、フレア効果を明確にし、補償する必要がある。
設計されたマスク形状の階層的表現は、現行技術で類似のマスク形状を保存するのに使用される便利な方法である。現行技術では、マスクには100万個程度の形状が含まれており、各形状は大規模集積回路(VLSI)のある素子を表す。しかし、そのような各形状を別々に表すことは、そのようなマスク形状に用いられるコンピュータ・アルゴリズムに大きな負担をかける。そのような多数のマスク形状が互いに同等であり、その近隣の形状も互いに同等であることが一般に観察される。マスクの階層的表現は、そのような同等物を形状およびその近隣の形状からなるグループにグループ化する。基本的な多角形マスク形状を含むグループは、さらに階層の中で再グループ化することもできる。このようにすれば、わずか数個の基本形状とそれらのグループをマスク全体のために保存するだけでよく、その結果、記憶領域と上記のコンピュータ・アルゴリズムの実行時間に関して多大な節約が実現される。
しかし、マスク設計において、光学的または化学的フレアなど非常に長い距離の長距離効果を考慮する必要がある場合、相互作用範囲が極めて広くなり、その結果、再グループ化する必要のある形状の近隣が非常に広くなる。同等の形状とごく狭い範囲のその近隣の形状の間で階層を決定する現行技術は、相互作用がそのように広範囲にわたる場合は役に立たない。
所望の回路パターンをウェハ上に複写する工程では、しばしば複数の階層レベルから構成される所望のデザイン・データ階層を維持することが最善となる。しかし、長距離効果が関与するような半導体ウェハ工程は、広い関心領域(ROI)がそのような半導体処理ステップの対象となる場合、しばしばデザイン・データ階層を破局的に破損する。
例えば、一般に長距離フレア効果は、ROIが10mm(このサイズはチップ全体のサイズに近いこともある)に達する場合ですら、第一セル・レイヤ、すなわち階層デザインの最上位レベルで、ROI全域にわたって発生する。このような長距離フレア効果は、原因不明の場合、最終的にデザイン・データ階層を腐食によって破損する。さらに、デザイン階層内の与えられたフィーチャの周囲のROIが広くなるほど、このようなフィーチャは腐食によって素早く平坦化する。
例えば、デザイン階層内の与えられたレベルについて密度マップを計算するステップにおいて、発生したフレア効果は、デザイン・データ階層の平坦化または破損の原因となる。これは、階層レベルの反対の側のフレア・レベル・イメージとは異なる階層レベルの一方の側のフレア・レベル・イメージの結果として生じる。異なる階層レベルの物体の間の相互作用を扱う従来の手法では一般に、そのような物体をそれらの共通の祖先へと移動させる。したがって、例えば、一次セル・レベルに存在するフレア・マップ用のフレア計算に関して、そのような一次セル・レベル上にないフィーチャはすべて、一次セル・レイヤに移動させなければならず、出力デザインが完全に平坦になる原因となる。結果として、特別の対処を行わない場合、フレアなどの長距離効果を伴う半導体処理ステップのために、所望のデザイン階層が達成不能になることがある。
残念ながら、長距離計算用の所望のデザイン・データ階層を実施するための解決策の欠如が、従来技術の妨げとなっている。さらに、フレア効果を確定し、補償する必要があるので、所望のデザイン・データ階層の平坦化が、フレア効果を補正するための計算の適用を妨げることがある。
したがって、本発明は、モデルベースの光リソグラフィ・シミュレーションで使用される、ROIサイズとは関わりなく長距離計算用のデザイン・データ階層を実施する手法を提供することによって、従来技術がもつ上記の問題点および短所を克服する。
米国出願第10/694465号 米国出願第10/694466号 米国出願第10/694473号 米国出願第10/694299号
従来技術の問題点と短所を念頭に置いて、本発明の目的は、光リソグラフィで使用される、関心領域(ROI)サイズとは関わりなく長距離計算用のデザイン・データ階層を実施するためのモデルベース手法を提供することである。
本発明の別の目的は、ROIサイズとは関わりなく所望のデザイン・データ階層を効果的に、容易に、かつコスト効率良く維持するモデルベース手法を提供することである。
本発明の別の目的は、所望のデザイン・データ階層が破損した場合に、デザイン・データ階層を効果的に、容易に、かつコスト効率良く再構築するモデルベース手法を提供することである。
本発明のまた別の目的は、フレア計算をモデルベース・シミュレーションに適用し得るように、所望のデザイン・データ階層の平坦化を回避するモデルベース手法を提供することである。
本発明のさらなる目的は、処理時間とメモリを節約するデザイン・データ階層を実施するためのモデルベース手法を提供することである。
本発明のさらに別の目的は、再構築されたデザイン階層の結果を保存するのにより少量のディスク・メモリしか必要としないデザイン・データ階層を実施するためのモデルベース手法を提供することである。
本発明のまた別の目的は、モデルベースの光リソグラフィ・エンジンおよび計算の安定性を提供するデザイン・データ階層を実施するためのモデルベース手法を提供することである。
本発明のさらに別の目的および利点は、部分的には自明であり、部分的には本明細書から明らかとなるであろう。
当業者には明らかであろう上記およびその他の目的が、本発明において達成され、本発明は、第1の態様においてはモデルベースの光リソグラフィ補正を実行する方法に関する。この方法は、複数の有限な幾何形状を有する所望のデザイン・データ階層のセル・アレイ・レイアウト、任意選択で準イメージを提供するステップと、それに続いてセル・アレイ・レイアウトを複数のセルに区分けするステップを含む。次に、複数の有限な幾何形状と複数のセルの間の相互関係に対応する密度マップに基づいて、相互関係マップが生成される。相互関係マップには切り捨て操作が施されて、切り捨てセルのマップが生成される。次に、このマップを用いて、切り捨てセルから選択されたセルの実質的に同一の出現が、複数の異なるバケットから選択された単一のバケットにグループ化される。次に、複数の異なるバケットを用いて、所望のデザイン・データ階層が実施されて、最終的に光リソグラフィが補正される。
この態様では、所望のデザイン・データ階層は、階層の複数のレベルを含み、上記の方法は、階層の複数のレベルのどのレベルに対しても適用することができる。複数の有限な幾何形状は、正多角形、不正多角形、凸多角形、凹多角形、正凸多角形、正凹多角形、不正凸多角形、不正凹多角形、およびそれらの組合せを含む多角形とすることができる。区分けされたレイアウトの複数のセルは好ましくは、セル・アレイ・レイアウトの全域を被覆できる複数の有限な形状とする。
この第1の態様の方法は、複数の密度から成る密度マップを計算するステップをさらに含み、複数のセルがセル毎に密度を1つもち、複数の密度は複数のセルの各セルの相互関係に対応する。次に、これらの密度は逆べき則カーネルを用いて畳み込まれ、複数の畳み込み密度を用いて、相互関係マップが生成される。形状とセルの間の相互関係は、有限な幾何形状の幾何的配置、形状の被覆量、領域の被覆、計算された空間像の被覆、計算されたレジスト像の被覆、周囲の被覆、およびそれらの組合せを含む密度効果とすることができる。
参照指示子を切り捨てセルの各セルに割り当てることができ、同一の参照指示子は実質的に同一な切り捨てセルを示す。切り捨てセルから選択されたセルの実質的に同一な出現をグループ化するステップが、そのようなセルを単一の構築ブロックに変換する。その際、この方法は、複数の異なる単一の構築ブロックを生成することができ、これらの異なる構築ブロックの階層配置を生成するのに使用される。次に、この階層配置を用いて、所望のデザイン・データ階層が、所望のデザイン・データ階層を維持することによって、あるいは所望のデザイン・データ階層が少なくとも部分的に破損した場合に、新しいデザイン・データ階層を構築することによって実施される。
第2の態様において、本発明は、複数の多角形を有する所望のデザイン・データ階層のセル・アレイ・レイアウト表現を提供することによってモデルベースの光リソグラフィ補正を実行する方法に関する。セル・アレイ・レイアウトは複数のセルに区分けされ、次に、多角形と複数のセルの間の相互関係に対応する密度マップが提供される。密度マップに基づいて相互関係マップが生成され、次に、相互関係マップに切り捨て操作が施されて、切り捨てセルのマップが生成される。次に、切り捨てセルの実質的に同一なグループ毎に複数のバケットの異なるバケットに分別され、複数のバケットの各バケットは切り捨てセルの同一のグループから成る単一の組を含む。次に、これらのバケットを用いて、階層配置が生成され、階層配置を用いて、所望のデザイン・データ階層が実施される。最終的に光リソグラフィが補正される。
この第2の態様では、切り捨てセルの実質的に同一なグループが、そのようなグループを単一の構築ブロックに変換し、最終的には複数のそのような単一の構築ブロックを用いて、階層配置が生成されることに留意されたい。これらの構築ブロックは、正確な複写、回転させた複写、鏡像の複写、回転させた鏡像の複写、およびそれらの組合せのいずれかとして、切り捨てセルのマップ全域の多数の場所に出現することができる。この第2の態様ではまた、所望のデザイン・データ階層は、所望のデザイン・データ階層を維持することによって、あるいは所望のデザイン・データ階層が少なくとも部分的に破損した場合に、新しいデザイン・データ階層を構築することによって実施することができる。所望のデザイン・データ階層と新しいデザイン・データ階層は、互いに同一であることも、互いに異なることもできる。
本発明の第3および第4の態様では、本発明は、本発明の第1および第2の態様にそれぞれ関連するモデルベースの光リソグラフィ補正を実行するための上記方法の諸ステップを実行する、マシンによって実行可能な命令から成るプログラムを有形に実施する、マシンによって可読なプログラム記憶装置に関する。
新規であると考えられる本発明の特徴および本発明の特徴的な要素について、添付の特許請求の範囲に詳しく記載する。図面は説明を目的としたものに過ぎず、実寸に比例して描かれてはいない。しかし、本発明自体は、機構に関しても動作の方法に関しても、以下の詳細な説明を添付の図面と併せて参照することにより最も良く理解することができるであろう。
本発明の好ましい実施形態を説明するにあたり、本明細書では図面の図1〜図10を参照する。図面において、同じ番号は本発明の同じ要素を参照する。
上記の発明は最終的には、所望の回路パターンを有するフォトマスクの歪みを補正して、フォトレジストを塗布したウェハ上にフォトマスクを正確に投影するため、光リソグラフィにおいて使用される。その際、本発明は、関心領域(ROI)のサイズとは関わりなく、長距離計算用の所望のデザイン・データ階層を実施する、モデルベースの光リソグラフィ・シミュレーションを提供する。
本発明によれば、所望のデザイン・データ階層は、元の所望のデザイン・データ階層を維持することによって、または元の所望のデザイン・データ階層が処理条件などによって部分的または完全に破損した場合に、デザイン・データ階層を再構築することによって実施される。しかし、本発明は、元の所望のデザイン・データ階層がデザイン階層の平坦化などによって部分的または完全に破損したために、デザイン・データ階層を再構築しなければならない場合に、特に有用である。そのような訳で、本発明は有利には、空間像計算、光近接効果補正、焼き付け像予測、モデル較正、その他を含む(ただし、これらに限定されない)モデルベースの光リソグラフィ・シミュレーションにおいて、長距離効果が補償され得るように、所望のデザイン・データ階層の破壊または平坦化あるいはその両方を回避する。
本発明の好ましい一実施形態では、それがフレア計算に関連するので、デザイン階層を維持または再構築することによって所望のデザイン・データ階層を実施する上記の手法は、フレア・マップを等級付けするステップと、候補セルを選択するステップと、それら選択されたセルについてフレア・マップを再計算するステップと、そのような選択セルのうちの個々のセルをバケットにグループ化するステップを少なくとも含む。しかし、デザイン・データ階層の保護が有益となる滑らかに変化する広域ROI効果を有する処理に対しても、本発明が使用できることを理解されたい。
次に図面を参照すると、図1には、初期の所望のデザイン・データ階層が周知の方法および装置を用いてステップ100で最初に事前決定される、本発明の好ましい処理フローが示されている。この事前決定された所望のデザイン・データ階層は、階層の複数のレベル(またはレイヤ)を含み、各レベルは、事前決定された回路パターンを有する。説明のため、また本発明の理解を容易にするため、図面では、選択されたデザイン階層の少なくとも1つの階層レベルの一部、好ましくは一次セル・レイヤと呼ばれるデザイン階層の最上位レベルの一部についての概略例を参照する。しかし、デザイン階層のどのレベルに対しても、本発明が使用できることを理解されたい。
図2を参照すると、本発明で使用される一次セル・レベルの一部のセル・アレイ・レイアウト30が示されており、セル・アレイ・レイアウト30は、複数の有限な幾何形状31を有する。ステップ100で初期の所望のデザイン・データ階層が事前決定された後、セル・アレイ・レイアウト30は、ステップ150で同形な正方形34として示された複数の同形なパターンに分割または区分けされる。しかし、どのような有限の幾何形状と共に使用するのにも本発明が適していることを理解されたい。例えば、セル・アレイ・レイアウト30は、正または不正多角形、凸または凹多角形、あるいはそれらの組合せを含む(ただし、これらに限定されない)、レイアウト全体にわたり被覆できるどのようなタイプの多角形パターンにでも区分けすることができる。さらに、本発明のモデルベース・シミュレーションでは、セル・アレイ・レイアウト30は、事前決定された所望のデザイン・データ階層の準イメージ(または形状の階調イメージ)とすることができ、デザイン・データ階層の非常に精密な写しとなる。すなわち、セル・アレイ・レイアウト30は好ましくは、所望のデザイン階層の正確なイメージではない。
レイアウト30が複数の同形な正方形34に分割された後、図3に示すようなレイアウトの密度マップ40が、ステップ200で計算される。これは、最初にレイアウト30を複数の個別の各正方形34に分割し、次に有限な幾何形状31のいずれかに被覆される各正方形34の部分を決定することによって達成される。各同形の正方形34の被覆量が計算された後、各正方形34には、その正方形が有限な幾何形状31によってどれだけ被覆されているかに基づいて数値が割り当てられる。例えば、図3に示すように、各正方形の被覆率が示され、この比率は各正方形についての密度数45を表す。
本発明によれば、全体的な密度マップは、有限な幾何形状の形、そのような形の被覆率(例えば、図3に示す比率のような、有限な幾何形状によって被覆される本モデルベースの階層一次セル・レベルとそのような形状に被覆されない部分との比率)、セル・アレイ・レイアウト30の部分の被覆量、領域の被覆、ウェハ・イメージの空間、レジスト、またはその他の形態、周囲の被覆、またはその他のトポロジカルな被覆、あるいはこれらの組合せを含む(ただし、これらに限定されない)、多数の異なる密度効果を表すことができる。
一次セル・レベルの全体的な密度マップ40が完成した後、すなわち複数の正方形34についてすべての密度数45が計算された後、本発明は、階層を実施するのに、正確な形ではなく、形状の準イメージを表すこの密度マップ40を用いて処理を続行する。その際、密度マップ40は、逆べき則カーネルを用いた畳み込みによって、デザイン・データ内での階層の実施を可能にする。すなわち、複数の正方形34の各々で作用する各密度45は、ステップ250で逆べき則カーネルを用いて畳み込まれて、密度マップ全域にわたって複数の畳み込まれた作用密度が取得される。
本発明の重要な特徴は、多数の正方形34についてのこれら畳み込み作用密度を後で本発明のステップ300で用いて、各正方形34のすべての保存された畳み込み作用密度の浮動小数点数によって表される滑らかな関数の表である相互関係マップを生成する点にある。この相互関係マップまたは表を用いて、複数の畳み込み作用密度の各々が、ステップ350で切り捨て操作を施され、すなわち丸められて、図4に示すような切り捨てマップ50が、ステップ400で生成される。
本発明では、切り捨てマップ50は、畳み込み密度を切り捨て密度55で置換することによって生成され、これらの切り捨て密度は、5で割り切れる最も近い数によって置換された畳み込み密度から構成される。例えば、図3および図4を参照すると、畳み込み密度が22%の正方形は、参照番号55’によって示されるように20%で置換され、畳み込み密度が0.005%の正方形は、参照番号55”によって示されるように0%で置換され、以下の同様である。その際、第1の畳み込み作用密度に切り捨てを施して、第2の畳み込み作用密度の等価物であると見なされる少し粗雑な数によって表すことで、第1と第2の畳み込み作用密度の間に何らかの微細な差異を作る必要性が回避され、その結果、処理実行時間と必要メモリ容量が節約される。
次に切り捨て密度55には、参照番号のような参照指示子が割り当てられる。同じ参照指示子は、同様または実質的に同一の正方形34を示す。いくつかの例では、正方形34は、本発明の切り捨てステップ400の結果としての実質的に同一な正方形(または等価物)とすることができる。本発明の別の例で示されるように、図5〜図7には、正方形のマスク形状が示されており、当該マスク形状の中央の4個の正方形は、同じ密度値1を有し、これら中央の4個の正方形の周囲の正方形は、すべて同じ密度値0を有する。本発明によれば、図5の結果は、最初に図6に示すように正方形の密度を畳み込み、次に図7に示すように畳み込み密度に切り捨てを施し、さらに図5に示すように指示子を割り当てることによって達成される。
本発明の好ましい実施形態によれば、長距離効果はフレア効果を含み、畳み込みセルまたは正方形密度に切り捨てを施すステップは、フレア・マップの等級付けと呼ばれる。等級付けを行うには、1組の高精度の計算された数から1組の低精度の数への多対一写像を参照する。フレア・マップの等級付けでは、使用されるマスクまたは有限の幾何形状(多角形)は一般に、初期の設計ステップで事前定義された精度で設計され、畳み込みセル密度は一般に、シミュレートされる階層レベルのグリッド表示上に表現されるこれらデザイン形状の幾何的配置を表す。しかし、このグリッド表示はしばしば解像度能力によって制限されるので、事前決定されたデザインに最小の実効値を課す。また、本発明の目的の1つは、フレア・マップを再ネストまたは再構築することによってデザインの階層を改良することであるので、そのような初期デザインを設計ステップで定められる精度よりも高い精度で保存していても意味がない。
したがって、本発明は有利には、フレア効果のために元の幾何的配置が切り捨てられる量をフレア計算によって定められるように、初期の事前決定されたデザイン整数に切り捨てを施すことによって、上記の問題を克服する。その際、フレアの範囲は好ましくは、各幾何的配置におけるフレア効果が設計ステップの一部でのみ異なるように推定される。フレアは近隣物体の効果に比べて2次的な効果なので、フレア計算にはフレア・マップ表示における比較的少量の範囲(約12)で十分であると推定される。このようにして、不動小数点数の表として生成された初期のフレア・マップは、限定された数の異なる値だけを含むように、本発明に従って調整、すなわち切り捨てを施される。
本発明の処理フローは、ステップ400で計算された切り捨て密度マップ値をステップ500でバケットにグループ化し、再ネストすることによって進行する。バケットにグループ化する処理は、同じ密度をもつ正方形またはセルを同じ近隣の正方形またはセルと共に単一のクラスまたは「バケット」にグループ化したバケット・グループとして階層を再ネストするステップにとって必須である。これらの「バケット」は、階層が実施されるようにデザイン・データ階層を再ネスト、すなわち再構築するのに使用される。階層を再構築する処理において、これらの「バケット」がさらに、近隣バケットと共に再グループ化されることもある。
図8〜図10を参照すると、図8には、上で説明したような本発明のステップに従って密度値が計算され、切り捨て操作された、マスク・レイアウト70が示されている。この具体的な例では、16個の正方形がすべて、同じ切り捨て密度値「A」72を有する。図示するように、レイアウト70の中央の4つの正方形「A」はすべて、左(西「W」)も、下(南「S」)も、右(東「E」)も、上(北「N」)も、斜め方向(NE、NW、SE、SW)も、同じ密度「A」を有する正方形によって取り囲まれている。
本発明のバケットへのグループ化および再ネストのステップ500では、レイアウト70の中央の4つの正方形「A」はすべて、図9の標識「A5」によって示されるように、互いに等価であると同定される。これと同じようにして、「A4」と標識付けされた正方形は、マスク・レイアウト70内のそれらの正方形が密度「A」を有し、隣接するE、N、S、NE、およびSEセルもすべて同じ密度「A」を有することを示す。同様に、「A3」と標識付けされた正方形は、マスク・レイアウト70内のそれらの正方形が密度「A」を有し、隣接するW、S、およびSWセルもすべて同じ密度「A」を有することを示す。このバケットへのグループ化および再ネストのステップ500は、レイアウト70内で同じように続けられる。
本発明のバケットへのグループ化および再ネストのステップ500の好ましい一実施形態では、再ネストを行うセル(正方形)またはセルのグループが存在するかどうかを最初に判定する(ステップ501)。セルまたはセルのグループが存在しないと判定された場合、処理フローはステップ600に進み、デザイン階層の再ネスト、すなわち再構築を行う。しかし、実際にセルまたはセルのグループが存在する場合は、本発明に従って、各セルの密度値が決定され、隣接するセル、すなわちN、E、S、W、NE、NW、SE、およびSWが見つけられる。本発明は、拡張を介して事前定義された近隣のセルまたはセルのグループを考慮し、見つけることもできる。ステップ503では、同じ値を有し、対応する近隣セルも同じ切り捨て値を有するそれらのセルを、単一の共通バケットにグループ化する。
本発明は、複数の異なるバケットを生成することができ、各バケットは共通のセルまたはセルのグループの組を有し、これらバケットの各々は、値を有する単一のより大きなセルとして割り当てられ、この単一のより大きなセルは、切り捨てマップ全域の数多くの場面または場所に出現することができる。例えば、図9および図10の破線によって示されるように、図9の密度「A」を有する正方形のグループのバケット80は、図10に示すように切り捨てマップ90全域の数多くの様々な場所に出現する。図9および図10に示すような9個の正方形は、説明のためのものに過ぎず、本発明に従って任意の数のセルを用いて様々な同様の近隣アレイを生成できることを理解されたい。
したがって、バケットへのグループ化および再ネストのステップ500についての上記の説明に鑑みて、同一または実質的に同様の相互関係マップを有するセル出現はすべて、バケットに集められる。その際、互いに実質的に同じであると見なされる切り捨てマップの部分は、再グループ化ステップの後では等価となり、そのようなマップの間の距離は、どのような点でも1等級を超えることはない。本発明のすべての基本構築ブロックは好ましくは、それらが様々な異なる有限の幾何形状を含むように選択される。好ましくは、これらの構築ブロックは、実質的にすべての検出可能な形状を含み、その他は、検出可能な形状から選択された形状を含む。その点で、検出可能な形状から選択された形状だけが構築ブロック内に含まれ、好ましくは、階層レベル内で高頻度で出現する少なくとも20ほどのそれらの幾何形状が選択される。
本発明の本質的な特徴は、本発明の基本構築ブロックが、より小さな正方形、例えば、(畳み込み、および切り捨てステップの後で)値「A」を有する正方形を、正方形のより大きなグループまたはユニットに変換することである。その際、より小さな正方形から成るこれらのグループは崩壊して、例えば、図9および図10の構築ブロック80など、本発明の新しいより大きな単一の基本構築ブロックを形成する。
次に本発明は、元のデザイン・データ階層が処理条件のせいで失われたり、破損したりしたような場合に特に、デザイン・データ階層が長距離計算用に実施されるように、これらの基本構築ブロックの階層配置を生成して、最終的にステップ600で階層を再構築し、または再ネストされたマップを生成する。基本構築ブロックの階層配置は、マップ内における選択されたセルまたはセルのグループの出現を決定し、または計算することによって生成され、これらの構築ブロックは、マップ全域で数多く(例えば、百回、千回、時には数百万回も)反復され得る。これらの構築ブロックの反復は、これらの構築ブロックの正確な複写、回転させた複写、鏡像の複写、回転させた鏡像の複写を含むことができる。次に、セル・インスタンスの間のポイント毎の比較を介して構築ブロックの階層配置を構築するために、マップ内における構築ブロックのすべての出現の場所および回数が計算され、索引付けされ、保存される。
バケット毎に新しいデザイン・データ階層が生成され、バケット内の対応する相互関係マップが、この新しいデザイン・データ階層に結び付けられる。次に、対応する新しいデザイン・データ階層を有するこれらのバケットが、処理条件の結果として元の所望のデザイン・データ階層が失われたり、破損したりした場合に、好ましくは元の所望のデザイン・データ階層を再構築することによってデザイン・データ階層を実施するために用いられる。その際、元のデザイン・データ階層の変換が、新しいデザイン・データ階層のこれらの変換によって置き換えられる。新しいデザイン・データ階層は、元の所望のデザイン・データ階層と同一であることも、異なることもできる。
したがって、本発明は、破壊的なフレア効果を発生させる密度マップ計算を必要とする処理条件を含む(ただし、それには限定されない)処理条件の結果として元の所望のデザイン・データ階層が失われたり、破損したりした場合に、好ましくは元の所望のデザイン・データ階層を再構築することによってデザイン・データ階層を実施する階層処理の概念を使用する。本発明の利点は、デザイン・データ階層を実施する目的で新しい階層が構築(再ネスト)されるように、相互関係マップ内の値「A」を有する正方形は畳み込まれ、切り捨て操作され、階層的に配置され、正方形の同一の出現と共にバケットにグループ化されるので、値「A」を有するこれらの正方形毎に長距離イメージング計算を実行する必要性が回避されることである。その際、大量の計算および処理時間が節約され、必要な処理メモリ量の著しい減少も実現される。
再構築された階層マップは次に、長距離計算用に使用することができる。あるいは、本発明の再構築された階層マップは、イメージ密度マップ、周囲マップ、その他など、形状の正確な幾何的配置に依存しない様々な他の計算用に使用することもできる。好ましい実施形態では、上で説明したように元のデザイン・データ階層を再処理した後、フレア計算を標準のシミュレーション手順に埋め込むことができる。
上記の方法は、マシンによって可読であり、上記の方法の各ステップを実行するためマシンによって実行可能な命令から成るプログラムを有形に実施するプログラム記憶装置に保存されるコンピュータ・プログラム製品によって実施することができる。本発明のプログラム記憶装置は、本発明の方法の諸ステップを実行するため、光の特性、磁気の特性、または電子工学、あるいはそれらの組合せを利用する、マシンの構成要素として考案し、作成し、使用することができる。プログラム記憶装置は、磁気ディスケット、磁気テープ、光ディスク、読み取り専用メモリ(ROM)、フロッピー(R)ディスク、半導体チップ、その他を含むが、これらに限定はされない。周知のソース・コードにおけるコンピュータ可読プログラム・コード手段を利用して、上で説明した方法をコンピュータで使用するために変換することができる。
具体的な好ましい実施形態に関連させて、本発明を詳しく説明してきたが、上記の説明を踏まえて、多数の代替形態、修正形態、および変形形態が当業者に明らかなことは明白である。したがって、添付の特許請求の範囲には、本発明の真の範囲および主旨の内に収まるそうした代替形態、修正形態、および変形形態がすべて包含されることが企図されている。
本発明を実施する際に用いられる好ましいステップのブロック図フローチャートである。 図1の処理フローで使用される複数の有限な幾何形状を有するセル・アレイ・レイアウトの概略図である。 区画に区分けされたレイアウトと決定された形状によって被覆された各区画の量を示した図2のセル・レイアウトの密度マップの概略図である。 図3の密度マップの各正方形の被覆量を切り捨てる、すなわち丸めるステップを示した概略図である。 図7の切り捨て結果に基づいて指示子が割り当てられたレイアウトのセルを示した図1の処理フローで使用されるセル・レイアウトの別の例の概略図である。 畳み込み密度を有するセルを示した図5のセル・レイアウトの概略図である。 図6の畳み込みセル密度を切り捨てた結果を示した概略図である。 同じ計算され切り捨てを施された密度値「A」をもつレイアウトのセルを示した図1の処理フローで使用されるセル/マスク・レイアウトのさらに別の例の概略図である。 密度「A」と上記セルのN、E、S、W、NE、NW、SW、SE方向のそれぞれの近隣セルに基づいて上記セルに指示子を割り当てた結果を示した図8のセル・レイアウトの概略図である。 バケットへのグループ化と再ネストを行ったことで、後で階層を再構築するのに使用される実質的に同一なセルまたはセル・グループを表す選択されたバケットが本発明の切り捨てマップ全域で数多く繰り返して出現するようになった結果を示した図9のセル・レイアウトの概略図である。
符号の説明
30 セル・アレイ・レイアウト
31 幾何形状
34 同形な正方形
40 密度マップ
45 密度数
50 切り捨てマップ
55 切り捨て密度
70 マスク・レイアウト
72 切り捨て密度値
80 バケット
90 切り捨てマップ

Claims (30)

  1. モデルベースの光リソグラフィ補正を実行する方法であって、
    複数の有限な幾何形状を有する所望のデザイン・データ階層のセル・アレイ・レイアウトを提供するステップと、
    前記セル・アレイ・レイアウトを複数のセルに区分けするステップと、
    前記複数の有限な幾何形状と前記複数のセルの間の相互関係に対応する密度マップに基づいて相互関係マップを生成するステップと、
    前記相互関係マップに切り捨て操作を施して切り捨てセルのマップを生成するステップと、
    前記切り捨てセルから選択されたセルの実質的に同一な出現を複数の異なるバケットから選択された単一のバケットにグループ化するステップと、
    前記複数の異なるバケットを用いて前記所望のデザイン・データ階層を実施して光リソグラフィを補正するステップとを含む方法。
  2. 前記所望のデザイン・データ階層が、階層の複数のレベルを含み、階層の前記複数のレベルのどのレベルに対しても前記方法を適用し得る、請求項1に記載の方法。
  3. 前記セル・アレイ・レイアウトが、前記所望のデザイン・データ階層を実施するために決定された所望のデザイン・データ階層の原因イメージを含む、請求項1に記載の方法。
  4. 前記複数の有限な幾何形状が、複数の多角形を含む、請求項1に記載の方法。
  5. 前記複数の多角形が、正多角形、不正多角形、凸多角形、凹多角形、正凸多角形、正凹多角形、不正凸多角形、不正凹多角形、およびそれらの組合せから成る多角形の群から選択される、請求項4に記載の方法。
  6. 前記区分けされたセル・アレイ・レイアウトの前記複数のセルが、前記セル・アレイ・レイアウトの全域を被覆できる複数の有限な形状を含む、請求項1に記載の方法。
  7. 前記相互関係マップを生成する前記ステップが、
    複数の密度を含む前記密度マップを計算するステップであって、前記複数のセルがセル毎に前記密度を1つもち、前記複数の密度が前記複数のセルの各セルの前記相互関係に対応するステップと、
    前記複数の密度を逆べき則カーネルを用いて畳み込むことによって複数の畳み込み密度を提供するステップと、
    前記複数の畳み込み密度を用いて前記相互関係マップを生成するステップとをさらに含む、請求項1に記載の方法。
  8. 前記複数の有限な幾何形状と前記複数のセルの間の前記相互関係が、有限な幾何形状の幾何的配置、前記有限な幾何形状の被覆量、領域の被覆、計算された空間像の被覆、計算されたレジスト像の被覆、周囲の被覆、およびそれらの組合せから成る密度効果の群から選択される、請求項1に記載の方法。
  9. 前記相互関係マップに切り捨て操作を施して前記切り捨てセルのマップを生成する前記ステップが、参照指示子の群から選択される参照指示子を前記切り捨てセルの各セルに割り当てるステップであって、同一の参照指示子が実質的に同一な切り捨てセルを示すステップをさらに含む、請求項1に記載の方法。
  10. 前記切り捨てセルから選択されたセルの前記実質的に同一な出現を前記バケットにグループ化する前記ステップが、
    前記切り捨てセルのマップ内に属する前記切り捨てセルの各セルの密度値とすべての隣接するセルを決定するステップと、
    実質的に同一な前記密度と前記隣接するセルを有する前記切り捨てセルから選択されたセルを見つけることによって、前記マップ内の実質的に同一な切り捨てセルから成る少なくとも1つの組を決定するステップと、
    実質的に同一な切り捨てセルから成る前記少なくとも1つの組を前記バケットにグループ化するステップとをさらに含む、請求項1に記載の方法。
  11. 実質的に同一な切り捨てセルから成る複数の異なる組を決定するステップと、前記複数の異なる組の各組を前記複数の異なるバケットから選択されたそれぞれ異なるバケットにグループ化するステップとをさらに含み、前記それぞれ異なるバケットの各バケットが前記切り捨てセルの実質的に同一なセルだけを含む、請求項10に記載の方法。
  12. 前記切り捨てセルから選択された前記セルの前記実質的に同一な出現をグループ化するステップが、前記デザイン・データ階層を実施するために前記切り捨てセルから選択された前記セルを単一の構築ブロックに変換する、請求項1に記載の方法。
  13. 複数の異なる単一の構築ブロックを提供するステップと、
    前記複数の異なる単一の構築ブロックの階層配置を生成するステップと、
    前記階層配置を用いて前記所望のデザイン・データ階層を実施するステップとをさらに含む、請求項12に記載の方法。
  14. 前記所望のデザイン・データ階層が、前記所望のデザイン・データ階層を維持することによって実施される、請求項1に記載の方法。
  15. 前記所望のデザイン・データ階層が、前記所望のデザイン・データ階層が少なくとも部分的に破損した場合に、新しいデザイン・データ階層を構築することによって実施される、請求項1に記載の方法。
  16. モデルベースの光リソグラフィ補正を実行する方法であって、
    複数の多角形を有する所望のデザイン・データ階層のセル・アレイ・レイアウト表現を提供するステップと、
    前記セル・アレイ・レイアウトを複数のセルに区分けするステップと、
    前記多角形と前記複数のセルの間の相互関係に対応する密度マップを提供するステップと、
    前記密度マップに基づいて相互関係マップを生成するステップと、
    前記相互関係マップに切り捨て操作を施して切り捨てセルのマップを生成するステップと、
    前記切り捨てセルの実質的に同一なグループ毎に複数のバケットの異なるバケットに分別するステップであって、前記複数のバケットの各バケットが前記切り捨てセルの同一のグループから成る単一の組を含むステップと、
    前記複数のバケットを用いて階層配置を生成するステップと、
    前記階層配置を用いて前記所望のデザイン・データ階層を実施して光リソグラフィを補正するステップとを含む方法。
  17. 前記密度マップが、複数の密度を含み、前記複数のセルがセル毎に前記密度を1つもつ、請求項16に記載の方法。
  18. 前記相互関係マップを生成する前に前記複数の密度を逆べき則カーネルを用いて畳み込むステップをさらに含む、請求項17に記載の方法。
  19. 前記多角形と前記複数のセルの間の前記相互関係が、多角形の幾何的配置、前記多角形の被覆量、領域の被覆、計算された空間像の被覆、計算されたレジスト像の被覆、周囲の被覆、およびそれらの組合せから成る密度効果の群から選択される、請求項16に記載の方法。
  20. 前記相互関係マップに切り捨て操作を施して前記切り捨てセルのマップを生成するステップが、参照指示子の群から選択される参照指示子を前記切り捨てセルの各セルに割り当てるステップであって、同一の参照指示子が実質的に同一な切り捨てセルを示すステップをさらに含む、請求項16に記載の方法。
  21. 前記バケットに分別するステップが、
    前記切り捨てセルのマップ内に属する前記切り捨てセルの各セルの密度値とすべての隣接するセルを決定するステップと、
    実質的に同一な前記密度と前記隣接するセルを有する前記切り捨てセルから選択されたセルを見つけることによって、前記マップ内の実質的に同一な切り捨てセルから成る少なくとも1つの組を決定するステップと、
    実質的に同一な切り捨てセルから成る前記少なくとも1つの組を単一のバケットにグループ化するステップとをさらに含む、請求項16に記載の方法。
  22. 前記切り捨てセルの前記実質的に同一なグループ毎に分別する前記ステップが、前記デザイン・データ階層を実施するために前記切り捨てセルの前記グループを単一の構築ブロックに変換する、請求項16に記載の方法。
  23. 前記階層配置が、複数の前記単一の構築ブロックを含む、請求項22に記載の方法。
  24. 前記複数の前記単一の構築ブロックが、正確な複写、回転させた複写、鏡像の複写、回転させた鏡像の複写、およびそれらの組合せから成る構築ブロック出現の群から選択される仕方で、前記切り捨てセルのマップ全域の多数の場所に出現する、請求項23に記載の方法。
  25. 前記所望のデザイン・データ階層が、前記所望のデザイン・データ階層を維持することによって実施される、請求項16に記載の方法。
  26. 前記所望のデザイン・データ階層が、前記所望のデザイン・データ階層が少なくとも部分的に破損した場合に、新しいデザイン・データ階層を再構築することによって実施される、請求項16に記載の方法。
  27. 前記所望のデザイン・データ階層と前記新しいデザイン・データ階層が互いに同一である、請求項26に記載の方法。
  28. 前記所望のデザイン・データ階層と前記新しいデザイン・データ階層が互いに異なっている、請求項26に記載の方法。
  29. モデルベースの光近接効果補正を実行するための方法の諸ステップを実行する、マシンによって実行可能な命令から成るプログラムであって、前記方法の諸ステップが、
    複数の有限な幾何形状を有する所望のデザイン・データ階層のセル・アレイ・レイアウトを提供するステップと、
    前記セル・アレイ・レイアウトを複数のセルに区分けするステップと、
    前記複数の有限な幾何形状と前記複数のセルの間の相互関係に対応する密度マップに基づいて相互関係マップを生成するステップと、
    前記相互関係マップに切り捨て操作を施して切り捨てセルのマップを生成するステップと、
    前記切り捨てセルから選択されたセルの実質的に同一な出現を複数の異なるバケットから選択された単一のバケットにグループ化するステップと、
    前記複数の異なるバケットを用いて前記所望のデザイン・データ階層を実施して光リソグラフィを補正するステップとを含むプログラム。
  30. モデルベースの光近接効果補正を実行するための方法の諸ステップを実行する、マシンによって実行可能な命令から成るプログラムを格納する記憶装置であって、前記方法の諸ステップが、
    複数の多角形を有する所望のデザイン・データ階層のセル・アレイ・レイアウト表現を提供するステップと、
    前記セル・アレイ・レイアウトを複数のセルに区分けするステップと、
    前記多角形と前記複数のセルの間の相互関係に対応する密度マップを提供するステップと、
    前記密度マップに基づいて相互関係マップを生成するステップと、
    前記相互関係マップに切り捨て操作を施して切り捨てセルのマップを生成するステップと、
    前記切り捨てセルの実質的に同一なグループ毎に複数のバケットの異なるバケットに分別するステップであって、前記複数のバケットの各バケットが前記切り捨てセルの同一のグループから成る単一の組を含むステップと、
    前記複数のバケットを用いて階層配置を生成するステップと、
    前記階層配置を用いて前記所望のデザイン・データ階層を実施して光リソグラフィを補正するステップとを含むプログラム記憶装置。
JP2004309697A 2003-10-27 2004-10-25 相互関係マップの効率的な長距離計算用のデザインへの再ネスティング Expired - Fee Related JP4395047B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/694,339 US7055126B2 (en) 2003-10-27 2003-10-27 Renesting interaction map into design for efficient long range calculations

Publications (2)

Publication Number Publication Date
JP2005128553A true JP2005128553A (ja) 2005-05-19
JP4395047B2 JP4395047B2 (ja) 2010-01-06

Family

ID=34522586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004309697A Expired - Fee Related JP4395047B2 (ja) 2003-10-27 2004-10-25 相互関係マップの効率的な長距離計算用のデザインへの再ネスティング

Country Status (3)

Country Link
US (2) US7055126B2 (ja)
JP (1) JP4395047B2 (ja)
CN (1) CN1294456C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123959A (ja) * 2008-11-24 2010-06-03 Brion Technologies Inc リソグラフィ装置で使用するための調和レジストモデル及びデバイス製造方法
JP2011066079A (ja) * 2009-09-15 2011-03-31 Toshiba Corp フレア補正方法及び半導体デバイスの製造方法
JP2012198411A (ja) * 2011-03-22 2012-10-18 Toshiba Corp マスクパターン補正方法、マスクパターン補正プログラムおよび半導体装置の製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7240313B2 (en) * 2003-06-27 2007-07-03 Ttm Technologies, Inc. Method for analyzing material density variations on a multi-layer printed circuit board
CA2567055C (en) * 2004-05-20 2013-11-19 Mcmaster University Method for controlling the appearance of products and process performance by image analysis
US7913206B1 (en) 2004-09-16 2011-03-22 Cadence Design Systems, Inc. Method and mechanism for performing partitioning of DRC operations
US7904852B1 (en) * 2005-09-12 2011-03-08 Cadence Design Systems, Inc. Method and system for implementing parallel processing of electronic design automation tools
US7409656B1 (en) 2005-09-12 2008-08-05 Cadence Design Systems, Inc. Method and system for parallelizing computing operations
US20070074142A1 (en) * 2005-09-27 2007-03-29 Applied Materials, Inc. Integrated circuit layout methods
US7470504B2 (en) * 2005-11-03 2008-12-30 International Business Machines Corporation Reflective film interface to restore transverse magnetic wave contrast in lithographic processing
WO2007099562A2 (en) * 2006-03-02 2007-09-07 Softjin Technologies Private Limited Method and system for representing geometrical layout design data in electronic design systems
US8448096B1 (en) 2006-06-30 2013-05-21 Cadence Design Systems, Inc. Method and system for parallel processing of IC design layouts
US7657856B1 (en) 2006-09-12 2010-02-02 Cadence Design Systems, Inc. Method and system for parallel processing of IC design layouts
US7669175B2 (en) * 2007-05-11 2010-02-23 International Business Machines Corporation Methodology to improve turnaround for integrated circuit design using geometrical hierarchy
US7904869B2 (en) 2007-12-18 2011-03-08 Freescale Semiconductor, Inc. Method of area compaction for integrated circuit layout design
US7844938B2 (en) * 2008-04-25 2010-11-30 International Business Machines Corporation Data correcting hierarchical integrated circuit layout accommodating compensate for long range critical dimension variation
US8527720B2 (en) * 2008-12-03 2013-09-03 Lsi Corporation Methods of capturing and naming dynamic storage tiering configurations to support data pre-staging
US8161422B2 (en) * 2009-01-06 2012-04-17 International Business Machines Corporation Fast and accurate method to simulate intermediate range flare effects
US20140177940A1 (en) * 2011-08-03 2014-06-26 Hitachi High-Technologies Corporation Recipe generation apparatus, inspection support apparatus, inspection system, and recording media
US8683394B2 (en) * 2012-01-31 2014-03-25 Mentor Graphics Corporation Pattern matching optical proximity correction
US8831333B2 (en) * 2012-06-13 2014-09-09 Nanya Technology Corporation Mask pattern analysis apparatus and method for analyzing mask pattern
US9829882B2 (en) 2013-12-20 2017-11-28 Sphero, Inc. Self-propelled device with center of mass drive system
CN205556762U (zh) * 2016-05-05 2016-09-07 鄂尔多斯市源盛光电有限责任公司 掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统
WO2018099716A1 (en) * 2016-12-01 2018-06-07 Asml Netherlands B.V. Method and system for pattern configuration
CN114341885A (zh) * 2019-09-06 2022-04-12 Asml荷兰有限公司 用于增加参数化模型预测的确定性的方法
US11574103B2 (en) * 2020-01-31 2023-02-07 International Business Machines Corporation Addressing layout retargeting shortfalls

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2715895B2 (ja) 1994-01-31 1998-02-18 日本電気株式会社 光強度分布シミュレーション方法
US5619419A (en) * 1994-09-13 1997-04-08 Lsi Logic Corporation Method of cell placement for an itegrated circuit chip comprising integrated placement and cell overlap removal
US5647027A (en) 1994-10-28 1997-07-08 Lucent Technologies Inc. Method of image enhancement using convolution kernels
US5680588A (en) 1995-06-06 1997-10-21 International Business Machines Corporation Method and system for optimizing illumination in an optical photolithography projection imaging system
US6087052A (en) * 1997-10-01 2000-07-11 Fujitsu Limited Charged particle beam exposure method utilizing subfield proximity corrections
US6081658A (en) 1997-12-31 2000-06-27 Avant! Corporation Proximity correction system for wafer lithography
US6455211B1 (en) * 1998-02-09 2002-09-24 Canon Kabushiki Kaisha Pattern transfer method and apparatus, and device manufacturing method
US6099583A (en) * 1998-04-08 2000-08-08 Xilinx, Inc. Core-based placement and annealing methods for programmable logic devices
JP3080072B2 (ja) 1998-06-15 2000-08-21 日本電気株式会社 光強度分布解析方法
US6223139B1 (en) 1998-09-15 2001-04-24 International Business Machines Corporation Kernel-based fast aerial image computation for a large scale design of integrated circuit patterns
US6100978A (en) 1998-10-21 2000-08-08 Naulleau; Patrick P. Dual-domain point diffraction interferometer
US6466304B1 (en) 1998-10-22 2002-10-15 Asm Lithography B.V. Illumination device for projection system and method for fabricating
US6263299B1 (en) 1999-01-19 2001-07-17 Lsi Logic Corporation Geometric aerial image simulation
KR100297732B1 (ko) * 1999-06-21 2001-11-01 윤종용 반도체 소자의 소정 물질층의 패턴밀도를 구하는 방법 및 이를 이용한 화학기계적 연마의 시뮬레이션 방법
US6127071A (en) 1999-06-22 2000-10-03 International Business Machines Corporation Serif mask design for correcting severe corner rounding and line end shortening in lithography
CN100394304C (zh) * 1999-08-30 2008-06-11 旺宏电子股份有限公司 光刻校正的方法
US6194104B1 (en) * 1999-10-12 2001-02-27 Taiwan Semiconductor Manufacturing Company Optical proximity correction (OPC) method for improving lithography process window
US6316152B1 (en) * 2000-01-18 2001-11-13 Taiwan Semiconductor Manufacturing Company OPC method to improve e-beam writing time
US6487696B1 (en) * 2000-03-03 2002-11-26 Voyan Technology Compensator design optimization through efficient utilization of subcompensators
US6303253B1 (en) 2000-03-16 2001-10-16 International Business Machines Corporation Hierarchy and domain-balancing method and algorithm for serif mask design in microlithography
US6460997B1 (en) 2000-05-08 2002-10-08 Alcon Universal Ltd. Apparatus and method for objective measurements of optical systems using wavefront analysis
KR100428884B1 (ko) * 2000-06-13 2004-04-28 에이에스엠엘 마스크툴즈 비.브이. 가변치수를 갖는 세리프를 이용하는 광근접 보정방법
US6425113B1 (en) 2000-06-13 2002-07-23 Leigh C. Anderson Integrated verification and manufacturability tool
TW552561B (en) 2000-09-12 2003-09-11 Asml Masktools Bv Method and apparatus for fast aerial image simulation
US6453457B1 (en) 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
CN1185549C (zh) * 2001-02-06 2005-01-19 联华电子股份有限公司 以接触孔模型为基础的光学邻近校正法
TWI220999B (en) 2001-02-13 2004-09-11 Nikon Corp Measuring method of image formation characteristic, exposure method, exposure apparatus and its adjustment method, manufacture method of device, and recording medium
JP4562934B2 (ja) * 2001-03-21 2010-10-13 大日本印刷株式会社 フォトマスクデータのopc補正処理の検証方法
EP1249734B1 (en) * 2001-04-11 2012-04-18 Fujitsu Semiconductor Limited Rectangle/lattice data conversion method for charged particle beam exposure mask pattern and charged particle beam exposure method
CN1190708C (zh) * 2001-09-18 2005-02-23 联华电子股份有限公司 掩膜图案的校正方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123959A (ja) * 2008-11-24 2010-06-03 Brion Technologies Inc リソグラフィ装置で使用するための調和レジストモデル及びデバイス製造方法
US8447095B2 (en) 2008-11-24 2013-05-21 Asml Netherlands B.V. Harmonic resist model for use in a lithographic apparatus and a device manufacturing method
US8682059B2 (en) 2008-11-24 2014-03-25 Asml Netherlands B.V. Harmonic resist model for use in a lithographic apparatus and a device manufacturing method
US8942463B2 (en) 2008-11-24 2015-01-27 Asml Netherlands B.V. Harmonic resist model for use in a lithographic apparatus and a device manufacturing method
JP2011066079A (ja) * 2009-09-15 2011-03-31 Toshiba Corp フレア補正方法及び半導体デバイスの製造方法
JP2012198411A (ja) * 2011-03-22 2012-10-18 Toshiba Corp マスクパターン補正方法、マスクパターン補正プログラムおよび半導体装置の製造方法

Also Published As

Publication number Publication date
US20060041851A1 (en) 2006-02-23
US20050091634A1 (en) 2005-04-28
CN1294456C (zh) 2007-01-10
JP4395047B2 (ja) 2010-01-06
CN1612046A (zh) 2005-05-04
US7055126B2 (en) 2006-05-30
US7434196B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
JP4395047B2 (ja) 相互関係マップの効率的な長距離計算用のデザインへの再ネスティング
KR101096145B1 (ko) 모델-기반 리소그래피 안내 레이아웃 설계를 수행하는 방법들
US7774737B2 (en) Performance in model-based OPC engine utilizing efficient polygon pinning method
US8037429B2 (en) Model-based SRAF insertion
US7000208B2 (en) Repetition recognition using segments
US8977989B2 (en) Handling of flat data for phase processing including growing shapes within bins to identify clusters
US7627837B2 (en) Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction
US7343582B2 (en) Optical proximity correction using progressively smoothed mask shapes
JP4395048B2 (ja) リソグラフィ・シミュレーションの積分範囲の拡張
JP5078543B2 (ja) 階層opcのための局所的な色付け
US7240321B2 (en) Selective promotion for resolution enhancement techniques
US20070113216A1 (en) Photolithographic mask correction
US20140173534A1 (en) Resolution enhancing technology using phase assignment bridges
US7302673B2 (en) Method and system for performing shapes correction of a multi-cell reticle photomask design
JP2004226965A (ja) 光近接効果補正のために集積回路を分類する方法及びシステム
JP6108693B2 (ja) パターン作成方法
US11972187B2 (en) Methods for modeling of a design in reticle enhancement technology
JP4345804B2 (ja) マスクパターン補正プログラムおよびマスクパターン補正システム
US9875334B2 (en) Generating manufacturable sub-resolution assist feature shapes from a usefulness map
TWI536093B (zh) 產生方法,儲存媒體及資訊處理裝置
US10796065B2 (en) Hybrid design layout to identify optical proximity correction-related systematic defects
JP2003520999A (ja) 幾何学的エアリアルイメージシミュレーション
US20230168576A1 (en) Full-chip cell critical dimension correction method and method of manufacturing mask using the same
CN114721217A (zh) 改善光学近端校正技术的方法及系统
CN117010320A (zh) 用于半导体芯片的布局方法以及制造半导体芯片的方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071108

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091016

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees