JP2005128553A - 相互関係マップの効率的な長距離計算用のデザインへの再ネスティング - Google Patents
相互関係マップの効率的な長距離計算用のデザインへの再ネスティング Download PDFInfo
- Publication number
- JP2005128553A JP2005128553A JP2004309697A JP2004309697A JP2005128553A JP 2005128553 A JP2005128553 A JP 2005128553A JP 2004309697 A JP2004309697 A JP 2004309697A JP 2004309697 A JP2004309697 A JP 2004309697A JP 2005128553 A JP2005128553 A JP 2005128553A
- Authority
- JP
- Japan
- Prior art keywords
- cells
- design data
- map
- data hierarchy
- truncated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Abstract
【解決手段】このレイアウトは所望のデザイン・データ階層を表す。次に、多角形と複数のセルの間の相互関係に対応する密度マップが生成され、さらに、各セル内の密度が畳み込まれる。畳み込み密度を用いて相互関係マップが形成され、その後、相互関係マップに切り捨て操作が施されて切り捨てセルのマップが形成される。次に、切り捨てセルのグループを実質的に同一なグループ毎に複数のバケットの異なるバケットに分別する。これらの各バケットは切り捨てセルの同一のグループから成る単一の組を含む。これらのバケットを用いて階層配置が生成され、階層配置を用いて所望のデザイン・データ階層が実施されて、最終的に光リソグラフィが補正される。
【選択図】図1
Description
31 幾何形状
34 同形な正方形
40 密度マップ
45 密度数
50 切り捨てマップ
55 切り捨て密度
70 マスク・レイアウト
72 切り捨て密度値
80 バケット
90 切り捨てマップ
Claims (30)
- モデルベースの光リソグラフィ補正を実行する方法であって、
複数の有限な幾何形状を有する所望のデザイン・データ階層のセル・アレイ・レイアウトを提供するステップと、
前記セル・アレイ・レイアウトを複数のセルに区分けするステップと、
前記複数の有限な幾何形状と前記複数のセルの間の相互関係に対応する密度マップに基づいて相互関係マップを生成するステップと、
前記相互関係マップに切り捨て操作を施して切り捨てセルのマップを生成するステップと、
前記切り捨てセルから選択されたセルの実質的に同一な出現を複数の異なるバケットから選択された単一のバケットにグループ化するステップと、
前記複数の異なるバケットを用いて前記所望のデザイン・データ階層を実施して光リソグラフィを補正するステップとを含む方法。 - 前記所望のデザイン・データ階層が、階層の複数のレベルを含み、階層の前記複数のレベルのどのレベルに対しても前記方法を適用し得る、請求項1に記載の方法。
- 前記セル・アレイ・レイアウトが、前記所望のデザイン・データ階層を実施するために決定された所望のデザイン・データ階層の原因イメージを含む、請求項1に記載の方法。
- 前記複数の有限な幾何形状が、複数の多角形を含む、請求項1に記載の方法。
- 前記複数の多角形が、正多角形、不正多角形、凸多角形、凹多角形、正凸多角形、正凹多角形、不正凸多角形、不正凹多角形、およびそれらの組合せから成る多角形の群から選択される、請求項4に記載の方法。
- 前記区分けされたセル・アレイ・レイアウトの前記複数のセルが、前記セル・アレイ・レイアウトの全域を被覆できる複数の有限な形状を含む、請求項1に記載の方法。
- 前記相互関係マップを生成する前記ステップが、
複数の密度を含む前記密度マップを計算するステップであって、前記複数のセルがセル毎に前記密度を1つもち、前記複数の密度が前記複数のセルの各セルの前記相互関係に対応するステップと、
前記複数の密度を逆べき則カーネルを用いて畳み込むことによって複数の畳み込み密度を提供するステップと、
前記複数の畳み込み密度を用いて前記相互関係マップを生成するステップとをさらに含む、請求項1に記載の方法。 - 前記複数の有限な幾何形状と前記複数のセルの間の前記相互関係が、有限な幾何形状の幾何的配置、前記有限な幾何形状の被覆量、領域の被覆、計算された空間像の被覆、計算されたレジスト像の被覆、周囲の被覆、およびそれらの組合せから成る密度効果の群から選択される、請求項1に記載の方法。
- 前記相互関係マップに切り捨て操作を施して前記切り捨てセルのマップを生成する前記ステップが、参照指示子の群から選択される参照指示子を前記切り捨てセルの各セルに割り当てるステップであって、同一の参照指示子が実質的に同一な切り捨てセルを示すステップをさらに含む、請求項1に記載の方法。
- 前記切り捨てセルから選択されたセルの前記実質的に同一な出現を前記バケットにグループ化する前記ステップが、
前記切り捨てセルのマップ内に属する前記切り捨てセルの各セルの密度値とすべての隣接するセルを決定するステップと、
実質的に同一な前記密度と前記隣接するセルを有する前記切り捨てセルから選択されたセルを見つけることによって、前記マップ内の実質的に同一な切り捨てセルから成る少なくとも1つの組を決定するステップと、
実質的に同一な切り捨てセルから成る前記少なくとも1つの組を前記バケットにグループ化するステップとをさらに含む、請求項1に記載の方法。 - 実質的に同一な切り捨てセルから成る複数の異なる組を決定するステップと、前記複数の異なる組の各組を前記複数の異なるバケットから選択されたそれぞれ異なるバケットにグループ化するステップとをさらに含み、前記それぞれ異なるバケットの各バケットが前記切り捨てセルの実質的に同一なセルだけを含む、請求項10に記載の方法。
- 前記切り捨てセルから選択された前記セルの前記実質的に同一な出現をグループ化するステップが、前記デザイン・データ階層を実施するために前記切り捨てセルから選択された前記セルを単一の構築ブロックに変換する、請求項1に記載の方法。
- 複数の異なる単一の構築ブロックを提供するステップと、
前記複数の異なる単一の構築ブロックの階層配置を生成するステップと、
前記階層配置を用いて前記所望のデザイン・データ階層を実施するステップとをさらに含む、請求項12に記載の方法。 - 前記所望のデザイン・データ階層が、前記所望のデザイン・データ階層を維持することによって実施される、請求項1に記載の方法。
- 前記所望のデザイン・データ階層が、前記所望のデザイン・データ階層が少なくとも部分的に破損した場合に、新しいデザイン・データ階層を構築することによって実施される、請求項1に記載の方法。
- モデルベースの光リソグラフィ補正を実行する方法であって、
複数の多角形を有する所望のデザイン・データ階層のセル・アレイ・レイアウト表現を提供するステップと、
前記セル・アレイ・レイアウトを複数のセルに区分けするステップと、
前記多角形と前記複数のセルの間の相互関係に対応する密度マップを提供するステップと、
前記密度マップに基づいて相互関係マップを生成するステップと、
前記相互関係マップに切り捨て操作を施して切り捨てセルのマップを生成するステップと、
前記切り捨てセルの実質的に同一なグループ毎に複数のバケットの異なるバケットに分別するステップであって、前記複数のバケットの各バケットが前記切り捨てセルの同一のグループから成る単一の組を含むステップと、
前記複数のバケットを用いて階層配置を生成するステップと、
前記階層配置を用いて前記所望のデザイン・データ階層を実施して光リソグラフィを補正するステップとを含む方法。 - 前記密度マップが、複数の密度を含み、前記複数のセルがセル毎に前記密度を1つもつ、請求項16に記載の方法。
- 前記相互関係マップを生成する前に前記複数の密度を逆べき則カーネルを用いて畳み込むステップをさらに含む、請求項17に記載の方法。
- 前記多角形と前記複数のセルの間の前記相互関係が、多角形の幾何的配置、前記多角形の被覆量、領域の被覆、計算された空間像の被覆、計算されたレジスト像の被覆、周囲の被覆、およびそれらの組合せから成る密度効果の群から選択される、請求項16に記載の方法。
- 前記相互関係マップに切り捨て操作を施して前記切り捨てセルのマップを生成するステップが、参照指示子の群から選択される参照指示子を前記切り捨てセルの各セルに割り当てるステップであって、同一の参照指示子が実質的に同一な切り捨てセルを示すステップをさらに含む、請求項16に記載の方法。
- 前記バケットに分別するステップが、
前記切り捨てセルのマップ内に属する前記切り捨てセルの各セルの密度値とすべての隣接するセルを決定するステップと、
実質的に同一な前記密度と前記隣接するセルを有する前記切り捨てセルから選択されたセルを見つけることによって、前記マップ内の実質的に同一な切り捨てセルから成る少なくとも1つの組を決定するステップと、
実質的に同一な切り捨てセルから成る前記少なくとも1つの組を単一のバケットにグループ化するステップとをさらに含む、請求項16に記載の方法。 - 前記切り捨てセルの前記実質的に同一なグループ毎に分別する前記ステップが、前記デザイン・データ階層を実施するために前記切り捨てセルの前記グループを単一の構築ブロックに変換する、請求項16に記載の方法。
- 前記階層配置が、複数の前記単一の構築ブロックを含む、請求項22に記載の方法。
- 前記複数の前記単一の構築ブロックが、正確な複写、回転させた複写、鏡像の複写、回転させた鏡像の複写、およびそれらの組合せから成る構築ブロック出現の群から選択される仕方で、前記切り捨てセルのマップ全域の多数の場所に出現する、請求項23に記載の方法。
- 前記所望のデザイン・データ階層が、前記所望のデザイン・データ階層を維持することによって実施される、請求項16に記載の方法。
- 前記所望のデザイン・データ階層が、前記所望のデザイン・データ階層が少なくとも部分的に破損した場合に、新しいデザイン・データ階層を再構築することによって実施される、請求項16に記載の方法。
- 前記所望のデザイン・データ階層と前記新しいデザイン・データ階層が互いに同一である、請求項26に記載の方法。
- 前記所望のデザイン・データ階層と前記新しいデザイン・データ階層が互いに異なっている、請求項26に記載の方法。
- モデルベースの光近接効果補正を実行するための方法の諸ステップを実行する、マシンによって実行可能な命令から成るプログラムであって、前記方法の諸ステップが、
複数の有限な幾何形状を有する所望のデザイン・データ階層のセル・アレイ・レイアウトを提供するステップと、
前記セル・アレイ・レイアウトを複数のセルに区分けするステップと、
前記複数の有限な幾何形状と前記複数のセルの間の相互関係に対応する密度マップに基づいて相互関係マップを生成するステップと、
前記相互関係マップに切り捨て操作を施して切り捨てセルのマップを生成するステップと、
前記切り捨てセルから選択されたセルの実質的に同一な出現を複数の異なるバケットから選択された単一のバケットにグループ化するステップと、
前記複数の異なるバケットを用いて前記所望のデザイン・データ階層を実施して光リソグラフィを補正するステップとを含むプログラム。 - モデルベースの光近接効果補正を実行するための方法の諸ステップを実行する、マシンによって実行可能な命令から成るプログラムを格納する記憶装置であって、前記方法の諸ステップが、
複数の多角形を有する所望のデザイン・データ階層のセル・アレイ・レイアウト表現を提供するステップと、
前記セル・アレイ・レイアウトを複数のセルに区分けするステップと、
前記多角形と前記複数のセルの間の相互関係に対応する密度マップを提供するステップと、
前記密度マップに基づいて相互関係マップを生成するステップと、
前記相互関係マップに切り捨て操作を施して切り捨てセルのマップを生成するステップと、
前記切り捨てセルの実質的に同一なグループ毎に複数のバケットの異なるバケットに分別するステップであって、前記複数のバケットの各バケットが前記切り捨てセルの同一のグループから成る単一の組を含むステップと、
前記複数のバケットを用いて階層配置を生成するステップと、
前記階層配置を用いて前記所望のデザイン・データ階層を実施して光リソグラフィを補正するステップとを含むプログラム記憶装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/694,339 US7055126B2 (en) | 2003-10-27 | 2003-10-27 | Renesting interaction map into design for efficient long range calculations |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005128553A true JP2005128553A (ja) | 2005-05-19 |
JP4395047B2 JP4395047B2 (ja) | 2010-01-06 |
Family
ID=34522586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004309697A Expired - Fee Related JP4395047B2 (ja) | 2003-10-27 | 2004-10-25 | 相互関係マップの効率的な長距離計算用のデザインへの再ネスティング |
Country Status (3)
Country | Link |
---|---|
US (2) | US7055126B2 (ja) |
JP (1) | JP4395047B2 (ja) |
CN (1) | CN1294456C (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010123959A (ja) * | 2008-11-24 | 2010-06-03 | Brion Technologies Inc | リソグラフィ装置で使用するための調和レジストモデル及びデバイス製造方法 |
JP2011066079A (ja) * | 2009-09-15 | 2011-03-31 | Toshiba Corp | フレア補正方法及び半導体デバイスの製造方法 |
JP2012198411A (ja) * | 2011-03-22 | 2012-10-18 | Toshiba Corp | マスクパターン補正方法、マスクパターン補正プログラムおよび半導体装置の製造方法 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7240313B2 (en) * | 2003-06-27 | 2007-07-03 | Ttm Technologies, Inc. | Method for analyzing material density variations on a multi-layer printed circuit board |
CA2567055C (en) * | 2004-05-20 | 2013-11-19 | Mcmaster University | Method for controlling the appearance of products and process performance by image analysis |
US7913206B1 (en) | 2004-09-16 | 2011-03-22 | Cadence Design Systems, Inc. | Method and mechanism for performing partitioning of DRC operations |
US7904852B1 (en) * | 2005-09-12 | 2011-03-08 | Cadence Design Systems, Inc. | Method and system for implementing parallel processing of electronic design automation tools |
US7409656B1 (en) | 2005-09-12 | 2008-08-05 | Cadence Design Systems, Inc. | Method and system for parallelizing computing operations |
US20070074142A1 (en) * | 2005-09-27 | 2007-03-29 | Applied Materials, Inc. | Integrated circuit layout methods |
US7470504B2 (en) * | 2005-11-03 | 2008-12-30 | International Business Machines Corporation | Reflective film interface to restore transverse magnetic wave contrast in lithographic processing |
WO2007099562A2 (en) * | 2006-03-02 | 2007-09-07 | Softjin Technologies Private Limited | Method and system for representing geometrical layout design data in electronic design systems |
US8448096B1 (en) | 2006-06-30 | 2013-05-21 | Cadence Design Systems, Inc. | Method and system for parallel processing of IC design layouts |
US7657856B1 (en) | 2006-09-12 | 2010-02-02 | Cadence Design Systems, Inc. | Method and system for parallel processing of IC design layouts |
US7669175B2 (en) * | 2007-05-11 | 2010-02-23 | International Business Machines Corporation | Methodology to improve turnaround for integrated circuit design using geometrical hierarchy |
US7904869B2 (en) | 2007-12-18 | 2011-03-08 | Freescale Semiconductor, Inc. | Method of area compaction for integrated circuit layout design |
US7844938B2 (en) * | 2008-04-25 | 2010-11-30 | International Business Machines Corporation | Data correcting hierarchical integrated circuit layout accommodating compensate for long range critical dimension variation |
US8527720B2 (en) * | 2008-12-03 | 2013-09-03 | Lsi Corporation | Methods of capturing and naming dynamic storage tiering configurations to support data pre-staging |
US8161422B2 (en) * | 2009-01-06 | 2012-04-17 | International Business Machines Corporation | Fast and accurate method to simulate intermediate range flare effects |
US20140177940A1 (en) * | 2011-08-03 | 2014-06-26 | Hitachi High-Technologies Corporation | Recipe generation apparatus, inspection support apparatus, inspection system, and recording media |
US8683394B2 (en) * | 2012-01-31 | 2014-03-25 | Mentor Graphics Corporation | Pattern matching optical proximity correction |
US8831333B2 (en) * | 2012-06-13 | 2014-09-09 | Nanya Technology Corporation | Mask pattern analysis apparatus and method for analyzing mask pattern |
US9829882B2 (en) | 2013-12-20 | 2017-11-28 | Sphero, Inc. | Self-propelled device with center of mass drive system |
CN205556762U (zh) * | 2016-05-05 | 2016-09-07 | 鄂尔多斯市源盛光电有限责任公司 | 掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统 |
WO2018099716A1 (en) * | 2016-12-01 | 2018-06-07 | Asml Netherlands B.V. | Method and system for pattern configuration |
CN114341885A (zh) * | 2019-09-06 | 2022-04-12 | Asml荷兰有限公司 | 用于增加参数化模型预测的确定性的方法 |
US11574103B2 (en) * | 2020-01-31 | 2023-02-07 | International Business Machines Corporation | Addressing layout retargeting shortfalls |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2715895B2 (ja) | 1994-01-31 | 1998-02-18 | 日本電気株式会社 | 光強度分布シミュレーション方法 |
US5619419A (en) * | 1994-09-13 | 1997-04-08 | Lsi Logic Corporation | Method of cell placement for an itegrated circuit chip comprising integrated placement and cell overlap removal |
US5647027A (en) | 1994-10-28 | 1997-07-08 | Lucent Technologies Inc. | Method of image enhancement using convolution kernels |
US5680588A (en) | 1995-06-06 | 1997-10-21 | International Business Machines Corporation | Method and system for optimizing illumination in an optical photolithography projection imaging system |
US6087052A (en) * | 1997-10-01 | 2000-07-11 | Fujitsu Limited | Charged particle beam exposure method utilizing subfield proximity corrections |
US6081658A (en) | 1997-12-31 | 2000-06-27 | Avant! Corporation | Proximity correction system for wafer lithography |
US6455211B1 (en) * | 1998-02-09 | 2002-09-24 | Canon Kabushiki Kaisha | Pattern transfer method and apparatus, and device manufacturing method |
US6099583A (en) * | 1998-04-08 | 2000-08-08 | Xilinx, Inc. | Core-based placement and annealing methods for programmable logic devices |
JP3080072B2 (ja) | 1998-06-15 | 2000-08-21 | 日本電気株式会社 | 光強度分布解析方法 |
US6223139B1 (en) | 1998-09-15 | 2001-04-24 | International Business Machines Corporation | Kernel-based fast aerial image computation for a large scale design of integrated circuit patterns |
US6100978A (en) | 1998-10-21 | 2000-08-08 | Naulleau; Patrick P. | Dual-domain point diffraction interferometer |
US6466304B1 (en) | 1998-10-22 | 2002-10-15 | Asm Lithography B.V. | Illumination device for projection system and method for fabricating |
US6263299B1 (en) | 1999-01-19 | 2001-07-17 | Lsi Logic Corporation | Geometric aerial image simulation |
KR100297732B1 (ko) * | 1999-06-21 | 2001-11-01 | 윤종용 | 반도체 소자의 소정 물질층의 패턴밀도를 구하는 방법 및 이를 이용한 화학기계적 연마의 시뮬레이션 방법 |
US6127071A (en) | 1999-06-22 | 2000-10-03 | International Business Machines Corporation | Serif mask design for correcting severe corner rounding and line end shortening in lithography |
CN100394304C (zh) * | 1999-08-30 | 2008-06-11 | 旺宏电子股份有限公司 | 光刻校正的方法 |
US6194104B1 (en) * | 1999-10-12 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Optical proximity correction (OPC) method for improving lithography process window |
US6316152B1 (en) * | 2000-01-18 | 2001-11-13 | Taiwan Semiconductor Manufacturing Company | OPC method to improve e-beam writing time |
US6487696B1 (en) * | 2000-03-03 | 2002-11-26 | Voyan Technology | Compensator design optimization through efficient utilization of subcompensators |
US6303253B1 (en) | 2000-03-16 | 2001-10-16 | International Business Machines Corporation | Hierarchy and domain-balancing method and algorithm for serif mask design in microlithography |
US6460997B1 (en) | 2000-05-08 | 2002-10-08 | Alcon Universal Ltd. | Apparatus and method for objective measurements of optical systems using wavefront analysis |
KR100428884B1 (ko) * | 2000-06-13 | 2004-04-28 | 에이에스엠엘 마스크툴즈 비.브이. | 가변치수를 갖는 세리프를 이용하는 광근접 보정방법 |
US6425113B1 (en) | 2000-06-13 | 2002-07-23 | Leigh C. Anderson | Integrated verification and manufacturability tool |
TW552561B (en) | 2000-09-12 | 2003-09-11 | Asml Masktools Bv | Method and apparatus for fast aerial image simulation |
US6453457B1 (en) | 2000-09-29 | 2002-09-17 | Numerical Technologies, Inc. | Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout |
CN1185549C (zh) * | 2001-02-06 | 2005-01-19 | 联华电子股份有限公司 | 以接触孔模型为基础的光学邻近校正法 |
TWI220999B (en) | 2001-02-13 | 2004-09-11 | Nikon Corp | Measuring method of image formation characteristic, exposure method, exposure apparatus and its adjustment method, manufacture method of device, and recording medium |
JP4562934B2 (ja) * | 2001-03-21 | 2010-10-13 | 大日本印刷株式会社 | フォトマスクデータのopc補正処理の検証方法 |
EP1249734B1 (en) * | 2001-04-11 | 2012-04-18 | Fujitsu Semiconductor Limited | Rectangle/lattice data conversion method for charged particle beam exposure mask pattern and charged particle beam exposure method |
CN1190708C (zh) * | 2001-09-18 | 2005-02-23 | 联华电子股份有限公司 | 掩膜图案的校正方法 |
-
2003
- 2003-10-27 US US10/694,339 patent/US7055126B2/en not_active Expired - Fee Related
-
2004
- 2004-10-21 CN CNB2004100860894A patent/CN1294456C/zh not_active Expired - Fee Related
- 2004-10-25 JP JP2004309697A patent/JP4395047B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-03 US US11/242,723 patent/US7434196B2/en active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010123959A (ja) * | 2008-11-24 | 2010-06-03 | Brion Technologies Inc | リソグラフィ装置で使用するための調和レジストモデル及びデバイス製造方法 |
US8447095B2 (en) | 2008-11-24 | 2013-05-21 | Asml Netherlands B.V. | Harmonic resist model for use in a lithographic apparatus and a device manufacturing method |
US8682059B2 (en) | 2008-11-24 | 2014-03-25 | Asml Netherlands B.V. | Harmonic resist model for use in a lithographic apparatus and a device manufacturing method |
US8942463B2 (en) | 2008-11-24 | 2015-01-27 | Asml Netherlands B.V. | Harmonic resist model for use in a lithographic apparatus and a device manufacturing method |
JP2011066079A (ja) * | 2009-09-15 | 2011-03-31 | Toshiba Corp | フレア補正方法及び半導体デバイスの製造方法 |
JP2012198411A (ja) * | 2011-03-22 | 2012-10-18 | Toshiba Corp | マスクパターン補正方法、マスクパターン補正プログラムおよび半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060041851A1 (en) | 2006-02-23 |
US20050091634A1 (en) | 2005-04-28 |
CN1294456C (zh) | 2007-01-10 |
JP4395047B2 (ja) | 2010-01-06 |
CN1612046A (zh) | 2005-05-04 |
US7055126B2 (en) | 2006-05-30 |
US7434196B2 (en) | 2008-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4395047B2 (ja) | 相互関係マップの効率的な長距離計算用のデザインへの再ネスティング | |
KR101096145B1 (ko) | 모델-기반 리소그래피 안내 레이아웃 설계를 수행하는 방법들 | |
US7774737B2 (en) | Performance in model-based OPC engine utilizing efficient polygon pinning method | |
US8037429B2 (en) | Model-based SRAF insertion | |
US7000208B2 (en) | Repetition recognition using segments | |
US8977989B2 (en) | Handling of flat data for phase processing including growing shapes within bins to identify clusters | |
US7627837B2 (en) | Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction | |
US7343582B2 (en) | Optical proximity correction using progressively smoothed mask shapes | |
JP4395048B2 (ja) | リソグラフィ・シミュレーションの積分範囲の拡張 | |
JP5078543B2 (ja) | 階層opcのための局所的な色付け | |
US7240321B2 (en) | Selective promotion for resolution enhancement techniques | |
US20070113216A1 (en) | Photolithographic mask correction | |
US20140173534A1 (en) | Resolution enhancing technology using phase assignment bridges | |
US7302673B2 (en) | Method and system for performing shapes correction of a multi-cell reticle photomask design | |
JP2004226965A (ja) | 光近接効果補正のために集積回路を分類する方法及びシステム | |
JP6108693B2 (ja) | パターン作成方法 | |
US11972187B2 (en) | Methods for modeling of a design in reticle enhancement technology | |
JP4345804B2 (ja) | マスクパターン補正プログラムおよびマスクパターン補正システム | |
US9875334B2 (en) | Generating manufacturable sub-resolution assist feature shapes from a usefulness map | |
TWI536093B (zh) | 產生方法,儲存媒體及資訊處理裝置 | |
US10796065B2 (en) | Hybrid design layout to identify optical proximity correction-related systematic defects | |
JP2003520999A (ja) | 幾何学的エアリアルイメージシミュレーション | |
US20230168576A1 (en) | Full-chip cell critical dimension correction method and method of manufacturing mask using the same | |
CN114721217A (zh) | 改善光学近端校正技术的方法及系统 | |
CN117010320A (zh) | 用于半导体芯片的布局方法以及制造半导体芯片的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091016 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |