JP2005122966A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
JP2005122966A
JP2005122966A JP2003354856A JP2003354856A JP2005122966A JP 2005122966 A JP2005122966 A JP 2005122966A JP 2003354856 A JP2003354856 A JP 2003354856A JP 2003354856 A JP2003354856 A JP 2003354856A JP 2005122966 A JP2005122966 A JP 2005122966A
Authority
JP
Japan
Prior art keywords
electrode
priming
discharge
barrier rib
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003354856A
Other languages
Japanese (ja)
Other versions
JP4259267B2 (en
Inventor
Hiroyuki Tachibana
弘之 橘
Tomohiro Murakoso
智宏 村社
Naotaka Kosugi
直貴 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003354856A priority Critical patent/JP4259267B2/en
Publication of JP2005122966A publication Critical patent/JP2005122966A/en
Application granted granted Critical
Publication of JP4259267B2 publication Critical patent/JP4259267B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a PDP which is suitable for high definition, and has stabilized discharge characteristics by reducing discharge delay at the time of addressing, and additionally, has superior image display quality by stabilizing priming discharge. <P>SOLUTION: The PDP includes multilayered first layer barrier ribs 111 and second layer barrier ribs 112 to compart a plurality of main discharge cells 12 composed of scanning electrodes 6, sustaining electrodes 7, and data electrodes 10; and a plurality of priming discharge cells 16 composed of the scanning electrodes 6 and priming electrodes 15. At least the first layer barrier ribs 111 serve as second dielectric layers 18 for covering the priming electrodes 15, and the second layer barrier ribs 112 are formed on the second dielectric layers 18. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルに関する。   The present invention relates to a plasma display panel used for a wall-mounted television or a large monitor.

AC型として代表的な交流面放電型プラズマディスプレイパネル(以下、PDPと呼ぶ)は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とを、両電極がマトリックスを組むように、しかも間隙に放電空間を形成するように平行に対向配置し、その外周部をガラスフリットなどの封着材によって封着することにより構成されている(例えば、特許文献1)。そして、基板間には、隔壁によって区画された放電セルを設け、この隔壁間の放電セル空間に蛍光体層を形成し、ガス放電によって紫外線を発生させ、この紫外線でR、G、Bの各色の蛍光体を励起して発光させることによりカラー表示を行っている。   A typical AC surface discharge plasma display panel (hereinafter referred to as PDP) as an AC type has a front plate made of a glass substrate formed by arraying scan electrodes and sustain electrodes for performing surface discharge, and data electrodes. The back plate made of a glass substrate is placed in parallel so as to form a discharge space in the gap so that both electrodes form a matrix, and the outer periphery is sealed with a sealing material such as glass frit (For example, patent document 1). Discharge cells partitioned by barrier ribs are provided between the substrates, a phosphor layer is formed in the discharge cell space between the barrier ribs, ultraviolet rays are generated by gas discharge, and each color of R, G, B is generated by the ultraviolet rays. The phosphor is excited to emit light and color display is performed.

このPDPは、1フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動し階調表示を行っている。各サブフィールドは少なくとも初期化期間、アドレス期間および維持期間からなり、画像データを表示するために、初期化期間、アドレス期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。   In this PDP, one field period is divided into a plurality of subfields and is driven by a combination of subfields that emit light to perform gradation display. Each subfield includes at least an initialization period, an address period, and a sustain period. In order to display image data, different signal waveforms are applied to each electrode in the initialization period, the address period, and the sustain period.

初期化期間には、例えば、正のパルス電圧をすべての走査電極に印加し、走査電極および維持電極を覆う誘電体層上の保護膜および蛍光体層上に必要な壁電荷を蓄積する。   In the initialization period, for example, a positive pulse voltage is applied to all the scan electrodes, and necessary wall charges are accumulated on the protective film and the phosphor layer on the dielectric layer covering the scan electrodes and the sustain electrodes.

アドレス期間では、すべての走査電極に、順次負の走査パルスを印加することにより走査し、表示データがある場合、走査電極を走査している間に、データ電極に正のデータパルスを印加すると、走査電極とデータ電極との間で放電が起こり、走査電極上の保護膜の表面に壁電荷が形成される。   In the address period, scanning is performed by sequentially applying a negative scanning pulse to all the scanning electrodes, and when there is display data, if a positive data pulse is applied to the data electrode while scanning the scanning electrode, Discharge occurs between the scan electrode and the data electrode, and wall charges are formed on the surface of the protective film on the scan electrode.

続く維持期間では、一定の期間、走査電極と維持電極との間に放電を維持するのに十分な電圧を印加する。これにより、走査電極と維持電極との間に放電プラズマが生成され、一定の期間、蛍光体層を励起発光させる。アドレス期間においてデータパルスが印加されなかった放電空間では、放電は発生せず蛍光体層の励起発光は起こらない。   In the subsequent sustain period, a voltage sufficient to maintain the discharge is applied between the scan electrode and the sustain electrode for a certain period. Thereby, discharge plasma is generated between the scan electrode and the sustain electrode, and the phosphor layer is excited to emit light for a certain period. In the discharge space where no data pulse is applied in the address period, no discharge occurs and excitation light emission of the phosphor layer does not occur.

このようなPDPでは、アドレス期間の放電に大きな放電遅れが発生するためアドレス動作が不安定になる課題や、あるいはアドレス動作を完全に行うためにアドレス時間を長く設定しアドレス期間に費やす時間が大きくなりすぎるといった課題があった。これら課題を解決するために、前面板に補助放電電極を設け前面板側の面内補助放電によって生じたプライミング放電によって放電遅れを小さくするPDPとその駆動方法が提案されている(例えば、特許文献2)。
特開2001−195990号公報 特開2002−297091号公報
In such a PDP, there is a problem that the address operation becomes unstable due to a large discharge delay in the discharge of the address period, or a long address time is set to complete the address operation and a large time is spent in the address period. There was a problem of becoming too much. In order to solve these problems, there has been proposed a PDP in which an auxiliary discharge electrode is provided on the front plate and the discharge delay is reduced by priming discharge generated by in-plane auxiliary discharge on the front plate side, and a driving method thereof (for example, Patent Documents). 2).
JP 2001-195990 A JP 2002-297091 A

しかしながら、これらPDPにおいて、画面を高精細化すると走査電極の数が増加し、1フィールド期間中にアドレス時間に費やす時間が長くなる。そのため、相対的に維持期間に費やすことのできる時間を減らさなければならず、輝度が低くなるといった課題が生じる。さらに、高輝度・高効率化を達成するために、放電ガスであるキセノン(Xe)分圧を上げた場合においても放電開始電圧が上昇するとともに放電遅れが大きくなり、アドレス動作の特性が悪化してしまうという課題があった。したがって、アドレス動作時の放電遅れを小さくしてアドレス時間を短くすることが求められている。   However, in these PDPs, when the screen is made high definition, the number of scan electrodes increases, and the time spent for the address time during one field period becomes long. For this reason, it is necessary to relatively reduce the time that can be spent in the sustain period, which causes a problem that the luminance is lowered. Furthermore, in order to achieve high brightness and high efficiency, even when the partial pressure of the xenon (Xe) discharge gas is increased, the discharge start voltage increases and the discharge delay increases, and the address operation characteristics deteriorate. There was a problem that it would end up. Therefore, it is required to shorten the address time by reducing the discharge delay during the address operation.

このような要求に対し、従来の前面板面内でプライミング放電を行うPDPは、個々の補助放電セルのサイズが大きくなるため、画像表示を行うための放電セルの距離を縮めることができず、その結果、高精細化が困難であるという課題を有している。また、プライミング放電が前面板の面内で行われるために、隣接する放電セルへ必要以上のプライミング粒子が供給されてクロストークを生じるなどの課題があった。   In response to such a request, the conventional PDP that performs priming discharge in the front plate surface increases the size of each auxiliary discharge cell, and therefore cannot reduce the distance between discharge cells for image display. As a result, there is a problem that high definition is difficult. Further, since the priming discharge is performed in the plane of the front plate, there is a problem that priming particles more than necessary are supplied to adjacent discharge cells to cause crosstalk.

本発明は、上述した課題に鑑みなされたものであり、高精細化に好適で、さらにアドレス時の放電遅れを短くして放電特性を安定化させることができ、さらにプライミング放電を安定化させるとともに、PDP構成要素の形状精度を確保し、画像表示品質に優れたPDPを提供することを目的とする。   The present invention has been made in view of the above-described problems, and is suitable for high definition. Further, the discharge delay at the time of addressing can be shortened to stabilize the discharge characteristics, and the priming discharge can be further stabilized. An object of the present invention is to provide a PDP that ensures the shape accuracy of the PDP components and is excellent in image display quality.

このような目的を達成するために、本発明のPDPは、第1の基板上に互いに平行となるように配置された走査電極および維持電極と、第1の基板に放電空間を挟んで対向配置される第2の基板上に走査電極および維持電極と交差する方向に配置したデータ電極と、データ電極を覆う第1誘電体層と、第1誘電体層上に設け走査電極および維持電極と平行に配置したプライミング電極と、走査電極および維持電極とデータ電極とで形成される複数の主放電セルおよび、走査電極とプライミング電極とで形成される複数のプライミング放電セルを区画するように形成した多層の隔壁とを有し、少なくとも隔壁の下層部がプライミング電極を覆う第2誘電体層であり、隔壁の上層部を第2誘電体層上に設けたことを特徴としている。   In order to achieve such an object, the PDP according to the present invention is arranged so that the scan electrode and the sustain electrode arranged parallel to each other on the first substrate are opposed to the first substrate with the discharge space interposed therebetween. A data electrode arranged in a direction intersecting the scan electrode and the sustain electrode on the second substrate formed, a first dielectric layer covering the data electrode, and provided on the first dielectric layer and parallel to the scan electrode and the sustain electrode A plurality of main discharge cells formed by scanning electrodes, sustain electrodes and data electrodes, and a plurality of priming discharge cells formed by scanning electrodes and priming electrodes. And at least a lower layer portion of the partition wall is a second dielectric layer covering the priming electrode, and an upper layer portion of the partition wall is provided on the second dielectric layer.

このような構成によればアドレス時の放電遅れを短くして放電特性を安定化させるとともに、プライミング電極と放電空間との絶縁性を確保してプライミング放電を安定化させるとともに形状精度に優れた隔壁を有するPDPを実現できる。   According to such a configuration, the discharge delay at the time of addressing is shortened to stabilize the discharge characteristics, and insulation between the priming electrode and the discharge space is ensured to stabilize the priming discharge, and the partition wall has excellent shape accuracy. Can be realized.

さらに、隔壁の上層部は、データ電極と平行な方向に延びる縦隔壁と、縦隔壁に交差しプライミング電極と平行な方向に延びる横隔壁とで構成され、プライミング放電セルが相隣り合う横隔壁によって構成されてもよい。このような構成によれば、プライミング放電セルを連続した放電セルとしプライミング(放電のための起爆剤=励起粒子)の拡散を促進することができ、さらに隔壁形成時に隔壁の形状精度を保つことができる。   Further, the upper layer portion of the barrier rib is composed of a vertical barrier rib extending in a direction parallel to the data electrode, and a horizontal barrier rib intersecting the vertical barrier rib and extending in a direction parallel to the priming electrode, and the priming discharge cells are adjacent to each other. It may be configured. According to such a configuration, the priming discharge cell can be made a continuous discharge cell to promote the diffusion of priming (priming agent for discharge = excited particles), and the shape accuracy of the partition can be maintained when the partition is formed. it can.

さらに、隔壁の下層部である第2誘電体層と隔壁の上層部とが同一材料であることが望ましい。このような構成によれば、隔壁形成時の焼成プロセスなどを簡易化できる。   Furthermore, it is desirable that the second dielectric layer, which is the lower layer portion of the barrier rib, and the upper layer portion of the barrier rib are made of the same material. According to such a configuration, it is possible to simplify the firing process when forming the partition walls.

本発明によれば、高精細化に好適で、さらにアドレス時の放電遅れを短くして放電特性を安定化させることができ、さらにプライミング放電を安定化させ画像表示品質に優れたPDPを実現できる。   According to the present invention, it is suitable for high definition, can further reduce the discharge delay at the time of addressing to stabilize the discharge characteristics, and can further stabilize the priming discharge and realize a PDP having excellent image display quality. .

以下、本発明の実施の形態におけるPDPについて図面を用いて説明する。   Hereinafter, a PDP according to an embodiment of the present invention will be described with reference to the drawings.

図1は本発明の実施の形態におけるPDPを示す断面図、図2は前面板とと背面板とを分解して模式的に示す分解斜視図である。図1に示すように、第1の基板であるガラス製の前面基板1などより構成された前面板50と、第2の基板であるガラス製の背面基板2などより構成された背面板60とが放電空間3を挟んで対向して配置され、その放電空間3には放電によって紫外線を放射するガスとして、ネオン(Ne)およびキセノン(Xe)などが封入されている。   FIG. 1 is a cross-sectional view showing a PDP according to an embodiment of the present invention, and FIG. 2 is an exploded perspective view schematically showing a front plate and a back plate in an exploded manner. As shown in FIG. 1, a front plate 50 composed of a glass front substrate 1 as a first substrate and a back plate 60 composed of a glass back substrate 2 as a second substrate, Are arranged opposite to each other with the discharge space 3 interposed therebetween, and neon (Ne), xenon (Xe), and the like are enclosed in the discharge space 3 as a gas that emits ultraviolet rays by discharge.

図1、図2に示すように、前面板50の前面基板1上には、走査電極6と維持電極7とで対をなす帯状の電極群が互いに平行となるように配置されている。走査電極6および維持電極7は、それぞれITOからなる透明電極部6a、7aと、この透明電極部6a、7a上に重なるように形成され、かつ導電性を高めるための銀(Ag)などからなる金属電極部6b、7bとから構成されている。また、走査電極6と維持電極7とは、走査電極6−走査電極6−維持電極7−維持電極7・・・となるように2本ずつ交互に配列されている。隣り合う2つの維持電極7の間と走査電極6の間には発光時のコントラストを高めるための光吸収層8が設けられている。走査電極6同士が隣り合う光吸収層8上には補助電極9が設けられており、その補助電極9はPDPの非表示部(端部)で隣り合う走査電極6のうちの1つと接続されている。これら走査電極6、維持電極7、光吸収層8を覆うように前面基板1上にはPb−B系ガラスなどからなる前面板誘電体層4が形成され、さらにその上にMgOなどからなる保護層5が形成されている。   As shown in FIGS. 1 and 2, on the front substrate 1 of the front plate 50, strip-shaped electrode groups that are paired with the scan electrodes 6 and the sustain electrodes 7 are arranged in parallel to each other. Scan electrode 6 and sustain electrode 7 are each formed of transparent electrode portions 6a and 7a made of ITO, silver (Ag), etc., which are formed so as to overlap with transparent electrode portions 6a and 7a, respectively, and to increase conductivity. It consists of metal electrode portions 6b and 7b. Scan electrode 6 and sustain electrode 7 are alternately arranged two by two so as to form scan electrode 6 -scan electrode 6 -sustain electrode 7 -sustain electrode 7. A light absorption layer 8 is provided between two adjacent sustain electrodes 7 and between the scan electrodes 6 to increase the contrast during light emission. An auxiliary electrode 9 is provided on the light absorption layer 8 where the scan electrodes 6 are adjacent to each other, and the auxiliary electrode 9 is connected to one of the adjacent scan electrodes 6 at the non-display portion (end portion) of the PDP. ing. A front plate dielectric layer 4 made of Pb-B glass or the like is formed on the front substrate 1 so as to cover the scan electrode 6, the sustain electrode 7, and the light absorbing layer 8. Layer 5 is formed.

一方、背面板60の背面基板2上には、走査電極6および維持電極7と直交する方向に、複数の帯状のデータ電極10が互いに平行となるように配置され、データ電極10を覆うように第1誘電体層17が形成されている。第1誘電体層17上には、走査電極6と平行にプライミング電極15が形成されている。また、第1誘電体層17上には、走査電極6および維持電極7とデータ電極10とで形成される複数の放電セルを区画するためのPb−B系ガラスなどからなる隔壁が形成されている。隔壁は、前面基板1に設けられた走査電極6および維持電極7と直交する方向、すなわちデータ電極10と平行な方向に延びる縦隔壁と、この縦隔壁に交差するように設けて主放電セル12およびプライミング放電セル16を形成する横隔壁とで構成されている。   On the other hand, on the back substrate 2 of the back plate 60, a plurality of strip-like data electrodes 10 are arranged in parallel to each other in a direction orthogonal to the scan electrodes 6 and the sustain electrodes 7 so as to cover the data electrodes 10. A first dielectric layer 17 is formed. A priming electrode 15 is formed on the first dielectric layer 17 in parallel with the scanning electrode 6. In addition, a partition made of Pb—B glass or the like for partitioning a plurality of discharge cells formed by the scan electrode 6, the sustain electrode 7, and the data electrode 10 is formed on the first dielectric layer 17. Yes. The barrier ribs are provided so as to intersect with the vertical barrier ribs extending in a direction orthogonal to the scan electrodes 6 and the sustain electrodes 7 provided on the front substrate 1, that is, in a direction parallel to the data electrodes 10. And a horizontal barrier rib that forms the priming discharge cell 16.

隔壁は2層の隔壁部材によって構成され、隔壁の下層部である第1層目隔壁111と隔壁の上層部である第2層目隔壁112とにより構成されている。第1層目隔壁111はプライミング電極15を覆ってプライミング放電セル16の下部に設けられた第1横隔壁111bと、第2縦隔壁112aの下部に位置する第1縦隔壁111aとで構成され全体として第2誘電体層18を形成している。   The partition wall is composed of a two-layer partition wall member, and includes a first layer partition wall 111 which is a lower layer portion of the partition wall and a second layer partition wall 112 which is an upper layer portion of the partition wall. The first layer barrier rib 111 includes a first horizontal barrier rib 111b that covers the priming electrode 15 and is provided below the priming discharge cell 16, and a first vertical barrier rib 111a that is positioned below the second vertical barrier rib 112a. As a result, the second dielectric layer 18 is formed.

さらに第2層目隔壁112は第1層目隔壁111の上に形成され、第1横隔壁111b上に走査電極6あるいは維持電極7と平行に形成された第2横隔壁112bと、第1縦隔壁111a上に形成された第2縦隔壁112aとで構成されている。つまり、主放電セル12内では第1層目隔壁111がくり抜かれた構成となり、プライミング放電セル16では第1層目隔壁111によってプライミング電極15と放電空間3とが絶縁された構成となっている。   Further, the second-layer partition 112 is formed on the first-layer partition 111, the second horizontal partition 112b formed in parallel with the scan electrode 6 or the sustain electrode 7 on the first horizontal partition 111b, and the first vertical partition 112b. It is comprised with the 2nd vertical partition 112a formed on the partition 111a. That is, the first-layer partition 111 is cut out in the main discharge cell 12, and the priming electrode 15 and the discharge space 3 are insulated by the first-layer partition 111 in the priming discharge cell 16. .

また、プライミング電極15はデータ電極10よりも走査電極6に近い位置に設けられており、主放電セル12の走査電極6とデータ電極10間の放電距離よりも、第1誘電体層17の厚み分だけ放電距離が短くなるように構成されている。ここで、プライミング放電セル16は、前述の、走査電極6と維持電極7との配列が、走査電極6−走査電極6−維持電極7−維持電極7・・・となる、走査電極6に対向する位置に設けられ、維持電極7に対向するセルは単なる空隙部13となっている。   The priming electrode 15 is provided at a position closer to the scan electrode 6 than the data electrode 10, and the thickness of the first dielectric layer 17 is larger than the discharge distance between the scan electrode 6 and the data electrode 10 of the main discharge cell 12. The discharge distance is shortened by the amount. Here, the priming discharge cell 16 is opposed to the scan electrode 6 in which the arrangement of the scan electrode 6 and the sustain electrode 7 is the scan electrode 6 -scan electrode 6 -sustain electrode 7 -sustain electrode 7. The cell that is provided at the position facing the sustain electrode 7 is a mere gap 13.

また、少なくとも主放電セル12の、第1誘電体層17上、および第1層目隔壁111と第2層目隔壁112によって形成される側面部とには希土類蛍光体などからなる蛍光体層14が形成されている。   Further, at least the phosphor layer 14 made of a rare earth phosphor or the like on the first dielectric layer 17 and on the side surface portion formed by the first layer barrier rib 111 and the second layer barrier rib 112 of the main discharge cell 12. Is formed.

次に、PDPに画像データを表示させる方法について説明する。PDPを駆動する方法としては、1フィールド期間を発光期間の重みを持った複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行っている。各サブフィールドは少なくとも初期化期間、アドレス期間および維持期間からなる。   Next, a method for displaying image data on the PDP will be described. As a method for driving the PDP, one field period is divided into a plurality of subfields having a light emitting period weight, and gradation display is performed by a combination of subfields that emit light. Each subfield includes at least an initialization period, an address period, and a sustain period.

図3は、本発明におけるPDPを駆動するための駆動波形の一例を示す波形図である。まず、初期化期間において、プライミング電極Pr(図1のプライミング電極15)が形成されたプライミング放電セル(図1のプライミング放電セル16)では、正のパルス電圧をすべての走査電極Y(図1の走査電極6)に印加し、走査電極Yとプライミング電極Prとの間で初期化が行われる。次のアドレス期間においては、プライミング電極Prには正の電位が常に印加される。このため、走査電極Ynに走査パルスSPnが印加されたとき、プライミング電極Prと走査電極Ynとの間でプライミング放電が発生し、主放電セル(図1の主放電セル12)にプライミング粒子が供給される。次に、n+1番目の主放電セルの走査電極Yn+1に走査パルスSPn+1が印加されるが、このときには既にプライミング放電が起こり、プライミング粒子が供給されているため次のアドレス時の放電遅れを小さくできる。なお、ここでは、ある1フィールドの駆動シーケンスのみの説明を行ったが、他のサブフィールドにおける動作原理も同様である。 FIG. 3 is a waveform diagram showing an example of a drive waveform for driving the PDP in the present invention. First, in the initialization period, in the priming discharge cell (priming discharge cell 16 in FIG. 1) in which the priming electrode Pr (priming electrode 15 in FIG. 1) is formed, a positive pulse voltage is applied to all the scanning electrodes Y (in FIG. 1). Applying to the scan electrode 6), initialization is performed between the scan electrode Y and the priming electrode Pr. In the next address period, a positive potential is always applied to the priming electrode Pr. Therefore, when the scan pulse SP n is applied to the scanning electrodes Y n, and priming discharge occurs between priming electrode Pr and the scan electrodes Y n, primed main discharge cells (main discharge cell 12 of FIG. 1) Particles are supplied. Next, the scan pulse SP n + 1 is applied to the scan electrode Y n + 1 of the (n + 1) th main discharge cell. At this time, priming discharge has already occurred and priming particles have been supplied. Discharge delay can be reduced. Here, only the driving sequence of one certain field has been described, but the operation principle in the other subfields is also the same.

図3に示す駆動波形において、アドレス期間にプライミング電極Prへ正の電圧Vprを印加することによって、上述した動作をより確実に起こすことができる。なお、アドレス期間にプライミング電極Prへ印加する電圧Vprは、データ電極D(図1のデータ電極10)に印加するデータ電圧Vdの値よりも大きな値に設定するのが望ましい。   In the drive waveform shown in FIG. 3, the above-described operation can be more reliably caused by applying a positive voltage Vpr to the priming electrode Pr in the address period. Note that the voltage Vpr applied to the priming electrode Pr in the address period is desirably set to a value larger than the value of the data voltage Vd applied to the data electrode D (data electrode 10 in FIG. 1).

このように、プライミング放電セル16においてはプライミング電極15が第1誘電体層17上に形成されている。したがって、データ電極10とプライミング電極15とは第1誘電体層17によって絶縁が確保され、プライミング放電とアドレス放電とがお互いに影響を受けずに安定して行える。また、プライミング電極15を第1誘電体層17上に設け、主放電セル12の放電空間3の高さよりもプライミング放電セル16の放電空間3の高さを小さくしている。そのため、走査電極6に対応する主放電セル12におけるプライミング放電を、アドレス放電の前に確実に安定して発生させることができ、主放電セル12での放電遅れをさらに小さくすることができる。   Thus, in the priming discharge cell 16, the priming electrode 15 is formed on the first dielectric layer 17. Accordingly, the data electrode 10 and the priming electrode 15 are insulated from each other by the first dielectric layer 17, and the priming discharge and the address discharge can be stably performed without being affected by each other. A priming electrode 15 is provided on the first dielectric layer 17 so that the height of the discharge space 3 of the priming discharge cell 16 is smaller than the height of the discharge space 3 of the main discharge cell 12. Therefore, the priming discharge in the main discharge cell 12 corresponding to the scan electrode 6 can be reliably generated before the address discharge, and the discharge delay in the main discharge cell 12 can be further reduced.

図1、図2に示すように、プライミング電極15上に設けた第2誘電体層18は、前述のように主放電セル12を形成する隔壁の一部を形成する第1層目隔壁111である。そのため、その厚みは放電空間3の高さの範囲内で自由に設定することが可能である。プライミング放電セル16においては第2誘電体層18に発生する亀裂や気泡などにより絶縁破壊が起きる場合があり、このような絶縁破壊が発生すると画像表示の際に巨大な輝点を発生し画質を大きく損なってしまうという課題が生じる。一般にこのようなPDPにおいては、放電空間3の高さは100μm前後であり、実施の形態に示すような構成とすれば第1層目隔壁111の厚みを50μm程度に厚く形成することが可能となる。したがって、プライミング電極15とプライミング放電セル16の放電空間3との間に十分な絶縁性を確保して第2誘電体層18を形成することが可能となり、第2誘電体層18の絶縁破壊を確実に防止することが可能となり高品質な画像表示を実現できる。   As shown in FIGS. 1 and 2, the second dielectric layer 18 provided on the priming electrode 15 is a first layer barrier rib 111 that forms a part of the barrier rib that forms the main discharge cell 12 as described above. is there. Therefore, the thickness can be freely set within the range of the height of the discharge space 3. In the priming discharge cell 16, a dielectric breakdown may occur due to a crack or a bubble generated in the second dielectric layer 18, and when such a dielectric breakdown occurs, a huge bright spot is generated when displaying an image, and the image quality is improved. The problem that it will be greatly lost arises. In general, in such a PDP, the height of the discharge space 3 is around 100 μm, and if the configuration as shown in the embodiment is used, the first-layer barrier rib 111 can be formed as thick as about 50 μm. Become. Accordingly, the second dielectric layer 18 can be formed while ensuring sufficient insulation between the priming electrode 15 and the discharge space 3 of the priming discharge cell 16, and the dielectric breakdown of the second dielectric layer 18 can be prevented. Thus, it is possible to reliably prevent high-quality image display.

また、さらに、本発明の実施の形態では、主放電セル12においては、データ電極10上の誘電体層として第1誘電体層17のみとし、データ電極10とプライミング電極15との絶縁性を確保するだけの厚みであればよいため、アドレス放電の放電電圧上昇を抑制して低電圧のアドレス放電を実現することができる。   Further, in the embodiment of the present invention, in the main discharge cell 12, only the first dielectric layer 17 is used as the dielectric layer on the data electrode 10, and the insulation between the data electrode 10 and the priming electrode 15 is ensured. Since the thickness only needs to be as large as possible, low voltage address discharge can be realized by suppressing the discharge voltage rise of the address discharge.

また、本発明の実施の形態では、プライミング電極15上に設けた第2誘電体層18は主放電セル12を形成する隔壁のうちの第1層目隔壁111を形成している。そのため、第2層目隔壁112の第2縦隔壁112aと第2横隔壁112bの高さが小さくても放電空間3の高さを確保することが可能となる。図4は比較例としてのPDPを示す断面図であり、縦隔壁と横隔壁の高さが比較的大きく、さらに隣接する横隔壁間に連結部材がない場合の、隔壁形成工程で隔壁形状が変化する様子を模式的に示した図である。図4に示す比較例では、プライミング電極15を覆う誘電体層30が全面に形成されて、隔壁はその誘電体層30上に別部材として構成され、プライミング放電セル16において隣接する比較的高さの高い横隔壁40を連結する部材がなく、主放電セル12が縦隔壁41によって格子状に連結されている。これらの隔壁部材を固化する過程では、特に縦隔壁41の収縮によって、矢印42に示すような応力が発生する。したがって、横隔壁40が倒れこむことによってその形状が維持できなくなり、隣接する放電セル間で放電のクロストークが発生する。   In the embodiment of the present invention, the second dielectric layer 18 provided on the priming electrode 15 forms the first layer barrier rib 111 among the barrier ribs forming the main discharge cell 12. Therefore, the height of the discharge space 3 can be ensured even if the heights of the second vertical barrier ribs 112a and the second horizontal barrier ribs 112b of the second layer barrier rib 112 are small. FIG. 4 is a cross-sectional view showing a PDP as a comparative example, where the height of the vertical barrier rib and the horizontal barrier rib is relatively large, and there is no connecting member between the adjacent horizontal barrier ribs, and the shape of the barrier rib changes during the barrier rib forming process. It is the figure which showed a mode that it does. In the comparative example shown in FIG. 4, the dielectric layer 30 covering the priming electrode 15 is formed on the entire surface, and the barrier ribs are formed as separate members on the dielectric layer 30, and are relatively adjacent to each other in the priming discharge cell 16. The main discharge cells 12 are connected in the form of a lattice by the vertical barrier ribs 41. In the process of solidifying these partition members, a stress as indicated by an arrow 42 is generated particularly by contraction of the vertical partition 41. Therefore, when the horizontal barrier ribs 40 are collapsed, the shape cannot be maintained, and discharge crosstalk occurs between adjacent discharge cells.

一方、本発明の実施の形態によれば、第2層目隔壁112によって形成される第2横隔壁112bはその高さを小さくすることができるとともに、第1層目隔壁111の第1横隔壁111bがプライミング放電セル16領域で収縮応力に対する補強部材の役割を果たす。そのため、隔壁の固化過程で発生する応力によって隔壁の形状精度が損なわれるなどの課題を解決することが可能となる。したがって、プライミング放電セル16では、形状精度を確保するために隣接する第2横隔壁112bを連結する縦隔壁を設ける必要がないため、プライミング粒子の連続通路を形成することができ、大画面サイズでも画面全領域にわたって安定したプライミング粒子の供給が可能となる。   Meanwhile, according to the embodiment of the present invention, the height of the second horizontal barrier rib 112b formed by the second layer barrier rib 112 can be reduced and the first horizontal barrier rib of the first layer barrier rib 111 can be reduced. 111b serves as a reinforcing member against contraction stress in the priming discharge cell 16 region. Therefore, it is possible to solve problems such as the shape accuracy of the partition walls being impaired by the stress generated during the solidification process of the partition walls. Therefore, in the priming discharge cell 16, it is not necessary to provide vertical barrier ribs that connect the adjacent second horizontal barrier ribs 112b in order to ensure the shape accuracy, so that a continuous passage of priming particles can be formed, and even with a large screen size. Stable priming particles can be supplied over the entire area of the screen.

なお、本発明の実施の形態におけるPDPは次のような方法によって製造可能である。すなわち、隔壁を形成する材料としてガラス粉末と感光性有機物とを混合した感光性ペースト材料を用い、第1誘電体層17上にプライミング電極15を形成した上に、第1層目隔壁111の材料を塗布乾燥して所定形状のパターン露光をする。次に、第2層目隔壁112の材料を塗布乾燥して所定形状のパターン露光をする。その後、第1層目隔壁111と第2層目隔壁112とを同時に現像し、その後同時に焼成固化する。このように本発明の実施の形態によれば、第1層目隔壁111と第2層目隔壁112とを同じ材料を用いることによって、同時現像、同時焼成などが可能となり工数を短縮化した製造方法で形状精度に優れたPDPを実現することが可能となる。   The PDP in the embodiment of the present invention can be manufactured by the following method. That is, a photosensitive paste material obtained by mixing glass powder and a photosensitive organic material is used as a material for forming the barrier ribs, the priming electrode 15 is formed on the first dielectric layer 17, and the material of the first barrier rib 111 Is applied and dried to expose a pattern having a predetermined shape. Next, the material of the second layer partition 112 is applied and dried, and pattern exposure of a predetermined shape is performed. Thereafter, the first-layer partition walls 111 and the second-layer partition walls 112 are developed at the same time, and then fired and solidified at the same time. As described above, according to the embodiment of the present invention, by using the same material for the first-layer partition 111 and the second-layer partition 112, simultaneous development, simultaneous firing, etc. are possible, and the man-hour is reduced. It is possible to realize a PDP having excellent shape accuracy by this method.

本発明に係わるPDPは、高精細化に好適で、さらにアドレス時の放電遅れを短くして放電特性を安定化させることができ、さらにプライミング放電を安定化させ画像表示品質に優れ、壁掛けテレビや大型モニターなどのディスプレイ装置に有用である。   The PDP according to the present invention is suitable for high definition, further can shorten the discharge delay at the time of addressing and can stabilize the discharge characteristics, further stabilize the priming discharge and have excellent image display quality, Useful for display devices such as large monitors.

本発明の実施の形態におけるPDPを示す断面図Sectional drawing which shows PDP in embodiment of this invention 同PDPを模式的に示す分解斜視図Exploded perspective view schematically showing the PDP 同PDPを駆動するための駆動波形の一例を示す波形図Waveform diagram showing an example of a drive waveform for driving the PDP 本発明との比較例としてのPDPを示す断面図Sectional drawing which shows PDP as a comparative example with this invention

符号の説明Explanation of symbols

1 前面基板
2 背面基板
3 放電空間
4 前面板誘電体層
5 保護層
6 走査電極
6a,7a 透明電極部
6b,7b 金属電極部
7 維持電極
8 光吸収層
9 補助電極
10 データ電極
12 主放電セル
13 空隙部
14 蛍光体層
15 プライミング電極
16 プライミング放電セル
17 第1誘電体層
18 第2誘電体層(第1層目隔壁)
30 誘電体層
40 横隔壁
41 縦隔壁
50 前面板
60 背面板
111 第1層目隔壁
111a 第1縦隔壁
111b 第1横隔壁
112 第2層目隔壁
112a 第2縦隔壁
112b 第2横隔壁
DESCRIPTION OF SYMBOLS 1 Front substrate 2 Back substrate 3 Discharge space 4 Front plate dielectric layer 5 Protective layer 6 Scan electrode 6a, 7a Transparent electrode part 6b, 7b Metal electrode part 7 Sustain electrode 8 Light absorption layer 9 Auxiliary electrode 10 Data electrode 12 Main discharge cell DESCRIPTION OF SYMBOLS 13 Space | gap part 14 Phosphor layer 15 Priming electrode 16 Priming discharge cell 17 1st dielectric layer 18 2nd dielectric layer (1st layer partition)
30 Dielectric Layer 40 Horizontal Partition 41 Vertical Partition 50 Front Plate 60 Back Plate 111 First Layer Partition 111a First Vertical Partition 111b First Horizontal Partition 112 Second Layer Partition 112a Second Vertical Partition 112b Second Horizontal Partition

Claims (3)

第1の基板上に互いに平行となるように配置された走査電極および維持電極と、
前記第1の基板に放電空間を挟んで対向配置される第2の基板上に前記走査電極および前記維持電極と交差する方向に配置したデータ電極と、
前記データ電極を覆う第1誘電体層と、
前記第1誘電体層上に設け前記走査電極および前記維持電極と平行に配置したプライミング電極と、
前記走査電極および前記維持電極と前記データ電極とで形成される複数の主放電セルおよび、前記走査電極と前記プライミング電極とで形成される複数のプライミング放電セルを区画するように形成した多層の隔壁とを有し、
少なくとも前記隔壁の下層部が前記プライミング電極を覆う第2誘電体層を形成し、前記隔壁の上層部を前記第2誘電体層上に設けたことを特徴とするプラズマディスプレイパネル。
A scan electrode and a sustain electrode arranged parallel to each other on the first substrate;
A data electrode disposed in a direction intersecting the scan electrode and the sustain electrode on a second substrate opposed to the first substrate across a discharge space;
A first dielectric layer covering the data electrode;
A priming electrode provided on the first dielectric layer and disposed in parallel with the scan electrode and the sustain electrode;
A plurality of main discharge cells formed by the scan electrode, the sustain electrode, and the data electrode, and a multi-layered partition wall that partitions the plurality of priming discharge cells formed by the scan electrode and the priming electrode And
A plasma display panel, wherein at least a lower layer portion of the partition wall forms a second dielectric layer covering the priming electrode, and an upper layer portion of the partition wall is provided on the second dielectric layer.
隔壁の上層部を、データ電極と平行な方向に延びる縦隔壁と、前記縦隔壁に交差しプライミング電極と平行な方向に延びる横隔壁とで構成し、プライミング放電セルを相隣り合う前記横隔壁によって構成したことを特徴とする請求項1に記載のプラズマディスプレイパネル。 The upper part of the barrier rib is composed of a vertical barrier rib extending in a direction parallel to the data electrode and a horizontal barrier rib intersecting the vertical barrier rib and extending in a direction parallel to the priming electrode, and a priming discharge cell is formed by the adjacent horizontal barrier ribs. The plasma display panel according to claim 1, wherein the plasma display panel is configured. 隔壁の下層部である第2誘電体層と隔壁の上層部とが同一材料であることを特徴とする請求項2に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 2, wherein the second dielectric layer, which is a lower layer portion of the barrier rib, and the upper layer portion of the barrier rib are made of the same material.
JP2003354856A 2003-10-15 2003-10-15 Plasma display panel Expired - Fee Related JP4259267B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003354856A JP4259267B2 (en) 2003-10-15 2003-10-15 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003354856A JP4259267B2 (en) 2003-10-15 2003-10-15 Plasma display panel

Publications (2)

Publication Number Publication Date
JP2005122966A true JP2005122966A (en) 2005-05-12
JP4259267B2 JP4259267B2 (en) 2009-04-30

Family

ID=34612649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003354856A Expired - Fee Related JP4259267B2 (en) 2003-10-15 2003-10-15 Plasma display panel

Country Status (1)

Country Link
JP (1) JP4259267B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762252B1 (en) * 2006-05-30 2007-10-01 엘지전자 주식회사 Plasma display apparatus
WO2008001429A1 (en) * 2006-06-27 2008-01-03 Hitachi Plasma Display Limited Plasma display panel with improved exhaust conductance

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0896714A (en) * 1994-09-28 1996-04-12 Nec Corp Plasma display panel and its drive method
JPH08221036A (en) * 1995-02-13 1996-08-30 Nec Corp Method and device for driving plasma display panel
JPH11283506A (en) * 1998-03-27 1999-10-15 Kyocera Corp Base board for plasma display device and its manufacture
JPH11297211A (en) * 1998-04-14 1999-10-29 Nec Corp Ac discharge type plasma display panel and its driving method
JP2001031446A (en) * 1999-07-22 2001-02-06 Okuno Chem Ind Co Ltd Low melting point glass composition
JP2002297091A (en) * 2000-08-28 2002-10-09 Matsushita Electric Ind Co Ltd Plasma display panel, drive method therefor, and plasma display

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0896714A (en) * 1994-09-28 1996-04-12 Nec Corp Plasma display panel and its drive method
JPH08221036A (en) * 1995-02-13 1996-08-30 Nec Corp Method and device for driving plasma display panel
JPH11283506A (en) * 1998-03-27 1999-10-15 Kyocera Corp Base board for plasma display device and its manufacture
JPH11297211A (en) * 1998-04-14 1999-10-29 Nec Corp Ac discharge type plasma display panel and its driving method
JP2001031446A (en) * 1999-07-22 2001-02-06 Okuno Chem Ind Co Ltd Low melting point glass composition
JP2002297091A (en) * 2000-08-28 2002-10-09 Matsushita Electric Ind Co Ltd Plasma display panel, drive method therefor, and plasma display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762252B1 (en) * 2006-05-30 2007-10-01 엘지전자 주식회사 Plasma display apparatus
WO2008001429A1 (en) * 2006-06-27 2008-01-03 Hitachi Plasma Display Limited Plasma display panel with improved exhaust conductance

Also Published As

Publication number Publication date
JP4259267B2 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
KR100620425B1 (en) Plasma display panel
KR100618544B1 (en) Plasma display panel
US7378796B2 (en) Plasma display panel
JP4285040B2 (en) Plasma display panel
JP4325244B2 (en) Plasma display panel
JP4259267B2 (en) Plasma display panel
WO2004086447A1 (en) Plasma display panel
JP2006114496A (en) Plasma display panel and plasma display
JP4277699B2 (en) Plasma display panel
JP4228872B2 (en) Plasma display panel
JP4277700B2 (en) Plasma display panel
JP4675554B2 (en) Plasma display panel
JP2005100735A (en) Plasma display panel
JP2005216592A (en) Plasma display panel
JP4341442B2 (en) Plasma display panel
JP4165351B2 (en) Plasma display panel
JP2005100738A (en) Plasma display panel
JP2008091124A (en) Plasma display panel and its manufacturing method
JP2005005261A (en) Plasma display panel and manufacturing method of the same
JP4507760B2 (en) Plasma display panel
JP2005100734A (en) Plasma display panel
JP4403874B2 (en) Plasma display panel
JP2005203171A (en) Plasma display panel
JP2005203174A (en) Plasma display panel
JP2006108023A (en) Plasma display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060929

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees