JP4277699B2 - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- JP4277699B2 JP4277699B2 JP2004019618A JP2004019618A JP4277699B2 JP 4277699 B2 JP4277699 B2 JP 4277699B2 JP 2004019618 A JP2004019618 A JP 2004019618A JP 2004019618 A JP2004019618 A JP 2004019618A JP 4277699 B2 JP4277699 B2 JP 4277699B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- dielectric layer
- priming
- discharge
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Gas-Filled Discharge Tubes (AREA)
Description
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルに関する。 The present invention relates to a plasma display panel used for a wall-mounted television or a large monitor.
AC型として代表的な交流面放電型プラズマディスプレイパネル(以下、PDPと呼ぶ)は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とにより構成されている。走査電極および維持電極とデータ電極とがマトリックスを組むように、しかも間隙に放電空間を形成するように対向配置し、その外周部をガラスフリットなどの封着材によって封着している(例えば、特許文献1)。前面板と背面板との間には、隔壁によって区画された放電セルが設けられ、この隔壁間の放電セルに蛍光体層を形成している。このような構成のPDPにおいては、ガス放電により紫外線を発生させ、この紫外線でR、G、Bの各色の蛍光体を励起して発光させることによりカラー表示を行っている。 A typical AC surface discharge plasma display panel (hereinafter referred to as PDP) as an AC type has a front plate made of a glass substrate formed by arraying scan electrodes and sustain electrodes for performing surface discharge, and data electrodes. And a back plate made of a glass substrate. The scan electrode, the sustain electrode, and the data electrode are arranged to face each other so as to form a matrix and to form a discharge space in the gap, and the outer periphery thereof is sealed with a sealing material such as a glass frit (for example, a patent) Reference 1). Discharge cells partitioned by barrier ribs are provided between the front plate and the rear plate, and a phosphor layer is formed in the discharge cells between the barrier ribs. In the PDP having such a configuration, color display is performed by generating ultraviolet rays by gas discharge and exciting the phosphors of R, G, and B colors with the ultraviolet rays to emit light.
PDPは、1フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動し階調表示を行う。各サブフィールドは少なくとも初期化期間、アドレス期間および維持期間からなり、画像データを表示するためには、初期化期間、アドレス期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。 The PDP divides one field period into a plurality of subfields, and is driven by a combination of subfields that emit light to perform gradation display. Each subfield includes at least an initialization period, an address period, and a sustain period. In order to display image data, different signal waveforms are applied to each electrode in the initialization period, the address period, and the sustain period.
初期化期間には、例えば、正のパルス電圧をすべての走査電極に印加し、走査電極および維持電極を覆う誘電体層上の保護膜および蛍光体層上に必要な壁電荷を蓄積する。 In the initialization period, for example, a positive pulse voltage is applied to all the scan electrodes, and necessary wall charges are accumulated on the protective film and the phosphor layer on the dielectric layer covering the scan electrodes and the sustain electrodes.
アドレス期間では、すべての走査電極に、順次負の走査パルスを印加することにより走査し、表示データがある場合、走査電極を走査している間に、データ電極に正のデータパルスを印加すると、走査電極とデータ電極との間で放電が起こり、走査電極上の保護膜の表面に壁電荷が形成される。 In the address period, scanning is performed by sequentially applying a negative scanning pulse to all the scanning electrodes, and when there is display data, if a positive data pulse is applied to the data electrode while scanning the scanning electrode, Discharge occurs between the scan electrode and the data electrode, and wall charges are formed on the surface of the protective film on the scan electrode.
続く維持期間では、一定の期間、走査電極と維持電極との間に放電を維持するのに十分な電圧を印加する。これにより、走査電極と維持電極との間に放電プラズマが生成され、一定の期間、蛍光体層を励起発光させる。アドレス期間においてデータパルスが印加されなかった放電空間では、放電は発生せず蛍光体層の励起発光は起こらない。 In the subsequent sustain period, a voltage sufficient to maintain the discharge is applied between the scan electrode and the sustain electrode for a certain period. Thereby, discharge plasma is generated between the scan electrode and the sustain electrode, and the phosphor layer is excited to emit light for a certain period. In the discharge space where no data pulse is applied in the address period, no discharge occurs and excitation light emission of the phosphor layer does not occur.
このようなPDPでは、アドレス期間の放電に大きな放電遅れが発生し、アドレス動作が不安定になる、あるいはアドレス動作を完全に行うためにアドレス時間を長く設定しアドレス期間に費やす時間が大きくなりすぎるといった課題があった。これらの課題を解決するために、前面板に補助放電電極を設け前面板側の面内補助放電によって生じたプライミング放電によって放電遅れを小さくするPDPとその駆動方法が提案されている(例えば、特許文献2)。
しかしながら、このようなPDPにおいて、高精細化して走査電極数が増えたときには、さらにアドレス期間に費やす時間が長くなるため、維持期間に費やす時間を減らさなければならず、輝度の確保が難しいという課題が生じる。さらに、高輝度・高効率化を達成するために、放電ガスであるキセノン(Xe)分圧を上げた場合、放電開始電圧が上昇するとともに放電遅れが大きくなり、アドレス特性が悪化してしまうという課題が生じる。 However, in such a PDP, when the number of scan electrodes is increased due to high definition, the time spent in the address period becomes longer, so the time spent in the sustain period must be reduced, and it is difficult to ensure luminance. Occurs. Furthermore, when the partial pressure of xenon (Xe), which is a discharge gas, is increased in order to achieve high luminance and high efficiency, the discharge start voltage increases and the discharge delay increases, resulting in deterioration of address characteristics. Challenges arise.
このような高精細化した場合でもアドレス期間を短縮する要求に対し、従来の前面板の面内でプライミング放電を行うPDPは、アドレス時の放電遅れを十分に短縮できない、あるいはプライミング放電の動作マージンが小さい、誤放電を誘発して動作が不安定であるなどの課題があった。また、プライミング放電が前面板の面内で行われるために隣接する放電セルへプライミングに必要な粒子以上のプライミング粒子が供給されてクロストークを生じるなどの課題があった。 In response to the demand for shortening the address period even in such a high definition, the conventional PDP that performs priming discharge in the plane of the front plate cannot sufficiently reduce the discharge delay at the time of addressing, or the priming discharge operating margin. However, there are problems such as small insufficiency and instability of operation caused by erroneous discharge. Further, since priming discharge is performed in the plane of the front plate, there is a problem that priming particles more than particles necessary for priming are supplied to adjacent discharge cells to cause crosstalk.
本発明は、上述した課題に鑑みなされたものであり、アドレス動作時の放電遅れを短くすることで、表示画像の品質が優れたPDPを提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a PDP having excellent display image quality by shortening a discharge delay during an address operation.
このような目的を達成するために、本発明のPDPは、第1の基板上に互いに平行となるように配置された走査電極および維持電極と、第1の基板に放電空間を挟んで対向配置される第2の基板上に走査電極および維持電極と交差する方向に配置したデータ電極と、データ電極を覆う第1誘電体層と、第1誘電体層上に設け走査電極および維持電極と平行に配置した複数のプライミング電極と、走査電極および維持電極とデータ電極とで形成される複数の主放電セルと、走査電極とプライミング電極とで形成される複数のプライミング放電セルとを区画する隔壁とを有し、第1誘電体層が少なくとも2層で構成されている。 In order to achieve such an object, the PDP according to the present invention is arranged so that the scan electrode and the sustain electrode arranged parallel to each other on the first substrate are opposed to the first substrate with the discharge space interposed therebetween. A data electrode arranged in a direction intersecting the scan electrode and the sustain electrode on the second substrate formed, a first dielectric layer covering the data electrode, and provided on the first dielectric layer and parallel to the scan electrode and the sustain electrode A plurality of priming electrodes, a plurality of main discharge cells formed of scan electrodes, sustain electrodes, and data electrodes; and a partition that partitions a plurality of priming discharge cells formed of the scan electrodes and priming electrodes The first dielectric layer is composed of at least two layers.
このような構成によれば、アドレス動作時の放電遅れを短くして放電特性を安定化させ、さらにデータ電極とプライミング電極との絶縁性を確保してアドレス動作およびプライミング放電を安定化させ、画像表示品質に優れたPDPを実現できる。 According to such a configuration, the discharge delay during the address operation is shortened to stabilize the discharge characteristics, and further, the insulation between the data electrode and the priming electrode is ensured to stabilize the address operation and the priming discharge, and the image A PDP with excellent display quality can be realized.
さらに、第1の基板上に互いに平行となるように配置された走査電極および維持電極と、第1の基板に放電空間を挟んで対向配置される第2の基板上に走査電極および維持電極と交差する方向に配置したデータ電極と、データ電極を覆う第1誘電体層と、第1誘電体層上に設け走査電極および維持電極と平行に配置した複数のプライミング電極と、第1誘電体層上に設け、走査電極および維持電極とデータ電極とで形成される複数の主放電セルと、走査電極とプライミング電極とで形成される複数のプライミング放電セルとを区画する隔壁とを有し、第1誘電体層が少なくとも2層で構成されていてもよい。このような構成によれば、データ電極とプライミング電極との絶縁性を確保してアドレス動作およびプライミング放電を安定化させるとともに、さらにアドレス電圧を低くできる。 Further, a scan electrode and a sustain electrode arranged so as to be parallel to each other on the first substrate, and a scan electrode and a sustain electrode arranged on the second substrate opposed to each other with a discharge space interposed therebetween Data electrodes arranged in intersecting directions, a first dielectric layer covering the data electrodes, a plurality of priming electrodes provided on the first dielectric layer and arranged in parallel with the scan electrodes and the sustain electrodes, and the first dielectric layer A plurality of main discharge cells formed on the scan electrodes, the sustain electrodes, and the data electrodes; and a partition wall that partitions the plurality of priming discharge cells formed on the scan electrodes and the priming electrodes; One dielectric layer may be composed of at least two layers. According to such a configuration, the insulation between the data electrode and the priming electrode can be secured to stabilize the address operation and the priming discharge, and the address voltage can be further lowered.
さらに、第1誘電体層の少なくとも最表層を、プライミング放電セル内のみに設けた構成であってもよい。このような構成によれば、さらにアドレス電圧を上昇させることなくデータ電極とプライミング電極との絶縁性を確保してアドレス動作およびプライミング放電を安定化させ、画像表示品質に優れたPDPを実現できる。 Furthermore, the structure which provided at least the outermost layer of the 1st dielectric material layer only in the priming discharge cell may be sufficient. According to such a configuration, it is possible to secure the insulation between the data electrode and the priming electrode without further increasing the address voltage, stabilize the address operation and the priming discharge, and realize a PDP excellent in image display quality.
本発明のPDPによれば、アドレス放電およびプライミング放電を安定して発生させることで、高精細のPDPにおいてもアドレス動作時の放電遅れを短くすることが可能となる。そして、PDPの表示画像の品質を向上させることができる。 According to the PDP of the present invention, the discharge delay during the address operation can be shortened even in the high-definition PDP by stably generating the address discharge and the priming discharge. And the quality of the display image of PDP can be improved.
以下、本発明の実施の形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1の実施の形態)
図1は本発明の第1の実施の形態におけるPDPを示す断面図、図2は背面板の構造を示す斜視図である。図1に示すように、PDPは第1の基板であるガラス製の前面基板1などよりなる前面板50と、第2の基板である背面基板2などよりなる背面板60とが放電空間3を挟んで対向して配置され、その外周部をガラスフリット40などの封着材によって封着している。放電空間3には放電によって紫外線を放射する放電ガスとして、ネオン(Ne)およびキセノン(Xe)などが封入されている。
(First embodiment)
FIG. 1 is a cross-sectional view showing a PDP according to the first embodiment of the present invention, and FIG. 2 is a perspective view showing a structure of a back plate. As shown in FIG. 1, in the PDP, a
前面板50の前面基板1上には、走査電極6と維持電極7とで対をなす帯状の電極群が互いに平行となるように配置されている。走査電極6および維持電極7は、それぞれ透明電極6a、7aと、この透明電極6a、7a上に重なるように形成され、かつ導電性を高めるための銀などからなる金属母線6b、7bとから構成されている。また、走査電極6と維持電極7とは、走査電極6−走査電極6−維持電極7−維持電極7・・・となるように2本ずつ交互に配列されている。隣り合う2つの維持電極7の間と走査電極6の間には、発光時のコントラストを高めるための黒色材料などからなる光吸収層8が設けられている。走査電極6同士が隣り合う光吸収層8上にはどちらかの走査電極6から金属母線6bが延長されて補助電極9が設けられている。これらの走査電極6、維持電極7、光吸収層8を覆うように、鉛−ホウ素(Pb−B)系ガラスなどからなる前面板誘電体層4が形成され、さらにその上に酸化マグネシウム(MgO)などからなる保護層5が形成されている。
On the
また、図1および図2に示すように、背面板60の背面基板2上には、走査電極6および維持電極7と直交する方向に、複数の帯状のデータ電極10が互いに平行に配列され、データ電極10を覆うように第1誘電体層11が設けられている。第1誘電体層11は1層目第1誘電体層41と、2層目第1誘電体層42の少なくとも2層を有する多層構造である。2層目第1誘電体層42上には、前面基板1に設けられた補助電極9と対応する位置に、走査電極6および維持電極7と平行なプライミング電極12が設けられている。さらにプライミング電極12を覆って第2誘電体層20が設けられている。
Further, as shown in FIGS. 1 and 2, a plurality of band-
また、第2誘電体層20上には、走査電極6および維持電極7とデータ電極10とで形成される複数の放電セルを区画するための隔壁13が形成されている。隔壁13は、前面基板1に設けられた走査電極6および維持電極7と直交する方向、すなわちデータ電極10と平行な方向に延びる縦隔壁13bと、この縦隔壁13bに交差するように設けた横隔壁13aとで構成されている。
On the second
そして、走査電極6、維持電極7とデータ電極10とで放電を行う複数の主放電セル15と、補助電極9とプライミング電極12とで放電を行う複数のプライミング放電セル16とが形成されている。また前面板50の隣り合う維持電極7に対応する背面基板2側には隙間部17が形成されている。したがって、主放電セル15は、横隔壁13aとこの横隔壁13aに交差するように設けられた縦隔壁13bとにより格子状に形成されている。
A plurality of
また、図1に示すように、主放電セル15には蛍光体層19がそれぞれの隔壁13側面と第2誘電体層20上に形成されている。蛍光体層19は背面板60に設けられたそれぞれのデータ電極10に対応して、紫外線によって赤色、青色、緑色に発光する蛍光体層19が交互に形成されている。すなわち、同一データ電極10上に設けられた主放電セル15には同一色の蛍光体層19が形成されている。
As shown in FIG. 1, a
次に、PDPに画像データを表示させる方法について説明する。PDPを駆動する方法としては、1フィールド期間を発光期間の重みを持った複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行っている。各サブフィールドは少なくとも初期化期間、アドレス期間および維持期間を有する。 Next, a method for displaying image data on the PDP will be described. As a method for driving the PDP, one field period is divided into a plurality of subfields having a light emitting period weight, and gradation display is performed by a combination of subfields that emit light. Each subfield has at least an initialization period, an address period, and a sustain period.
図3は、本発明の第1の実施の形態におけるPDPを駆動するための駆動波形の一例を示す波形図である。まず、初期化期間において、プライミング電極Pr(図1のプライミング電極12)が形成されたプライミング放電セル(図1のプライミング放電セル16)では、正のパルス電圧をすべての走査電極Y(図1の走査電極6)に印加し、走査電極Yとプライミング電極Prとの間で初期化が行われる。次のアドレス期間においては、プライミング電極Prには正の電位が常に印加される。このため、走査電極Ynに走査パルスSPnが印加されたとき、プライミング電極Prと走査電極Ynとの間でプライミング放電が発生し、主放電セル(図1の主放電セル15)にプライミング粒子が供給される。次に、n+1番目の主放電セルの走査電極Yn+1に走査パルスSPn+1が印加されるが、このときには既にプライミング放電が起こり、プライミング粒子が供給されているため、次のアドレス動作時の放電(アドレス放電)の遅れを小さくできる。なお、ここでは、ある1フィールドの駆動シーケンスのみの説明を行ったが、他のサブフィールドにおける動作原理も同様である。
FIG. 3 is a waveform diagram showing an example of a drive waveform for driving the PDP in the first embodiment of the present invention. First, in the initialization period, in the priming discharge cell (priming
図3に示す駆動波形において、アドレス期間にプライミング電極Prへ正の電圧を印加することによって、上述した動作をより確実に起こすことができる。なお、アドレス期間にプライミング電極Prへ印加する電圧は、データ電極D(図1のデータ電極10)に印加するデータ電圧値よりも大きな値に設定するのが望ましい。
In the drive waveform shown in FIG. 3, the above-described operation can be more reliably caused by applying a positive voltage to the priming electrode Pr in the address period. Note that the voltage applied to the priming electrode Pr in the address period is desirably set to a value larger than the data voltage value applied to the data electrode D (
このように、データ電極10とプライミング電極12とは第1誘電体層11によって絶縁され、プライミング放電とアドレス放電とがお互いに影響を受けない構成としている。
Thus, the
また、プライミング電極12を2層目第1誘電体層42上に設け、主放電セル15の放電空間の高さよりもプライミング放電セル16の放電空間の高さを小さくしている。そのため、走査電極6に対応する主放電セル15におけるプライミング放電を、アドレス放電の前に確実に安定して発生させることができ、主放電セル15でのアドレス放電の遅れをさらに小さくすることができる。
Further, the priming
また、プライミング放電をプライミング放電セル16のみで発生させているため、プライミングに必要なプライミング粒子のみを供給して隣接する放電セルのクロストークを抑制できる。また、プライミング放電は、走査電極6とプライミング電極12との間でのみ発生させることになり、プライミング電極12と維持電極7との誤放電を抑制することができる。
In addition, since the priming discharge is generated only in the
なお、このようなプライミング放電を用いてアドレス動作を安定化させる場合、アドレス放電およびプライミング放電を安定的に形成することが重要である。例えば、データ電極10とプライミング電極12との間に挟まれた第1誘電体層11に絶縁破壊が生じると、絶縁破壊した部分でデータ電極10とプライミング電極12とが導通し、所定の電圧を印加することが困難となってしまう。その結果、正常なアドレス放電およびプライミング放電が発生しなくなり、アドレス動作が不安定になり、PDPの表示画像の品質が低下してしまう。
In addition, when the address operation is stabilized using such priming discharge, it is important to stably form the address discharge and the priming discharge. For example, when dielectric breakdown occurs in the
ここで、誘電体層の絶縁耐圧不良や絶縁破壊は、誘電体層の膜厚が小さい場合や、誘電体層の焼成過程において内包するガスや異物によって生成された気泡などが膜厚方向に連続した(貫通した)空隙を生じさせる場合に発生する。 Here, the dielectric breakdown voltage failure or dielectric breakdown of the dielectric layer is caused by a continuous film thickness in the direction of the film thickness when the dielectric layer is small, or by gas contained in the firing process of the dielectric layer or by foreign matter. Occurs when creating (penetrated) voids.
しかしながら、本発明の第1の実施の形態では、第1誘電体層11を1層目第1誘電体層41と2層目第1誘電体層42の2層構造で形成している。このように、第1誘電体層11を2層構造とすることにより、データ電極10およびプライミング電極12間の絶縁に必要な膜厚を確保すると同時に、1層目第1誘電体層41中に膜厚方向に連続した空隙が存在しても、2層目第1誘電体層42によってその上部の放電空間まで連続する空隙の発生を抑制することができる。これは、1層目第1誘電体層41と2層目第1誘電体層42とが重なる箇所に、それぞれ、連続する空隙が存在するという確率は非常に低いと考えられるからである。したがって、以上のように第1誘電体層11を2層構造にすることによって第1誘電体層11の絶縁耐圧の性能を向上させ、アドレス放電およびプライミング放電を安定して発生させることができ、表示画像の品質に優れたPDPを提供することができる。
However, in the first embodiment of the present invention, the
なお、図1に示す第1の実施の形態では第1誘電体層11を2層構造としているが、特に2層に限らず、多層構造とすることによって、さらに第1誘電体層11の絶縁耐圧の性能を向上させることが可能である。
In the first embodiment shown in FIG. 1, the
第1誘電体層11の材料としては、(ZnO−B2O3−SiO2)系の混合物、(PbO−B2O3−SiO2)系の混合物、(PbO−B2O3−SiO2−Al2O3)系の混合物、(PbO−ZnO−B2O3−SiO2)系の混合物、(Bi2O3−B2O3−SiO2)系の混合物などが用いられる。本発明の実施の形態では(PbO−B2O3−SiO2)系の混合物で、PbO:65wt%〜70wt%−B2O3:5wt%−SiO2:25wt%〜30wt%の組成を有しており、これらはペースト状にされ、データ電極10を覆うように塗布される。また、軟化点温度は主としてPbOの含有量を増減させることで適宜設定が可能である。
As the material of the first dielectric layer 11, (ZnO-B 2 O 3 -SiO 2) a mixture of systems, (PbO-B 2 O 3 -SiO 2) a mixture of systems, (PbO-B 2 O 3 -SiO 2 -Al 2 O 3) mixture system, (PbO-ZnO-B 2 O 3 -SiO 2) mixture based, and (Bi 2 O 3 -B 2 O 3 -SiO 2) based mixtures are used. In the embodiment of the present invention, a (PbO—B 2 O 3 —SiO 2 ) -based mixture has a composition of PbO: 65 wt% to 70 wt% —B 2 O 3 : 5 wt% —SiO 2 : 25 wt% to 30 wt%. These are paste-like and applied so as to cover the
(第2の実施の形態)
図4は本発明の第2の実施の形態におけるPDPのプライミング放電セル16領域の詳細を示す拡大断面図である。
(Second Embodiment)
FIG. 4 is an enlarged sectional view showing details of the
図4に示すように、データ電極10上の第1誘電体層11は、1層目第1誘電体層41と2層目第1誘電体層42とで構成され、2層目第1誘電体層42の上に隔壁13が形成されている。そして、プライミング電極12および第2誘電体層20は、隔壁13により区画されて形成されたプライミング放電セル16内に形成されている。すなわち、第2誘電体層20をプライミング放電セル16内のみに設けたことを特徴とするものである。このような構成によって、第1の実施の形態と同様に、データ電極10およびプライミング電極12間の第1誘電体層11の絶縁耐圧の性能を向上させて、アドレス放電およびプライミング放電を安定して発生させることができる。
As shown in FIG. 4, the
さらに、本発明の第2の実施の形態によれば、主放電セル15において、データ電極10上の誘電体層を第1誘電体層11のみとしているため、データ電極10上の誘電体層の総厚は第1の実施の形態に比べて薄くなる。このことにより、アドレス放電時におけるアドレス電圧を低減することができる。
Furthermore, according to the second embodiment of the present invention, since the dielectric layer on the
なお、プライミング放電セル16に第2誘電体層20を形成する際の塗布方法は特に限定されるものではないが、プライミング放電セル16のような連続したスリット内にペーストを充填する方法として、ノズルからペーストを吐出させながらノズル走査する方法などが好適である。
The coating method for forming the
(第3の実施の形態)
図5は本発明の第3の実施の形態におけるPDPのプライミング放電セル16領域の詳細を示す拡大断面図である。
(Third embodiment)
FIG. 5 is an enlarged cross-sectional view showing details of the
図5に示すように、データ電極10上の第1誘電体層11は、1層目第1誘電体層41と2層目第1誘電体層42とで構成され、1層目第1誘電体層41の上に隔壁13が形成されている。そして、2層目第1誘電体層42、プライミング電極12、第2誘電体層20は、隔壁13により区画されて形成されたプライミング放電セル16内に形成されている。すなわち、第1誘電体層11の最表層である2層目第1誘電体層42を、プライミング放電セル16内のみに設けたことを特徴とするものである。
As shown in FIG. 5, the
このような構成によって、第1の実施の形態と同様にデータ電極10およびプライミング電極12間の第1誘電体層11の絶縁耐圧の性能を向上させて、アドレス放電およびプライミング放電を安定して発生させることができる。
With this configuration, the dielectric breakdown voltage performance of the
さらに、本発明の第3の実施の形態によれば、主放電セル15において、データ電極10上の誘電体層を1層目第1誘電体層41のみとしているため、データ電極10上の誘電体層の総厚は第1の実施の形態や第2の実施の形態に比べてさらに薄くなる。このことにより、アドレス放電時におけるアドレス電圧をさらに低減でき、低電圧でのアドレス放電を実現することができる。
Furthermore, according to the third embodiment of the present invention, in the
ここで、前述した第2の実施の形態と同様、プライミング放電セル16に誘電体層を形成する際の塗布方法は特に限定されるものではないが、プライミング放電セル16のような連続したスリット内にペーストを充填する方法として、ノズルからペーストを吐出させながらノズル走査する方法などが好適である。
Here, as in the second embodiment described above, the coating method for forming the dielectric layer on the
また、以上においては、第1誘電体層11が2層でその最表層である2層目第1誘電体層42のみをプライミング放電セル16内に設けた構成を例示したが、これに限るものではない。すなわち、第1誘電体層11が多層である場合、主放電セル15のデータ電極10上には第1誘電体層11を構成する層の少なくとも1層を設け、それ以外の第1誘電体層11を構成する層は、プライミング放電セル16内に設けること、または、第1誘電体層11の少なくとも最表層は、プライミング放電セル16内のみに設けることによっても、上述と同様の効果を得ることができる。
In the above description, the
なお、以上の第1の実施の形態から第3の実施の形態では、第1誘電体層を多層構造とする場合のそれぞれの誘電体材料について特に述べていないが、例えば、それぞれの層の誘電率を変えることや、軟化点温度を変えることによって絶縁性能や誘電特性を制御することが可能である。また、第2の実施の形態における第2誘電体層や、第3の実施の形態における2層目第1誘電体層または第2誘電体層を着色し、プライミング放電による発光を吸収することにより、画像表示の際のコントラストを向上させることも可能である。 In the first to third embodiments described above, each dielectric material in the case where the first dielectric layer has a multilayer structure is not particularly described. For example, the dielectric of each layer is not described. It is possible to control the insulation performance and dielectric properties by changing the rate and changing the softening point temperature. In addition, by coloring the second dielectric layer in the second embodiment and the second first dielectric layer or the second dielectric layer in the third embodiment to absorb light emitted by the priming discharge. It is also possible to improve the contrast during image display.
また、本発明の第1の実施の形態から第3の実施の形態で示した構成は本発明の実施例に過ぎず、データ電極およびプライミング電極が対面する領域を多層化した誘電体層で形成する構成であれば、同様の効果を得ることができる。また、第2誘電体層を形成せずプライミング電極をプライミング放電セル内に露出させていてもかまわない。 In addition, the configuration shown in the first to third embodiments of the present invention is only an example of the present invention, and a region where the data electrode and the priming electrode face each other is formed by a multilayered dielectric layer. If it is the structure which carries out, the same effect can be acquired. Further, the priming electrode may be exposed in the priming discharge cell without forming the second dielectric layer.
本発明に係わるPDPは、高精細化してもアドレス動作時の放電遅れを短くして放電特性を安定化させるとともにアドレス放電電圧の上昇を抑制し、さらにプライミング電極と放電空間との絶縁性を確保してアドレス放電およびプライミング放電を安定化させ、画像表示品質に優れ信頼性が高く、壁掛けテレビや大型モニターなどのディスプレイ装置として有用である。 The PDP according to the present invention stabilizes the discharge characteristics by shortening the discharge delay during address operation even when the definition is increased, and suppresses the rise of the address discharge voltage, and further ensures the insulation between the priming electrode and the discharge space. Thus, the address discharge and priming discharge are stabilized, the image display quality is excellent and the reliability is high, and it is useful as a display device such as a wall-mounted television or a large monitor.
1 前面基板
2 背面基板
3 放電空間
4 前面板誘電体層
5 保護層
6 走査電極
6a,7a 透明電極
6b,7b 金属母線
7 維持電極
8 光吸収層
9 補助電極
10 データ電極
11 第1誘電体層
12 プライミング電極
13 隔壁
13a 横隔壁
13b 縦隔壁
15 主放電セル
16 プライミング放電セル
17 隙間部
19 蛍光体層
20 第2誘電体層
40 ガラスフリット
41 1層目第1誘電体層
42 2層目第1誘電体層
50 前面板
60 背面板
DESCRIPTION OF
Claims (3)
前記第1の基板に放電空間を挟んで対向配置される第2の基板上に前記走査電極および前記維持電極と交差する方向に配置したデータ電極と、
前記データ電極を覆う第1誘電体層と、
前記第1誘電体層上に設け前記走査電極および前記維持電極と平行に配置した複数のプライミング電極と、
前記走査電極および前記維持電極と前記データ電極とで形成される複数の主放電セルと、前記走査電極と前記プライミング電極とで形成される複数のプライミング放電セルとを区画する隔壁と、
を有し、
前記第1誘電体層が少なくとも2層で構成されていることを特徴とするプラズマディスプレイパネル。 A scan electrode and a sustain electrode arranged parallel to each other on the first substrate;
A data electrode disposed on a second substrate opposed to the first substrate across a discharge space in a direction intersecting the scan electrode and the sustain electrode;
A first dielectric layer covering the data electrode;
A plurality of priming electrodes provided on the first dielectric layer and disposed in parallel with the scan electrodes and the sustain electrodes;
A plurality of main discharge cells formed by the scan electrodes, the sustain electrodes, and the data electrodes; and a partition that partitions a plurality of priming discharge cells formed by the scan electrodes and the priming electrodes;
Have
The plasma display panel, wherein the first dielectric layer is composed of at least two layers.
前記第1の基板に放電空間を挟んで対向配置される第2の基板上に前記走査電極および前記維持電極と交差する方向に配置したデータ電極と、
前記データ電極を覆う第1誘電体層と、
前記第1誘電体層上に設け前記走査電極および前記維持電極と平行に配置した複数のプライミング電極と、
前記第1誘電体層上に設け、前記走査電極および前記維持電極と前記データ電極とで形成される複数の主放電セルと、前記走査電極と前記プライミング電極とで形成される複数のプライミング放電セルとを区画する隔壁と、
を有し、
前記第1誘電体層が少なくとも2層で構成されていることを特徴とするプラズマディスプレイパネル。 A scan electrode and a sustain electrode arranged parallel to each other on the first substrate;
A data electrode disposed on a second substrate opposed to the first substrate across a discharge space in a direction intersecting the scan electrode and the sustain electrode;
A first dielectric layer covering the data electrode;
A plurality of priming electrodes provided on the first dielectric layer and disposed in parallel with the scan electrodes and the sustain electrodes;
A plurality of main discharge cells provided on the first dielectric layer and formed by the scan electrode, the sustain electrode, and the data electrode, and a plurality of priming discharge cells formed by the scan electrode and the priming electrode A partition wall that divides
Have
The plasma display panel, wherein the first dielectric layer is composed of at least two layers.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004019618A JP4277699B2 (en) | 2004-01-28 | 2004-01-28 | Plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004019618A JP4277699B2 (en) | 2004-01-28 | 2004-01-28 | Plasma display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005216591A JP2005216591A (en) | 2005-08-11 |
JP4277699B2 true JP4277699B2 (en) | 2009-06-10 |
Family
ID=34903783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004019618A Expired - Fee Related JP4277699B2 (en) | 2004-01-28 | 2004-01-28 | Plasma display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4277699B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008071515A (en) * | 2006-09-12 | 2008-03-27 | Pioneer Electronic Corp | Plasma display panel, and its driving method |
-
2004
- 2004-01-28 JP JP2004019618A patent/JP4277699B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005216591A (en) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006286250A (en) | Plasma display panel and plasma display device | |
JP4285039B2 (en) | Plasma display panel | |
US7378796B2 (en) | Plasma display panel | |
JP4285040B2 (en) | Plasma display panel | |
KR100620422B1 (en) | Plasma display panel | |
JP4325244B2 (en) | Plasma display panel | |
JP4277699B2 (en) | Plasma display panel | |
KR100625496B1 (en) | Plasma Display Panel | |
JP2006114496A (en) | Plasma display panel and plasma display | |
JP4277700B2 (en) | Plasma display panel | |
KR20070070256A (en) | Plasma display panel and manufacturing method thereof | |
JP4259267B2 (en) | Plasma display panel | |
JP2005216592A (en) | Plasma display panel | |
JP4507760B2 (en) | Plasma display panel | |
JP4341442B2 (en) | Plasma display panel | |
JP4228872B2 (en) | Plasma display panel | |
JP4352994B2 (en) | Plasma display panel and manufacturing method thereof, and rear substrate for plasma display panel | |
JP2005203171A (en) | Plasma display panel | |
JP2005203174A (en) | Plasma display panel | |
JP4675554B2 (en) | Plasma display panel | |
JP2005100735A (en) | Plasma display panel | |
JP2005005261A (en) | Plasma display panel and manufacturing method of the same | |
JP4403874B2 (en) | Plasma display panel | |
JP2001076627A (en) | Plasma display panel | |
JP4165351B2 (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061219 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090302 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |