JP4341442B2 - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- JP4341442B2 JP4341442B2 JP2004091487A JP2004091487A JP4341442B2 JP 4341442 B2 JP4341442 B2 JP 4341442B2 JP 2004091487 A JP2004091487 A JP 2004091487A JP 2004091487 A JP2004091487 A JP 2004091487A JP 4341442 B2 JP4341442 B2 JP 4341442B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- discharge
- discharge space
- priming
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Gas-Filled Discharge Tubes (AREA)
Description
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルに関する。 The present invention relates to a plasma display panel used for a wall-mounted television or a large monitor.
AC型として代表的な交流面放電型プラズマディスプレイパネル(以下、PDPと呼ぶ)は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とを、両電極がマトリックスを組むように、しかも間隙に放電空間を形成するように平行に対向配置し、その外周部をガラスフリットなどの封着材によって封着することにより構成されている。そして、基板間には、隔壁によって区画された放電セルが設けられ、この隔壁間のセル空間に蛍光体層が形成された構成である。このような構成のPDPにおいては、ガス放電により紫外線を発生させ、この紫外線でR、G、Bの各色の蛍光体を励起して発光させることによりカラー表示を行っている(特許文献1参照)。 A typical AC surface discharge plasma display panel (hereinafter referred to as PDP) as an AC type has a front plate made of a glass substrate formed by arraying scan electrodes and sustain electrodes for performing surface discharge, and data electrodes. The back plate made of a glass substrate is placed in parallel so as to form a discharge space in the gap so that both electrodes form a matrix, and the outer periphery is sealed with a sealing material such as glass frit It is comprised by doing. Discharge cells partitioned by barrier ribs are provided between the substrates, and a phosphor layer is formed in the cell space between the barrier ribs. In the PDP having such a configuration, color display is performed by generating ultraviolet rays by gas discharge and exciting the phosphors of R, G, and B colors with the ultraviolet rays to emit light (see Patent Document 1). .
このPDPは、1フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動し階調表示を行う。各サブフィールドは初期化期間、アドレス期間および維持期間からなる。画像データを表示するためには、初期化期間、アドレス期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。 In this PDP, one field period is divided into a plurality of subfields, and is driven by a combination of subfields that emit light to perform gradation display. Each subfield includes an initialization period, an address period, and a sustain period. In order to display image data, different signal waveforms are applied to each electrode in the initialization period, the address period, and the sustain period.
初期化期間には、例えば、正のパルス電圧をすべての走査電極に印加し、走査電極および維持電極を覆う誘電体層上の保護層および蛍光体層上に必要な壁電荷を蓄積する。 In the initialization period, for example, a positive pulse voltage is applied to all the scan electrodes, and necessary wall charges are accumulated on the protective layer and the phosphor layer on the dielectric layer covering the scan electrodes and the sustain electrodes.
アドレス期間では、すべての走査電極に、順次負の走査パルスを印加することにより走査し、表示データがある場合、走査電極を走査している間に、データ電極に正のデータパルスを印加すると、走査電極とデータ電極との間で放電が起こり、走査電極上の保護層の表面に壁電荷が形成される。 In the address period, scanning is performed by sequentially applying a negative scanning pulse to all the scanning electrodes, and when there is display data, if a positive data pulse is applied to the data electrode while scanning the scanning electrode, Discharge occurs between the scan electrode and the data electrode, and wall charges are formed on the surface of the protective layer on the scan electrode.
続く維持期間では、一定の期間、走査電極と維持電極との間に放電を維持するのに十分な電圧を印加する。これにより、走査電極と維持電極との間に放電プラズマが生成され、一定の期間、蛍光体層を励起発光させる。アドレス期間においてデータパルスが印加されなかった放電空間では、放電は発生せず蛍光体層の励起発光は起こらない。 In the subsequent sustain period, a voltage sufficient to maintain the discharge is applied between the scan electrode and the sustain electrode for a certain period. Thereby, discharge plasma is generated between the scan electrode and the sustain electrode, and the phosphor layer is excited to emit light for a certain period. In the discharge space where no data pulse is applied in the address period, no discharge occurs and excitation light emission of the phosphor layer does not occur.
このようなPDPでは、アドレス期間の放電に大きな放電遅れが発生し、アドレス動作が不安定になる、あるいはアドレス動作を完全に行うためにアドレス時間を長く設定しアドレス期間に費やす時間が大きくなりすぎるといった課題があった。これら課題を解決するために、前面板に補助放電電極を設け前面板側の面内補助放電によって生じたプライミング放電によって放電遅れを小さくするPDPとその駆動方法が提案されている(特許文献2参照)。
しかしながら、これらPDPにおいて、高精細化してライン数が増えたときには、さらにアドレス時間に費やす時間が長くなり、維持期間に費やす時間を減らさなければならず、高精細化したときに輝度の確保が難しいという課題が生じる。さらに、高輝度・高効率化を達成するために、キセノン(Xe)分圧を上げた場合においても放電開始電圧が上昇し、初期化放電が不安定になり、その結果、書込み不良を生じるおそれがあり、そのため書込み動作の駆動電圧マージンが狭くなるという課題があった。 However, in these PDPs, when the number of lines is increased due to higher definition, the time spent for the address time becomes longer, and the time spent for the maintenance period must be reduced, and it is difficult to ensure the luminance when the definition is increased. The problem arises. Furthermore, in order to achieve high brightness and high efficiency, even when the xenon (Xe) partial pressure is increased, the discharge start voltage rises and the initializing discharge becomes unstable, which may result in writing failure. Therefore, there is a problem that the drive voltage margin for the write operation is narrowed.
本発明は、これらの課題に鑑みなされたものであり、プライミング放電を安定して発生させることで、高精細化した場合やキセノン(Xe)分圧を上げた場合でも、初期化動作あるいはアドレス動作を安定させたPDPを提供することを目的とする。 The present invention has been made in view of these problems. Even when the definition is increased or the xenon (Xe) partial pressure is increased by stably generating the priming discharge, the initialization operation or the address operation is performed. An object of the present invention is to provide a PDP in which the above is stabilized.
上述した課題を解決するために、本発明のPDPは、第1の基板上に、第1電極と第2電極とからなる電極群を、第1電極同士が隣り合い第2電極同士が隣り合うように形成するとともに、隣り合う第1電極の間に第1電極と接続された補助電極を形成し、第1の基板に放電空間を挟んで対向配置される第2の基板上に、第1電極および第2電極と交差する方向に第3電極を形成し、第3電極との間に誘電体層を介して第3電極と交差する方向に第4電極を形成するとともに、放電空間を区画して少なくとも第1放電空間および第2放電空間を形成する隔壁を形成し、第1放電空間は第1電極、第2電極および第3電極とで放電を行う主放電空間であり、第2放電空間は補助電極と第4電極とで放電を行うプライミング放電空間であり、プライミング放電空間において第4電極の放電空間側に、アルカリ金属の酸化物、アルカリ土類金属の酸化物、または弗化物の少なくともいずれかを含む材料層を設けている。 In order to solve the above-described problems, the PDP of the present invention has an electrode group composed of a first electrode and a second electrode on a first substrate, the first electrodes are adjacent to each other, and the second electrodes are adjacent to each other. The auxiliary electrode connected to the first electrode is formed between the adjacent first electrodes, and the first substrate is disposed on the second substrate opposed to the first substrate with the discharge space interposed therebetween. A third electrode is formed in a direction intersecting with the electrode and the second electrode, a fourth electrode is formed in a direction intersecting with the third electrode via a dielectric layer between the third electrode and the discharge space is partitioned. Partition walls forming at least a first discharge space and a second discharge space, and the first discharge space is a main discharge space in which discharge is performed with the first electrode, the second electrode, and the third electrode , and the second discharge space is a priming discharge space to discharge between the auxiliary electrode and the fourth electrode, Plastic The discharge space side of the fourth electrode in the timing the discharge space, oxides of alkali metals, and oxides of alkaline earth metals, or a material layer containing at least one of fluoride provided.
この構成により、第2の基板側に設けた電極を陰極として作用させてプライミング放電を行う際に、アルカリ金属の酸化物、アルカリ土類金属の酸化物、または弗化物の少なくともいずれかを含む材料層を介すると、プライミング放電の放電電圧を大きく低減でき、さらに放電発生を均一化できる。したがって、プライミング放電の動作マージンの増加と放電電圧の低減などにより、クロストークなどの周囲への影響を抑制しつつ、プライミング放電を安定的に形成することで、アドレス特性に優れた高精細化に好適なPDPを実現することができる。 With this configuration, when priming discharge is performed by using the electrode provided on the second substrate side as a cathode, a material containing at least one of an alkali metal oxide, an alkaline earth metal oxide, or a fluoride When the layer is interposed, the discharge voltage of the priming discharge can be greatly reduced, and the generation of discharge can be made uniform. Therefore, by increasing the operating margin of the priming discharge and reducing the discharge voltage, the priming discharge is stably formed while suppressing the influence on the surroundings such as crosstalk, thereby achieving high definition with excellent address characteristics. A suitable PDP can be realized.
さらに、第4電極を覆うように誘電体層を形成し、誘電体層上に材料層を設けていることが望ましく、絶縁性を確保してプライミング放電を安定的に形成することができる。 Furthermore, it is desirable to form a dielectric layer so as to cover the fourth electrode, and to provide a material layer on the dielectric layer, so that insulation can be ensured and priming discharge can be stably formed.
また、第1の基板上に、第1電極と第2電極とからなる電極群を、第1電極同士が隣り合い第2電極同士が隣り合うように形成するとともに、隣り合う第1電極の間に第1電極と接続された補助電極を形成し、第1の基板に放電空間を挟んで対向配置される第2の基板上に、第1電極および第2電極と交差する方向に第3電極を形成するとともに、放電空間を区画して少なくとも第1放電空間および第2放電空間を形成する隔壁を形成し、第1放電空間は第1電極、第2電極および第3電極とで放電を行う主放電空間であり、第2放電空間は補助電極と第3電極とで放電を行うプライミング放電空間であり、プライミング放電空間において第2の基板側に、アルカリ金属の酸化物、アルカリ土類金属の酸化物、または弗化物の少なくともいずれかを含む材料層を設けている。 In addition, an electrode group composed of the first electrode and the second electrode is formed on the first substrate so that the first electrodes are adjacent to each other and the second electrodes are adjacent to each other, and between the adjacent first electrodes. An auxiliary electrode connected to the first electrode is formed on the second substrate disposed opposite to the first substrate with the discharge space interposed therebetween, and a third electrode is formed in a direction intersecting the first electrode and the second electrode. And at least partition walls that divide the discharge space to form at least the first discharge space and the second discharge space, and the first discharge space discharges with the first electrode, the second electrode, and the third electrode. a main discharge space, the second discharge space is a priming discharge space to discharge between the auxiliary electrode and the third electrode, the second substrate side in the priming discharge space, oxides of alkali metals, alkaline earth metals At least one of oxides or fluorides The material layer is provided comprising or.
この構成によれば初期化期間においてプライミング放電を安定的に形成し、初期化動作を安定させて高精細化に好適なPDPを実現することができる。 According to this configuration, it is possible to stably form a priming discharge in the initialization period, stabilize the initialization operation, and realize a PDP suitable for high definition.
また、材料層がMgOを主成分とする材料によって形成されていることが望ましく、MgOを主成分とする材料層が電子放出性能を高めて、安定したプライミング放電を効果的かつ確実に形成することができる。 In addition, it is desirable that the material layer is made of a material containing MgO as a main component, and the material layer containing MgO as a main component improves electron emission performance and forms a stable priming discharge effectively and reliably. Can do.
以上のように、本発明によれば、プライミング放電を安定して発生させることで、高精細化した場合やキセノン(Xe)分圧を上げた場合でも、初期化動作あるいはアドレス動作を安定させて良好な品質で画像表示させるPDPを実現することができる。 As described above, according to the present invention, the priming discharge is stably generated, so that the initialization operation or the address operation can be stabilized even when the definition is increased or the xenon (Xe) partial pressure is increased. A PDP that displays an image with good quality can be realized.
以下、本発明の実施の形態におけるPDPについて、図面を用いて説明する。 Hereinafter, a PDP according to an embodiment of the present invention will be described with reference to the drawings.
(第1の実施の形態)
図1は本発明の第1の実施の形態におけるPDPを示す断面図、図2は第1の基板である前面基板側の電極配列を模式的に示す平面図、図3は第2の基板である背面基板側を模式的に示す斜視図であり、図4はその平面図である。
(First embodiment)
FIG. 1 is a cross-sectional view showing a PDP according to the first embodiment of the present invention, FIG. 2 is a plan view schematically showing an electrode arrangement on the front substrate side which is the first substrate, and FIG. 3 is a second substrate. It is a perspective view which shows a certain back substrate side typically, and FIG. 4 is the top view.
図1に示すように、第1の基板であるガラス製の前面基板1と、第2の基板であるガラス製の背面基板2とが放電空間3を挟んで対向して配置され、その放電空間3には放電によって紫外線を放射するガスとして、ネオン(Ne)およびキセノン(Xe)などが封入されている。前面基板1上には、誘電体層4および保護層(図示せず)で覆われ、かつ、対をなす第1電極である走査電極6と第2電極である維持電極7とからなる帯状の電極群が、互いに平行となるように配置されている。この走査電極6および維持電極7は、それぞれ透明電極6a、7aと、この透明電極6a、7a上に重なるように形成されかつ導電性を高めるための銀(Ag)などからなる金属母線6b、7bとから構成されている。また、図1、図2に示すように、走査電極6と維持電極7とは、走査電極6−走査電極6−維持電極7−維持電極7・・・となるように2本ずつ交互に配列され、隣り合う2つの走査電極6の間に補助電極17が形成されている。また、隣り合う2つの維持電極7の間と隣り合う2つの走査電極6の間のそれぞれには発光時のコントラストを高めるための光吸収層8が設けられている。補助電極17は、PDPの非表示部(端部)で走査電極6と接続されている。図1、図3および図4に示すように、背面基板2上には、走査電極6および維持電極7と直交する方向に、複数の帯状の第3電極であるデータ電極9が互いに平行となるように配置されている。また、背面基板2上には、走査電極6および維持電極7とデータ電極9とで形成される複数の放電セルを区画するための隔壁10が形成されている。隔壁10は、前面基板1に設けられた走査電極6および維持電極7と直交する方向、すなわちデータ電極9と平行な方向に延びる縦壁部10aと、この縦壁部10aに交差するように設けて第1放電空間である主放電空間11を形成し、かつ主放電空間11の間に隙間部13を形成する横壁部10bとで構成されている。主放電空間11には蛍光体層12が設けられている。
As shown in FIG. 1, a glass
また、図3に示すように、背面基板2の隙間部13はデータ電極9と直交する方向に連続的に形成され、走査電極6同士が隣り合う部分に対応する隙間部13にのみ、前面基板1と背面基板2間で放電を生じさせるための第4電極であるプライミング電極14がデータ電極9と直交する方向に形成され、第2放電空間であるプライミング放電空間30を形成している。プライミング電極14は、データ電極9を覆う誘電体層15上に形成され、さらにプライミング電極14を覆うように誘電体層16が形成されている。したがって、プライミング電極14はデータ電極9よりも隙間部13に近い位置に形成されている。この構成により、補助電極17と、背面基板2側に形成されたプライミング電極14との間でプライミング放電が行われる。なお、プライミング電極14と補助電極17は、互いに平行であるが、図1のC−C線に示すように、それぞれの中心線が一致するように形成するのが望ましい。
Further, as shown in FIG. 3, the
また、本実施の形態では、図1に示すように、背面基板2上のプライミング放電空間30において、プライミング電極14を覆う誘電体層16上に2次電子放出係数の大なる材料層5が略均一な膜厚に形成されている。この材料層5には、アルカリ金属の酸化物(例えば、Cs2Oなど)、アルカリ土類金属の酸化物(例えば、MgO、CaO、SrO、BaOなど)、または弗化物(例えば、LiF、CaF2、MgF2など)の少なくともいずれかを含む材料の使用が考えられる。本実施の形態では、AC型PDPの材料として使用実績があり、ネオン(Ne)およびキセノン(Xe)ガスを封入した場合に、2次電子放出係数が大きく耐久性に優れたMgOを主成分とする材料によって材料層5を形成している。したがって、材料層5は、プライミング電極14と補助電極17との間に電圧を印加した場合に、材料層5からプライミング放電空間30内に効果的に2次電子を放出する機能を有している。この結果、本実施の形態では、プライミング放電空間30の長手方向に連続して形成された材料層5からプライミング放電空間30内に均一に2次電子を供給することができる。したがって、細長い形状を有するプライミング放電空間30におけるプライミング放電のバラツキを抑制し、各主放電空間11に対して均一なプライミング放電を発生させることができる。また、プライミング放電の発生をむらなく促進し、プライミング放電に印加すべき電圧を低減することができる。
In the present embodiment, as shown in FIG. 1, in the
なお、本実施の形態では、誘電体層16によりプライミング電極14を被覆しているが、誘電体層16を設けずに、プライミング電極14上に直接、材料層5を形成するように構成することもできる。
In the present embodiment, the priming
次に、PDPに画像データを表示させる方法について図5を用いて説明する。 Next, a method for displaying image data on the PDP will be described with reference to FIG.
PDPを駆動する方法として、1フィールド期間を2進法に基づいた発光期間の重みを持った複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行っている。各サブフィールドは初期化期間、アドレス期間および維持期間からなる。 As a method of driving the PDP, one field period is divided into a plurality of subfields having a light emission period weight based on the binary system, and gradation display is performed by a combination of subfields to emit light. Each subfield includes an initialization period, an address period, and a sustain period.
図5は、本発明の第1の実施の形態におけるPDPを駆動するための駆動波形の一例を示す波形図である。まず、初期化期間において、プライミング電極Pr(図1のプライミング電極14)が形成されたプライミング放電空間(図1のプライミング放電空間30)では、正のパルス電圧をすべての走査電極Y(図1の走査電極6)に印加し、補助電極(図1の補助電極17)とプライミング電極Prとの間で初期化が行われる。次のアドレス期間においては、プライミング電極Prには正の電位が常に印加される。このため、プライミング放電空間においては、走査電極Ynに走査パルスSPnが印加されたときに、プライミング電極Prと補助電極との間でプライミング放電が発生する。
FIG. 5 is a waveform diagram showing an example of a drive waveform for driving the PDP in the first embodiment of the present invention. First, in the initialization period, in the priming discharge space (priming
次に、n+1番目の放電セルの走査電極Yn+1に走査パルスSPn+1が印加されるが、このときには直前にプライミング放電が起こっているために、n+1番目の放電セルのアドレス時の放電遅れも小さくなる。なお、ここでは、ある1フィールドの駆動シーケンスのみの説明を行ったが、他のサブフィールドにおける動作原理も同様である。図5に示す駆動波形において、アドレス期間にプライミング電極Prに正の電圧を印加することによって、上述した動作をより確実に起こすことができる。なお、アドレス期間のプライミング電極Prの印加電圧は、アドレス電極D(図1のデータ電極9)に印加するデータ電圧値よりも大きな値に設定するのが望ましい。
Next, the scan pulse SP n + 1 is applied to the scan electrode Y n + 1 of the (n + 1) th discharge cell. At this time, since the priming discharge has occurred immediately before, the discharge delay at the address of the (n + 1) th discharge cell is small. Become. Here, only the driving sequence of one certain field has been described, but the operation principle in the other subfields is also the same. In the drive waveform shown in FIG. 5, the above-described operation can be caused more reliably by applying a positive voltage to the priming electrode Pr in the address period. Note that the voltage applied to the priming electrode Pr in the address period is desirably set to a value larger than the data voltage value applied to the address electrode D (
このようにして、本実施の形態では、プライミング放電は、前面基板1に設けられた補助電極17と背面基板2に設けられたプライミング電極14との間で上下方向に発生させている。しかも、背面基板2のプライミング放電空間30に2次電子放出係数の大なる材料層5を形成している。したがって、補助電極17から放出された電子は背面基板2側の材料層5に当たるが、材料層5が2次電子放出係数の大きな材料であるため、材料層5から2次電子を放出させプライミング放電空間30内に2次電子を供給してプライミング放電の発生を均一化したうえ、放電を促進することができる。したがって、従来同様の動作マージンを確保しつつ、放電電圧を低減することにより放電の強度を小さくし、例えば、クロストークなどのプライミング放電による他への影響を抑制することができる。また、従来と同じ放電電圧とする場合は、従来よりも放電の動作マージンを大きくすることができる。もちろん、印加電圧を調整することにより、クロストークの抑制効果と動作マージン増大の効果を併用することもできる。このことにより、高精細度のPDPにおいても、アドレス特性をより安定化させることができる。
Thus, in the present embodiment, the priming discharge is generated in the vertical direction between the
(第2の実施の形態)
図6は本発明の第2の実施の形態におけるPDPを示す断面図、図7は本発明の第2の実施の形態における放電動作を説明するための断面図である。
(Second Embodiment)
FIG. 6 is a cross-sectional view showing a PDP in the second embodiment of the present invention, and FIG. 7 is a cross-sectional view for explaining a discharge operation in the second embodiment of the present invention.
図1に示す第1の実施の形態との相違を説明する。第1の実施の形態では背面基板2上のプライミング放電空間30にプライミング電極14を設け、アドレス期間にプライミング電極14と走査電極6から延伸した補助電極17との間でプライミング放電を形成していた。図6に示す第2の実施の形態では、背面基板2上のプライミング放電空間30にはプライミング電極はなく、プライミング放電を走査電極6から延伸して設けた補助電極32とデータ電極9との間で初期化期間に放電を行うものである。したがって、第1の実施の形態と異なるのは、背面基板2にプライミング電極がないことであり、その他の構成は同様であり、プライミング放電空間30内に2次電子放出係数の大なる材料層5を形成していることも同様である。
Differences from the first embodiment shown in FIG. 1 will be described. In the first embodiment, the priming
図7は、データ電極9と補助電極32との間で初期化期間、特に初期化期間の前半部にプライミング放電を発生させる意義について説明するための図であり、図7を用いて本実施の形態について説明する。
FIG. 7 is a diagram for explaining the significance of generating a priming discharge between the
初期化期間の前半部の放電は、図7に示すように、(1)主放電空間11内の走査電極6を陽極とし維持電極7を陰極とする放電、(2)主放電空間11内の走査電極6を陽極としデータ電極9を陰極とする放電、(3)プライミング放電空間30内の補助電極32を陽極としデータ電極9を陰極とする放電の3つの放電について考える必要がある。なお、図7には、陰極側から陽極側に向かう矢印を用いて(1)〜(3)の各放電を示している。初期化放電の目的は主放電空間11内の壁電圧の調整であるから、(1)と(2)の放電を安定して発生させることができればよい。しかし、(2)の放電は2次電子放出係数の小さい蛍光体層33が陰極となるため放電が発生しにくく、不安定な放電になる傾向がある。また(1)の放電は2次電子放出係数の大きい保護層34が陰極となるが、対向放電と比較して放電が発生しにくい面放電であるため、例えばキセノン(Xe)分圧を高めた場合は放電が不安定になることがある。ところが(3)の放電は2次電子放出係数の大きい材料層5が陰極であり、しかも対向放電であるため非常に安定した放電を発生させることができる。
As shown in FIG. 7, the discharge in the first half of the initialization period includes (1) discharge using the
したがって、データ電極9に電圧Vxを印加することにより、(1)の放電を発生させる前に(3)の放電を発生させ、(3)の放電で生じたプライミングを利用して(1)の放電を安定して発生させるというものである。すなわち、初期化期間の前半部において、主放電空間11内の走査電極6を陽極とし維持電極7を陰極とする放電を発生させる前にプライミング放電空間30内の補助電極32を陽極としデータ電極9を陰極とする放電を発生させるための電圧Vxをデータ電極9に印加することを特徴としている。なお、プライミング放電空間30内に設けた材料層5が補助電極32とデータ電極9間の放電開始電圧を低下させるため、(2)の放電が(3)の放電より先に発生するおそれはない。
Therefore, by applying the voltage Vx to the
このように、本発明の第2の実施の形態によれば、初期化動作を安定して発生させることができるので、例えば放電ガスのキセノン(Xe)分圧を増加させたPDPであっても、初期化放電を安定化させ良好な品質で画像表示させることができる。 As described above, according to the second embodiment of the present invention, the initialization operation can be stably generated. For example, even in a PDP in which the xenon (Xe) partial pressure of the discharge gas is increased. The initialization discharge can be stabilized and an image can be displayed with good quality.
以上のように本発明によれば、プライミング放電を安定して発生させることで、高精細化した場合やキセノン(Xe)分圧を上げた場合でも、初期化動作あるいはアドレス動作を安定させて良好な品質で画像表示させることができるので、壁掛けテレビや大型モニターなどに用いられるプラズマディスプレイ装置などに有用である。 As described above, according to the present invention, by stably generating priming discharge, it is possible to stabilize the initialization operation or the address operation even when the definition is increased or the xenon (Xe) partial pressure is increased. Since the image can be displayed with a high quality, it is useful for a plasma display device used for a wall-mounted television or a large monitor.
1 前面基板
2 背面基板
3 放電空間
4,15,16 誘電体層
5 材料層
6 走査電極
6a,7a 透明電極
6b,7b 金属母線
7 維持電極
8 光吸収層
9 データ電極
10 隔壁
10a 縦壁部
10b 横壁部
11 主放電空間
12,33 蛍光体層
13,30 プライミング放電空間(隙間部)
14 プライミング電極
17,32 補助電極
34 保護層
DESCRIPTION OF
14
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004091487A JP4341442B2 (en) | 2003-03-27 | 2004-03-26 | Plasma display panel |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003088459 | 2003-03-27 | ||
JP2004091487A JP4341442B2 (en) | 2003-03-27 | 2004-03-26 | Plasma display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004311432A JP2004311432A (en) | 2004-11-04 |
JP4341442B2 true JP4341442B2 (en) | 2009-10-07 |
Family
ID=33478415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004091487A Expired - Fee Related JP4341442B2 (en) | 2003-03-27 | 2004-03-26 | Plasma display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4341442B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4507760B2 (en) * | 2004-08-19 | 2010-07-21 | パナソニック株式会社 | Plasma display panel |
KR100971032B1 (en) * | 2008-03-07 | 2010-07-20 | 삼성에스디아이 주식회사 | Plasma display panel |
-
2004
- 2004-03-26 JP JP2004091487A patent/JP4341442B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004311432A (en) | 2004-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4357463B2 (en) | Plasma display panel | |
JP4285039B2 (en) | Plasma display panel | |
WO2004042766A1 (en) | Plasma display panel | |
JPH11272232A (en) | Plasma device panel and device using the same | |
KR100620422B1 (en) | Plasma display panel | |
JP4285040B2 (en) | Plasma display panel | |
JP4341442B2 (en) | Plasma display panel | |
JP2001318645A (en) | Method for driving ac-type plasma display panel | |
KR100323973B1 (en) | Plasma Display Panel and Method of Driving the same | |
KR100324261B1 (en) | Plasma Display Panel and Method of Driving the same | |
JP4507760B2 (en) | Plasma display panel | |
JP2001076627A (en) | Plasma display panel | |
KR100453161B1 (en) | Plasma Display Panel and Driving Method Thereof and Fabricating Method of lower Plate Thereof | |
JP4277699B2 (en) | Plasma display panel | |
KR100353953B1 (en) | Plasma Display Panel | |
JP4165351B2 (en) | Plasma display panel | |
KR100389020B1 (en) | Plasma Display Panel | |
JP4228872B2 (en) | Plasma display panel | |
JP2005258279A (en) | Driving method of plasma display panel | |
JP2005216592A (en) | Plasma display panel | |
JP2005100735A (en) | Plasma display panel | |
JP2005100738A (en) | Plasma display panel | |
JP2006085965A (en) | Plasma display panel | |
JP2005100734A (en) | Plasma display panel | |
JP2005203171A (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070227 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070313 |
|
A977 | Report on retrieval |
Effective date: 20090205 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090224 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20090616 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20090629 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20120717 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |