JP2005100735A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
JP2005100735A
JP2005100735A JP2003331159A JP2003331159A JP2005100735A JP 2005100735 A JP2005100735 A JP 2005100735A JP 2003331159 A JP2003331159 A JP 2003331159A JP 2003331159 A JP2003331159 A JP 2003331159A JP 2005100735 A JP2005100735 A JP 2005100735A
Authority
JP
Japan
Prior art keywords
electrode
dielectric layer
priming
discharge
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003331159A
Other languages
Japanese (ja)
Inventor
Junpei Hashiguchi
淳平 橋口
Ryuichi Murai
隆一 村井
Nobuaki Nagao
宣明 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003331159A priority Critical patent/JP2005100735A/en
Publication of JP2005100735A publication Critical patent/JP2005100735A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a PDP in which the discharge characteristics are stabilized by shortening the delay of discharge at the time of address and the voltage to be impressed on a data electrode can be established low and which has a high reliability. <P>SOLUTION: In the PDP which comprises a priming discharge cell 16 that makes priming discharge between a front substrate 1 and a rear substrate 2, a data electrode 10 and a priming electrode 15 are covered by a first dielectric layer 17 and a second dielectric layer 18 at the rear substrate 2, and the dielectric constant of all or a part of the first dielectric layer 17 and the second dielectric layer 18 in the region 20 corresponding to a main discharge cell 12 is made larger than the dielectric constant in other regions. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルに関する。   The present invention relates to a plasma display panel used for a wall-mounted television or a large monitor.

AC型として代表的な交流面放電型プラズマディスプレイパネル(以下、PDPと呼ぶ)は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とにより構成されている。走査電極および維持電極とデータ電極とがマトリックスを組むように、しかも間隙に放電空間を形成するように対向配置し、その外周部をガラスフリットなどの封着材によって封着している(例えば、特許文献1)。そして、前面板と背面板との間には、隔壁によって区画された放電セルが設けられ、この隔壁間の放電セルに蛍光体層が形成された構成である。このような構成のPDPにおいては、ガス放電により紫外線を発生させ、この紫外線でR、G、Bの各色の蛍光体を励起して発光させることによりカラー表示を行っている。   A typical AC surface discharge plasma display panel (hereinafter referred to as PDP) as an AC type has a front plate made of a glass substrate formed by arraying scan electrodes and sustain electrodes for performing surface discharge, and data electrodes. And a back plate made of a glass substrate. The scan electrode, the sustain electrode, and the data electrode are arranged to face each other so as to form a matrix and to form a discharge space in the gap, and the outer periphery thereof is sealed with a sealing material such as a glass frit (for example, a patent) Reference 1). A discharge cell partitioned by barrier ribs is provided between the front plate and the rear plate, and a phosphor layer is formed on the discharge cells between the barrier ribs. In the PDP having such a configuration, color display is performed by generating ultraviolet rays by gas discharge and exciting the phosphors of R, G, and B colors with the ultraviolet rays to emit light.

PDPは、1フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動し階調表示を行う。各サブフィールドは少なくとも初期化期間、アドレス期間および維持期間からなる。画像データを表示するためには、初期化期間、アドレス期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。   The PDP divides one field period into a plurality of subfields, and is driven by a combination of subfields that emit light to perform gradation display. Each subfield includes at least an initialization period, an address period, and a sustain period. In order to display image data, different signal waveforms are applied to each electrode in the initialization period, the address period, and the sustain period.

初期化期間には、例えば、正のパルス電圧をすべての走査電極に印加し、走査電極および維持電極を覆う誘電体層上の保護膜および蛍光体層上に必要な壁電荷を蓄積する。   In the initialization period, for example, a positive pulse voltage is applied to all the scan electrodes, and necessary wall charges are accumulated on the protective film and the phosphor layer on the dielectric layer covering the scan electrodes and the sustain electrodes.

アドレス期間では、すべての走査電極に、順次負の走査パルスを印加することにより走査し、表示データがある場合、走査電極を走査している間に、データ電極に正のデータパルスを印加すると、走査電極とデータ電極との間で放電が起こり、走査電極上の保護膜の表面に壁電荷が形成される。   In the address period, scanning is performed by sequentially applying a negative scanning pulse to all the scanning electrodes, and when there is display data, if a positive data pulse is applied to the data electrode while scanning the scanning electrode, Discharge occurs between the scan electrode and the data electrode, and wall charges are formed on the surface of the protective film on the scan electrode.

続く維持期間では、一定の期間、走査電極と維持電極との間に放電を維持するのに十分な電圧を印加する。これにより、走査電極と維持電極との間に放電プラズマが生成され、一定の期間、蛍光体層を励起発光させる。アドレス期間においてデータパルスが印加されなかった放電空間では、放電は発生せず蛍光体層の励起発光は起こらない。   In the subsequent sustain period, a voltage sufficient to maintain the discharge is applied between the scan electrode and the sustain electrode for a certain period. Thereby, discharge plasma is generated between the scan electrode and the sustain electrode, and the phosphor layer is excited to emit light for a certain period. In the discharge space where no data pulse is applied in the address period, no discharge occurs and excitation light emission of the phosphor layer does not occur.

このようなPDPでは、アドレス期間の放電に大きな放電遅れが発生し、アドレス動作が不安定になる、あるいはアドレス動作を完全に行うためにアドレス時間を長く設定しアドレス期間に費やす時間が大きくなりすぎるといった課題があった。これら課題を解決するために、前面板に補助放電電極を設け前面板側の面内補助放電によって生じたプライミング放電によって放電遅れを小さくするPDPとその駆動方法が提案されている(例えば、特許文献2)。
特開2001−195990号公報 特開2002−297091号公報
In such a PDP, a large discharge delay occurs in the discharge during the address period, and the address operation becomes unstable, or the address time is set long to perform the address operation completely, and the time spent in the address period becomes too long. There was a problem. In order to solve these problems, there has been proposed a PDP in which an auxiliary discharge electrode is provided on the front plate and the discharge delay is reduced by priming discharge generated by in-plane auxiliary discharge on the front plate side, and a driving method thereof (for example, Patent Documents). 2).
JP 2001-195990 A JP 2002-297091 A

しかしながら、これらPDPにおいて、高精細化してライン数が増えたときには、さらにアドレス期間に費やす時間が長くなり、維持期間に費やす時間を減らさなければならず、高精細化したときに輝度の確保が難しいという課題が生じる。さらに、高輝度・高効率化を達成するために、放電ガスであるキセノン(Xe)分圧を上げた場合においても放電開始電圧が上昇し、放電遅れが大きくなりアドレス特性が悪化してしまうという課題があった。   However, in these PDPs, when the number of lines is increased due to high definition, the time spent in the address period becomes longer, and the time spent in the maintenance period must be reduced, and it is difficult to secure luminance when the definition is increased. The problem arises. Furthermore, in order to achieve high brightness and high efficiency, even when the partial pressure of xenon (Xe), which is a discharge gas, is increased, the discharge start voltage increases, the discharge delay increases, and the address characteristics deteriorate. There was a problem.

このような高精細化した場合でもアドレス期間を短縮する要求に対し、従来の前面板面内でプライミング放電を行うPDPは、アドレス時の放電遅れを十分に短縮できない、あるいはプライミング放電の動作マージンが小さい、誤放電を誘発して動作が不安定であるなどの課題があった。また、プライミング放電が前面板の面内で行われるために隣接する放電セルへプライミングに必要な粒子以上のプライミング粒子が供給されてクロストークを生じるなどの課題があった。   In response to the demand for shortening the address period even in the case of such high definition, the conventional PDP that performs priming discharge in the front plate surface cannot sufficiently reduce the discharge delay at the time of addressing or has an operating margin of priming discharge. There were problems, such as being small and causing an unstable discharge and unstable operation. Further, since priming discharge is performed in the plane of the front plate, there is a problem that priming particles more than particles necessary for priming are supplied to adjacent discharge cells to cause crosstalk.

本発明は、上述した課題に鑑みなされたものであり、アドレス時の放電遅れを短くして放電特性を安定化させるとともに、さらにデータ電極に印加する電圧を低く設定でき、信頼性の高いPDPを提供することを目的とする。   The present invention has been made in view of the above-described problems. The discharge delay at the time of addressing is shortened to stabilize the discharge characteristics, and the voltage applied to the data electrode can be set low, so that a highly reliable PDP can be obtained. The purpose is to provide.

このような目的を達成するために、本発明のPDPは、第1の基板上に互いに平行となるように配置された走査電極および維持電極と、第1の基板に放電空間を挟んで対向配置される第2の基板上に走査電極および維持電極と交差する方向に配置したデータ電極と、第2の基板上に走査電極および維持電極と平行に配置したプライミング電極と、第2の基板上に走査電極および維持電極とデータ電極とで形成される複数の主放電セルと、走査電極とプライミング電極とで形成される複数のプライミング放電セルを区画するように形成した隔壁とを有し、データ電極を誘電体層で覆い、主放電セルに対応する領域の誘電体層の全部または一部の誘電率を、ほかの領域の誘電体層の誘電率より大きくしている。   In order to achieve such an object, the PDP according to the present invention is arranged so that the scan electrode and the sustain electrode arranged parallel to each other on the first substrate are opposed to the first substrate with the discharge space interposed therebetween. A data electrode disposed in a direction intersecting the scan electrode and the sustain electrode on the second substrate, a priming electrode disposed in parallel with the scan electrode and the sustain electrode on the second substrate, and on the second substrate A data electrode having a plurality of main discharge cells formed of scan electrodes, sustain electrodes and data electrodes, and a partition formed so as to partition a plurality of priming discharge cells formed of scan electrodes and priming electrodes Is covered with a dielectric layer, and the dielectric constant of all or part of the dielectric layer in the region corresponding to the main discharge cell is made larger than the dielectric constant of the dielectric layer in the other region.

このような構成によれば、アドレス時の放電遅れを短くして放電特性を安定化させるとともに、データ電極に印加する電圧を低く設定でき、信頼性の高いPDPを実現できる。   According to such a configuration, the discharge delay at the time of addressing can be shortened to stabilize the discharge characteristics, and the voltage applied to the data electrode can be set low, thereby realizing a highly reliable PDP.

さらに、プライミング電極がデータ電極よりも第1の基板に近づいて配置され、誘電体層がデータ電極を覆う第1誘電体層とプライミング電極を覆う第2誘電体層とで構成されることが好ましい。このような構成によれば、プライミング放電をアドレス放電に先んじて確実に行わせることができるとともに、データ電極とプライミング電極の絶縁を行い、さらにデータ電極への印加電圧を低くすることができる。   Further, it is preferable that the priming electrode is disposed closer to the first substrate than the data electrode, and the dielectric layer is composed of a first dielectric layer covering the data electrode and a second dielectric layer covering the priming electrode. . According to such a configuration, the priming discharge can be surely performed prior to the address discharge, the data electrode and the priming electrode can be insulated, and the voltage applied to the data electrode can be further reduced.

さらに、主放電セルに対応する領域の第1誘電体層の誘電率が、ほかの領域の第1誘電体層の誘電率より大きい構成とすることが望ましい。この構成によれば、第1誘電体層の誘電率を大きくすることにより、より効果的にデータ電極に印加する電圧を低くすることができる。   Furthermore, it is desirable that the dielectric constant of the first dielectric layer in the region corresponding to the main discharge cell is larger than the dielectric constant of the first dielectric layer in the other region. According to this configuration, the voltage applied to the data electrode can be more effectively lowered by increasing the dielectric constant of the first dielectric layer.

また、主放電セルに対応する領域の第2誘電体層の誘電率が、ほかの領域の第2誘電体層の誘電率より大きい構成としてもよい。このような構成によれば、誘電体層を形成する際の形成プロセスが容易で、データ電極に印加する電圧を低くすることができる。   The dielectric constant of the second dielectric layer in the region corresponding to the main discharge cell may be larger than the dielectric constant of the second dielectric layer in the other region. According to such a configuration, the formation process when forming the dielectric layer is easy, and the voltage applied to the data electrode can be lowered.

さらに、主放電セルのデータ電極に対応する領域の誘電体層の全部または一部の誘電率をほかの領域の誘電体層の誘電率より大きくしてもよい。このような構成によれば、より効果的にデータ電極に印加する電圧を低くすることができる。   Furthermore, the dielectric constant of all or part of the dielectric layer in the region corresponding to the data electrode of the main discharge cell may be larger than the dielectric constant of the dielectric layer in other regions. According to such a configuration, the voltage applied to the data electrode can be reduced more effectively.

本発明によれば、第1の基板と第2の基板間でプライミング放電をさせるプライミング放電セルを有したPDPであって、アドレス時の放電遅れを短くして放電特性を安定化させるとともに、データ電極に印加する電圧を低く設定でき、信頼性の高いPDPを提供できる。   According to the present invention, a PDP having a priming discharge cell that performs priming discharge between a first substrate and a second substrate, stabilizes discharge characteristics by shortening discharge delay at the time of addressing, and data A voltage applied to the electrode can be set low, and a highly reliable PDP can be provided.

以下、本発明の実施の形態によるPDPについて図面を用いて説明する。   Hereinafter, a PDP according to an embodiment of the present invention will be described with reference to the drawings.

(第1の実施の形態)
図1は本発明の第1の実施の形態におけるPDPを示す断面図、図2は第1の基板である前面基板側と第2の基板である背面基板側とを分解して模式的に示す分解斜視図である。図1に示すように、第1の基板であるガラス製の前面基板1と、第2の基板であるガラス製の背面基板2とが放電空間3を挟んで対向して配置され、その放電空間3には放電によって紫外線を放射するガスとして、ネオン(Ne)およびキセノン(Xe)などが封入されている。
(First embodiment)
FIG. 1 is a cross-sectional view showing a PDP according to a first embodiment of the present invention, and FIG. 2 is an exploded schematic view of a front substrate side that is a first substrate and a rear substrate side that is a second substrate. It is a disassembled perspective view. As shown in FIG. 1, a glass front substrate 1 as a first substrate and a glass back substrate 2 as a second substrate are arranged to face each other with a discharge space 3 interposed therebetween, and the discharge space. 3 is filled with neon (Ne), xenon (Xe), and the like as gases that radiate ultraviolet rays by discharge.

図1、図2に示すように、前面基板1上には、前面板誘電体層4で覆われ、かつ、走査電極6と維持電極7とで対をなす帯状の電極群が互いに平行となるように配置されている。この走査電極6および維持電極7は、それぞれ透明電極部6a、7aと、この透明電極部6a、7a上に重なるように形成され、かつ導電性を高めるための銀などからなる金属電極部6b、7bとから構成されている。また、走査電極6と維持電極7とは、走査電極6−走査電極6−維持電極7−維持電極7・・・となるように2本ずつ交互に配列されている。隣り合う2つの維持電極7の間と走査電極6の間には発光時のコントラストを高めるための光吸収層8が設けられている。走査電極6同士が隣り合う光吸収層8上には補助電極9が設けられており、補助電極9はPDPの非表示部(端部)で隣り合う走査電極6のうちの1つと接続されている。   As shown in FIGS. 1 and 2, on the front substrate 1, strip-shaped electrode groups that are covered with a front plate dielectric layer 4 and that are paired with a scan electrode 6 and a sustain electrode 7 are parallel to each other. Are arranged as follows. The scan electrode 6 and the sustain electrode 7 are formed so as to overlap the transparent electrode portions 6a and 7a and the transparent electrode portions 6a and 7a, respectively, and a metal electrode portion 6b made of silver or the like for enhancing conductivity. 7b. Scan electrode 6 and sustain electrode 7 are alternately arranged two by two so as to form scan electrode 6 -scan electrode 6 -sustain electrode 7 -sustain electrode 7. A light absorption layer 8 is provided between two adjacent sustain electrodes 7 and between the scan electrodes 6 to increase the contrast during light emission. An auxiliary electrode 9 is provided on the light absorption layer 8 where the scan electrodes 6 are adjacent to each other, and the auxiliary electrode 9 is connected to one of the adjacent scan electrodes 6 at the non-display portion (end portion) of the PDP. Yes.

背面基板2上には、走査電極6および維持電極7と交差する方向に、複数の帯状のデータ電極10が互いに平行となるように配置されている。背面基板2上には、データ電極10を覆うように第1誘電体層17が形成されている。第1誘電体層17上には、走査電極6と平行にプライミング電極15が形成されている。さらに第1誘電体層17上には、プライミング電極15を覆うように第2誘電体層18が形成されている。第2誘電体層18上には、走査電極6および維持電極7とデータ電極10とで形成される複数の放電セルを区画するための隔壁11が形成されている。隔壁11は、前面基板1に設けられた走査電極6および維持電極7と直交する方向、すなわちデータ電極10と平行な方向に延びる縦壁部11aと、この縦壁部11aに交差するように設けて主放電セル12およびプライミング放電セル16を形成する横壁部11bとで構成されている。主放電セル12には蛍光体層14が形成されている。   On the back substrate 2, a plurality of strip-like data electrodes 10 are arranged in parallel to each other in a direction intersecting with the scan electrodes 6 and the sustain electrodes 7. A first dielectric layer 17 is formed on the back substrate 2 so as to cover the data electrodes 10. A priming electrode 15 is formed on the first dielectric layer 17 in parallel with the scanning electrode 6. Further, a second dielectric layer 18 is formed on the first dielectric layer 17 so as to cover the priming electrode 15. On the second dielectric layer 18, barrier ribs 11 for partitioning a plurality of discharge cells formed by the scan electrodes 6, the sustain electrodes 7, and the data electrodes 10 are formed. The partition wall 11 is provided so as to intersect the vertical wall portion 11a and a vertical wall portion 11a extending in a direction orthogonal to the scanning electrode 6 and the sustain electrode 7 provided on the front substrate 1, that is, a direction parallel to the data electrode 10. And the horizontal wall portion 11b forming the main discharge cell 12 and the priming discharge cell 16. A phosphor layer 14 is formed in the main discharge cell 12.

プライミング放電セル16では、データ電極10が第1誘電体層17に覆われ、プライミング電極15がその第1誘電体層17上に形成され、さらに第2誘電体層18がその上に形成されている。したがって、プライミング電極15はデータ電極10よりも前面基板1の走査電極6に近い位置に設けられており、主放電セル12の前面基板1の走査電極6とデータ電極10間の放電距離よりも、第1誘電体層17の厚み分だけ放電距離が短くなるように構成されている。ここで、プライミング放電セル16は、前述の、走査電極6と維持電極7との配列が、走査電極6−走査電極6−維持電極7−維持電極7・・・となる走査電極6に対向する位置に設けられ、維持電極7に対向するセルは単なる空隙部13となっている。   In the priming discharge cell 16, the data electrode 10 is covered with the first dielectric layer 17, the priming electrode 15 is formed on the first dielectric layer 17, and the second dielectric layer 18 is further formed thereon. Yes. Therefore, the priming electrode 15 is provided at a position closer to the scan electrode 6 of the front substrate 1 than the data electrode 10, and the discharge distance between the scan electrode 6 of the front substrate 1 of the main discharge cell 12 and the data electrode 10 is The discharge distance is shortened by the thickness of the first dielectric layer 17. Here, the priming discharge cell 16 faces the scan electrode 6 in which the arrangement of the scan electrode 6 and the sustain electrode 7 is the scan electrode 6 -scan electrode 6 -sustain electrode 7 -sustain electrode 7. The cell that is provided at the position and faces the sustain electrode 7 is a simple gap portion 13.

次に、PDPに画像データを表示させる方法について説明する。PDPを駆動する方法としては、1フィールド期間を発光期間の重みを持った複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行っている。各サブフィールドは少なくとも初期化期間、アドレス期間および維持期間からなる。   Next, a method for displaying image data on the PDP will be described. As a method for driving the PDP, one field period is divided into a plurality of subfields having a light emitting period weight, and gradation display is performed by a combination of subfields that emit light. Each subfield includes at least an initialization period, an address period, and a sustain period.

図3は、本発明の実施の形態におけるPDPを駆動するための駆動波形の一例を示す波形図である。まず、初期化期間において、プライミング電極Pr(図1のプライミング電極15)が形成されたプライミング放電セル(図1のプライミング放電セル16)では、正のパルス電圧をすべての走査電極Y(図1の走査電極6)に印加し、走査電極Yとプライミング電極Prとの間で初期化が行われる。次のアドレス期間においては、プライミング電極Prには正の電位が常に印加される。このため、走査電極Ynに走査パルスSPnが印加されたときに、プライミング電極Prと走査電極Ynとの間でプライミング放電が発生し、主放電セル(図1の主放電セル12)にプライミング粒子が供給される。次に、n+1番目の主放電セルの走査電極Yn+1に走査パルスSPn+1が印加されるが、このときには既にプライミング放電が起こり、プライミング粒子が既に供給されているため次のアドレス時の放電遅れを小さくできる。なお、ここでは、ある1フィールドの駆動シーケンスのみの説明を行ったが、ほかのサブフィールドにおける動作原理も同様である。 FIG. 3 is a waveform diagram showing an example of a drive waveform for driving the PDP in the embodiment of the present invention. First, in the initialization period, in the priming discharge cell (priming discharge cell 16 in FIG. 1) in which the priming electrode Pr (priming electrode 15 in FIG. 1) is formed, a positive pulse voltage is applied to all the scanning electrodes Y (in FIG. 1). Applying to the scan electrode 6), initialization is performed between the scan electrode Y and the priming electrode Pr. In the next address period, a positive potential is always applied to the priming electrode Pr. Therefore, when the scanning pulse SP n is applied to the scanning electrodes Y n, priming discharge occurs between the priming electrode Pr and the scan electrodes Y n, the main discharge cells (main discharge cell 12 of FIG. 1) Priming particles are supplied. Next, a scan pulse SP n + 1 is applied to the scan electrode Y n + 1 of the (n + 1) th main discharge cell. At this time, priming discharge has already occurred and priming particles have already been supplied. The discharge delay can be reduced. Here, only the driving sequence of one certain field has been described, but the operation principle in other subfields is also the same.

図3に示す駆動波形において、アドレス期間にプライミング電極Prへ正の電圧を印加することによって、上述した動作をより確実に起こすことができる。なお、アドレス期間にプライミング電極Prへ印加する電圧は、データ電極D(図1のデータ電極10)に印加するデータ電圧値よりも大きな値に設定するのが望ましい。   In the drive waveform shown in FIG. 3, the above-described operation can be more reliably caused by applying a positive voltage to the priming electrode Pr in the address period. Note that the voltage applied to the priming electrode Pr in the address period is desirably set to a value larger than the data voltage value applied to the data electrode D (data electrode 10 in FIG. 1).

このような構成では、プライミング放電セル16においてプライミング電極15が第1誘電体層17上に形成されているため、第1誘電体層17が適切に形成されていればデータ電極10とプライミング電極15間の絶縁耐圧を第1誘電体層17で確保することができ、プライミング放電とアドレス放電を安定して行える。また、このプライミング放電セル16に設けた第1誘電体層17によって、主放電セル12の放電空間の高さよりも、プライミング放電セル16の放電空間の高さを小さくしている。そのため、走査電極6に対応する主放電セル12におけるプライミング放電を、主放電セル12でのアドレス放電に先んじて確実に安定して発生させることができ、主放電セル12での放電遅れを小さくすることができる。   In such a configuration, since the priming electrode 15 is formed on the first dielectric layer 17 in the priming discharge cell 16, the data electrode 10 and the priming electrode 15 are provided if the first dielectric layer 17 is appropriately formed. Insulation breakdown voltage can be secured by the first dielectric layer 17, and priming discharge and address discharge can be performed stably. The first dielectric layer 17 provided in the priming discharge cell 16 makes the height of the discharge space of the priming discharge cell 16 smaller than the height of the discharge space of the main discharge cell 12. Therefore, the priming discharge in the main discharge cell 12 corresponding to the scan electrode 6 can be reliably and stably generated prior to the address discharge in the main discharge cell 12, and the discharge delay in the main discharge cell 12 is reduced. be able to.

しかしながら、背面基板2においてプライミング電極15はデータ電極10と直交するように配設されるとともに、データ電極10と絶縁するために第1誘電体層17が設けられている。また、データ電極9上には第1誘電体層17に加えてプライミング電極15を覆う第2誘電体層18も形成されているため、結果としてデータ電極10は2層の誘電体層によって覆われていることになる。したがって、データ電極10に印加された電位が第2誘電体層18表面に滲み出す強度が弱まり、アドレス放電においてデータ電極10に印加する電圧を高くすることが必要となる。そのため、動作電圧マージンが狭くなって信頼性が低下するという課題や、放電セルにおいて静電容量を充放電する際の電力ロスが増加するなどの課題が発生する。   However, on the back substrate 2, the priming electrode 15 is disposed so as to be orthogonal to the data electrode 10, and a first dielectric layer 17 is provided to insulate the data electrode 10. In addition to the first dielectric layer 17, a second dielectric layer 18 that covers the priming electrode 15 is also formed on the data electrode 9. As a result, the data electrode 10 is covered with two dielectric layers. Will be. Therefore, the strength at which the potential applied to the data electrode 10 oozes out to the surface of the second dielectric layer 18 is reduced, and it is necessary to increase the voltage applied to the data electrode 10 in the address discharge. For this reason, there arises a problem that the operating voltage margin is narrowed and reliability is lowered, and a power loss is increased when charging and discharging the capacitance in the discharge cell.

図4に本発明の第1の実施の形態における背面基板2側の構成を示し、図4(a)にはその平面図、図4(b)には図4(a)のA−A断面図を示す。   FIG. 4 shows the configuration of the back substrate 2 side in the first exemplary embodiment of the present invention, FIG. 4 (a) is a plan view thereof, and FIG. 4 (b) is an AA cross section of FIG. 4 (a). The figure is shown.

図4に示すように、第1の実施の形態では背面基板2に形成される第1誘電体層17の主放電セル12に対応する領域20において、その誘電率をプライミング放電セル16や空隙部13などのほかの領域の第1誘電体層17の誘電率よりも大きくしている。また、ここで領域20とほかの領域の膜厚は同じとしている。   As shown in FIG. 4, in the first embodiment, in the region 20 corresponding to the main discharge cell 12 of the first dielectric layer 17 formed on the back substrate 2, the dielectric constant is changed to the priming discharge cell 16 and the gap portion. The dielectric constant of the first dielectric layer 17 in other regions such as 13 is larger. Here, the film thickness of the region 20 and other regions are the same.

誘電率の大きい領域20を形成する方法としては、第1誘電体層17を形成する材料に誘電率を増加させる材料として、例えば酸化チタンや、チタン酸鉛、あるいはチタン酸バリウムなどのペロブスカイト型酸化物を添加した誘電体ペーストをスクリーン印刷法やフォトリソグラフィ法によってパターン形成することが適用できる。   As a method of forming the region 20 having a large dielectric constant, a material for increasing the dielectric constant of the material forming the first dielectric layer 17 is a perovskite type oxidation such as titanium oxide, lead titanate, or barium titanate. It is possible to apply pattern formation by a screen printing method or a photolithography method using a dielectric paste to which an object is added.

このように、主放電セル12の領域において、データ電極10上に設けられた第1誘電体層17の誘電率を大きくしているため、アドレス放電時にデータ電極10に電圧を印加すると、第2誘電体層18表面への電位の滲み出し強度が強くなり、より低い電圧で放電を生じさせることができる。これにより、動作電圧マージンが大きくなり、信頼性を向上させることができる。   As described above, since the dielectric constant of the first dielectric layer 17 provided on the data electrode 10 is increased in the region of the main discharge cell 12, when the voltage is applied to the data electrode 10 during the address discharge, The oozing strength of the potential to the surface of the dielectric layer 18 is increased, and discharge can be generated at a lower voltage. As a result, the operating voltage margin is increased and the reliability can be improved.

なお、図4においては、データ電極10上に形成された第1誘電体層17の誘電率を大きくする場合について説明したが、主放電セル12の領域に対応する第2誘電体18の誘電率を大きくすること、さらには第1誘電体層17と第2誘電体層18の両方についてその領域の誘電率を大きくすることも同様の効果を有する。   Although the case where the dielectric constant of the first dielectric layer 17 formed on the data electrode 10 is increased in FIG. 4 has been described, the dielectric constant of the second dielectric 18 corresponding to the region of the main discharge cell 12 is described. In addition, increasing the dielectric constant of the region of both the first dielectric layer 17 and the second dielectric layer 18 has the same effect.

特に、第2誘電体層18の主放電セル12に対応する領域について誘電率を大きくすることは、第1誘電体層17に比べて第2誘電体層18の膜厚が小さいこと、さらには第2誘電体層18を第1誘電体層17の上に形成することから、誘電率の大きな領域をパターンニング形成することが容易となる。   In particular, increasing the dielectric constant for the region corresponding to the main discharge cell 12 of the second dielectric layer 18 is that the thickness of the second dielectric layer 18 is smaller than that of the first dielectric layer 17, Since the second dielectric layer 18 is formed on the first dielectric layer 17, it is easy to pattern the region having a large dielectric constant.

(第2の実施の形態)
図5に本発明の第2の実施の形態における背面基板2側の構成を示し、図5(a)はその平面図、図5(b)は図5(a)のB−B断面を示す。
(Second Embodiment)
FIG. 5 shows the configuration of the back substrate 2 side in the second exemplary embodiment of the present invention, FIG. 5 (a) is a plan view thereof, and FIG. 5 (b) is a BB cross section of FIG. 5 (a). .

図5に示すように、第2の実施の形態では背面基板2に形成される第1誘電体層17の主放電セル12に対応する領域のうち、前面基板1に形成された走査電極6とデータ電極10とが交差する領域21のみの誘電率をほかの領域の第1誘電体層17の誘電率よりも大きくしている。誘電率の大きい領域21を形成する方法は、第1の実施の形態に述べたのと同様である。   As shown in FIG. 5, in the second embodiment, the scan electrode 6 formed on the front substrate 1 in the region corresponding to the main discharge cell 12 of the first dielectric layer 17 formed on the rear substrate 2 and The dielectric constant of only the region 21 where the data electrode 10 intersects is made larger than the dielectric constant of the first dielectric layer 17 in other regions. The method of forming the region 21 having a large dielectric constant is the same as that described in the first embodiment.

第1の実施の形態で述べたように、主放電セル12内の全体にわたって誘電率の大きな誘電体層を形成した場合、駆動回路としては容量が増加するため無効電力が増加しPDPの消費電力を増加させる場合がある。これに対して第2の実施の形態では、誘電体層の誘電率の大きい領域をできるだけ限定し容量増加を抑えて無効電力を低減することが可能である。   As described in the first embodiment, when a dielectric layer having a large dielectric constant is formed throughout the main discharge cell 12, the driving circuit increases the capacity, and thus the reactive power increases and the power consumption of the PDP. May be increased. On the other hand, in the second embodiment, it is possible to reduce the reactive power by limiting the region where the dielectric constant of the dielectric layer is large as much as possible and suppressing the increase in capacitance.

第2の実施の形態によれば、主放電セル12の領域において、データ電極10上でさらに走査電極6に対応する領域の第1誘電体層17の誘電率を大きくしているため、アドレス放電時にデータ電極10に電圧を印加すると、第2誘電体層18表面への電位の滲み出し強度が強くなり、より低い電圧で放電を生じ、なおかつ低消費電力で動作電圧マージンが大きく信頼性を向上させることができる。   According to the second embodiment, since the dielectric constant of the first dielectric layer 17 in the region corresponding to the scan electrode 6 is further increased on the data electrode 10 in the region of the main discharge cell 12, the address discharge is performed. Occasionally, when a voltage is applied to the data electrode 10, the oozing strength of the potential to the surface of the second dielectric layer 18 becomes stronger, discharge occurs at a lower voltage, and the operating voltage margin is large and the reliability is improved with low power consumption. Can be made.

なお、図5には、データ電極10上に形成された第1誘電体層17の誘電率を大きくする場合について説明したが、第2誘電体18の誘電率を大きくすること、さらには第1誘電体層17と第2誘電体層18の両方についてその領域の誘電率を大きくすることも同様の効果を有する。   Although FIG. 5 illustrates the case where the dielectric constant of the first dielectric layer 17 formed on the data electrode 10 is increased, the dielectric constant of the second dielectric 18 is increased, and further Increasing the dielectric constant of both the dielectric layer 17 and the second dielectric layer 18 has the same effect.

なお、第1の実施の形態および第2の実施の形態では、データ電極10上へ形成した第1誘電体層17とプライミング電極15上に形成した第2誘電体層18の2層構成とし、両者あるいはそれぞれの主放電セル12領域に対応する領域の誘電率を大きくした構成としているが、本発明はこれに限らず、主放電セル12の領域において誘電率が大きい1層構成の誘電体層をパターンニング形成して設けてもよいし、さらに誘電率の大きな第3誘電体層を付加しても同様の効果を発現する。   In the first embodiment and the second embodiment, the first dielectric layer 17 formed on the data electrode 10 and the second dielectric layer 18 formed on the priming electrode 15 have a two-layer configuration. The dielectric constant of both or each region corresponding to the main discharge cell 12 region is increased. However, the present invention is not limited to this, and the one-layer dielectric layer having a large dielectric constant in the region of the main discharge cell 12 is not limited thereto. May be provided by patterning, or the same effect can be obtained by adding a third dielectric layer having a higher dielectric constant.

以上のように、本発明の実施の形態によれば、走査電極6とデータ電極10に電圧を印加した場合、高い誘電率によって主放電セル12の領域に設けた誘電率の大きな誘電体層によって、第2誘電体層18表面における電位の低下を抑制し、データ電極10と走査電極6の間の実効的な電位差を高める効果を有する。この結果、データ電極10に印加すべき電圧を効果的に低減し、動作電圧のマージンを高めるとともに、静電容量を充放電する際の無効電力を低減することができる。また、主放電セル12におけるプラズマ放電のバラツキを抑制し、均一な放電を発生させる点でも効果を発揮する。   As described above, according to the embodiment of the present invention, when a voltage is applied to scan electrode 6 and data electrode 10, the dielectric layer having a high dielectric constant provided in the region of main discharge cell 12 with a high dielectric constant is used. In addition, it has the effect of suppressing the potential drop on the surface of the second dielectric layer 18 and increasing the effective potential difference between the data electrode 10 and the scan electrode 6. As a result, the voltage to be applied to the data electrode 10 can be effectively reduced, the operating voltage margin can be increased, and the reactive power when charging and discharging the capacitance can be reduced. Further, it is also effective in suppressing variation in plasma discharge in the main discharge cell 12 and generating uniform discharge.

本発明に係るPDPは、前面基板と背面基板間でプライミング放電をさせるプライミング放電セルを有し、アドレス時の放電遅れを短くして放電特性を安定化させるとともに、データ電極に印加する電圧を低く設定でき、信頼性の高いプラズマディスプレイ装置などに有用である。   The PDP according to the present invention has a priming discharge cell that performs priming discharge between the front substrate and the rear substrate, shortens the discharge delay at the time of addressing, stabilizes the discharge characteristics, and lowers the voltage applied to the data electrode. It can be set and is useful for highly reliable plasma display devices.

本発明の第1の実施の形態におけるPDPを示す断面図Sectional drawing which shows PDP in the 1st Embodiment of this invention 同PDPを模式的に示す分解斜視図Exploded perspective view schematically showing the PDP 本発明の実施の形態におけるPDPを駆動するための駆動波形の一例を示す波形図The wave form diagram which shows an example of the drive waveform for driving PDP in embodiment of this invention (a)本発明の第1の実施の形態におけるPDPの背面基板の平面図(b)(a)のA−A断面図(A) Plan view of the back substrate of the PDP in the first embodiment of the present invention (b) AA sectional view of (a) (a)本発明の第2の実施の形態におけるPDPの背面基板の平面図(b)(a)のB−B断面図(A) The top view of the back substrate of PDP in the 2nd Embodiment of this invention (b) BB sectional drawing of (a)

符号の説明Explanation of symbols

1 前面基板
2 背面基板
3 放電空間
4 前面板誘電体層
6 走査電極
6a,7a 透明電極部
6b,7b 金属電極部
7 維持電極
8 光吸収層
9 補助電極
10 データ電極
11 隔壁
11a 縦壁部
11b 横壁部
12 主放電セル
13 空隙部
14 蛍光体層
15 プライミング電極
16 プライミング放電セル
17 第1誘電体層
18 第2誘電体層
20,21 領域
DESCRIPTION OF SYMBOLS 1 Front substrate 2 Back substrate 3 Discharge space 4 Front plate dielectric layer 6 Scan electrode 6a, 7a Transparent electrode part 6b, 7b Metal electrode part 7 Sustain electrode 8 Light absorption layer 9 Auxiliary electrode 10 Data electrode 11 Partition 11a Vertical wall part 11b Horizontal wall portion 12 Main discharge cell 13 Air gap portion 14 Phosphor layer 15 Priming electrode 16 Priming discharge cell 17 First dielectric layer 18 Second dielectric layer 20, 21 region

Claims (5)

第1の基板上に互いに平行となるように配置された走査電極および維持電極と、
前記第1の基板に放電空間を挟んで対向配置される第2の基板上に前記走査電極および前記維持電極と交差する方向に配置したデータ電極と、
前記第2の基板上に前記走査電極および前記維持電極と平行に配置したプライミング電極と、
前記第2の基板上に前記走査電極および前記維持電極と前記データ電極とで形成される複数の主放電セルと、前記走査電極と前記プライミング電極とで形成される複数のプライミング放電セルを区画するように形成した隔壁とを有し、
前記データ電極を誘電体層で覆い、前記主放電セルに対応する領域の前記誘電体層の全部または一部の誘電率を、ほかの領域の前記誘電体層の誘電率より大きくしたことを特徴とするプラズマディスプレイパネル。
A scan electrode and a sustain electrode arranged parallel to each other on the first substrate;
A data electrode disposed in a direction intersecting the scan electrode and the sustain electrode on a second substrate opposed to the first substrate across a discharge space;
A priming electrode disposed on the second substrate in parallel with the scan electrode and the sustain electrode;
A plurality of main discharge cells formed by the scan electrodes, the sustain electrodes, and the data electrodes, and a plurality of priming discharge cells formed by the scan electrodes and the priming electrodes are partitioned on the second substrate. A partition wall formed as follows,
The data electrode is covered with a dielectric layer, and the dielectric constant of all or part of the dielectric layer in the region corresponding to the main discharge cell is made larger than the dielectric constant of the dielectric layer in other regions. Plasma display panel.
プライミング電極がデータ電極よりも第1の基板に近づいて配置され、誘電体層が前記データ電極を覆う第1誘電体層と前記プライミング電極を覆う第2誘電体層とで構成されていることを特徴とする請求項1に記載のプラズマディスプレイパネル。 The priming electrode is disposed closer to the first substrate than the data electrode, and the dielectric layer is composed of a first dielectric layer covering the data electrode and a second dielectric layer covering the priming electrode. The plasma display panel according to claim 1, wherein: 主放電セルに対応する領域の第1誘電体層の誘電率が、ほかの領域の第1誘電体層の誘電率より大きいことを特徴とする請求項2に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 2, wherein the dielectric constant of the first dielectric layer in the region corresponding to the main discharge cell is larger than the dielectric constant of the first dielectric layer in the other region. 主放電セルに対応する領域の第2誘電体層の誘電率が、ほかの領域の第2誘電体層の誘電率より大きいことを特徴とする請求項2に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 2, wherein the dielectric constant of the second dielectric layer in the region corresponding to the main discharge cell is larger than the dielectric constant of the second dielectric layer in the other region. 主放電セルのデータ電極に対応する領域の誘電体層の全部または一部の誘電率が、ほかの領域の誘電体層の誘電率よりも大きいことを特徴とする請求項1から請求項4のいずれかに記載のプラズマディスプレイパネル。 5. The dielectric constant of all or part of the dielectric layer in the region corresponding to the data electrode of the main discharge cell is larger than the dielectric constant of the dielectric layer in the other region. The plasma display panel according to any one of the above.
JP2003331159A 2003-09-24 2003-09-24 Plasma display panel Pending JP2005100735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003331159A JP2005100735A (en) 2003-09-24 2003-09-24 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003331159A JP2005100735A (en) 2003-09-24 2003-09-24 Plasma display panel

Publications (1)

Publication Number Publication Date
JP2005100735A true JP2005100735A (en) 2005-04-14

Family

ID=34459892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003331159A Pending JP2005100735A (en) 2003-09-24 2003-09-24 Plasma display panel

Country Status (1)

Country Link
JP (1) JP2005100735A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351259A (en) * 2005-06-14 2006-12-28 Matsushita Electric Ind Co Ltd Plasma display panel
KR100858817B1 (en) * 2007-03-16 2008-09-17 삼성에스디아이 주식회사 Plasma display panel and method of preparing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351259A (en) * 2005-06-14 2006-12-28 Matsushita Electric Ind Co Ltd Plasma display panel
KR100858817B1 (en) * 2007-03-16 2008-09-17 삼성에스디아이 주식회사 Plasma display panel and method of preparing the same

Similar Documents

Publication Publication Date Title
KR100620425B1 (en) Plasma display panel
WO2004042766A1 (en) Plasma display panel
JP3641240B2 (en) Plasma display panel and driving method thereof
JP3574809B2 (en) Flat panel display
JP4285040B2 (en) Plasma display panel
JP4325244B2 (en) Plasma display panel
WO2004086447A1 (en) Plasma display panel
JP2006114496A (en) Plasma display panel and plasma display
JP2005100735A (en) Plasma display panel
JP4259267B2 (en) Plasma display panel
JP4228872B2 (en) Plasma display panel
JP4675554B2 (en) Plasma display panel
JP4277699B2 (en) Plasma display panel
JP4341442B2 (en) Plasma display panel
JP2005216592A (en) Plasma display panel
JP4507760B2 (en) Plasma display panel
JP2005100734A (en) Plasma display panel
JP4165351B2 (en) Plasma display panel
JP2005005261A (en) Plasma display panel and manufacturing method of the same
JP4403874B2 (en) Plasma display panel
JP2005100738A (en) Plasma display panel
JP2010170758A (en) Plasma display panel
JP2005203171A (en) Plasma display panel
JP4661981B2 (en) Plasma display panel and method for manufacturing plasma display panel
JP2005203174A (en) Plasma display panel