JP2005116868A - 多層配線回路基板の製造方法 - Google Patents
多層配線回路基板の製造方法 Download PDFInfo
- Publication number
- JP2005116868A JP2005116868A JP2003350694A JP2003350694A JP2005116868A JP 2005116868 A JP2005116868 A JP 2005116868A JP 2003350694 A JP2003350694 A JP 2003350694A JP 2003350694 A JP2003350694 A JP 2003350694A JP 2005116868 A JP2005116868 A JP 2005116868A
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- substrate
- hole
- insulating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】 第1絶縁層1の両面に第1金属箔2および第2金属箔3が形成される第1基板4と、第2絶縁層5の片面に第3金属箔6が形成される第2基板7とを、別々に用意して、第1基板4の第1金属箔2と第2基板7の第2絶縁層5とを、接着剤層8を介して接着した後、第1基板4側から第2基板7側に向かってレーザ光を照射して、スルーホール9を形成する。スルーホール9の形成では、第2金属箔3および第1金属箔2に照射されエネルギーが減衰されたレーザ光が、接着剤層8に照射されるので、接着剤層8が熱分解によりえぐられることを抑制して、スルーホール9の内周面を平滑に形成できる。
【選択図】 図2
Description
まず、厚み25μmのポリイミド樹脂からなる第1絶縁層の両面に、厚み18μmの銅箔からなる第1金属箔および第2金属箔3が直接積層された両面銅張基材(新日鐵化学社製、エスパネックスSB18−25−18CE)を、第1基板として用意した(図1(c)参照)。
第1基板の第1金属箔を含む第1絶縁層と、第2基板の第2絶縁層とを、厚み25μmの芳香族アミドイミド系接着剤(波長355nmでの光透過率が0.007%)を介して、圧着させた以外は、実施例1と同様の操作により、多層フレキシブル配線回路基板を得た。
355nmの波長を有するUV−YAGレーザ装置を用いて、第2基板側から第1基板側に向かってレーザ光を照射し、第3金属箔、第2絶縁層、接着剤層、第1金属箔および第2金属箔を、厚さ方向に順次貫通することにより、スルーホールを形成した以外は、実施例1と同様の操作により、多層フレキシブル配線回路基板を得た。
355nmの波長を有するUV−YAGレーザ装置を用いて、第2基板側から第1基板側に向かってレーザ光を照射し、第3金属箔、第2絶縁層、接着剤層、第1金属箔および第2金属箔を、厚さ方向に順次貫通することにより、スルーホールを形成した以外は、実施例2と同様の操作により、多層フレキシブル配線回路基板を得た。
1)スルーホールの状態観察
各実施例および各比較例で得られた多層フレキシブル配線回路基板のスルーホールを含む部分を、多層フレキシブル配線回路基板の厚さ方向に切断して、その断面を顕微鏡で観察することにより、スルーホールの内周面における接着剤層のダメージの有無を確認した。その結果、各実施例で得られた多層フレキシブル配線回路基板は、図2(j)に模式的に示されるように、穿孔加工された接着剤層の表面のダメージはなく、スルーホールの内周面が平滑に形成されていることが確認された。
各実施例および各比較例で得られた多層フレキシブル配線回路基板を、温度サイクル試験に供し、接続信頼性を評価した。
2 第1金属箔
3 第2金属箔
4 第1基板
5 第2絶縁層
6 第3金属箔
7 第2基板
8 接着剤層
9 スルーホール
Claims (2)
- 2層以上の金属層と、1層以上の接着剤層とを備える多層配線回路基板の製造方法であって、
レーザ光の照射により、2層以上の金属層および1層以上の接着剤層を貫通する孔を形成する工程を含み、
前記工程においては、少なくとも2層の金属層に照射されたレーザ光が、1層以上の接着剤層に照射されるように、レーザ光を照射することを特徴とする、多層配線回路基板の製造方法。 - 第1絶縁層と、前記第1絶縁層の一方の面に設けられる第1金属箔と、前記第1絶縁層の他方の面に設けられる第2金属箔とを備える第1基板を用意する工程と、
第2絶縁層と、前記第2絶縁層の一方の面に設けられる第3金属箔とを備える第2基板を用意する工程と、
前記第1基板と前記第2基板とを、接着剤層を介して接着する工程と、
前記第1基板側から前記第2基板側に向かってレーザ光を照射して、少なくとも、第1金属箔、第2金属箔および接着剤層を貫通する孔を形成する工程と
を含むことを特徴とする、多層配線回路基板の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003350694A JP2005116868A (ja) | 2003-10-09 | 2003-10-09 | 多層配線回路基板の製造方法 |
TW093129801A TW200520660A (en) | 2003-10-09 | 2004-10-01 | Method of producing multilayer wired circuit board |
KR1020040079783A KR20050034547A (ko) | 2003-10-09 | 2004-10-07 | 다층 배선 회로 기판의 제조 방법 |
US10/959,108 US20050079652A1 (en) | 2003-10-09 | 2004-10-07 | Method of producing multilayer wired circuit board |
CNA2004100835110A CN1606401A (zh) | 2003-10-09 | 2004-10-08 | 多层配线电路基板的制造方法 |
EP04024034A EP1523231A1 (en) | 2003-10-09 | 2004-10-08 | Method of producing multilayer wired circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003350694A JP2005116868A (ja) | 2003-10-09 | 2003-10-09 | 多層配線回路基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005116868A true JP2005116868A (ja) | 2005-04-28 |
Family
ID=34309258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003350694A Pending JP2005116868A (ja) | 2003-10-09 | 2003-10-09 | 多層配線回路基板の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20050079652A1 (ja) |
EP (1) | EP1523231A1 (ja) |
JP (1) | JP2005116868A (ja) |
KR (1) | KR20050034547A (ja) |
CN (1) | CN1606401A (ja) |
TW (1) | TW200520660A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010532102A (ja) * | 2007-06-28 | 2010-09-30 | インテル・コーポレーション | マイクロビアレーザ穿孔および導電層事前パターニングを用いて基板コア構造を形成する方法ならびに当該方法に従って形成された基板コア構造 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107211548B (zh) * | 2015-02-13 | 2021-10-29 | Pi-克瑞斯托株式会社 | 层叠电路基板的形成方法以及由此形成的层叠电路基板 |
JP5979516B2 (ja) * | 2015-02-18 | 2016-08-24 | パナソニックIpマネジメント株式会社 | プリント配線板及びその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5841102A (en) * | 1996-11-08 | 1998-11-24 | W. L. Gore & Associates, Inc. | Multiple pulse space processing to enhance via entrance formation at 355 nm |
JP3788917B2 (ja) * | 2001-04-02 | 2006-06-21 | 日東電工株式会社 | フレキシブル多層配線回路基板の製造方法 |
JP2003101188A (ja) * | 2001-09-26 | 2003-04-04 | Nitto Denko Corp | ビアホールの形成方法及びそれを用いたフレキシブル配線板とその製造方法 |
-
2003
- 2003-10-09 JP JP2003350694A patent/JP2005116868A/ja active Pending
-
2004
- 2004-10-01 TW TW093129801A patent/TW200520660A/zh unknown
- 2004-10-07 US US10/959,108 patent/US20050079652A1/en not_active Abandoned
- 2004-10-07 KR KR1020040079783A patent/KR20050034547A/ko not_active Application Discontinuation
- 2004-10-08 EP EP04024034A patent/EP1523231A1/en not_active Withdrawn
- 2004-10-08 CN CNA2004100835110A patent/CN1606401A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010532102A (ja) * | 2007-06-28 | 2010-09-30 | インテル・コーポレーション | マイクロビアレーザ穿孔および導電層事前パターニングを用いて基板コア構造を形成する方法ならびに当該方法に従って形成された基板コア構造 |
US9648733B2 (en) | 2007-06-28 | 2017-05-09 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
US10306760B2 (en) | 2007-06-28 | 2019-05-28 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
Also Published As
Publication number | Publication date |
---|---|
KR20050034547A (ko) | 2005-04-14 |
CN1606401A (zh) | 2005-04-13 |
EP1523231A1 (en) | 2005-04-13 |
US20050079652A1 (en) | 2005-04-14 |
TW200520660A (en) | 2005-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100754080B1 (ko) | 리지드-플렉서블 인쇄회로기판 및 그 제조방법 | |
JP4389788B2 (ja) | シート材及び配線板 | |
JP2002232135A (ja) | 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板 | |
JP5177968B2 (ja) | 貫通孔形成方法および配線回路基板の製造方法 | |
JP2009117560A (ja) | プリント配線基板 | |
JP2010232249A (ja) | 多層プリント配線板とその製造方法 | |
JP2009111133A (ja) | 膜状抵抗素子を内蔵した多層プリント配線板の製造方法 | |
TW202214434A (zh) | 通孔形成方法及柔性印刷佈線板用基板 | |
JP5256747B2 (ja) | セミアディティブ法による銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム | |
JP4857433B2 (ja) | 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法 | |
JPH1075069A (ja) | Yagレーザを利用したビルドアップ多層印刷回路基板の製造方法 | |
WO2011096293A1 (ja) | 多層プリント配線板の製造方法 | |
JPH07106765A (ja) | 多層化接着シート及びそれを用いた多層配線板の製造法 | |
JP2010278067A (ja) | 多層フレキシブルプリント配線板の製造方法および多層回路基材 | |
JP2005116868A (ja) | 多層配線回路基板の製造方法 | |
JPH1187922A (ja) | 多層配線板の製造法 | |
JPH1187923A (ja) | 多層配線板の製造法 | |
JPH06164148A (ja) | 多層プリント配線板 | |
JP2005158923A (ja) | 多層プリント配線板の製造方法 | |
JP2007005732A (ja) | プリント配線板用基板、プリント配線板及びその検査方法、並びに多層プリント配線板 | |
JP2005045008A (ja) | 多層積層体およびその製造方法 | |
JPH02229492A (ja) | 配線板の製造法 | |
JP3288290B2 (ja) | 多層プリント配線板 | |
JP2004087551A (ja) | 多層配線基板の製造方法およびこれを用いた多層配線基板 | |
JP4302045B2 (ja) | 多層フレキシブル回路配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090319 |