JP2005116868A - 多層配線回路基板の製造方法 - Google Patents

多層配線回路基板の製造方法 Download PDF

Info

Publication number
JP2005116868A
JP2005116868A JP2003350694A JP2003350694A JP2005116868A JP 2005116868 A JP2005116868 A JP 2005116868A JP 2003350694 A JP2003350694 A JP 2003350694A JP 2003350694 A JP2003350694 A JP 2003350694A JP 2005116868 A JP2005116868 A JP 2005116868A
Authority
JP
Japan
Prior art keywords
metal foil
substrate
hole
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003350694A
Other languages
English (en)
Inventor
Mineyoshi Hasegawa
峰快 長谷川
Kei Nakamura
圭 中村
Toshikazu Baba
俊和 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2003350694A priority Critical patent/JP2005116868A/ja
Priority to TW093129801A priority patent/TW200520660A/zh
Priority to KR1020040079783A priority patent/KR20050034547A/ko
Priority to US10/959,108 priority patent/US20050079652A1/en
Priority to CNA2004100835110A priority patent/CN1606401A/zh
Priority to EP04024034A priority patent/EP1523231A1/en
Publication of JP2005116868A publication Critical patent/JP2005116868A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 レーザ光の照射により孔を形成しても、接着剤層がえぐられることを抑制して、孔の内周面を平滑にすることができ、電気的な接続信頼性を向上させることのできる、多層配線回路基板の製造方法を提供すること。
【解決手段】 第1絶縁層1の両面に第1金属箔2および第2金属箔3が形成される第1基板4と、第2絶縁層5の片面に第3金属箔6が形成される第2基板7とを、別々に用意して、第1基板4の第1金属箔2と第2基板7の第2絶縁層5とを、接着剤層8を介して接着した後、第1基板4側から第2基板7側に向かってレーザ光を照射して、スルーホール9を形成する。スルーホール9の形成では、第2金属箔3および第1金属箔2に照射されエネルギーが減衰されたレーザ光が、接着剤層8に照射されるので、接着剤層8が熱分解によりえぐられることを抑制して、スルーホール9の内周面を平滑に形成できる。
【選択図】 図2

Description

本発明は、多層配線回路基板の製造方法、詳しくは、多層フレキシブル配線回路基板の製造方法に関する。
従来より、携帯用電子機器などには、小型化、軽量化および高密度化を図ることのできるリジッドフレキシブル配線回路基板が広く用いられている。このリジッドフレキシブル配線回路基板は、通常、電子部品を実装でき、高密度配線がなされるリジッド配線回路部分と、折り曲げ可能な可撓性を有し、信号伝達経路として形成されるフレキシブル配線回路部分とを備えている。
しかるに、近年、携帯用電子機器は、従来の通話・通信機能に加えて、写真・動画撮影機能が複合化されるなど、マルチモバイル化がより一層進歩している。これに伴って、多層配線回路基板も、より一層、軽量・軽薄化する要求が高まっており、リジッドフレキシブル配線回路基板においても、そのリジッド配線回路部分を、より一層薄くすることが要求されている。
そのため、例えば、第1絶縁層の両面に、第1金属箔および第2金属箔を積層して第1基板を形成した後、これら第1金属箔および第2金属箔を所定の導体パターンに形成し、次いで、別途形成された第2基板の第2絶縁層および第3基板の第3絶縁層を、第1接着剤層および第2接着剤層を介して第1金属箔および第2金属箔にそれぞれ積層し、その後、第2基板の第3金属箔および第3基板の第4金属箔における薄層部分を除去するとともに、厚層部分を所定の導体パターンにそれぞれ形成することにより、多層フレキシブル配線回路基板を製造することが提案されている(例えば、特許文献1参照。)。
このようにして製造される多層フレキシブル配線回路基板では、厚層部分における第1金属箔と、第3金属箔との間の絶縁部分の層数を低減することができるので、これによって、近年のマルチモバイル化において要求されている軽量・軽薄化を図ることができる。
また、このような多層フレキシブル配線回路基板には、レーザ加工により、ビアホールやスルーホールが、適宜形成されている。
特開2002−299824号公報
ところで、リジッドフレキシブル配線回路基板を始め、フレキシブル配線回路基板に用いられる接着剤としては、電気的特性に加え、柔軟性が必要であるため、アクリル系接着剤やエポキシ−ニトリルブチルゴム系接着剤などの合成高分子からなる接着剤が広く用いられている。
しかし、このような合成高分子からなる接着剤が接着剤層として積層されているものにおいて、とりわけ、脂肪族系高分子からなる接着剤が接着剤層として積層されている場合には、UV−YAGレーザにてスルーホールを加工するときに、UV領域での吸収が少ないため、アブレーションでの加工よりも熱分解による加工が支配的となり、加工された接着剤層の表面がえぐられるようなダメージを受け、スルーホールの内周面を平滑にすることができない場合がある。そのような場合には、加工された接着剤層の表面において、スルーホールめっき層がうまく積層されず、欠陥を生じて、電気的な接続信頼性が低下するという不具合を生じる。
本発明の目的は、レーザ光の照射により孔を形成しても、接着剤層がえぐられるこを抑制して、孔の内周面を平滑にすることができ、電気的な接続信頼性を向上させることのできる、多層配線回路基板の製造方法を提供することにある。
上記目的を達成するため、本発明の多層配線回路基板の製造方法は、2層以上の金属層と、1層以上の接着剤層とを備える多層配線回路基板の製造方法であって、レーザ光の照射により、2層以上の金属層および1層以上の接着剤層を貫通する孔を形成する工程を含み、前記工程においては、少なくとも2層の金属層に照射されたレーザ光が、1層以上の接着剤層に照射されるように、レーザ光を照射することを特徴としている。
このような方法によると、レーザ光は、まず、少なくとも2層の金属層に照射されることにより、エネルギーが減衰された後に、次いで、1層以上の接着剤層に照射される。そのため、1層以上の接着剤層には、適度なエネルギーでレーザ光が照射されるので、その接着剤層の表面がえぐられることを抑制することができる。その結果、孔の内周面を平滑にすることができ、電気的な接続信頼性を向上させることができる。
本発明の多層配線回路基板の製造方法は、また、第1絶縁層と、前記第1絶縁層の一方の面に設けられる第1金属箔と、前記第1絶縁層の他方の面に設けられる第2金属箔とを備える第1基板を用意する工程と、第2絶縁層と、前記第2絶縁層の一方の面に設けられる第3金属箔とを備える第2基板を用意する工程と、前記第1基板と前記第2基板とを、接着剤層を介して接着する工程と、前記第1基板側から前記第2基板側に向かってレーザ光を照射して、少なくとも、第1金属箔、第2金属箔および接着剤層を貫通する孔を形成する工程とを含むことを特徴としている。
このような方法によると、孔を形成する工程においては、レーザ光を第1基板側から第2基板側に向かって照射するので、そのレーザ光は、まず、第1基板の第1金属箔および第2金属箔、つまり、2つの金属箔に照射されることにより、エネルギーが減衰された後に、次いで、接着剤層に照射される。そのため、接着剤層には、適度なエネルギーでレーザ光が照射されるので、その接着剤層の表面がえぐられることを抑制することができる。その結果、孔の内周面を平滑にすることができ、電気的な接続信頼性の向上を図ることのできる多層配線回路基板を製造することができる。
本発明の多層配線回路基板を製造方法によれば、レーザ光の照射により孔を形成しても、接着剤層がえぐられることを抑制することができる。そのため、孔の内周面を平滑にすることができ、電気的な接続信頼性の向上を図ることのできる多層配線回路基板を製造することができる。
図1および図2は、本発明の多層回路配線板の製造方法の一実施形態としての多層フレキシブル配線回路基板の製造方法を示す製造工程図である。
以下、本発明の多層回路配線板の製造方法の一実施形態として、多層フレキシブル配線回路基板の製造方法を、図1および図2を参照して説明する。
この方法では、図1(c)に示すように、第1絶縁層1と、第1絶縁層1の一方の面に設けられる金属層としての第1金属箔2と、第1絶縁層1の他方の面に設けられる金属層としての第2金属箔3とを備える第1基板4を用意する。
第1絶縁層1としては、例えば、ポリイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの合成樹脂のフィルムが用いられる。好ましくは、ポリイミド樹脂のフィルムが用いられる。なお、第1絶縁層1の厚みは、通常、12.5〜50μm、好ましくは、12.5〜25μmである。
また、第1金属箔2および第2金属箔3としては、例えば、銅、ニッケル、金、はんだ、または、これらの合金などの金属箔が用いられる。好ましくは、銅箔が用いられる。なお、その厚みは、通常、2〜35μm、好ましくは、9〜18μmである。
第1絶縁層1の一方の面に第1金属箔2を設けるとともに、他方の面に第2金属箔3を設けるには、特に制限されないが、例えば、まず、図1(a)に示すように、金属箔からなる第1金属箔2を用意して、図1(b)に示すように、その第1金属箔2の表面に、合成樹脂の溶液を均一に塗布した後、乾燥および必要により加熱して、第1絶縁層1を形成し、次いで、図1(c)に示すように、その第1絶縁層1の表面(第1金属箔2が積層されている裏面に対して反対側の表面)に、第2金属箔3を、金属箔をラミネートするか、または、めっきすることにより積層する。
より具体的には、例えば、まず、銅箔からなる第1金属箔2の表面に、ポリアミック酸樹脂の溶液を均一に塗布した後、乾燥し、次いで、銅箔からなる第2金属箔3をラミネートした後、塗布されたポリアミック酸樹脂を、例えば、最終的に300°以上に加熱することにより、硬化(イミド化)させ、これによって、ポリイミド樹脂からなる第1絶縁層1を形成すると同時に、第1基板4を形成する。
また、例えば、まず、銅箔からなる第1金属箔2の表面に、ポリアミック酸樹脂の溶液を均一に塗布した後、乾燥後、硬化(イミド化)させて、ポリイミドからなる第1絶縁層1を形成し、次いで、この第1絶縁層1の表面に、銅めっきにより第2金属箔3を形成する。
これによって、第1基板4は、第1絶縁層1の両面に、第1金属箔2および第2金属箔3が直接設けられる両面基材として用意される。なお、このような両面基材は、市販品を用いることもできる。
そして、この方法では、図1(d)に示すように、第1金属箔2を所定の配線回路パターンに形成する。
第1金属箔2を所定の配線回路パターンに形成するには、公知のパターンニング法を用いることができ、好ましくは、サブトラクティブ法が用いられる。サブトラクティブ法では、例えば、第1金属箔2の表面に、所定の配線回路パターンに対応させてエッチングレジストを形成し、そのエッチングレジストをレジストとして第1金属箔2をエッチングして、その後、エッチングレジストを除去する。
次に、この方法では、図1(f)に示すように、第2絶縁層5と、第2絶縁層5の一方の面に設けられる金属層としての第3金属箔6とを備える第2基板7を別途用意する。
第2絶縁層5は、例えば、第1絶縁層1と同様のものを用いることができ、その厚みは、通常、12.5〜50μm、好ましくは、12.5〜25μmである。
また、第3金属箔6も、第1金属箔2および第2金属箔3と同様のものを用いることができ、その厚みは、通常、2〜35μm、好ましくは、9〜18μmである。
第2絶縁層5の一方の面に第3金属箔6を設けるには、特に制限されないが、例えば、まず、図1(e)に示すように、金属箔からなる第3金属箔6を用意して、図1(f)に示すように、その第3金属箔6の表面に、合成樹脂の溶液を均一に塗布した後、乾燥および必要により加熱して、第2絶縁層5を形成する。
より具体的には、例えば、まず、銅箔からなる第3金属箔6の表面に、ポリアミック酸樹脂の溶液を均一に塗布した後、乾燥後、硬化(イミド化)させて、ポリイミド樹脂からなる第2絶縁層5を形成する。
これによって、第2基板7は、第2絶縁層5の片面に、第3金属箔6が直接設けられる片面基材として用意される。なお、このような片面基材は、市販品を用いることもできる。
次に、この方法では、図2(g)に示すように、第1基板4の第1金属箔2と、第2基板7の第2絶縁層5とを、接着剤層8を介して接着する。
第1基板4の第1金属箔2と、第2基板7の第2絶縁層5とを、接着剤層8を介して接着するには、第1金属箔2を含む第1絶縁層1の表面または第2絶縁層5の表面に、予め接着剤を均一に塗布して接着剤層8を設けて、その後、この接着剤層8を介して、これらを互いに圧着させるか、または、接着剤層8として接着シートを用意して、第1金属箔2を含む第1絶縁層1の表面と、第2絶縁層5の表面との間に、この接着シートを介在させて、これらを互いに圧着させる。
接着剤としては、例えば、アクリル系接着剤、エポキシ系接着剤、アミドイミド系接着剤、ポリイミド系接着剤、エポキシ−ニトリルブチルゴム系接着剤、エポキシ−アクリルゴム系接着剤、ブチラール系接着剤、ウレタン系接着剤などの熱硬化性接着剤、例えば、合成ゴム系接着剤などの熱可塑性接着剤、例えば、アクリル系粘着剤などの感圧性接着剤などが用いられる。
また、接着シートとしては、例えば、上記した接着剤がシート状に形成されているものが用いられる。
また、このような接着剤層は、波長350〜360nmでの光透過率が0.01%以下であることが好適である。波長350〜360nmでの光透過率が0.01%以下の接着剤層であれば、後述スルーホール9の形成において、その接着剤層におけるスルーホール9の内周面を、より一層平滑に形成することができる。
また、接着剤層8の厚みは、通常、5〜50μm、好ましくは、10〜25μmである。
また、接着剤層8を介して第1基板4と第2基板7とを圧着させるには、接着剤層8を介して、第1金属箔2を含む第1絶縁層1の表面と、第2絶縁層5の表面とを重ね合わせた状態で、例えば、100〜250°において、0.1〜20MPaの圧力で、圧着させる。
なお、この方法では、圧着後において、必要により、第2金属箔3および第3金属箔6をエッチングすることにより、それらの厚みを薄くしてもよい。
その後、この方法では、図2(h)に示すように、第1基板4側から第2基板7側に向かってレーザ光を照射して、第2金属箔3、第1絶縁層1、第1金属箔2、接着剤層8、第2絶縁層5および第3金属箔6を、厚さ方向に順次貫通することにより、スルーホール9を形成する。
レーザ光は、特に制限されないが、例えば、エキシマレーザ、UV−YAGレーザなどの紫外線領域の波長を有するレーザ光、好ましくは、UV−YAGレーザが用いられる。
また、スルーホール9の形状および大きさは、その目的および用途などにより、適宜選択されるが、例えば、矩形であれば、最長辺が10〜300μm、好ましくは、25〜200μmで、円形であれば、最大直径が10〜300μm、好ましくは、25〜200μmである。
そして、このようなレーザ光による穿孔加工において、照射されるレーザ光は、第2金属箔3、第1絶縁層1、第1金属箔2、接着剤層8、第2絶縁層5および第3金属箔6の順に照射されるに従って、そのエネルギーが減衰されるので、例えば、図2(h)に模式的に示されるように、スルーホール9は、レーザ光の照射側である第1基板4側から第2基板7側に向かって次第に小さくなる断面テーパ状に形成される。
次いで、この方法では、図2(i)に示すように、スルーホール9の内周面と、第2金属箔3の表面および第3金属箔6の表面とに、スルーホールめっき層10を形成する。
スルーホールめっき層10は、特に制限されないが、例えば、スルーホール9の内周面を、無電解めっき、スパッタリング、カーボン触媒の塗布などの公知の方法で導電処理した後に、スルーホール9の内周面と、第2金属箔3の表面および第3金属箔6の表面とを、電解めっきすることにより形成する。
このスルーホールめっき層10は、例えば、銅、ニッケル、金、はんだ、または、これらの合金などの金属の電解めっきから形成し、好ましくは、電解銅めっきにより形成する。
また、このスルーホールめっき層10の厚みは、通常、5〜30μm、好ましくは、5〜20μmである。
このようにして形成されるスルーホールめっき層10は、スルーホール9の内周面に形成される第1めっき層11と、第2金属箔2の表面に形成される第2めっき層12と、第3金属箔6の表面に形成される第3めっき層13とが連続して一体的に形成され、これによって、第2金属箔2、第1金属箔1および第3金属箔6が、スルーホールめっき層10を介して、電気的に導通される。
また、スルーホールめっき層10が形成された後のスルーホール9は、その孔の大きさが、第2金属箔3側で、例えば、矩形であれば、一辺が290μm以下、好ましくは、200μm以下で、円形であれば、直径が290μm以下、好ましくは、200μm以下である。また、第3金属箔6側で、例えば、矩形であれば、一辺が285μm以下、好ましくは、195μm以下で、円形であれば、直径が285μm以下、好ましくは、195μm以下である。
その後、この方法では、図2(j)に示すように、第2金属箔2および第2めっき層12を所定の配線回路パターンに形成するとともに、第3金属箔6および第3めっき層13を所定の配線回路パターンに形成する。
第2金属箔2および第2めっき層12、および、第3金属箔6および第3めっき層13を所定の配線回路パターンに形成するには、公知のパターンニング法を用いることができ、好ましくは、上記と同様に、サブトラクティブ法が用いられる。サブトラクティブ法では、例えば、第2めっき層12の表面および第3めっき層13の表面に、所定の配線回路パターンに対応させてエッチングレジストを形成し、そのエッチングレジストをレジストとして、第2金属箔2および第2めっき層12、および、第3金属箔6および第3めっき層13をエッチングして、その後、エッチングレジストを除去する。
これによって、第1金属箔1と、第2金属箔2および第2めっき層12と、第3金属箔6および第3めっき層13とが、それぞれ所定の配線回路パターンの導体層として形成される、導体層が3層からなる多層フレキシブル配線回路基板を得る。
このような方法により、多層フレキシブル配線回路基板を製造すれば、スルーホール9を穿孔加工する工程においては、レーザ光が、第2金属箔3、第1絶縁層1、第1金属箔2の順に照射された後に、接着剤層8に照射される。つまり、少なくとも第2金属箔3および第1金属箔2の2層の金属層に照射され、エネルギーが減衰されたレーザ光が、接着剤層8に照射される。そのため、接着剤層8には、適度なエネルギーでレーザ光が照射されるので、その接着剤層8におけるレーザ光の照射部分が、熱分解によってえぐられることを抑制することができる。その結果、スルーホール9の内周面を平滑に形成することができるので、その後に、スルーホールめっき層10を形成しても、スルーホール9の内周面における穿孔加工された接着剤層8の表面において、欠陥が生じることを防止することができる。そのため、得られた多層フレキシブル配線回路基板の電気的な接続信頼性の向上を図ることができる。
なお、上記の説明では、まず、第1金属箔2を、所定の配線回路パターンに形成した後に、接着剤層8を介して第2絶縁層5に接着したが、これとは反対に、まず、第2金属箔5を、所定の配線回路パターンに形成した後に、接着剤層8を介して第2絶縁層5に接着してもよい。この場合には、第1金属箔2の表面に第2めっき層12が形成され、これらが同時に所定の配線回路パターンに形成される。
また、上記の説明では、本発明の金属箔(金属層)、つまり、導体層が3層である多層フレキシブル配線回路基板を例示したが、本発明では、孔を形成する工程において、少なくとも2つの金属箔(金属層)に照射されたレーザ光が、接着剤層に照射されれば、金属箔(金属層)の層数、絶縁層の層数、接着剤層の層数は、特に制限されず、その目的および用途に応じて、適宜選択することができる。
また、上記の説明では、第1基板4および第2基板7を貫通するスルーホール9を形成したが、本発明では、少なくとも2つの金属箔(金属層)と1つの接着剤層とを貫通していれば、スルーホールに限らず、例えば、ブラインドビアホールなどの最深部が塞がっている孔として形成してもよい。
以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されない。
実施例1
まず、厚み25μmのポリイミド樹脂からなる第1絶縁層の両面に、厚み18μmの銅箔からなる第1金属箔および第2金属箔3が直接積層された両面銅張基材(新日鐵化学社製、エスパネックスSB18−25−18CE)を、第1基板として用意した(図1(c)参照)。
次いで、第1金属箔をサブトラクティブ法により所定の配線回路パターンに形成した(図1(d)参照)。
また、別途、厚み12.5μmのポリイミド樹脂からなる第2絶縁層の片面に、厚み18μmの銅箔からなる第3金属箔が直接積層された片面銅張基材(新日鐵化学社製、エスパネックスSC18−12−18FR)を、第2基板として用意した(図1(f)参照)。
次に、第1基板の第1金属箔を含む第1絶縁層と、第2基板の第2絶縁層とを、厚み25μmのアクリル系接着剤(波長355nmでの光透過率が5.9%)を介して、圧着させた(図2(g)参照)。
その後、第2金属箔および第3金属箔を、厚さ10μmまで均一にエッチングした後、355nmの波長を有するUV−YAGレーザ装置を用いて、第1基板側から第2基板側に向かってレーザ光を照射し、第2金属箔、第1絶縁層、第1金属箔、接着剤層、第2絶縁層および第3金属箔を、厚さ方向に順次貫通することにより、スルーホールを形成した(図2(h)参照)。
そして、スルーホールの内周面に、カーボン触媒の塗布による導電処理を施した後、電解銅めっきにより、スルーホールの内周面と、第2金属箔の表面と、第3金属箔の表面とに、厚さ10μmのスルーホールめっき層を形成した(図2(i)参照)。
スルーホールめっき層が形成された後のスルーホール9は、その孔径が、第2金属箔側で80μm、第3金属箔側で65μmであり、レーザ光の照射側である第1基板側から第2基板側に向かって次第に小さくなる断面テーパ状に形成された。
その後、第2金属箔およびその第2金属箔の表面に形成されるスルーホールめっき層と、第3金属箔およびその第3金属箔の表面に形成されるスルーホールめっき層とを、サブトラクティブ法により所定の配線回路パターンに形成することにより、多層フレキシブル配線回路基板を得た(図2(j)参照)。
実施例2
第1基板の第1金属箔を含む第1絶縁層と、第2基板の第2絶縁層とを、厚み25μmの芳香族アミドイミド系接着剤(波長355nmでの光透過率が0.007%)を介して、圧着させた以外は、実施例1と同様の操作により、多層フレキシブル配線回路基板を得た。
比較例1
355nmの波長を有するUV−YAGレーザ装置を用いて、第2基板側から第1基板側に向かってレーザ光を照射し、第3金属箔、第2絶縁層、接着剤層、第1金属箔および第2金属箔を、厚さ方向に順次貫通することにより、スルーホールを形成した以外は、実施例1と同様の操作により、多層フレキシブル配線回路基板を得た。
比較例2
355nmの波長を有するUV−YAGレーザ装置を用いて、第2基板側から第1基板側に向かってレーザ光を照射し、第3金属箔、第2絶縁層、接着剤層、第1金属箔および第2金属箔を、厚さ方向に順次貫通することにより、スルーホールを形成した以外は、実施例2と同様の操作により、多層フレキシブル配線回路基板を得た。
評価
1)スルーホールの状態観察
各実施例および各比較例で得られた多層フレキシブル配線回路基板のスルーホールを含む部分を、多層フレキシブル配線回路基板の厚さ方向に切断して、その断面を顕微鏡で観察することにより、スルーホールの内周面における接着剤層のダメージの有無を確認した。その結果、各実施例で得られた多層フレキシブル配線回路基板は、図2(j)に模式的に示されるように、穿孔加工された接着剤層の表面のダメージはなく、スルーホールの内周面が平滑に形成されていることが確認された。
一方、各比較例で得られた多層フレキシブル配線回路基板は、図3に模式的に示されるように、穿孔加工された接着剤層の表面がえぐれた状態となっており、スルーホールの内周面において、接着剤層の窪んだ部分においてスルーホールめっき層がうまく積層されず、その部分に欠陥が生じていることが確認された。
2)接続信頼性
各実施例および各比較例で得られた多層フレキシブル配線回路基板を、温度サイクル試験に供し、接続信頼性を評価した。
温度サイクル条件は、125℃で30分の高温条件、および、−40℃で30分の低温条件の繰り返しを1サイクルとした。接続信頼性は、抵抗変化率が10%以上となるまでのサイクル数をカウントし、そのサイクル数によって評価した。
その結果、実施例1、2は、ともに、1000サイクルを超えても、初期の抵抗値が保持されていた。
一方、比較例1では50サイクル、比較例2では750サイクルで、抵抗変化率が10%以上となった。
本発明の多層回路配線板の製造方法の一実施形態としての多層フレキシブル配線回路基板の製造方法を示す製造工程図であって、(a)は、第1金属箔を用意する工程、(b)は、第1金属箔の表面に第1絶縁層1を形成する工程、(c)は、第1絶縁層1の表面に第2金属箔を積層して、第1基板を用意する工程、(d)は、第1金属箔を所定の配線回路パターンに形成する工程、(e)は、第3金属箔を用意する工程、(f)は、第3金属箔の表面に第2絶縁層を形成して、第2基板を別途用意する工程を示す。 図1に続いて、本発明の多層回路配線板の製造方法の一実施形態としての多層フレキシブル配線回路基板の製造方法を示す製造工程図であって、(g)は、第1基板の第1金属箔と、第2基板の第2絶縁層とを、接着剤層を介して接着する工程、(h)は、第1基板側から第2基板側に向かってレーザ光を照射して、スルーホールを形成する工程、(i)は、スルーホールの内周面と、第2金属箔の表面および第3金属箔の表面とに、スルーホールめっき層を形成する工程、(j)は、第2金属箔および第2めっき層を所定の配線回路パターンに形成するとともに、第3金属箔および第3めっき層を所定の配線回路パターンに形成する工程を示す。 比較例で得られた多層フレキシブル配線回路基板の、図2(j)に対応する断面図である。
符号の説明
1 第1絶縁層
2 第1金属箔
3 第2金属箔
4 第1基板
5 第2絶縁層
6 第3金属箔
7 第2基板
8 接着剤層
9 スルーホール

Claims (2)

  1. 2層以上の金属層と、1層以上の接着剤層とを備える多層配線回路基板の製造方法であって、
    レーザ光の照射により、2層以上の金属層および1層以上の接着剤層を貫通する孔を形成する工程を含み、
    前記工程においては、少なくとも2層の金属層に照射されたレーザ光が、1層以上の接着剤層に照射されるように、レーザ光を照射することを特徴とする、多層配線回路基板の製造方法。
  2. 第1絶縁層と、前記第1絶縁層の一方の面に設けられる第1金属箔と、前記第1絶縁層の他方の面に設けられる第2金属箔とを備える第1基板を用意する工程と、
    第2絶縁層と、前記第2絶縁層の一方の面に設けられる第3金属箔とを備える第2基板を用意する工程と、
    前記第1基板と前記第2基板とを、接着剤層を介して接着する工程と、
    前記第1基板側から前記第2基板側に向かってレーザ光を照射して、少なくとも、第1金属箔、第2金属箔および接着剤層を貫通する孔を形成する工程と
    を含むことを特徴とする、多層配線回路基板の製造方法。
JP2003350694A 2003-10-09 2003-10-09 多層配線回路基板の製造方法 Pending JP2005116868A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003350694A JP2005116868A (ja) 2003-10-09 2003-10-09 多層配線回路基板の製造方法
TW093129801A TW200520660A (en) 2003-10-09 2004-10-01 Method of producing multilayer wired circuit board
KR1020040079783A KR20050034547A (ko) 2003-10-09 2004-10-07 다층 배선 회로 기판의 제조 방법
US10/959,108 US20050079652A1 (en) 2003-10-09 2004-10-07 Method of producing multilayer wired circuit board
CNA2004100835110A CN1606401A (zh) 2003-10-09 2004-10-08 多层配线电路基板的制造方法
EP04024034A EP1523231A1 (en) 2003-10-09 2004-10-08 Method of producing multilayer wired circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003350694A JP2005116868A (ja) 2003-10-09 2003-10-09 多層配線回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2005116868A true JP2005116868A (ja) 2005-04-28

Family

ID=34309258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003350694A Pending JP2005116868A (ja) 2003-10-09 2003-10-09 多層配線回路基板の製造方法

Country Status (6)

Country Link
US (1) US20050079652A1 (ja)
EP (1) EP1523231A1 (ja)
JP (1) JP2005116868A (ja)
KR (1) KR20050034547A (ja)
CN (1) CN1606401A (ja)
TW (1) TW200520660A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532102A (ja) * 2007-06-28 2010-09-30 インテル・コーポレーション マイクロビアレーザ穿孔および導電層事前パターニングを用いて基板コア構造を形成する方法ならびに当該方法に従って形成された基板コア構造

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107211548B (zh) * 2015-02-13 2021-10-29 Pi-克瑞斯托株式会社 层叠电路基板的形成方法以及由此形成的层叠电路基板
JP5979516B2 (ja) * 2015-02-18 2016-08-24 パナソニックIpマネジメント株式会社 プリント配線板及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841102A (en) * 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
JP3788917B2 (ja) * 2001-04-02 2006-06-21 日東電工株式会社 フレキシブル多層配線回路基板の製造方法
JP2003101188A (ja) * 2001-09-26 2003-04-04 Nitto Denko Corp ビアホールの形成方法及びそれを用いたフレキシブル配線板とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532102A (ja) * 2007-06-28 2010-09-30 インテル・コーポレーション マイクロビアレーザ穿孔および導電層事前パターニングを用いて基板コア構造を形成する方法ならびに当該方法に従って形成された基板コア構造
US9648733B2 (en) 2007-06-28 2017-05-09 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US10306760B2 (en) 2007-06-28 2019-05-28 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method

Also Published As

Publication number Publication date
KR20050034547A (ko) 2005-04-14
CN1606401A (zh) 2005-04-13
EP1523231A1 (en) 2005-04-13
US20050079652A1 (en) 2005-04-14
TW200520660A (en) 2005-06-16

Similar Documents

Publication Publication Date Title
KR100754080B1 (ko) 리지드-플렉서블 인쇄회로기판 및 그 제조방법
JP4389788B2 (ja) シート材及び配線板
JP2002232135A (ja) 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
JP5177968B2 (ja) 貫通孔形成方法および配線回路基板の製造方法
JP2009117560A (ja) プリント配線基板
JP2010232249A (ja) 多層プリント配線板とその製造方法
JP2009111133A (ja) 膜状抵抗素子を内蔵した多層プリント配線板の製造方法
TW202214434A (zh) 通孔形成方法及柔性印刷佈線板用基板
JP5256747B2 (ja) セミアディティブ法による銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
JPH1075069A (ja) Yagレーザを利用したビルドアップ多層印刷回路基板の製造方法
WO2011096293A1 (ja) 多層プリント配線板の製造方法
JPH07106765A (ja) 多層化接着シート及びそれを用いた多層配線板の製造法
JP2010278067A (ja) 多層フレキシブルプリント配線板の製造方法および多層回路基材
JP2005116868A (ja) 多層配線回路基板の製造方法
JPH1187922A (ja) 多層配線板の製造法
JPH1187923A (ja) 多層配線板の製造法
JPH06164148A (ja) 多層プリント配線板
JP2005158923A (ja) 多層プリント配線板の製造方法
JP2007005732A (ja) プリント配線板用基板、プリント配線板及びその検査方法、並びに多層プリント配線板
JP2005045008A (ja) 多層積層体およびその製造方法
JPH02229492A (ja) 配線板の製造法
JP3288290B2 (ja) 多層プリント配線板
JP2004087551A (ja) 多層配線基板の製造方法およびこれを用いた多層配線基板
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090319