JP2005116621A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2005116621A
JP2005116621A JP2003345763A JP2003345763A JP2005116621A JP 2005116621 A JP2005116621 A JP 2005116621A JP 2003345763 A JP2003345763 A JP 2003345763A JP 2003345763 A JP2003345763 A JP 2003345763A JP 2005116621 A JP2005116621 A JP 2005116621A
Authority
JP
Japan
Prior art keywords
main surface
electrode
thermal expansion
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003345763A
Other languages
English (en)
Inventor
Akihiro Hanamura
昭宏 花村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2003345763A priority Critical patent/JP2005116621A/ja
Publication of JP2005116621A publication Critical patent/JP2005116621A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 熱応力を低減することを課題とする。
【解決手段】 低熱膨張性金属11の表面に軟質性金属層を積層してなる配線電極上に、半導体素子13を電気的に接合してなる半導体装置において、軟質性金属層は、それぞれ独立して島状に分割されたバンプ13で構成されている。
【選択図】 図1

Description

本発明は、低熱膨張性金属の表面に軟質性金属を積層してなる配線電極上に、半導体素子を電気的に接合してなる半導体装置に関する。
パワー半導体素子を配線電極材に接合して構成されるパワー半導体装置において、低熱膨張の半導体素子と配線電極材の熱膨張差に起因する熱応力を低減又は緩和する目的で、半導体素子の熱膨張率に近い低熱膨張性金属を軟質性金属で挟んだクラッド材を配線電極材に使用する技術としては、例えば以下に示す文献に記載されものが知られている(特許文献1参照)。
この文献に記載された技術では、例えば図15の断面図に示すように、半導体素子151と同程度の低熱膨張率を有する低熱膨張性金属152の両面に例えば銅等の熱良導体の軟質性金属153を積層形成して配線電極材を構成し、はんだ等の接合材154を介して軟質性金属153上に半導体素子151を電気的に接合している。
上記文献では、低熱膨張性金属と熱良導体となる軟質性金属のクラッド材のバランスについて言及されているが、明細書でも述べられている通り、低熱膨張性金属と熱良導体は熱膨張率と熱伝導率が相反し互いにトレードオフの関係にある。このため、熱膨張差による熱応力を低減する目的で半導体素子に近い低熱膨張性金属を用いても、低熱膨張性金属をクラッドする熱良導体によりクラッド材自体の熱膨張率は大きくなることが示されている。にもかかわらず、良好な応力緩和が可能であるのは、表面の熱良導体として用いている軟質性金属である銅が軟かく、塑性変形しやすという軟質性金属の応力を緩和する効果に起因するものである。
このため、軟質性金属を低熱膨張性金属の表面に形成することにより、熱応力が緩和されて、放熱性は良好となっていた。
一方、低熱膨張性金属は電気抵抗が高いことが一般的であるため、電気配線材としては不適である。しかし、電気良導体は一般的に熱良導体でもあるため、低熱膨張性金属の表面に熱良導体で、かつ軟質性金属の銅を形成したクラッド材は電気抵抗が小さく電気配線材としても好適である。
特開平6−334073号公報
以上説明したように、半導体素子の熱膨張率に近い低熱膨張性金属を軟質性金属で挟んだクラッド材を配線電極材に使用した従来の半導体装置においては、軟質性金属を低熱膨張性金属の表面に形成することにより熱応力が緩和されるものの、軟質性金属を用いることで熱膨張率が大きくなるため、配線電極材と半導体素子との熱膨張差が大きくなる。これにより、熱応力が増加して悪影響を与えるという不具合を招いていた。
特に、使用温度の高いパワー半導体装置の場合には、パワー半導体素子に加わる温度変化の幅が広いため、熱膨張率の差が熱応力の増大をもたらすため、熱膨張率の差を低減することが切望されていた。
そこで、本発明は、上記に鑑みてなされたものであり、その目的とするところは、熱応力を低減した半導体装置を提供することにある。
上記目的を達成するために、本発明の課題を解決する手段は、低熱膨張性金属の第一主面上に軟質性金属層を積層してなる配線電極の第一主面に、第一半導体素子の第一主面に設けられた第一電極を電気的に接合してなる半導体装置において、前記軟質性金属層は、それぞれ独立して島状に分割されたバンプからなることを特徴とする。
本発明によれば、低熱膨張性金属上に島状に分割されて積層された軟質性金属からなるバンプに半導体装置を電気的に接合するようにしたので、分割されたバンプにより熱膨張量が分割、分散することができる。また、バンプに対して低熱膨張性金属の体積占有率が大きくなり、熱膨張に対して低熱膨張性金属の影響を支配的にすることができる。この結果、半導体素子と配線電極との間の熱膨張差は小さくなり、半導体素子に加わる熱応力を低減させることができる。
以下、図面を用いて本発明を実施するための最良の実施例を説明する。
図1は本発明の実施例1に係る半導体装置の構成を示す斜視図であり、図2は図1のA−A線に沿った断面図である。図1ならびに図2に示す実施例1の半導体装置は、低熱膨張性金属11上にバンプ12を介して半導体素子13が載置され、接合材14により半導体素子13と低熱膨張性金属11ならびにバンプ12が電気的に接合されている。
低熱膨張性金属11は、半導体素子13の配線電極材となり、熱膨張率が極めて小さい半導体素子13と同程度の熱膨張率を有し、例えばインバー(商品名、鉄、ニッケルを含む合金)やコバール(商品名、鉄、ニッケル、コバルトからなる合金で、硬質ガラスと同程度の膨張係数を有する)やタングステン、モリブデン及びこれらを含む複合材料等で形成される。
バンプ12は、低ヤング率で塑性変形が容易、かつ低電気抵抗の軟質性金属の例えば銅やアルミなどで形成されている。バンプ12は、層状の軟質性金属にスリットを入れることで層状の軟質性金属が島状に多数に分割されて構成されている。
半導体素子13は、例えば比較的大きな電力を取り扱うパワー半導体素子で構成され、極めて低い熱膨張率を有している。半導体素子13は、接合材14を介して島状の多数のバンプ12と電気的に接合されている。
接合材14は、半導体素子13とバンプ12ならびに低熱膨張性金属11とを電気的に接合するものであり、例えば半田やロウ材や導電性接着剤などで構成される。
上記各構成部材の厚さは、半導体素子13が数十μm〜数百μm程度、接合材14が十μm〜百μm程度、低熱膨張性金属11が数百μm〜数mm程度の範囲で形成される。このため、軟質性金属のバンプ12が、半導体素子13に加わる応力を緩和する効果を十分期待するためには、接合材14と同程度以上の厚みが必要と考えられる。さらに、バンプ12の熱膨張を抑制する観点から、バンプ12の厚みは配線電極材となる低熱膨張性金属11の厚みの1/10程度までが好ましいと考えられる。したがって、これらのことを考慮して、バンプ12の厚さは、数十μm〜数百μm程度の間で適宜選択されるものとする。
なお、半導体素子13に対向する低熱膨張性金属11の裏面にもバンプ12を形成して両面の応力バランスがとれるようにしてもよい。
次に、図3の製造工程断面図を参照して、図1ならびに図2に示す装置の製造方法を説明する。
先ず、低熱膨張性金属11と、この低熱膨張性金属11に積層された軟質性金属層15とによるクラッド材に対して(図3(a))、表面の軟質性金属層15を選択的に残すために、軟質性金属層15上にレジスト材を塗布し、フォトリソグラフィー工程により塗布したレジスタ材をパターニングしてレジストパターン16を形成する(図3(b))。
次に、レジストパターン16をマスクにして、軟質性金属層15を選択的にエッチングする。これにより、軟質性金属層15を島状に多数に分割してバンプ12を形成する(図3(c))。
ここで、軟質性金属層15を例えば銅で構成した場合には、軟質性金属層15をエッチングするエッチング液としては、例えば硫酸と過酸化水素との混合水溶液や、過硫酸水素アンモニウム溶液を用いればよい。
この時に、低熱膨張性金属11として例えばコバールなどの耐食性の低い金属を使用する場合は、予めコバールの表面にニッケルや銀などの被覆層を薄く形成したものを使用すればよい。このように、耐食性の低い低熱膨張性金属11の表面を被覆することで、軟質性金属層15の銅が上記エッチング液によりエッチングされても、低熱膨張性金属11の表面に形成された被覆層はエッチングされないので、軟質性金属層15の銅だけを選択的にエッチングして除去することが可能となる。
なお、選択性エッチング技術を用いることによって、エッチングの深さを軟質性金属層15の厚さに一定にそろえることが容易となる。これにより、製造ばらつきを抑えることができ、安価で大量に製造することができる。また、選択性エッチング技術を用いることによって、機械加工のような急峻な加工段差やバリが発生しないため、応力が集中する角部がバンプ12に形成されることはなく、配線電極材の製造方法として好適である。
最後に、レジスト16を除去した後、半田やロウ材の接合材14により半導体素子13を低熱膨張性金属11ならびにバンプ12に電気的に接合し、図1ならびに図2に示す半導体装置が完成する(図3(d))。
以上説明したように、上記実施例1においては、低熱膨張性金属11の表面に軟質性金属からなる多数のバンプ12を形成し、このバンプ12上に半導体素子13を載置して両者を電気的に接合する構造としたので、熱による軟質性金属の塑性変形による応力緩和の効果を得ることができる。さらに、熱膨張の大きい軟質性金属は、分割によって熱膨張量も分割、分散されるため、全体的に熱膨張が小さく抑えられ、かつ軟質性金属が(電極裏面も含めて)部分的に削除されて相対的に低熱膨張性金属11の体積占有率が高くなることによって、低熱膨張性金属11の影響が支配的となる。これにより、装置全体の熱膨張を小さくすることができ、低熱膨張性金属11ならびにバンプ12からなる配線電極材と半導体素子13との間の熱膨張差が小さくなり、熱応力を低減することができる(請求項1、3に記載の発明の効果に相当する)。
図4は本発明の実施例2に係る半導体装置の構成を示す斜視図であり、図5は図4のB−B線に沿った断面図である。図4ならびに図5に示す実施例2の特徴とするところは、先に説明した実施例1に比べて、配線電極材となる低熱膨張性金属11を長方形状とし、低熱膨張性金属11の一方の端部側の表面に先の実施例1と同様にバンプ12を介して低熱膨張性金属11上に半導体素子13を接合し、他方の半導体素子13が接合されていない、配線電極の引き出し部分となる低熱膨張性金属11の表面には、低電気抵抗の金属層である、例えば銅で構成された先の実施例1と同様の軟質性金属層21aを積層形成し、かつ軟質性金属層21aと対向する低熱膨張性金属11の裏面に軟質性金属層21aと同様の軟質性金属層21bを積層形成したことにあり、他は先の実施例1と同様である。なお、両面の応力バランスを考慮して半導体素子13に対向する低熱膨張性金属11の裏面にもバンプ12を形成するようにしてもよい。
次に、図6の製造工程断面図を参照して、図4ならびに図5に示す装置の製造方法を説明する。
先ず、低熱膨張性金属11と、この低熱膨張性金属11に積層された軟質性金属層22とによるクラッド材に対して、低熱膨張性金属11の表面ならびに裏面に積層された軟質性金属層22を選択的に残すために、軟質性金属層22上にレジスト材を塗布し、フォトリソグラフィー工程により塗布したレジスト材をパターニングしてレジストパターン23を形成する(図6(a))。
次に、レジストパターン23をマスクにして、軟質性金属層22を選択的にエッチングする。これにより、低熱膨張性金属11の表面に、軟質性金属層22を島状に多数に分割してバンプ12を形成し、軟質性金属層21aを形成し、かつ低熱膨張性金属11の裏面に軟質性金属層21bを形成する(図6(b))。
なお、上記選択性エッチングにおいて、エッチング液ならびに低熱膨張性金属11のエッチング液に対する耐腐食性については、先の実施例1と同様である。
最後に、レジスト23を除去した後、半田やロウ材の接合材14により半導体素子13を低熱膨張性金属11ならびにバンプ12に電気的に接合し、図4ならびに図5に示す半導体装置が完成する(図6(c))。
このような実施例2においては、低熱膨張性金属11における配線電極の引き出し部分の表面ならびに裏面に、低電気抵抗の軟質性金属層21a、21bを積層形成するようにしたので、先の実施例1で得られる効果に加えて、低熱膨張性金属11の配線電極の電気抵抗を低減することができる。また、上記選択性エッチング技術を用いることで、一つの低熱膨張性金属11にバンプ12と軟質性金属層21a、21bを容易に一体で形成することが可能となる(請求項2、3に記載の発明の効果に相当する)。
図7は本発明の実施例3に係る半導体装置の構成を示す斜視図であり、図8は図7のC−C線に沿った断面図である。この実施例3の特徴とするところは、先の実施例2に比べて、低熱膨張性金属11の一方の端部側の表面ならびに裏面の両面に、それぞれ半導体素子13a、13bを接合し、ハーフブリッジ構造のインバータ(U)を構成したことにある。
図7ならびに図8において、半導体素子13a、13bはそれぞれ表面ならびに裏面に電極を備えている。半導体素子13aの裏面の電極は、先の実施例2と同様にして低熱膨張性金属11の表面に電気的に接合される一方、半導体素子13a表面の電極は、裏面の電極が低熱膨張性金属11と接合されるのと同様にして、低熱膨張性金属11と同様の低熱膨張性金属で構成されて低電位が印加される上部電極(N)31と電気的に接合されている。半導体素子13bの表面の電極は、半導体素子13aの裏面の電極が低熱膨張性金属11の表面に接合されるのと同様にして低熱膨張性金属11の裏面に電気的に接合される一方、半導体素子13b裏面の電極は、表面の電極が低熱膨張性金属11と接合されるのと同様にして、低熱膨張性金属11と同様の低熱膨張性金属で構成されて高電位が印加される下部電極(P)32と電気的に接合されている。
低熱膨張性金属11の半導体素子13a、13bが接合されていない部分は、低熱膨張性金属11に接合された半導体素子13a、13bに対して引き出し電極構造の交流出力電極33として機能し、この交流出力電極33の表面ならびに裏面の両面に、先の実施例2と同様の低電気抵抗の軟質性金属層21a、21bが積層形成されている。
また、上部電極31の上面、下部電極32の下面、ならびに交流出力電極33を除いて、半導体素子13a、13bが低熱膨張性金属11に接合された部分は、ケース材34により封止されている。
上記実施例3においては、先の実施例1ならびに実施例2の構成を拡張することで、ハーフブリッジ構造のインバータを構成するようにしたので、ハーフブリッジ構造のインバータにおいて、先の実施例1ならびに実施例2で得られる効果と同様の効果を得ることができる(請求項4に記載の発明の効果に相当する)。
図9は本発明の実施例4に係る半導体装置の構成を示す斜視図であり、図10は図9のD−D線に沿った断面図である。この実施例4の特徴とするところは、先の実施例3で説明したハーフブリッジ構造のインバータを3つ(3つに限らず複数個でもよい)使用して、多相インバータもしくは大容量のインバータを構成したことにある。
図9ならびに図10において、各インバータ(U、V、W)の半導体素子13au、13av、13awに対応した上部電極31u、31v、31wを低電位が印加される外部電極41に電気的に接続することで共通接続され、また各インバータ(U、V、W)の半導体素子13bu、13bv、13bwに対応した下部電極32u、32v、32wを高電位が印加される外部電極42に電気的に接続することで共通接続されて構成されている。各インバータ(U、V、W)の交流出力電極33u、33v、33wは、それぞれ独立することで多相インバータが容易に構成でき、または、交流出力電極33u、33v、33wを共通接続することで大容量のインバータを容易に構成することができる。
上記実施例4においては、先の実施例3の構成を拡張することで、多相もしくは大容量のインバータを構成するようにしたので、多相インバータもしくはハーフブリッジ構造の大容量インバータにおいて、先の実施例1ならびに実施例2で得られる効果と同様の効果を得ることができる。
また、ハーフブリッジ構造のインバータを大量生産し、容量に応じてインバータの数を変更することによって、容量の異なるインバータ・モジュールを安価に構成することができるという効果がある(請求項6に記載の発明の効果に相当する)。
図11は本発明の実施例5に係る半導体装置の構成を示す斜視図であり、図12は図11のE−E線に沿った断面図である。この実施例5の特徴とするところは、先の実施例3に比べて、図7ならびに図8に示す上部電極31ならびに下部電極32を交流出力電極33側に延伸して引き出し電極構造の上部電極51ならびに下部電極52を形成し、上部電極51の引き出し部分の表面ならびに裏面の両面に、先の実施例2で説明した軟質性金属層21a、21bと同様の軟質性金属層53a、53bを積層形成し、下部電極52の引き出し部分の表面ならびに裏面の両面に、先の実施例2で説明した軟質性金属層21a、21bと同様の軟質性金属層54a、54bを積層形成したことにある。
上記実施例5においては、先の実施例3で得られる効果に加えて、上部電極51ならびに下部電極52に低電気抵抗の軟質性金属層53a、53b、54a、54bを積層形成した引き出し電極構造しているので、上部電極51ならびに下部電極52を低抵抗化して外部の電極と容易に接続することが可能となる(請求項4,5に記載の発明の効果に相当する)。
図13は本発明の実施例6に係る半導体装置の構成を示す斜視図であり、図14は図13のF−F線に沿った断面図である。この実施例6の特徴とするところは、先の実施例4に比べて、図9ならびに図10に示す上部電極31u、31v、31wを一体化して上部電極61とし、図9ならびに図10に示す下部電極32u、32v、32wを一体化して下部電極62とし、上部電極61と下部電極62のそれぞれの表面ならびに裏面の半導体素子13au、13bu、13av、13bv、13aw、13bwが接合されていない部分に、先の実施例2で説明した軟質性金属層21a、21bと同様の低電気抵抗の軟質性金属層63を積層形成したことにある。
上記実施例6においては、先の実施例4で得られる効果に加えて、各インバータ(U、V、W)の上部電極61ならびに下部電極を共通化し、かつ低電気抵抗の軟質性金属層63を積層したので、各インバータ(U、V、W)間を低抵抗で容易に接続することが可能となる(請求項6、7に記載の発明の効果に相当する)。
本発明の実施例1に係る半導体装置の構成を示す斜視図である。 本発明の実施例1に係る半導体装置の構成を示す断面図である。 本発明の実施例1に係る半導体装置の製造工程を示す断面図である。 本発明の実施例2に係る半導体装置の構成を示す斜視図である。 本発明の実施例2に係る半導体装置の構成を示す断面図である。 本発明の実施例2に係る半導体装置の製造工程を示す断面図である。 本発明の実施例3に係る半導体装置の構成を示す斜視図である。 本発明の実施例3に係る半導体装置の構成を示す断面図である。 本発明の実施例4に係る半導体装置の構成を示す斜視図である。 本発明の実施例4に係る半導体装置の構成を示す断面図である。 本発明の実施例5に係る半導体装置の構成を示す斜視図である。 本発明の実施例5に係る半導体装置の構成を示す断面図である。 本発明の実施例6に係る半導体装置の構成を示す斜視図である。 本発明の実施例6に係る半導体装置の構成を示す断面図である。 従来の半導体装置の構成を示す断面図である。
符号の説明
11…低熱膨張性金属
12…バンプ
13、13a,13b,13au,13bu,13av,13bv,13aw,13bw…半導体素子
14…接合材
15,21a,21b,22,53a,53b、54a,54b,63…軟質性金属層
16,23…レジストパターン
31,31u,31v,31w,51,61…上部電極
32,32u,32v,32w,52,62…下部電極
33,33u,33v,33w…交流出力電極
34…ケース材
41,42…外部電極

Claims (7)

  1. 低熱膨張性金属の第一主面上に軟質性金属層を積層してなる配線電極の第一主面に、第一半導体素子の第一主面に設けられた第一電極を電気的に接合してなる半導体装置において、
    前記軟質性金属層は、それぞれ独立して島状に分割されたバンプからなる
    ことを特徴とする半導体装置。
  2. 前記配線電極の第一主面であって、前記第一半導体素子の第一主面に設けられた第一電極が接合されていない部分である引き出し電極部分の第一主面、ならびに前記引き出し電極部分の第一主面に対向する前記配線電極の引き出し電極部分の第二主面には、低電気抵抗の金属層が積層形成されている
    ことを特徴とする請求項1記載の半導体装置。
  3. 前記配線電極の第一主面の前記半導体素子が接合されている部分に対向する前記配線電極の第二主面には、前記バンプが形成されている
    ことを特徴とする請求項1又は2記載の半導体装置。
  4. 低熱膨張性金属の第一主面ならびに第二主面上に軟質性金属層を積層してなる配線電極の第一主面に、第一半導体素子の第一主面に設けられた第一電極を電気的に接合し、前記配線電極の第二主面に、第二半導体素子の第一主面に設けられた第一電極を電気的に接合してなる半導体装置において、
    前記軟質性金属層は、それぞれ独立して島状に分割されたバンプからなり、
    低電位が印加される第一配線電極と、
    高電位が印加される第二配線電極とを有し、
    前記第一半導体素子の第二主面に設けられた第二電極と前記第一配線電極の第一主面とが電気的に接続され、
    前記第二半導体素子の第二主面に設けられた第二電極と前記第二配線電極の第一主面とが電気的に接続され、
    前記配線電極の第一主面であって、前記第一半導体素子の第一主面に設けられた第一電極が接合されていない部分である引き出し電極部分の第一主面、ならびに前記引き出し電極部分の第一主面に対向する前記配線電極の引き出し電極部分の第二主面には、低電気抵抗の金属層が積層形成されている
    ことを特徴とする半導体装置。
  5. 前記第一半導体素子の第二主面に設けられた第二電極が接合されていない部分の前記第一配線電極の引き出し電極部分の第一主面、ならびに前記第一配線電極の引き出し電極部分の第一主面に対向する前記第一配線電極の引き出し電極部分の第二主面と、
    前記第二半導体装置の第二主面に設けられた第二電極が接合されていない部分の前記第二配線電極の引き出し電極部分の第一主面、ならびに前記第二配線電極の引き出し電極部分の第一主面に対向する前記第二配線電極の引き出し電極部分の第二主面には、低電気抵抗の金属層が積層形成されている
    ことを特徴とする請求項4記載の半導体装置。
  6. 前記請求項4記載の半導体装置を複数備え、
    前記複数の請求項4記載の半導体装置の前記第一配線電極が共通接続され、
    前記複数の請求項4記載の半導体装置の前記第二配線電極が共通接続され、
    前記複数の請求項4記載の半導体装置の前記低熱膨張性金属のそれぞれは、出力配線電極として機能する
    ことを特徴とする半導体装置。
  7. 前記複数の請求項4記載の半導体装置の前記第一配線電極は共通化され、
    前記複数の請求項4記載の半導体装置の前記第二配線電極は共通化され、
    共通化された前記第一配線電極ならびに前記第二配線電極には、低電気抵抗の金属層が積層形成されている
    ことを特徴とする請求項6記載の半導体装置。
JP2003345763A 2003-10-03 2003-10-03 半導体装置 Pending JP2005116621A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003345763A JP2005116621A (ja) 2003-10-03 2003-10-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003345763A JP2005116621A (ja) 2003-10-03 2003-10-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2005116621A true JP2005116621A (ja) 2005-04-28

Family

ID=34538933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003345763A Pending JP2005116621A (ja) 2003-10-03 2003-10-03 半導体装置

Country Status (1)

Country Link
JP (1) JP2005116621A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339611A (ja) * 2005-06-06 2006-12-14 Dowa Holdings Co Ltd 金属−セラミック複合基板及びその製造方法
JP2010258015A (ja) * 2009-04-21 2010-11-11 Nissan Motor Co Ltd 半導体装置
JP2013191788A (ja) * 2012-03-15 2013-09-26 Denso Corp 半導体モジュール及び半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339611A (ja) * 2005-06-06 2006-12-14 Dowa Holdings Co Ltd 金属−セラミック複合基板及びその製造方法
JP2010258015A (ja) * 2009-04-21 2010-11-11 Nissan Motor Co Ltd 半導体装置
JP2013191788A (ja) * 2012-03-15 2013-09-26 Denso Corp 半導体モジュール及び半導体装置
US8946882B2 (en) 2012-03-15 2015-02-03 Denso Corporation Semiconductor module and semiconductor device

Similar Documents

Publication Publication Date Title
KR101100024B1 (ko) 열전소자
JPS61288455A (ja) 多層半導体装置の製造方法
JP2009302494A (ja) チップ抵抗器およびその製造方法
JPS5839048A (ja) フレキシブル領域接着テ−プ
US20060186541A1 (en) Method and system for bonding a semiconductor chip onto a carrier using micro-pins
TWI314761B (en) Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
CN101068005B (zh) 由多个金属层制成的半导体装置封装引线框架
JP2005116621A (ja) 半導体装置
TWI264789B (en) Semiconductor integrated circuit and its manufacturing method
JP2006310277A (ja) チップ型ヒューズ
JP2003168770A (ja) 窒化ケイ素回路基板
JPH02231751A (ja) リードフレーム用材料
JPH0496258A (ja) 半導体装置用絶縁基板の製造方法およびそのための金属パターン板
JPH01140652A (ja) 立体型半導体装置
JP2021521641A (ja) パワー半導体チップ上の材料減少金属板
JP2006196765A (ja) 半導体装置
JP5468804B2 (ja) 半導体チップ、半導体パッケージ、パワーモジュール、及び半導体パッケージの製造方法
JP3043484B2 (ja) 半導体装置
JP4564968B2 (ja) 温度測定デバイスおよびこのデバイスを製造する方法
JPS63102326A (ja) クラツド材
CN115000023A (zh) 具有焊料停止结构的衬底、其制造方法、以及电子器件
JP6317178B2 (ja) 回路基板および電子装置
JP2009290184A (ja) チップ抵抗器およびその製造方法
JP2014060463A (ja) チップ抵抗器およびその製造方法
US20190181076A1 (en) Method of manufacturing leadframes of semiconductor devices,corresponding leadframe and semiconductor device