JP2005114780A - Ips液晶ディスプレイのアレイ構造及びその製造方法 - Google Patents

Ips液晶ディスプレイのアレイ構造及びその製造方法 Download PDF

Info

Publication number
JP2005114780A
JP2005114780A JP2003345131A JP2003345131A JP2005114780A JP 2005114780 A JP2005114780 A JP 2005114780A JP 2003345131 A JP2003345131 A JP 2003345131A JP 2003345131 A JP2003345131 A JP 2003345131A JP 2005114780 A JP2005114780 A JP 2005114780A
Authority
JP
Japan
Prior art keywords
line
insulating film
electrode
parallel
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003345131A
Other languages
English (en)
Other versions
JP4392715B2 (ja
Inventor
Yasunobu Hiromasu
泰信 廣升
Kaoru Kusafuka
薫 草深
Mitsuru Ikezaki
充 池崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chi Mei Optoelectronics Corp
Original Assignee
Chi Mei Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chi Mei Electronics Corp filed Critical Chi Mei Electronics Corp
Priority to JP2003345131A priority Critical patent/JP4392715B2/ja
Priority to CNB2004100833774A priority patent/CN100416387C/zh
Priority to TW93130048A priority patent/TWI304900B/zh
Publication of JP2005114780A publication Critical patent/JP2005114780A/ja
Application granted granted Critical
Publication of JP4392715B2 publication Critical patent/JP4392715B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】 本発明のIPS液晶ディスプレイは、Cs線をゲート線に近接したので、ゲート線からの電界の影響を遮断し、液晶ディスプレイのフリッカー、焼け付きを抑制できる。
【解決手段】 本発明のIPS液晶ディスプレイは、第1共通電極線に囲まれた画素が、絶縁基板上に平行に敷設されたゲート線と、これを覆う第1絶縁膜と、隣接するゲート線間にゲート線と平行に第1絶縁膜上に敷設された翼部を有するCs線とを含み、Cs線の中空の翼部が端部においてゲート線に近接する。
【選択図】 図1

Description

本発明は、開口率を落とさずにゲート線からの電界の影響をシールドして、ディスプレイの焼け付きが起こりにくいIPS液晶ディスプレイに関するものである。
広視野角を得る液晶のIPS(In−Plane Switching)方式は、印加電場が基板面に平行であり、横電界方式とも呼ばれる。IPS方式では基板に沿った電場のon/offにより液晶分子の配列が基板面内で変化する。そしてこの特有な分子配列の変化がツイスティド・ネマティク(Twisted Nematic;TN)方式等の縦電界方式には見られない画期的な広視野角を生む。以下、本明細書においてIPS方式の液晶ディスプレイをIPS液晶ディスプレイという。
IPS液晶ディスプレイは、絶縁基板とカラーフィルター基板が一定間隔で対向し、両基板の間に液晶が充填されている。図23に示す一般的なIPS液晶ディスプレイ101の製造は下記の(1)〜(8)の順でおこなう。(1)ガラス基板110などの透明絶縁基板を準備する。(2)ガラス基板上にゲート線112およびCS(storage capacity)線116を形成する。(3)CVD(chemical vapor deposition)によって絶縁層114を形成する。(4)ゲート線112の一部をゲート電極としたTFT(thin
film transistor)132、TFT132のドレイン電極に接続されるシグナル線124、絶縁層114を介してCS線116と対向する対向電極126、対向電極126とTFT132のソース電極128とを接続する画素内配線129を同一層に形成する。(5)それらの上に絶縁層122を積層する。(6)対向電極126上の絶縁層122にスルーホール135を形成する。(7)画素電極142およびパッド140、共通電極線136、共通電極138を形成する。(8)共通電極138及び画素電極142を形成した層の上に配向層を形成する。
以下、上記工程により製造されるIPS液晶ディスプレイの構造を図19〜図25を用いて詳細に説明する。
上記工程(2)を図19を用いて説明する。複数のゲート線112がガラス基板110上に相互に平行に敷設され、CS線116は相互に隣接するゲート線112の間にゲート線112と平行に敷設する。ここでCS線116は電極部118を有し、電極部118の両端部からはゲート線112の方向に軸部120a、120b、120c、120dが伸張している。又、軸部120a、120b及び120c、120dはそれぞれ平行に形成されている。以後軸部120a、120b、120c、120dを総称して翼部120という。
工程(3)では、図20に示すように第1絶縁層114が積層される。
上記工程(4)は図21を用いて説明する。シグナル線124はCS線116の翼部120を挟んで、翼部120と平行に、ゲート線112と交差して第1絶縁層114上に敷設される。又、対向電極126はシグナル線124間にCS線116の電極部118と第1絶縁層114を挟んで形成される。更にソース電極128は対向電極126と画素内配線129により接続されて前記第1絶縁層114上に形成され、ドレイン電極130はシグナル線124と接続されて同じく第1絶縁層114に形成される。そしてソース電極128とドレイン電極130とゲート線112とでTFT132が構成される。尚、画素内配線129はシグナル線124と平行に配置される。
工程(5)で第2絶縁層122が積層される。この第2絶縁層122は、シグナル線124とソース電極128とドレイン電極130及び対向電極126を覆って積層されるため、図22に示すように対向電極126上の第2絶縁層122にスルーホール135が開口される。
上記工程(7)では、図23に示すように、パッド140は対向電極126上に形成され、スルーホール135を介して対向電極126と電気的に接続される。又、第2絶縁層122上で、パッド140からゲート線112の方向にシグナル線124と平行に画素電極142を伸張させる。1画素中の画素電極142の数は任意であるが、そのうち一本は画素内配線129と重なるように形成される。
また、共通電極線136は第2絶縁層122上で、ゲート線112を覆ってこれと平行に敷設される。更に、共通電極138はシグナル線124及びCS線116の軸部120a、120b、120c、120dを覆って、隣接する共通電極136を接続する。共通電極136と画素電極142によってガラス基板110と平行な電界を発生させ、電界の強弱で液晶の配向を変化させる。
しかし、IPS方式の液晶ディスプレイ101では、共通電極138と画素電極142間に直流電圧をかけ続けるとディスプレイにいわゆる焼き付きが発生する。そのため両極間には交流電圧が印加されるが、従来ゲート線112やシグナル線124からの漏れ電界に起因するディスプレイの焼け付きやフリッカーが問題となっていた。
このため、ゲート線112やシグナル線124からの漏れ電界をシールドする必要があるが、この漏れ電界のシールド法が特許文献1に開示されている。即ち、特許文献1では、ゲート線やシグナル線を共通電極で完全に覆うことによって漏れ電界をシールドする方法が開示されている。
上述した構造の従来のIPS液晶ディスプレイ101も、共通電極線136はゲート線112を覆い、共通電極138はシグナル線124を覆っているので、ゲート線112及びシグナル線124からの漏れ電界をシールドすることができる。上記構造の従来のIPS液晶ディスプレイ101は、更にCS線116の電極部118の両端部からゲート線112の方向に軸部120a、120b、120c、120dが伸張している。そのため軸部がゲート線112及びシグナル線124からの漏れ電界をシールドし、特許文献1に開示されたIPS液晶ディスプレイより効果的に漏れ電界に起因して発生する液晶ディスプレイのフリッカーや焼き付きを更に防ぐことができる。
しかし、IPS液晶ディスプレイ101の構造でも漏れ電界のシールドは十分でないことが分かっている。即ち、IPS液晶ディスプレイ101の構造であってもフリッカーや焼き付きが発生し得る。
図9(a)は、IPS液晶ディスプレイ101の共通電極138と画素電極142の間に印加される、理想的な電位の様子を表す模式断面図である。断面図の下のグラフは横軸が画素電極142からの距離を表し、縦軸が共通電極138を基準とした時の両電極間の電位を表す。また両電極間の電界は、電位を表すグラフの傾きである。
液晶ディスプレイ101の表示を行なう際は選択した画素電極142に電圧を印加するが、この画素電極142に電圧を印加することを書き込みという。上述のようにIPS液晶ディスプレイ101では焼き付きを防ぐため両電極間に交流電圧を印加するため、画素電極142の書き込み時の電圧は+Vp又は−Vpとなる。画素電極142の電圧が+Vpとなる場合を上書き込み、−Vpとなる場合を下書き込みという。
図9(a)において、両電極間の電位を表すグラフは上書き込みの場合も下書き込みも直線であり、その傾きは大きさが同じで符号が逆となる。従ってIPS液晶ディスプレイ101の理想的な電界の様子は、両電極間において上書き込みの場合も下書き込みの場合も等しく一定であり、方向は反対となる。
ところがIPS液晶ディスプレイ101の電極間の電位の様子は、ゲート線近傍において図2(b)のようになっている。これはゲート線112からの漏れ電界によって、電極間の電界が乱されるためである。両電極間における電位は、上書き込みの場合も下書き込みの場合も理想的な電位よりも低くなる傾向がみられる。
図2(b)において曲線の傾きから分かるように、画素電極142近傍では上書き込みの場合は電界が大きく、下書き込みの場合は電界が小さい。一方共通電極138近傍では、上書き込みの場合は電界が略0であり、下書き込みの場合は電界が大きい。このような上書き込みと下書き込みの電界の理想値からのズレが交流電圧の印加により交互に繰り返されるため、フリッカー、焼け付きが共通電極138近傍で起こる。
特開平2000−89240号公報(図1)
本発明の目的は、開口率を下げずにゲート線からの電界の影響をシールドして、ディスプレイのフリッカー、焼け付きが起こりにくいIPS液晶ディスプレイを提供することにある。
本発明のIPS液晶ディスプレイは、絶縁基板と、該絶縁基板上に形成された第1共通電極線を含み、該第1共通電極線に囲まれた画素が前記絶縁基板上に形成されたIPS液晶ディスプレイであって、前記画素は、前記絶縁基板上に相互に平行に敷設された複数のゲート線と、前記ゲート線を覆って前記絶縁基板上に積層された第1絶縁膜と、隣接する前記ゲート線の間に該ゲート線と平行に前記第1絶縁膜上に敷設された翼部を有するCs線と、前記Cs線を覆って前記絶縁基板上に積層された第2絶縁膜と、前記Cs線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第2絶縁膜上に敷設されたシグナル線と、前記シグナル線間に前記Cs線と対向して前記第2絶縁膜上に形成された対向電極と、前記対向電極と接続されて前記第2絶縁膜上に形成されたソース電極と、前記シグナル線と接続されて前記第2絶縁膜上に形成されたドレイン電極と、前記ゲート線をゲート電極とし、前記ソース電極とドレイン電極とから構成されるスイッチング素子と、前記シグナル線とスイッチング素子及び対向電極を覆って積層された第3絶縁膜と、前記対向電極上の前記第3絶縁膜に開けられたスルーホールを介して該対向電極と電気的に接続され、該対向電極上に形成されたパッド電極と、前記第3絶縁膜上で、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極と、前記第3絶縁膜上で、前記ゲート線と対向して相互に平行に敷設された共通電極線と、前記第3絶縁膜上で、隣接する前記共通電極線を接続する相互に平行な共通電極と、を含み、前記Cs線の中空の翼部が、該中空の翼部の端部において前記ゲート線に近接する。
本発明のIPS液晶ディスプレイは、絶縁基板と、前記絶縁基板上に相互に平行に敷設された複数のゲート線と、前記ゲート線を覆って前記絶縁基板上に積層された第1絶縁膜と、隣接する前記ゲート線の間に該ゲート線と平行に前記第1絶縁膜上に敷設された中空の翼部を有するCs線と、前記Cs線を覆って前記絶縁基板上に積層された第2絶縁膜と、前記Cs線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第2絶縁膜上に敷設されたシグナル線と、前記シグナル線間に前記Cs線と対向して前記第2絶縁膜上に形成された対向電極と、前記対向電極と接続されて前記第2絶縁膜上に形成されたソース電極と、前記シグナル線と接続されて前記第2絶縁膜上に形成されたドレイン電極と、
前記ゲート線をゲート電極とし、前記ソース電極とドレイン電極とから構成されるスイッチング素子と、前記シグナル線とスイッチング素子及び対向電極を覆って積層された第3絶縁膜と、前記対向電極上の前記第3絶縁膜に開けられたスルーホールを介して該対向電極と電気的に接続され、該対向電極上に形成されたパッド電極と、前記第3絶縁膜上で、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極と、前記第3絶縁膜上で、前記ゲート線と対向して相互に平行に敷設された共通電極線と、前記第3絶縁膜上で、隣接する前記共通電極線を接続する相互に平行な共通電極と、を含み、前記Cs線の中空の翼部が、該中空の翼部の端部において前記ゲート線に近接する。
本発明のIPS液晶ディスプレイは、絶縁基板と、前記絶縁基板上に相互に平行に敷設された複数のゲート線と、隣接する前記ゲート線の間に該ゲート線と平行に前記絶縁基板上に敷設された中空の翼部を有するCs線と、前記Cs線を覆って前記絶縁基板上に積層された第2絶縁膜と、前記Cs線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第2絶縁膜上に敷設されたシグナル線と、前記シグナル線間に前記Cs線と対向して前記第2絶縁膜上に形成された対向電極と、前記対向電極と接続されて前記第2絶縁膜上に形成されたソース電極と、前記シグナル線と接続されて前記第2絶縁膜上に形成されたドレイン電極と、前記ゲート線をゲート電極とし、前記ソース電極とドレイン電極とから構成されるスイッチング素子と、前記シグナル線とスイッチング素子及び対向電極を覆って積層された第3絶縁膜と、前記対向電極上の前記第3絶縁膜に開けられたスルーホールを介して該対向電極と電気的に接続され、該対向電極上に形成されたパッド電極と、前記第3絶縁膜上で、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極と、前記第3絶縁膜上で、前記ゲート線と対向して相互に平行に敷設された共通電極線と、前記第3絶縁膜上で、隣接する前記共通電極線を接続する相互に平行な共通電極と、
を含み、前記Cs線の中空の翼部が、該中空の翼部の端部において前記ゲート線に近接する。
本発明のIPS液晶ディスプレイは、前記共通電極は、前記Cs線の中空の翼部及びシグナル線を覆って形成され得る。
本発明のIPS液晶ディスプレイの製造方法は、絶縁基板を準備するステップと、前記絶縁基板上に相互に平行な複数のゲート線を敷設するステップと、前記ゲート線を覆って前記絶縁基板上に第1絶縁膜を積層するステップと、隣接する前記ゲート線の間に該ゲート線と平行に前記第1絶縁膜上に中空の翼部を有し、前記中空の翼部が、該中空の翼部の端部において前記ゲート線に近接するCs線を敷設するステップと、前記Cs線を覆って前記絶縁基板上に第2絶縁膜を積層するステップと、前記Cs線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第2絶縁膜上にシグナル線を敷設するステップと、前記シグナル線間に前記Cs線と対向して前記第2絶縁膜上に対向電極を形成するステップと、前記対向電極と接続されて前記第2絶縁膜上にソース電極を形成するステップと、
前記シグナル線と接続されて前記第2絶縁膜上にドレイン電極を形成するステップと、前記シグナル線とソース電極とドレイン電極及び対向電極を覆って第3絶縁膜を積層するステップと、前記対向電極上の前記第3絶縁膜にスルーホールを形成するステップと、前記スルーホールを介して前記対向電極と電気的に接続され、該対向電極上にパッド電極を形成するステップと、前記第3絶縁膜上に、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極を形成するステップと、前記第3絶縁膜上に、前記ゲート線と対向して相互に平行に共通電極線を敷設するステップと、前記第3絶縁膜上に、隣接する前記共通電極線を接続する相互に平行な共通電極を形成するステップと、を含む。
本発明のIPS液晶ディスプレイの製造方法は、絶縁基板を準備するステップと、前記絶縁基板上に相互に平行な複数のゲート線を敷設するステップと、隣接する前記ゲート線の間に該ゲート線と平行に前記絶縁基板上に中空の翼部を有し、該中空の翼部が、該中空の翼部の端部において前記ゲート線に近接するCs線を敷設するステップと、前記Cs線を覆って前記絶縁基板上に第2絶縁膜を積層するステップと、前記Cs線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第2絶縁膜上にシグナル線を敷設するステップと、前記シグナル線間に前記Cs線と対向して前記第2絶縁膜上に対向電極を形成するステップと、前記対向電極と接続されて前記第2絶縁膜上にソース電極を形成するステップと、前記シグナル線と接続されて前記第2絶縁膜上にドレイン電極を形成するステップと、
前記シグナル線とソース電極とドレイン電極及び対向電極を覆って第3絶縁膜を積層するステップと、前記対向電極上の前記第3絶縁膜にスルーホールを形成するステップと、前記スルーホールを介して該パッド電極と電気的に接続され、対向電極上にパッド電極を形成するステップと、前記第3絶縁膜上に、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極を形成するステップと、前記第3絶縁膜上に、前記ゲート線と対向して相互に平行に共通電極線を敷設するステップと、前記第3絶縁膜上に、隣接する前記共通電極線を接続する相互に平行な共通電極を形成するステップと、を含む。
本発明のIPS液晶ディスプレイは、Cs線をゲート線近傍に配置したので、ゲート線からの電界の影響をシールドすることができる。従って、液晶ディスプレイのフリッカー、焼け付きを大きく抑制することができる。
また、本発明のIPS液晶ディスプレイは、絶縁層を介してCS線をゲート線近傍に配置したので、各画素中のCs線の電極部を小さくすることができ、開口率を上げることができる。
また、本発明のIPS液晶ディスプレイは、絶縁層を介してCS線をゲート線の近傍に配置したので、製造工程でCs線とゲート線の接触不良を防ぐことができる。従ってIPS液晶ディスプレイの製造の歩留まりを上げることができる。
本発明の第1の実施形態のIPS液晶ディスプレイは、上述した従来のIPS液晶ディスプレイ101と同様に、下記の(1)〜(8)の工程順に製造される。即ち、図18を参照して、(1)ガラス基板60などの透明絶縁基板を準備する。(2)ガラス基板上にゲート線62および中空翼部70と電極部を持つCS線66を形成する。(3)CVD法によって第1絶縁層64を形成する。(4)ゲート線62の一部をゲート電極としたTFT82、TFT82のドレイン電極80に接続されるシグナル線74、第1絶縁層64を介してCS線66の電極部と対向する対向電極76、対向電極76とTFT82のソース電極78とを接続する画素内配線79を絶縁層64上に形成する。(5)それらの上に第2絶縁層72を積層し、対向電極76上の第2絶縁層72にスルーホール86を形成する。(6)共通電極線86と共通電極88とパッド90及び画素電極92を形成する。(7)共通電極88及び画素電極92を形成した層の上に配向層を形成する。
上述のような工程で製造された本発明のIPS液晶ディスプレイ51の構造を、以下に詳説する。
上記工程(2)においては、図12に示すように、複数のゲート線62がガラス基板60上に相互に平行に敷設させる。更に、CS線66がガラス基板60上に、ガラス基板60上の相互に隣接するゲート線62の間にゲート線62と平行に敷設される。ここでCS線66は中空の翼部70を有し、中空の翼部70に囲まれる部分には電極部68が形成されている。又、2つの中空の翼部70は軸部70a、70b、70c、70d及び接続部70e、70fから構成される。軸部70a、70b、70c、70dは電極部68の両端部からゲート線62の方向に伸張し、接続部70e、70fはゲート線62の極近傍のCS線66側でゲート線62と平行に配置され、それぞれ軸部70aと70b、70cと70dを接続する。
工程(3)では、図13に示すように、第1絶縁層64はゲート線62及びCS線66を覆ってガラス基板60上に全面に積層される。また、図14及び図15においてIPS液晶ディスプレイ51は、図13で示す製造段階と同一の状態である。
工程(4)においては、図16に示すように、シグナル線74はCS線66の翼部70を挟んで、翼部70の軸部70a、70b、70c、70dと平行に、ゲート線62と交差して第1絶縁層64上に敷設される。又、対向電極76はシグナル線74間にCS線66の電極部68と第1絶縁層64を挟んで形成される。更にソース電極78は対向電極76と画素内配線79により接続されて前記第1絶縁層64上に形成され、ドレイン電極80はシグナル線74と接続されて同じく第1絶縁層64上に形成される。そしてソース電極78とドレイン電極80とゲート線62とでTFT82が構成される。尚、画素内配線79はシグナル線74と平行に配置される。
工程(5)では、図17に示すように、第2絶縁層72がシグナル線74とソース電極78とドレイン電極80を覆って積層され、対向電極76上の第2絶縁層72にスルーホール85が開口される。
工程(6)では、図18に示すように、パッド90が対向電極76上に形成され、スルーホール85を介して対向電極76と電気的に接続される。又、第2絶縁層72上で、パッド90からゲート線62の方向にシグナル線74と平行に画素電極92が伸張する。そして共通電極線86は第2絶縁層72上で、ゲート線62を覆ってこれと平行に敷設される。更に、共通電極88はシグナル線74及びCS線66の中空の翼部70の軸部70a、70b、70c、70dを覆って、隣接する共通電極86を接続する。
上記構造の本発明のIPS液晶ディスプレイ51は、Cs線66をゲート線62近傍に配置したので、ゲート線62からの漏れ電界をシールドすることができる。従って、従来のIPS液晶ディスプレイ101よりもディスプレイに生じるフリッカー、焼け付きを抑制することができる。
以下に本発明のIPS液晶ディスプレイの別の実施態様を説明し、本発明のIPS液晶ディスプレイが従来のディスプレイに比べてどの程度ゲート線からの漏れ電界をシールド可能かを示す。
図1に示す本発明の第2の実施形態のIPS液晶ディスプレイは、絶縁基板とカラーフィルター基板が一定間隔で対向して両基板の間に液晶が充填され、図2〜図8に示されるように、下記の(1)〜(8)の工程順に製造される。(1)ガラス基板10などの透明絶縁基板を準備する。(2)図2に示すように、ガラス基板上にゲート線12を形成する。(3)図3に示すように、CVD法によって第1絶縁層14を形成する。(4)図4に示すように、絶縁層14上に中空翼部20と電極部18を持つCS線16を形成する。(5)図5に示すように、CVD法によって第2絶縁層22を形成する。(6)図6に示すように、ゲート線12の一部をゲート電極としたTFT32、TFT32のドレイン電極30に接続されるシグナル線24、第2絶縁層22を介してCS線16の電極部18と対向する対向電極26、対向電極26とTFT32のソース電極28とを接続する画素内配線29を第2絶縁層22上に形成する。(7)図7に示すように、それらの上に第3絶縁層34を積層し、対向電極26上の絶縁層34にスルーホール35を形成する。(8)図8に示すように、共通電極線36と共通電極38とパッド40及び画素電極42およびを形成する。(9)共通電極38及び画素電極42を形成した層の上に配向層を形成する。
上述のような工程で製造された本発明のIPS液晶ディスプレイは、次のような構造を持つ。即ち、工程(2)において、複数のゲート線12はガラス基板10上に相互に平行に敷設される。工程(3)では、上記実施形態のIPS液晶ディスプレイ51と異なり、第1絶縁層14はゲート線12を覆ってガラス基板10上に全面に積層される。
工程(4)では、CS線16は第1絶縁層14上に、ガラス基板10上の相互に隣接するゲート線12の間にゲート線12と平行に敷設させる。CS線16は、上記実施形態のIPS液晶ディスプレイ51と同様に、中空の翼部20を有し、中空の翼部20に囲まれる部分には電極部18が形成されている。又、2つの中空の翼部20は軸部20a、20b、20c、20d及び接続部20e、20fから構成されることも同様である。軸部20a、20b、20c、20dは電極部18の両端部からゲート線12の方向に伸張し、接続部20e、20fはゲート線12の極近傍のCS線16側でゲート線12と平行に配置され、それぞれ軸部20aと20b、20cと20dを接続する。
次に工程(5)で、第2絶縁層22はCS線16を覆って第1絶縁層14上に全面に積層される。
工程(6)では、シグナル線24はCS線16の翼部20を挟んで、翼部20の軸部20a、20b、20c、20dと平行に、ゲート線12と交差して第2絶縁層上22に敷設される。又、対向電極26はシグナル線24間にCS線16の電極部26と第2絶縁層22を挟んで形成される。更にソース電極28は対向電極26と画素内配線29により接続されて前記第2絶縁層22上に形成され、ドレイン電極30はシグナル線24と接続されて同じく第2絶縁層22上に形成される。そしてソース電極28とドレイン電極30とゲート線12とでTFT(Thin Film Trangister)32が構成される。尚、画素内配線29はシグナル線24と平行に配置される。
工程(7)においては、第3絶縁層34がシグナル線24とソース電極28とドレイン電極30を覆って積層され、対向電極26上の第3絶縁層34にスルーホール35が開口される。
工程(8)では、パッド40が対向電極36上に形成され、スルーホール35を介して対向電極26と電気的に接続される。又、第3絶縁層34上で、パッド40からゲート線12の方向にシグナル線24平行に画素電極42が伸張する。そして共通電極線36は第3絶縁層34上で、ゲート線12を覆ってこれと平行に敷設される。更に、共通電極38はシグナル線24及びCS線16の中空の翼部20の軸部20a、20b、20c、20dを覆って、隣接する第1共通電極36を接続する。
このような工程で製造された本発明のIPS液晶ディスプレイ1の構成は、上述した第1の実施形態のIPS液晶ディスプレイ51の構成と略同一である。ただし、上記のように、IPS液晶ディスプレイ51では上記工程(2)においてゲート線62とCs線66の両方がガラス基板60上に形成されたのに対して、本実施形態のIPS液晶ディスプレイ1はゲート線12とCs線16が第1絶縁層14を隔てて形成される。従ってIPS液晶ディスプレイ1の製造工程は、IPS液晶ディスプレイ51の製造工程より1工程多くなる。
しかし、第1絶縁層14をゲート線12とCs線16間に挟むことによって、電界の遮蔽効果をより高めることができる。
図10(b)は本発明のIPS液晶ディスプレイ1における、ゲート線12付近の共通電極38と画素電極42間の電場の様子を表した断面図である。一方、図10(a)は従来のIPS液晶ディスプレイ101における、ゲート線112付近の共通電極138と画素電極142間の電場の様子を表した断面図である。
図10(a)及び図10(b)は、シミュレーションにより得られたものである。共通電極38、138には7Vを画素電極42、142には14Vを、ゲート線12には−10Vを与えている。また、図10(b)において、絶縁層14を挟んでゲート線12に近接している中空の翼部20の接続部20e又は20fには、7Vを与えている。したがって、図10(a)及び図10(b)は上書き込みの場合の電界の様子である。
図10(b)において、共通電極38と画素電極42間の距離は10μmであり、中空の翼部20の接続部20e又は20f間の距離は2μmである。また、図10(a)及び図10(b)の全体の横方向の長さは45μmである。
図10(a)及び図10(b)において、Aの領域は略−10Vであり、Bの領域は略−5Vであり、Cの領域は0V前後、Dの領域は中空の翼部20の接続部20eの電位である略7Vである。以後Eの領域、Fの領域の順に電位が高くなり、Gの領域で略10Vとなる。そして、Hの領域を経て、Iの領域で略14Vとなる。
図10(a)及び図10(b)を比較して分かるように、図10(b)では約7V以下の領域は接続部20eよりゲート線12側にあるのに対し、図10(a)ではこれらの低電位領域が画素電極142の方に広がっている。従って、従来のIPS液晶ディスプレイ101ではシールドできないゲート線112からの漏れ電界は、本発明のIPS液晶ディスプレイ1では略完全にシールドされていることが分かる。
次に図11(a)及び図11(b)を比較する。図11(a)は図10(a)に対応していて従来のIPS液晶ディスプレイ101における共通電極138と画素電極142間の電位である。また、図11(b)は図10(b)に対応していて本発明のIPS液晶ディスプレイ1における共通電極38と画素電極42間の電位である。図11(a)及び図11(b)は上述したシミュレーションと同じ計算により得られたグラフである。
図11(a)及び図11(b)において、上の曲線はゲート線12、112から離れた位置の電位分布を表す。又、両図において、太い曲線はゲート線12、112近傍の電位分布を表す。
図11(a)では、上述したようにゲート線112からの電界の影響で、電位がほぼ全領域にわたって下げられているのに対して、図11(b)ではそのような影響はほとんど見られない。従って本発明のIPS液晶ディスプレイ1は、ゲート線12の漏れ電流を略完全にシールドすることに成功している事がわかる。
尚、上記本発明のIPS液晶ディスプレイ51でも本実施形態のIPS液晶ディスプレイ1と同様、ゲート線12の漏れ電界を略完全にシールドする効果が得られる。
次に、本実施形態のIPS液晶ディスプレイ1は、ゲート線12とCs線16間に第1絶縁層14を挟んだので、製造工程において起こり得るゲート線12とCs線16の接触を防ぐことができる。即ち、Cs線16の中空の翼部20は電界を遮蔽するために接続部20e、20fをゲート線12に近接して配置される。そのため同一ガラス基板60上にゲート線12とCs線16が形成されるIPS液晶ディスプレイ51の製造工程においては、ゲート線12とCs線16の中空の翼部20が接触する不良を起こす危険があり得る。しかしIPS液晶ディスプレイ1では、ゲート線12とCs線16の間に第1絶縁層14が形成されるため、上記接触不良を略完全に防ぐことができる。
また、CS線16の電極部18を、ゲート線12とは第1絶縁層14を介して第1絶縁層上に形成したので、従来のIPS液晶ディスプレイ101及び上記実施形態のIPS液晶ディスプレイ51よりも各画素中の電極部18を小さくすることができる。第1絶縁層により、電極部18と対向電極26間の電位を下げようとするゲート線12等の漏れ電界の影響を、更に小さくできるためである。
このように、上記構造の本発明のIPS液晶ディスプレイ1は、従来のIPS液晶ディスプレイ101及び上記実施形態のIPS液晶ディスプレイ51よりも開口率を上げることができる。又、上記実施形態のIPS液晶ディスプレイ51と同様、Cs線16をゲート線12近傍に配置したのでゲート線12からの漏れ電界をシールドすることができる。従ってゲート線12からの漏れ電界に起因するディスプレイのフリッカー、焼け付きを抑制することができる。
また、本発明のIPS液晶ディスプレイ1は、第1絶縁層14を介してCS線16をゲート線12の近傍に配置したので、製造工程でCs線16とゲート線12が接触する不良を防ぐことができる。従ってIPS液晶ディスプレイ1の製造の歩留まりを上げることができる。
以上、本発明のIPS液晶ディスプレイの実施形態について説明したが、本発明は上記2つの実施形態のみに限定されるものではない。Cs線の中空の翼部はゲート線に近接する部分が必須である以外に形状は限定されないが、開口率を下げないように共通電極及び共通電極線と重畳して配置されるのが望ましい。または、Cs線の中空の翼部をITO(Indium Tin Oxide)等の透明素材で形成するのであれば中空である必要はなく、ゲート線に近接する部分を含めてCs線の形状は限定されない。又、Cs線はAl等で形成されるが、特に材料は限定されない。
絶縁基板は透明かつ絶縁体であればガラス板に限定されず、スイッチング素子もTFTに特に限定されない。又、絶縁層は、ポリマー等で形成されるが、絶縁体であればとくに材料は限定されない。
本発明のIPS液晶ディスプレイは、その他の構成部品の種類、材料及びその配置、絶縁層の数も限定されない。本発明には、Cs線をゲート線の近傍に配置することによってゲート線からの漏れ電界をシールドできるすべてのIPS液晶ディスプレイが含まれる。
その他、本発明は、その主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。
液晶テレビやパソコンディスプレイ、その他のIPS液晶ディスプレイすべてに利用可能である。
本発明の第2の実施形態におけるIPS液晶ディスプレイの平面図である。 本発明の第2の実施形態におけるIPS液晶ディスプレイの製造方法の第2工程におけるIPS液晶ディスプレイの平面図である。 本発明の第2の実施形態におけるIPS液晶ディスプレイの製造方法の第3工程におけるIPS液晶ディスプレイの平面図である。 本発明の第2の実施形態におけるIPS液晶ディスプレイの製造方法の第4工程におけるIPS液晶ディスプレイの平面図である。 本発明の第2の実施形態におけるIPS液晶ディスプレイの製造方法の第5工程におけるIPS液晶ディスプレイの平面図である。 本発明の第2の実施形態におけるIPS液晶ディスプレイの製造方法の第6工程におけるIPS液晶ディスプレイの平面図である。 本発明の第2の実施形態におけるIPS液晶ディスプレイの製造方法の第7工程におけるIPS液晶ディスプレイの平面図である。 本発明の第2の実施形態におけるIPS液晶ディスプレイの製造方法の第8工程におけるIPS液晶ディスプレイの平面図である。 (a)共通電極と画素電極の間に印加される、理想的な電位の様子を表す模式断面図である。(b)従来のIPS液晶ディスプレイ中のゲート線付近における、共通電極と画素電極の間の電位の様子を表す模式断面図である。 (a)従来のIPS液晶ディスプレイ中の電界の様子を表す断面図である。(b)本発明の第2の実施形態におけるIPS液晶ディスプレイ中の電界の様子を表す断面図である。 (a)従来のIPS液晶ディスプレイ中のゲート線付近における、画素電極と共通電極間の電位の変化を表すグラフである。(b)本発明の第2の実施形態におけるIPS液晶ディスプレイ中のゲート線付近における、画素電極と共通電極間の電位の変化を表すグラフである。 本発明の第1の実施形態におけるIPS液晶ディスプレイの製造方法の第2工程におけるIPS液晶ディスプレイの平面図である。 本発明の第1の実施形態におけるIPS液晶ディスプレイの製造方法の第2工程におけるIPS液晶ディスプレイの平面図である。 本発明の第1の実施形態におけるIPS液晶ディスプレイの製造方法の第2工程におけるIPS液晶ディスプレイの平面図である。 本発明の第1の実施形態におけるIPS液晶ディスプレイの製造方法の第3工程におけるIPS液晶ディスプレイの平面図である。 本発明の第1の実施形態におけるIPS液晶ディスプレイの製造方法の第4工程におけるIPS液晶ディスプレイの平面図である。 本発明の第1の実施形態におけるIPS液晶ディスプレイの製造方法の第5工程におけるIPS液晶ディスプレイの平面図である。 本発明の第1の実施形態におけるIPS液晶ディスプレイの製造方法の第6工程におけるIPS液晶ディスプレイの平面図である。 従来のIPS液晶ディスプレイの製造方法の第2工程におけるIPS液晶ディスプレイの平面図である。 従来のIPS液晶ディスプレイの製造方法の第3工程におけるIPS液晶ディスプレイの平面図である。 従来のIPS液晶ディスプレイの製造方法の第4工程におけるIPS液晶ディスプレイの平面図である。 従来のIPS液晶ディスプレイの製造方法の第6工程におけるIPS液晶ディスプレイの平面図である。 従来のIPS液晶ディスプレイの製造方法の第7工程におけるIPS液晶ディスプレイの平面図である。
符号の説明
1、51、101:IPS液晶ディスプレイ
10、60、110:ガラス基板
12、62、112:ゲート線
14、64、114:第1絶縁層
16、66、116:CS線
18、68、118:電極部
20、70:中空の翼部
20a、20b、20c、20d、70a、70b、70c、70d、120a、120b、120c、120d:軸部
20e、20f、70e、70f:接続部
120:翼部
22、72、122:第2絶縁層
24、74、124:シグナル線
26、76、126:対向電極
28、78、128:ソース電極
29、79、129:画素内配線
30、80、130:ドレイン電極
32、82、132:TFT
34:第3絶縁層
35、85、135:スルーホール
36、86、136:共通電極線
38、88、138:共通電極
40、90、140:パッド
42、92:画素電極
44:液晶層

Claims (6)

  1. 絶縁基板と、該絶縁基板上に形成された第1共通電極線を含み、該第1共通電極線に囲まれた画素が前記絶縁基板上に形成されたIPS液晶ディスプレイであって、
    前記画素は、
    前記絶縁基板上に相互に平行に敷設された複数のゲート線と、
    前記ゲート線を覆って前記絶縁基板上に積層された第1絶縁膜と、
    隣接する前記ゲート線の間に該ゲート線と平行に前記第1絶縁膜上に敷設された翼部を有するCs線と、
    前記Cs線を覆って前記絶縁基板上に積層された第2絶縁膜と、
    前記Cs線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第2絶縁膜上に敷設されたシグナル線と、
    前記シグナル線間に前記Cs線と対向して前記第2絶縁膜上に形成された対向電極と、
    前記対向電極と接続されて前記第2絶縁膜上に形成されたソース電極と、
    前記シグナル線と接続されて前記第2絶縁膜上に形成されたドレイン電極と、
    前記ゲート線をゲート電極とし、前記ソース電極とドレイン電極とから構成されるスイッチング素子と、
    前記シグナル線とスイッチング素子及び対向電極を覆って積層された第3絶縁膜と、
    前記対向電極上の前記第3絶縁膜に開けられたスルーホールを介して該対向電極と電気的に接続され、該対向電極上に形成されたパッド電極と、
    前記第3絶縁膜上で、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極と、
    前記第3絶縁膜上で、前記ゲート線と対向して相互に平行に敷設された共通電極線と、
    前記第3絶縁膜上で、隣接する前記共通電極線を接続する相互に平行な共通電極と、
    を含み、
    前記Cs線の中空の翼部が、該中空の翼部の端部において前記ゲート線に近接するIPS液晶ディスプレイ。
  2. 絶縁基板と、
    前記絶縁基板上に相互に平行に敷設された複数のゲート線と、
    前記ゲート線を覆って前記絶縁基板上に積層された第1絶縁膜と、
    隣接する前記ゲート線の間に該ゲート線と平行に前記第1絶縁膜上に敷設された中空の翼部を有するCs線と、
    前記Cs線を覆って前記絶縁基板上に積層された第2絶縁膜と、
    前記Cs線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第2絶縁膜上に敷設されたシグナル線と、
    前記シグナル線間に前記Cs線と対向して前記第2絶縁膜上に形成された対向電極と、
    前記対向電極と接続されて前記第2絶縁膜上に形成されたソース電極と、
    前記シグナル線と接続されて前記第2絶縁膜上に形成されたドレイン電極とと、
    前記ゲート線をゲート電極とし、前記ソース電極とドレイン電極とから構成されるスイッチング素子と、
    前記シグナル線とスイッチング素子及び対向電極を覆って積層された第3絶縁膜と、
    前記対向電極上の前記第3絶縁膜に開けられたスルーホールを介して該対向電極と電気的に接続され、該対向電極上に形成されたパッド電極と、
    前記第3絶縁膜上で、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極と、
    前記第3絶縁膜上で、前記ゲート線と対向して相互に平行に敷設された共通電極線と、
    前記第3絶縁膜上で、隣接する前記共通電極線を接続する相互に平行な共通電極と、
    を含み、
    前記Cs線の中空の翼部が、該中空の翼部の端部において前記ゲート線に近接するIPS液晶ディスプレイ。
  3. 絶縁基板と、
    前記絶縁基板上に相互に平行に敷設された複数のゲート線と、
    隣接する前記ゲート線の間に該ゲート線と平行に前記絶縁基板上に敷設された中空の翼部を有するCs線と、
    前記Cs線を覆って前記絶縁基板上に積層された第2絶縁膜と、
    前記Cs線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第2絶縁膜上に敷設されたシグナル線と、
    前記シグナル線間に前記Cs線と対向して前記第2絶縁膜上に形成された対向電極と、
    前記対向電極と接続されて前記第2絶縁膜上に形成されたソース電極と、
    前記シグナル線と接続されて前記第2絶縁膜上に形成されたドレイン電極と、
    前記ゲート線をゲート電極とし、前記ソース電極とドレイン電極とから構成されるスイッチング素子と、
    前記シグナル線とスイッチング素子及び対向電極を覆って積層された第3絶縁膜と、
    前記対向電極上の前記第3絶縁膜に開けられたスルーホールを介して該対向電極と電気的に接続され、該対向電極上に形成されたパッド電極と、
    前記第3絶縁膜上で、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極と、
    前記第3絶縁膜上で、前記ゲート線と対向して相互に平行に敷設された共通電極線と、
    前記第3絶縁膜上で、隣接する前記共通電極線を接続する相互に平行な共通電極と、
    を含み、
    前記Cs線の中空の翼部が、該中空の翼部の端部において前記ゲート線に近接するIPS液晶ディスプレイ。
  4. 前記共通電極は、前記Cs線の中空の翼部及びシグナル線を覆って形成される、請求項1乃至3に記載のIPS液晶ディスプレイ。
  5. 絶縁基板を準備するステップと、
    前記絶縁基板上に相互に平行な複数のゲート線を敷設するステップと、
    前記ゲート線を覆って前記絶縁基板上に第1絶縁膜を積層するステップと、
    隣接する前記ゲート線の間に該ゲート線と平行に前記第1絶縁膜上に中空の翼部を有し、
    前記中空の翼部が、該中空の翼部の端部において前記ゲート線に近接するCs線を敷設するステップと、
    前記Cs線を覆って前記絶縁基板上に第2絶縁膜を積層するステップと、
    前記Cs線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第2絶縁膜上にシグナル線を敷設するステップと、
    前記シグナル線間に前記Cs線と対向して前記第2絶縁膜上に対向電極を形成するステップと、
    前記対向電極と接続されて前記第2絶縁膜上にソース電極を形成するステップと、
    前記シグナル線と接続されて前記第2絶縁膜上にドレイン電極を形成するステップと、
    前記シグナル線とソース電極とドレイン電極及び対向電極を覆って第3絶縁膜を積層するステップと、
    前記対向電極上の前記第3絶縁膜にスルーホールを形成するステップと、
    前記スルーホールを介して前記対向電極と電気的に接続され、該対向電極上にパッド電極を形成するステップと、
    前記第3絶縁膜上に、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極を形成するステップと、
    前記第3絶縁膜上に、前記ゲート線と対向して相互に平行に共通電極線を敷設するステップと、
    前記第3絶縁膜上に、隣接する前記共通電極線を接続する相互に平行な共通電極を形成するステップと、
    を含むIPS液晶ディスプレイの製造方法。
  6. 絶縁基板を準備するステップと、
    前記絶縁基板上に相互に平行な複数のゲート線を敷設するステップと、
    隣接する前記ゲート線の間に該ゲート線と平行に前記絶縁基板上に中空の翼部を有し、該中空の翼部が、該中空の翼部の端部において前記ゲート線に近接するCs線を敷設するステップと、
    前記Cs線を覆って前記絶縁基板上に第2絶縁膜を積層するステップと、
    前記Cs線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第2絶縁膜上にシグナル線を敷設するステップと、
    前記シグナル線間に前記Cs線と対向して前記第2絶縁膜上に対向電極を形成するステップと、
    前記対向電極と接続されて前記第2絶縁膜上にソース電極を形成するステップと、
    前記シグナル線と接続されて前記第2絶縁膜上にドレイン電極を形成するステップと、
    前記シグナル線とソース電極とドレイン電極及び対向電極を覆って第3絶縁膜を積層するステップと、
    前記対向電極上の前記第3絶縁膜にスルーホールを形成するステップと、
    前記スルーホールを介して該パッド電極と電気的に接続され、対向電極上にパッド電極を形成するステップと、
    前記第3絶縁膜上に、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極を形成するステップと、
    前記第3絶縁膜上に、前記ゲート線と対向して相互に平行に共通電極線を敷設するステップと、
    前記第3絶縁膜上に、隣接する前記共通電極線を接続する相互に平行な共通電極を形成するステップと、
    を含むIPS液晶ディスプレイの製造方法。
JP2003345131A 2003-10-03 2003-10-03 Ips液晶ディスプレイのアレイ構造及びその製造方法 Expired - Lifetime JP4392715B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003345131A JP4392715B2 (ja) 2003-10-03 2003-10-03 Ips液晶ディスプレイのアレイ構造及びその製造方法
CNB2004100833774A CN100416387C (zh) 2003-10-03 2004-09-30 横向电场效应型液晶显示器的阵列构造及其制造方法
TW93130048A TWI304900B (en) 2003-10-03 2004-10-01 In-plane switching liquid crystal display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003345131A JP4392715B2 (ja) 2003-10-03 2003-10-03 Ips液晶ディスプレイのアレイ構造及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005114780A true JP2005114780A (ja) 2005-04-28
JP4392715B2 JP4392715B2 (ja) 2010-01-06

Family

ID=34538495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003345131A Expired - Lifetime JP4392715B2 (ja) 2003-10-03 2003-10-03 Ips液晶ディスプレイのアレイ構造及びその製造方法

Country Status (3)

Country Link
JP (1) JP4392715B2 (ja)
CN (1) CN100416387C (ja)
TW (1) TWI304900B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010145872A (ja) * 2008-12-19 2010-07-01 Sony Corp 液晶パネル及び電子機器
WO2014034615A1 (ja) * 2012-08-29 2014-03-06 京セラ株式会社 液晶表示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4569836B2 (ja) * 2007-02-23 2010-10-27 ソニー株式会社 液晶装置
KR102015015B1 (ko) 2012-11-30 2019-08-28 삼성디스플레이 주식회사 액정 표시 장치
TWI626498B (zh) * 2014-11-10 2018-06-11 友達光電股份有限公司 顯示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364771B1 (ko) * 1995-10-20 2003-04-07 엘지전자 주식회사 액정표시장치의구조및제조방법
KR100205373B1 (ko) * 1996-06-11 1999-07-01 구자홍 액정표시소자의 제조방법
JP3269787B2 (ja) * 1997-05-27 2002-04-02 シャープ株式会社 液晶表示装置
JP3125872B2 (ja) * 1998-09-14 2001-01-22 日本電気株式会社 アクティブマトリクス型液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010145872A (ja) * 2008-12-19 2010-07-01 Sony Corp 液晶パネル及び電子機器
WO2014034615A1 (ja) * 2012-08-29 2014-03-06 京セラ株式会社 液晶表示装置
JPWO2014034615A1 (ja) * 2012-08-29 2016-08-08 京セラ株式会社 液晶表示装置

Also Published As

Publication number Publication date
CN100416387C (zh) 2008-09-03
TWI304900B (en) 2009-01-01
CN1603920A (zh) 2005-04-06
TW200513729A (en) 2005-04-16
JP4392715B2 (ja) 2010-01-06

Similar Documents

Publication Publication Date Title
JP4356750B2 (ja) 液晶表示装置及びその製造方法
JP4162890B2 (ja) 液晶表示装置
KR101309552B1 (ko) 어레이 기판 및 이를 갖는 표시패널
US9151994B2 (en) Display panel
KR101098084B1 (ko) 액정 표시 장치
US6839117B1 (en) Compensating electrode structure of a display device
JP3050191B2 (ja) 液晶表示装置
US8576365B2 (en) Display panel
JP2001174818A (ja) 液晶表示装置
US9116566B2 (en) Liquid crystal display device having touch sensor
US20060279683A1 (en) Fringe field switching mode LCD having high transmittance
US8143622B2 (en) Display panel
WO2016141676A1 (zh) 阵列基板和显示面板
US6850304B2 (en) In-plane switching mode liquid crystal display with a compensation electrode structure and method of forming the same
JP2006330674A (ja) 液晶表示装置
KR100430376B1 (ko) 액정디스플레이
JP6045224B2 (ja) 液晶表示装置
TW200410027A (en) In-plane switching liquid crystal display with high aperature ratio
US20160300541A1 (en) Array Substrate, Driving Method Thereof and Display Device
JP2011017821A (ja) 液晶表示パネル及びその製造方法
JP4392715B2 (ja) Ips液晶ディスプレイのアレイ構造及びその製造方法
CN109270755B (zh) 一种显示面板和显示装置
JP2001264809A (ja) 液晶表示装置
KR101201324B1 (ko) Ips 모드 액정표시소자
WO1998027454A1 (fr) Visuel a cristaux liquides a systeme de champs transversal electrique permettant d'ameliorer le rapport d'ouverture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091006

R150 Certificate of patent or registration of utility model

Ref document number: 4392715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term