JP2005114780A

JP2005114780A - Ｉｐｓ液晶ディスプレイのアレイ構造及びその製造方法

Info

Publication number: JP2005114780A
Application number: JP2003345131A
Authority: JP
Inventors: Yasunobu Hiromasu; 泰信廣升; Kaoru Kusafuka; 薫草深; Mitsuru Ikezaki; 充池崎
Original assignee: Chi Mei Electronics Corp
Current assignee: Chi Mei Optoelectronics Corp
Priority date: 2003-10-03
Filing date: 2003-10-03
Publication date: 2005-04-28
Anticipated expiration: 2023-10-03
Also published as: TWI304900B; JP4392715B2; CN1603920A; TW200513729A; CN100416387C

Abstract

【課題】本発明のＩＰＳ液晶ディスプレイは、Ｃｓ線をゲート線に近接したので、ゲート線からの電界の影響を遮断し、液晶ディスプレイのフリッカー、焼け付きを抑制できる。
【解決手段】本発明のＩＰＳ液晶ディスプレイは、第１共通電極線に囲まれた画素が、絶縁基板上に平行に敷設されたゲート線と、これを覆う第１絶縁膜と、隣接するゲート線間にゲート線と平行に第１絶縁膜上に敷設された翼部を有するＣｓ線とを含み、Ｃｓ線の中空の翼部が端部においてゲート線に近接する。
【選択図】図１

Description

本発明は、開口率を落とさずにゲート線からの電界の影響をシールドして、ディスプレイの焼け付きが起こりにくいＩＰＳ液晶ディスプレイに関するものである。

広視野角を得る液晶のＩＰＳ（Ｉｎ−ＰｌａｎｅＳｗｉｔｃｈｉｎｇ）方式は、印加電場が基板面に平行であり、横電界方式とも呼ばれる。ＩＰＳ方式では基板に沿った電場のｏｎ／ｏｆｆにより液晶分子の配列が基板面内で変化する。そしてこの特有な分子配列の変化がツイスティド・ネマティク（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ；ＴＮ）方式等の縦電界方式には見られない画期的な広視野角を生む。以下、本明細書においてＩＰＳ方式の液晶ディスプレイをＩＰＳ液晶ディスプレイという。

ＩＰＳ液晶ディスプレイは、絶縁基板とカラーフィルター基板が一定間隔で対向し、両基板の間に液晶が充填されている。図２３に示す一般的なＩＰＳ液晶ディスプレイ１０１の製造は下記の（１）〜（８）の順でおこなう。（１）ガラス基板１１０などの透明絶縁基板を準備する。（２）ガラス基板上にゲート線１１２およびＣＳ（storage capacity）線１１６を形成する。（３）ＣＶＤ（chemical vapor deposition）によって絶縁層１１４を形成する。（４）ゲート線１１２の一部をゲート電極としたＴＦＴ（thin
film transistor）１３２、ＴＦＴ１３２のドレイン電極に接続されるシグナル線１２４、絶縁層１１４を介してＣＳ線１１６と対向する対向電極１２６、対向電極１２６とＴＦＴ１３２のソース電極１２８とを接続する画素内配線１２９を同一層に形成する。（５）それらの上に絶縁層１２２を積層する。（６）対向電極１２６上の絶縁層１２２にスルーホール１３５を形成する。（７）画素電極１４２およびパッド１４０、共通電極線１３６、共通電極１３８を形成する。（８）共通電極１３８及び画素電極１４２を形成した層の上に配向層を形成する。

以下、上記工程により製造されるＩＰＳ液晶ディスプレイの構造を図１９〜図２５を用いて詳細に説明する。

上記工程（２）を図１９を用いて説明する。複数のゲート線１１２がガラス基板１１０上に相互に平行に敷設され、ＣＳ線１１６は相互に隣接するゲート線１１２の間にゲート線１１２と平行に敷設する。ここでＣＳ線１１６は電極部１１８を有し、電極部１１８の両端部からはゲート線１１２の方向に軸部１２０ａ、１２０ｂ、１２０ｃ、１２０ｄが伸張している。又、軸部１２０ａ、１２０ｂ及び１２０ｃ、１２０ｄはそれぞれ平行に形成されている。以後軸部１２０ａ、１２０ｂ、１２０ｃ、１２０ｄを総称して翼部１２０という。

工程（３）では、図２０に示すように第１絶縁層１１４が積層される。

上記工程（４）は図２１を用いて説明する。シグナル線１２４はＣＳ線１１６の翼部１２０を挟んで、翼部１２０と平行に、ゲート線１１２と交差して第１絶縁層１１４上に敷設される。又、対向電極１２６はシグナル線１２４間にＣＳ線１１６の電極部１１８と第１絶縁層１１４を挟んで形成される。更にソース電極１２８は対向電極１２６と画素内配線１２９により接続されて前記第１絶縁層１１４上に形成され、ドレイン電極１３０はシグナル線１２４と接続されて同じく第１絶縁層１１４に形成される。そしてソース電極１２８とドレイン電極１３０とゲート線１１２とでＴＦＴ１３２が構成される。尚、画素内配線１２９はシグナル線１２４と平行に配置される。

工程（５）で第２絶縁層１２２が積層される。この第２絶縁層１２２は、シグナル線１２４とソース電極１２８とドレイン電極１３０及び対向電極１２６を覆って積層されるため、図２２に示すように対向電極１２６上の第２絶縁層１２２にスルーホール１３５が開口される。

上記工程（７）では、図２３に示すように、パッド１４０は対向電極１２６上に形成され、スルーホール１３５を介して対向電極１２６と電気的に接続される。又、第２絶縁層１２２上で、パッド１４０からゲート線１１２の方向にシグナル線１２４と平行に画素電極１４２を伸張させる。１画素中の画素電極１４２の数は任意であるが、そのうち一本は画素内配線１２９と重なるように形成される。

また、共通電極線１３６は第２絶縁層１２２上で、ゲート線１１２を覆ってこれと平行に敷設される。更に、共通電極１３８はシグナル線１２４及びＣＳ線１１６の軸部１２０ａ、１２０ｂ、１２０ｃ、１２０ｄを覆って、隣接する共通電極１３６を接続する。共通電極１３６と画素電極１４２によってガラス基板１１０と平行な電界を発生させ、電界の強弱で液晶の配向を変化させる。

しかし、ＩＰＳ方式の液晶ディスプレイ１０１では、共通電極１３８と画素電極１４２間に直流電圧をかけ続けるとディスプレイにいわゆる焼き付きが発生する。そのため両極間には交流電圧が印加されるが、従来ゲート線１１２やシグナル線１２４からの漏れ電界に起因するディスプレイの焼け付きやフリッカーが問題となっていた。

このため、ゲート線１１２やシグナル線１２４からの漏れ電界をシールドする必要があるが、この漏れ電界のシールド法が特許文献１に開示されている。即ち、特許文献１では、ゲート線やシグナル線を共通電極で完全に覆うことによって漏れ電界をシールドする方法が開示されている。

上述した構造の従来のＩＰＳ液晶ディスプレイ１０１も、共通電極線１３６はゲート線１１２を覆い、共通電極１３８はシグナル線１２４を覆っているので、ゲート線１１２及びシグナル線１２４からの漏れ電界をシールドすることができる。上記構造の従来のＩＰＳ液晶ディスプレイ１０１は、更にＣＳ線１１６の電極部１１８の両端部からゲート線１１２の方向に軸部１２０ａ、１２０ｂ、１２０ｃ、１２０ｄが伸張している。そのため軸部がゲート線１１２及びシグナル線１２４からの漏れ電界をシールドし、特許文献１に開示されたＩＰＳ液晶ディスプレイより効果的に漏れ電界に起因して発生する液晶ディスプレイのフリッカーや焼き付きを更に防ぐことができる。

しかし、ＩＰＳ液晶ディスプレイ１０１の構造でも漏れ電界のシールドは十分でないことが分かっている。即ち、ＩＰＳ液晶ディスプレイ１０１の構造であってもフリッカーや焼き付きが発生し得る。

図９（ａ）は、ＩＰＳ液晶ディスプレイ１０１の共通電極１３８と画素電極１４２の間に印加される、理想的な電位の様子を表す模式断面図である。断面図の下のグラフは横軸が画素電極１４２からの距離を表し、縦軸が共通電極１３８を基準とした時の両電極間の電位を表す。また両電極間の電界は、電位を表すグラフの傾きである。

液晶ディスプレイ１０１の表示を行なう際は選択した画素電極１４２に電圧を印加するが、この画素電極１４２に電圧を印加することを書き込みという。上述のようにＩＰＳ液晶ディスプレイ１０１では焼き付きを防ぐため両電極間に交流電圧を印加するため、画素電極１４２の書き込み時の電圧は+Ｖｐ又は−Ｖｐとなる。画素電極１４２の電圧が+Ｖｐとなる場合を上書き込み、−Ｖｐとなる場合を下書き込みという。

図９（ａ）において、両電極間の電位を表すグラフは上書き込みの場合も下書き込みも直線であり、その傾きは大きさが同じで符号が逆となる。従ってＩＰＳ液晶ディスプレイ１０１の理想的な電界の様子は、両電極間において上書き込みの場合も下書き込みの場合も等しく一定であり、方向は反対となる。

ところがＩＰＳ液晶ディスプレイ１０１の電極間の電位の様子は、ゲート線近傍において図２（ｂ）のようになっている。これはゲート線１１２からの漏れ電界によって、電極間の電界が乱されるためである。両電極間における電位は、上書き込みの場合も下書き込みの場合も理想的な電位よりも低くなる傾向がみられる。

図２（ｂ）において曲線の傾きから分かるように、画素電極１４２近傍では上書き込みの場合は電界が大きく、下書き込みの場合は電界が小さい。一方共通電極１３８近傍では、上書き込みの場合は電界が略０であり、下書き込みの場合は電界が大きい。このような上書き込みと下書き込みの電界の理想値からのズレが交流電圧の印加により交互に繰り返されるため、フリッカー、焼け付きが共通電極１３８近傍で起こる。

特開平２０００−８９２４０号公報（図１）

本発明の目的は、開口率を下げずにゲート線からの電界の影響をシールドして、ディスプレイのフリッカー、焼け付きが起こりにくいＩＰＳ液晶ディスプレイを提供することにある。

本発明のＩＰＳ液晶ディスプレイは、絶縁基板と、該絶縁基板上に形成された第１共通電極線を含み、該第１共通電極線に囲まれた画素が前記絶縁基板上に形成されたＩＰＳ液晶ディスプレイであって、前記画素は、前記絶縁基板上に相互に平行に敷設された複数のゲート線と、前記ゲート線を覆って前記絶縁基板上に積層された第１絶縁膜と、隣接する前記ゲート線の間に該ゲート線と平行に前記第１絶縁膜上に敷設された翼部を有するＣｓ線と、前記Ｃｓ線を覆って前記絶縁基板上に積層された第２絶縁膜と、前記Ｃｓ線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第２絶縁膜上に敷設されたシグナル線と、前記シグナル線間に前記Ｃｓ線と対向して前記第２絶縁膜上に形成された対向電極と、前記対向電極と接続されて前記第２絶縁膜上に形成されたソース電極と、前記シグナル線と接続されて前記第２絶縁膜上に形成されたドレイン電極と、前記ゲート線をゲート電極とし、前記ソース電極とドレイン電極とから構成されるスイッチング素子と、前記シグナル線とスイッチング素子及び対向電極を覆って積層された第３絶縁膜と、前記対向電極上の前記第３絶縁膜に開けられたスルーホールを介して該対向電極と電気的に接続され、該対向電極上に形成されたパッド電極と、前記第３絶縁膜上で、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極と、前記第３絶縁膜上で、前記ゲート線と対向して相互に平行に敷設された共通電極線と、前記第３絶縁膜上で、隣接する前記共通電極線を接続する相互に平行な共通電極と、を含み、前記Ｃｓ線の中空の翼部が、該中空の翼部の端部において前記ゲート線に近接する。

本発明のＩＰＳ液晶ディスプレイは、絶縁基板と、前記絶縁基板上に相互に平行に敷設された複数のゲート線と、前記ゲート線を覆って前記絶縁基板上に積層された第１絶縁膜と、隣接する前記ゲート線の間に該ゲート線と平行に前記第１絶縁膜上に敷設された中空の翼部を有するＣｓ線と、前記Ｃｓ線を覆って前記絶縁基板上に積層された第２絶縁膜と、前記Ｃｓ線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第２絶縁膜上に敷設されたシグナル線と、前記シグナル線間に前記Ｃｓ線と対向して前記第２絶縁膜上に形成された対向電極と、前記対向電極と接続されて前記第２絶縁膜上に形成されたソース電極と、前記シグナル線と接続されて前記第２絶縁膜上に形成されたドレイン電極と、
前記ゲート線をゲート電極とし、前記ソース電極とドレイン電極とから構成されるスイッチング素子と、前記シグナル線とスイッチング素子及び対向電極を覆って積層された第３絶縁膜と、前記対向電極上の前記第３絶縁膜に開けられたスルーホールを介して該対向電極と電気的に接続され、該対向電極上に形成されたパッド電極と、前記第３絶縁膜上で、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極と、前記第３絶縁膜上で、前記ゲート線と対向して相互に平行に敷設された共通電極線と、前記第３絶縁膜上で、隣接する前記共通電極線を接続する相互に平行な共通電極と、を含み、前記Ｃｓ線の中空の翼部が、該中空の翼部の端部において前記ゲート線に近接する。

本発明のＩＰＳ液晶ディスプレイは、絶縁基板と、前記絶縁基板上に相互に平行に敷設された複数のゲート線と、隣接する前記ゲート線の間に該ゲート線と平行に前記絶縁基板上に敷設された中空の翼部を有するＣｓ線と、前記Ｃｓ線を覆って前記絶縁基板上に積層された第２絶縁膜と、前記Ｃｓ線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第２絶縁膜上に敷設されたシグナル線と、前記シグナル線間に前記Ｃｓ線と対向して前記第２絶縁膜上に形成された対向電極と、前記対向電極と接続されて前記第２絶縁膜上に形成されたソース電極と、前記シグナル線と接続されて前記第２絶縁膜上に形成されたドレイン電極と、前記ゲート線をゲート電極とし、前記ソース電極とドレイン電極とから構成されるスイッチング素子と、前記シグナル線とスイッチング素子及び対向電極を覆って積層された第３絶縁膜と、前記対向電極上の前記第３絶縁膜に開けられたスルーホールを介して該対向電極と電気的に接続され、該対向電極上に形成されたパッド電極と、前記第３絶縁膜上で、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極と、前記第３絶縁膜上で、前記ゲート線と対向して相互に平行に敷設された共通電極線と、前記第３絶縁膜上で、隣接する前記共通電極線を接続する相互に平行な共通電極と、
を含み、前記Ｃｓ線の中空の翼部が、該中空の翼部の端部において前記ゲート線に近接する。

本発明のＩＰＳ液晶ディスプレイは、前記共通電極は、前記Ｃｓ線の中空の翼部及びシグナル線を覆って形成され得る。

本発明のＩＰＳ液晶ディスプレイの製造方法は、絶縁基板を準備するステップと、前記絶縁基板上に相互に平行な複数のゲート線を敷設するステップと、前記ゲート線を覆って前記絶縁基板上に第１絶縁膜を積層するステップと、隣接する前記ゲート線の間に該ゲート線と平行に前記第１絶縁膜上に中空の翼部を有し、前記中空の翼部が、該中空の翼部の端部において前記ゲート線に近接するＣｓ線を敷設するステップと、前記Ｃｓ線を覆って前記絶縁基板上に第２絶縁膜を積層するステップと、前記Ｃｓ線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第２絶縁膜上にシグナル線を敷設するステップと、前記シグナル線間に前記Ｃｓ線と対向して前記第２絶縁膜上に対向電極を形成するステップと、前記対向電極と接続されて前記第２絶縁膜上にソース電極を形成するステップと、
前記シグナル線と接続されて前記第２絶縁膜上にドレイン電極を形成するステップと、前記シグナル線とソース電極とドレイン電極及び対向電極を覆って第３絶縁膜を積層するステップと、前記対向電極上の前記第３絶縁膜にスルーホールを形成するステップと、前記スルーホールを介して前記対向電極と電気的に接続され、該対向電極上にパッド電極を形成するステップと、前記第３絶縁膜上に、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極を形成するステップと、前記第３絶縁膜上に、前記ゲート線と対向して相互に平行に共通電極線を敷設するステップと、前記第３絶縁膜上に、隣接する前記共通電極線を接続する相互に平行な共通電極を形成するステップと、を含む。

本発明のＩＰＳ液晶ディスプレイの製造方法は、絶縁基板を準備するステップと、前記絶縁基板上に相互に平行な複数のゲート線を敷設するステップと、隣接する前記ゲート線の間に該ゲート線と平行に前記絶縁基板上に中空の翼部を有し、該中空の翼部が、該中空の翼部の端部において前記ゲート線に近接するＣｓ線を敷設するステップと、前記Ｃｓ線を覆って前記絶縁基板上に第２絶縁膜を積層するステップと、前記Ｃｓ線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第２絶縁膜上にシグナル線を敷設するステップと、前記シグナル線間に前記Ｃｓ線と対向して前記第２絶縁膜上に対向電極を形成するステップと、前記対向電極と接続されて前記第２絶縁膜上にソース電極を形成するステップと、前記シグナル線と接続されて前記第２絶縁膜上にドレイン電極を形成するステップと、
前記シグナル線とソース電極とドレイン電極及び対向電極を覆って第３絶縁膜を積層するステップと、前記対向電極上の前記第３絶縁膜にスルーホールを形成するステップと、前記スルーホールを介して該パッド電極と電気的に接続され、対向電極上にパッド電極を形成するステップと、前記第３絶縁膜上に、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極を形成するステップと、前記第３絶縁膜上に、前記ゲート線と対向して相互に平行に共通電極線を敷設するステップと、前記第３絶縁膜上に、隣接する前記共通電極線を接続する相互に平行な共通電極を形成するステップと、を含む。

本発明のＩＰＳ液晶ディスプレイは、Ｃｓ線をゲート線近傍に配置したので、ゲート線からの電界の影響をシールドすることができる。従って、液晶ディスプレイのフリッカー、焼け付きを大きく抑制することができる。

また、本発明のＩＰＳ液晶ディスプレイは、絶縁層を介してＣＳ線をゲート線近傍に配置したので、各画素中のＣｓ線の電極部を小さくすることができ、開口率を上げることができる。

また、本発明のＩＰＳ液晶ディスプレイは、絶縁層を介してＣＳ線をゲート線の近傍に配置したので、製造工程でＣｓ線とゲート線の接触不良を防ぐことができる。従ってＩＰＳ液晶ディスプレイの製造の歩留まりを上げることができる。

本発明の第１の実施形態のＩＰＳ液晶ディスプレイは、上述した従来のＩＰＳ液晶ディスプレイ１０１と同様に、下記の（１）〜（８）の工程順に製造される。即ち、図１８を参照して、（１）ガラス基板６０などの透明絶縁基板を準備する。（２）ガラス基板上にゲート線６２および中空翼部７０と電極部を持つＣＳ線６６を形成する。（３）ＣＶＤ法によって第１絶縁層６４を形成する。（４）ゲート線６２の一部をゲート電極としたＴＦＴ８２、ＴＦＴ８２のドレイン電極８０に接続されるシグナル線７４、第１絶縁層６４を介してＣＳ線６６の電極部と対向する対向電極７６、対向電極７６とＴＦＴ８２のソース電極７８とを接続する画素内配線７９を絶縁層６４上に形成する。（５）それらの上に第２絶縁層７２を積層し、対向電極７６上の第２絶縁層７２にスルーホール８６を形成する。（６）共通電極線８６と共通電極８８とパッド９０及び画素電極９２を形成する。（７）共通電極８８及び画素電極９２を形成した層の上に配向層を形成する。

上述のような工程で製造された本発明のＩＰＳ液晶ディスプレイ５１の構造を、以下に詳説する。

上記工程（２）においては、図１２に示すように、複数のゲート線６２がガラス基板６０上に相互に平行に敷設させる。更に、ＣＳ線６６がガラス基板６０上に、ガラス基板６０上の相互に隣接するゲート線６２の間にゲート線６２と平行に敷設される。ここでＣＳ線６６は中空の翼部７０を有し、中空の翼部７０に囲まれる部分には電極部６８が形成されている。又、２つの中空の翼部７０は軸部７０ａ、７０ｂ、７０ｃ、７０ｄ及び接続部７０ｅ、７０ｆから構成される。軸部７０ａ、７０ｂ、７０ｃ、７０ｄは電極部６８の両端部からゲート線６２の方向に伸張し、接続部７０ｅ、７０ｆはゲート線６２の極近傍のＣＳ線６６側でゲート線６２と平行に配置され、それぞれ軸部７０ａと７０ｂ、７０ｃと７０ｄを接続する。

工程（３）では、図１３に示すように、第１絶縁層６４はゲート線６２及びＣＳ線６６を覆ってガラス基板６０上に全面に積層される。また、図１４及び図１５においてＩＰＳ液晶ディスプレイ５１は、図１３で示す製造段階と同一の状態である。

工程（４）においては、図１６に示すように、シグナル線７４はＣＳ線６６の翼部７０を挟んで、翼部７０の軸部７０ａ、７０ｂ、７０ｃ、７０ｄと平行に、ゲート線６２と交差して第１絶縁層６４上に敷設される。又、対向電極７６はシグナル線７４間にＣＳ線６６の電極部６８と第１絶縁層６４を挟んで形成される。更にソース電極７８は対向電極７６と画素内配線７９により接続されて前記第１絶縁層６４上に形成され、ドレイン電極８０はシグナル線７４と接続されて同じく第１絶縁層６４上に形成される。そしてソース電極７８とドレイン電極８０とゲート線６２とでＴＦＴ８２が構成される。尚、画素内配線７９はシグナル線７４と平行に配置される。

工程（５）では、図１７に示すように、第２絶縁層７２がシグナル線７４とソース電極７８とドレイン電極８０を覆って積層され、対向電極７６上の第２絶縁層７２にスルーホール８５が開口される。

工程（６）では、図１８に示すように、パッド９０が対向電極７６上に形成され、スルーホール８５を介して対向電極７６と電気的に接続される。又、第２絶縁層７２上で、パッド９０からゲート線６２の方向にシグナル線７４と平行に画素電極９２が伸張する。そして共通電極線８６は第２絶縁層７２上で、ゲート線６２を覆ってこれと平行に敷設される。更に、共通電極８８はシグナル線７４及びＣＳ線６６の中空の翼部７０の軸部７０ａ、７０ｂ、７０ｃ、７０ｄを覆って、隣接する共通電極８６を接続する。

上記構造の本発明のＩＰＳ液晶ディスプレイ５１は、Ｃｓ線６６をゲート線６２近傍に配置したので、ゲート線６２からの漏れ電界をシールドすることができる。従って、従来のＩＰＳ液晶ディスプレイ１０１よりもディスプレイに生じるフリッカー、焼け付きを抑制することができる。

以下に本発明のＩＰＳ液晶ディスプレイの別の実施態様を説明し、本発明のＩＰＳ液晶ディスプレイが従来のディスプレイに比べてどの程度ゲート線からの漏れ電界をシールド可能かを示す。

図１に示す本発明の第２の実施形態のＩＰＳ液晶ディスプレイは、絶縁基板とカラーフィルター基板が一定間隔で対向して両基板の間に液晶が充填され、図２〜図８に示されるように、下記の（１）〜（８）の工程順に製造される。（１）ガラス基板１０などの透明絶縁基板を準備する。（２）図２に示すように、ガラス基板上にゲート線１２を形成する。（３）図３に示すように、ＣＶＤ法によって第１絶縁層１４を形成する。（４）図４に示すように、絶縁層１４上に中空翼部２０と電極部１８を持つＣＳ線１６を形成する。（５）図５に示すように、ＣＶＤ法によって第２絶縁層２２を形成する。（６）図６に示すように、ゲート線１２の一部をゲート電極としたＴＦＴ３２、ＴＦＴ３２のドレイン電極３０に接続されるシグナル線２４、第２絶縁層２２を介してＣＳ線１６の電極部１８と対向する対向電極２６、対向電極２６とＴＦＴ３２のソース電極２８とを接続する画素内配線２９を第２絶縁層２２上に形成する。（７）図７に示すように、それらの上に第３絶縁層３４を積層し、対向電極２６上の絶縁層３４にスルーホール３５を形成する。（８）図８に示すように、共通電極線３６と共通電極３８とパッド４０及び画素電極４２およびを形成する。（９）共通電極３８及び画素電極４２を形成した層の上に配向層を形成する。

上述のような工程で製造された本発明のＩＰＳ液晶ディスプレイは、次のような構造を持つ。即ち、工程（２）において、複数のゲート線１２はガラス基板１０上に相互に平行に敷設される。工程（３）では、上記実施形態のＩＰＳ液晶ディスプレイ５１と異なり、第１絶縁層１４はゲート線１２を覆ってガラス基板１０上に全面に積層される。

工程（４）では、ＣＳ線１６は第１絶縁層１４上に、ガラス基板１０上の相互に隣接するゲート線１２の間にゲート線１２と平行に敷設させる。ＣＳ線１６は、上記実施形態のＩＰＳ液晶ディスプレイ５１と同様に、中空の翼部２０を有し、中空の翼部２０に囲まれる部分には電極部１８が形成されている。又、２つの中空の翼部２０は軸部２０ａ、２０ｂ、２０ｃ、２０ｄ及び接続部２０ｅ、２０ｆから構成されることも同様である。軸部２０ａ、２０ｂ、２０ｃ、２０ｄは電極部１８の両端部からゲート線１２の方向に伸張し、接続部２０ｅ、２０ｆはゲート線１２の極近傍のＣＳ線１６側でゲート線１２と平行に配置され、それぞれ軸部２０ａと２０ｂ、２０ｃと２０ｄを接続する。

次に工程（５）で、第２絶縁層２２はＣＳ線１６を覆って第１絶縁層１４上に全面に積層される。

工程（６）では、シグナル線２４はＣＳ線１６の翼部２０を挟んで、翼部２０の軸部２０ａ、２０ｂ、２０ｃ、２０ｄと平行に、ゲート線１２と交差して第２絶縁層上２２に敷設される。又、対向電極２６はシグナル線２４間にＣＳ線１６の電極部２６と第２絶縁層２２を挟んで形成される。更にソース電極２８は対向電極２６と画素内配線２９により接続されて前記第２絶縁層２２上に形成され、ドレイン電極３０はシグナル線２４と接続されて同じく第２絶縁層２２上に形成される。そしてソース電極２８とドレイン電極３０とゲート線１２とでＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｇｉｓｔｅｒ）３２が構成される。尚、画素内配線２９はシグナル線２４と平行に配置される。

工程（７）においては、第３絶縁層３４がシグナル線２４とソース電極２８とドレイン電極３０を覆って積層され、対向電極２６上の第３絶縁層３４にスルーホール３５が開口される。

工程（８）では、パッド４０が対向電極３６上に形成され、スルーホール３５を介して対向電極２６と電気的に接続される。又、第３絶縁層３４上で、パッド４０からゲート線１２の方向にシグナル線２４平行に画素電極４２が伸張する。そして共通電極線３６は第３絶縁層３４上で、ゲート線１２を覆ってこれと平行に敷設される。更に、共通電極３８はシグナル線２４及びＣＳ線１６の中空の翼部２０の軸部２０ａ、２０ｂ、２０ｃ、２０ｄを覆って、隣接する第１共通電極３６を接続する。

このような工程で製造された本発明のＩＰＳ液晶ディスプレイ１の構成は、上述した第１の実施形態のＩＰＳ液晶ディスプレイ５１の構成と略同一である。ただし、上記のように、ＩＰＳ液晶ディスプレイ５１では上記工程（２）においてゲート線６２とＣｓ線６６の両方がガラス基板６０上に形成されたのに対して、本実施形態のＩＰＳ液晶ディスプレイ１はゲート線１２とＣｓ線１６が第１絶縁層１４を隔てて形成される。従ってＩＰＳ液晶ディスプレイ１の製造工程は、ＩＰＳ液晶ディスプレイ５１の製造工程より１工程多くなる。

しかし、第１絶縁層１４をゲート線１２とＣｓ線１６間に挟むことによって、電界の遮蔽効果をより高めることができる。

図１０（ｂ）は本発明のＩＰＳ液晶ディスプレイ１における、ゲート線１２付近の共通電極３８と画素電極４２間の電場の様子を表した断面図である。一方、図１０（ａ）は従来のＩＰＳ液晶ディスプレイ１０１における、ゲート線１１２付近の共通電極１３８と画素電極１４２間の電場の様子を表した断面図である。

図１０（ａ）及び図１０（ｂ）は、シミュレーションにより得られたものである。共通電極３８、１３８には７Ｖを画素電極４２、１４２には１４Ｖを、ゲート線１２には−１０Ｖを与えている。また、図１０（ｂ）において、絶縁層１４を挟んでゲート線１２に近接している中空の翼部２０の接続部２０ｅ又は２０ｆには、７Ｖを与えている。したがって、図１０（ａ）及び図１０（ｂ）は上書き込みの場合の電界の様子である。

図１０（ｂ）において、共通電極３８と画素電極４２間の距離は１０μｍであり、中空の翼部２０の接続部２０ｅ又は２０ｆ間の距離は２μｍである。また、図１０（ａ）及び図１０（ｂ）の全体の横方向の長さは４５μｍである。

図１０（ａ）及び図１０（ｂ）において、Ａの領域は略−１０Ｖであり、Ｂの領域は略−５Ｖであり、Ｃの領域は０Ｖ前後、Ｄの領域は中空の翼部２０の接続部２０ｅの電位である略７Ｖである。以後Ｅの領域、Ｆの領域の順に電位が高くなり、Ｇの領域で略１０Ｖとなる。そして、Ｈの領域を経て、Ｉの領域で略１４Ｖとなる。

図１０（ａ）及び図１０（ｂ）を比較して分かるように、図１０（ｂ）では約７Ｖ以下の領域は接続部２０ｅよりゲート線１２側にあるのに対し、図１０（ａ）ではこれらの低電位領域が画素電極１４２の方に広がっている。従って、従来のＩＰＳ液晶ディスプレイ１０１ではシールドできないゲート線１１２からの漏れ電界は、本発明のＩＰＳ液晶ディスプレイ１では略完全にシールドされていることが分かる。

次に図１１（ａ）及び図１１（ｂ）を比較する。図１１（ａ）は図１０（ａ）に対応していて従来のＩＰＳ液晶ディスプレイ１０１における共通電極１３８と画素電極１４２間の電位である。また、図１１（ｂ）は図１０（ｂ）に対応していて本発明のＩＰＳ液晶ディスプレイ１における共通電極３８と画素電極４２間の電位である。図１１（ａ）及び図１１（ｂ）は上述したシミュレーションと同じ計算により得られたグラフである。

図１１（ａ）及び図１１（ｂ）において、上の曲線はゲート線１２、１１２から離れた位置の電位分布を表す。又、両図において、太い曲線はゲート線１２、１１２近傍の電位分布を表す。

図１１（ａ）では、上述したようにゲート線１１２からの電界の影響で、電位がほぼ全領域にわたって下げられているのに対して、図１１（ｂ）ではそのような影響はほとんど見られない。従って本発明のＩＰＳ液晶ディスプレイ１は、ゲート線１２の漏れ電流を略完全にシールドすることに成功している事がわかる。

尚、上記本発明のＩＰＳ液晶ディスプレイ５１でも本実施形態のＩＰＳ液晶ディスプレイ１と同様、ゲート線１２の漏れ電界を略完全にシールドする効果が得られる。

次に、本実施形態のＩＰＳ液晶ディスプレイ１は、ゲート線１２とＣｓ線１６間に第１絶縁層１４を挟んだので、製造工程において起こり得るゲート線１２とＣｓ線１６の接触を防ぐことができる。即ち、Ｃｓ線１６の中空の翼部２０は電界を遮蔽するために接続部２０ｅ、２０ｆをゲート線１２に近接して配置される。そのため同一ガラス基板６０上にゲート線１２とＣｓ線１６が形成されるＩＰＳ液晶ディスプレイ５１の製造工程においては、ゲート線１２とＣｓ線１６の中空の翼部２０が接触する不良を起こす危険があり得る。しかしＩＰＳ液晶ディスプレイ１では、ゲート線１２とＣｓ線１６の間に第１絶縁層１４が形成されるため、上記接触不良を略完全に防ぐことができる。

また、ＣＳ線１６の電極部１８を、ゲート線１２とは第１絶縁層１４を介して第１絶縁層上に形成したので、従来のＩＰＳ液晶ディスプレイ１０１及び上記実施形態のＩＰＳ液晶ディスプレイ５１よりも各画素中の電極部１８を小さくすることができる。第１絶縁層により、電極部１８と対向電極２６間の電位を下げようとするゲート線１２等の漏れ電界の影響を、更に小さくできるためである。

このように、上記構造の本発明のＩＰＳ液晶ディスプレイ１は、従来のＩＰＳ液晶ディスプレイ１０１及び上記実施形態のＩＰＳ液晶ディスプレイ５１よりも開口率を上げることができる。又、上記実施形態のＩＰＳ液晶ディスプレイ５１と同様、Ｃｓ線１６をゲート線１２近傍に配置したのでゲート線１２からの漏れ電界をシールドすることができる。従ってゲート線１２からの漏れ電界に起因するディスプレイのフリッカー、焼け付きを抑制することができる。

また、本発明のＩＰＳ液晶ディスプレイ１は、第１絶縁層１４を介してＣＳ線１６をゲート線１２の近傍に配置したので、製造工程でＣｓ線１６とゲート線１２が接触する不良を防ぐことができる。従ってＩＰＳ液晶ディスプレイ１の製造の歩留まりを上げることができる。

以上、本発明のＩＰＳ液晶ディスプレイの実施形態について説明したが、本発明は上記２つの実施形態のみに限定されるものではない。Ｃｓ線の中空の翼部はゲート線に近接する部分が必須である以外に形状は限定されないが、開口率を下げないように共通電極及び共通電極線と重畳して配置されるのが望ましい。または、Ｃｓ線の中空の翼部をＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）等の透明素材で形成するのであれば中空である必要はなく、ゲート線に近接する部分を含めてＣｓ線の形状は限定されない。又、Ｃｓ線はＡｌ等で形成されるが、特に材料は限定されない。

絶縁基板は透明かつ絶縁体であればガラス板に限定されず、スイッチング素子もＴＦＴに特に限定されない。又、絶縁層は、ポリマー等で形成されるが、絶縁体であればとくに材料は限定されない。

本発明のＩＰＳ液晶ディスプレイは、その他の構成部品の種類、材料及びその配置、絶縁層の数も限定されない。本発明には、Ｃｓ線をゲート線の近傍に配置することによってゲート線からの漏れ電界をシールドできるすべてのＩＰＳ液晶ディスプレイが含まれる。

その他、本発明は、その主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。

液晶テレビやパソコンディスプレイ、その他のＩＰＳ液晶ディスプレイすべてに利用可能である。

本発明の第２の実施形態におけるＩＰＳ液晶ディスプレイの平面図である。本発明の第２の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第２工程におけるＩＰＳ液晶ディスプレイの平面図である。本発明の第２の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第３工程におけるＩＰＳ液晶ディスプレイの平面図である。本発明の第２の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第４工程におけるＩＰＳ液晶ディスプレイの平面図である。本発明の第２の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第５工程におけるＩＰＳ液晶ディスプレイの平面図である。本発明の第２の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第６工程におけるＩＰＳ液晶ディスプレイの平面図である。本発明の第２の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第７工程におけるＩＰＳ液晶ディスプレイの平面図である。本発明の第２の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第８工程におけるＩＰＳ液晶ディスプレイの平面図である。（ａ）共通電極と画素電極の間に印加される、理想的な電位の様子を表す模式断面図である。（ｂ）従来のＩＰＳ液晶ディスプレイ中のゲート線付近における、共通電極と画素電極の間の電位の様子を表す模式断面図である。（ａ）従来のＩＰＳ液晶ディスプレイ中の電界の様子を表す断面図である。（ｂ）本発明の第２の実施形態におけるＩＰＳ液晶ディスプレイ中の電界の様子を表す断面図である。（ａ）従来のＩＰＳ液晶ディスプレイ中のゲート線付近における、画素電極と共通電極間の電位の変化を表すグラフである。（ｂ）本発明の第２の実施形態におけるＩＰＳ液晶ディスプレイ中のゲート線付近における、画素電極と共通電極間の電位の変化を表すグラフである。本発明の第１の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第２工程におけるＩＰＳ液晶ディスプレイの平面図である。本発明の第１の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第２工程におけるＩＰＳ液晶ディスプレイの平面図である。本発明の第１の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第２工程におけるＩＰＳ液晶ディスプレイの平面図である。本発明の第１の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第３工程におけるＩＰＳ液晶ディスプレイの平面図である。本発明の第１の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第４工程におけるＩＰＳ液晶ディスプレイの平面図である。本発明の第１の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第５工程におけるＩＰＳ液晶ディスプレイの平面図である。本発明の第１の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第６工程におけるＩＰＳ液晶ディスプレイの平面図である。従来のＩＰＳ液晶ディスプレイの製造方法の第２工程におけるＩＰＳ液晶ディスプレイの平面図である。従来のＩＰＳ液晶ディスプレイの製造方法の第３工程におけるＩＰＳ液晶ディスプレイの平面図である。従来のＩＰＳ液晶ディスプレイの製造方法の第４工程におけるＩＰＳ液晶ディスプレイの平面図である。従来のＩＰＳ液晶ディスプレイの製造方法の第６工程におけるＩＰＳ液晶ディスプレイの平面図である。従来のＩＰＳ液晶ディスプレイの製造方法の第７工程におけるＩＰＳ液晶ディスプレイの平面図である。

符号の説明

１、５１、１０１：ＩＰＳ液晶ディスプレイ
１０、６０、１１０：ガラス基板
１２、６２、１１２：ゲート線
１４、６４、１１４：第１絶縁層
１６、６６、１１６：ＣＳ線
１８、６８、１１８：電極部
２０、７０：中空の翼部
２０ａ、２０ｂ、２０ｃ、２０ｄ、７０ａ、７０ｂ、７０ｃ、７０ｄ、１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ：軸部
２０ｅ、２０ｆ、７０ｅ、７０ｆ：接続部
１２０：翼部
２２、７２、１２２：第２絶縁層
２４、７４、１２４：シグナル線
２６、７６、１２６：対向電極
２８、７８、１２８：ソース電極
２９、７９、１２９：画素内配線
３０、８０、１３０：ドレイン電極
３２、８２、１３２：ＴＦＴ
３４：第３絶縁層
３５、８５、１３５：スルーホール
３６、８６、１３６：共通電極線
３８、８８、１３８：共通電極
４０、９０、１４０：パッド
４２、９２：画素電極
４４：液晶層

Claims

絶縁基板と、該絶縁基板上に形成された第１共通電極線を含み、該第１共通電極線に囲まれた画素が前記絶縁基板上に形成されたＩＰＳ液晶ディスプレイであって、
前記画素は、
前記絶縁基板上に相互に平行に敷設された複数のゲート線と、
前記ゲート線を覆って前記絶縁基板上に積層された第１絶縁膜と、
隣接する前記ゲート線の間に該ゲート線と平行に前記第１絶縁膜上に敷設された翼部を有するＣｓ線と、
前記Ｃｓ線を覆って前記絶縁基板上に積層された第２絶縁膜と、
前記Ｃｓ線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第２絶縁膜上に敷設されたシグナル線と、
前記シグナル線間に前記Ｃｓ線と対向して前記第２絶縁膜上に形成された対向電極と、
前記対向電極と接続されて前記第２絶縁膜上に形成されたソース電極と、
前記シグナル線と接続されて前記第２絶縁膜上に形成されたドレイン電極と、
前記ゲート線をゲート電極とし、前記ソース電極とドレイン電極とから構成されるスイッチング素子と、
前記シグナル線とスイッチング素子及び対向電極を覆って積層された第３絶縁膜と、
前記対向電極上の前記第３絶縁膜に開けられたスルーホールを介して該対向電極と電気的に接続され、該対向電極上に形成されたパッド電極と、
前記第３絶縁膜上で、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極と、
前記第３絶縁膜上で、前記ゲート線と対向して相互に平行に敷設された共通電極線と、
前記第３絶縁膜上で、隣接する前記共通電極線を接続する相互に平行な共通電極と、
を含み、
前記Ｃｓ線の中空の翼部が、該中空の翼部の端部において前記ゲート線に近接するＩＰＳ液晶ディスプレイ。
絶縁基板と、
前記絶縁基板上に相互に平行に敷設された複数のゲート線と、
前記ゲート線を覆って前記絶縁基板上に積層された第１絶縁膜と、
隣接する前記ゲート線の間に該ゲート線と平行に前記第１絶縁膜上に敷設された中空の翼部を有するＣｓ線と、
前記Ｃｓ線を覆って前記絶縁基板上に積層された第２絶縁膜と、
前記Ｃｓ線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第２絶縁膜上に敷設されたシグナル線と、
前記シグナル線間に前記Ｃｓ線と対向して前記第２絶縁膜上に形成された対向電極と、
前記対向電極と接続されて前記第２絶縁膜上に形成されたソース電極と、
前記シグナル線と接続されて前記第２絶縁膜上に形成されたドレイン電極とと、
前記ゲート線をゲート電極とし、前記ソース電極とドレイン電極とから構成されるスイッチング素子と、
前記シグナル線とスイッチング素子及び対向電極を覆って積層された第３絶縁膜と、
前記対向電極上の前記第３絶縁膜に開けられたスルーホールを介して該対向電極と電気的に接続され、該対向電極上に形成されたパッド電極と、
前記第３絶縁膜上で、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極と、
前記第３絶縁膜上で、前記ゲート線と対向して相互に平行に敷設された共通電極線と、
前記第３絶縁膜上で、隣接する前記共通電極線を接続する相互に平行な共通電極と、
を含み、
前記Ｃｓ線の中空の翼部が、該中空の翼部の端部において前記ゲート線に近接するＩＰＳ液晶ディスプレイ。
絶縁基板と、
前記絶縁基板上に相互に平行に敷設された複数のゲート線と、
隣接する前記ゲート線の間に該ゲート線と平行に前記絶縁基板上に敷設された中空の翼部を有するＣｓ線と、
前記Ｃｓ線を覆って前記絶縁基板上に積層された第２絶縁膜と、
前記Ｃｓ線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第２絶縁膜上に敷設されたシグナル線と、
前記シグナル線間に前記Ｃｓ線と対向して前記第２絶縁膜上に形成された対向電極と、
前記対向電極と接続されて前記第２絶縁膜上に形成されたソース電極と、
前記シグナル線と接続されて前記第２絶縁膜上に形成されたドレイン電極と、
前記ゲート線をゲート電極とし、前記ソース電極とドレイン電極とから構成されるスイッチング素子と、
前記シグナル線とスイッチング素子及び対向電極を覆って積層された第３絶縁膜と、
前記対向電極上の前記第３絶縁膜に開けられたスルーホールを介して該対向電極と電気的に接続され、該対向電極上に形成されたパッド電極と、
前記第３絶縁膜上で、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極と、
前記第３絶縁膜上で、前記ゲート線と対向して相互に平行に敷設された共通電極線と、
前記第３絶縁膜上で、隣接する前記共通電極線を接続する相互に平行な共通電極と、
を含み、
前記Ｃｓ線の中空の翼部が、該中空の翼部の端部において前記ゲート線に近接するＩＰＳ液晶ディスプレイ。
前記共通電極は、前記Ｃｓ線の中空の翼部及びシグナル線を覆って形成される、請求項１乃至３に記載のＩＰＳ液晶ディスプレイ。
絶縁基板を準備するステップと、
前記絶縁基板上に相互に平行な複数のゲート線を敷設するステップと、
前記ゲート線を覆って前記絶縁基板上に第１絶縁膜を積層するステップと、
隣接する前記ゲート線の間に該ゲート線と平行に前記第１絶縁膜上に中空の翼部を有し、
前記中空の翼部が、該中空の翼部の端部において前記ゲート線に近接するＣｓ線を敷設するステップと、
前記Ｃｓ線を覆って前記絶縁基板上に第２絶縁膜を積層するステップと、
前記Ｃｓ線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第２絶縁膜上にシグナル線を敷設するステップと、
前記シグナル線間に前記Ｃｓ線と対向して前記第２絶縁膜上に対向電極を形成するステップと、
前記対向電極と接続されて前記第２絶縁膜上にソース電極を形成するステップと、
前記シグナル線と接続されて前記第２絶縁膜上にドレイン電極を形成するステップと、
前記シグナル線とソース電極とドレイン電極及び対向電極を覆って第３絶縁膜を積層するステップと、
前記対向電極上の前記第３絶縁膜にスルーホールを形成するステップと、
前記スルーホールを介して前記対向電極と電気的に接続され、該対向電極上にパッド電極を形成するステップと、
前記第３絶縁膜上に、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極を形成するステップと、
前記第３絶縁膜上に、前記ゲート線と対向して相互に平行に共通電極線を敷設するステップと、
前記第３絶縁膜上に、隣接する前記共通電極線を接続する相互に平行な共通電極を形成するステップと、
を含むＩＰＳ液晶ディスプレイの製造方法。
絶縁基板を準備するステップと、
前記絶縁基板上に相互に平行な複数のゲート線を敷設するステップと、
隣接する前記ゲート線の間に該ゲート線と平行に前記絶縁基板上に中空の翼部を有し、該中空の翼部が、該中空の翼部の端部において前記ゲート線に近接するＣｓ線を敷設するステップと、
前記Ｃｓ線を覆って前記絶縁基板上に第２絶縁膜を積層するステップと、
前記Ｃｓ線の翼部を挟んで、前記ゲート線と交差して相互に平行に前記第２絶縁膜上にシグナル線を敷設するステップと、
前記シグナル線間に前記Ｃｓ線と対向して前記第２絶縁膜上に対向電極を形成するステップと、
前記対向電極と接続されて前記第２絶縁膜上にソース電極を形成するステップと、
前記シグナル線と接続されて前記第２絶縁膜上にドレイン電極を形成するステップと、
前記シグナル線とソース電極とドレイン電極及び対向電極を覆って第３絶縁膜を積層するステップと、
前記対向電極上の前記第３絶縁膜にスルーホールを形成するステップと、
前記スルーホールを介して該パッド電極と電気的に接続され、対向電極上にパッド電極を形成するステップと、
前記第３絶縁膜上に、前記パッド電極から前記ゲート線の方向に相互に平行に伸張した画素電極を形成するステップと、
前記第３絶縁膜上に、前記ゲート線と対向して相互に平行に共通電極線を敷設するステップと、
前記第３絶縁膜上に、隣接する前記共通電極線を接続する相互に平行な共通電極を形成するステップと、
を含むＩＰＳ液晶ディスプレイの製造方法。