JP2005109977A - ミキサ回路及びチューナ - Google Patents
ミキサ回路及びチューナ Download PDFInfo
- Publication number
- JP2005109977A JP2005109977A JP2003341754A JP2003341754A JP2005109977A JP 2005109977 A JP2005109977 A JP 2005109977A JP 2003341754 A JP2003341754 A JP 2003341754A JP 2003341754 A JP2003341754 A JP 2003341754A JP 2005109977 A JP2005109977 A JP 2005109977A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- fet
- circuit
- phase distribution
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
【解決手段】 ミキサ回路10は、高周波信号伝送回路15と発振周波数伝送回路16とトランジスタスイッチング回路17と中間周波数出力回路18とを有する。高周波信号伝送回路15は、1つのノード11と、ノード11からの高周波入力信号を振幅が等しくかつ位相が180°異なる2つの信号に分配して出力するノード13・14と、バイパスコンデンサC3又は直接にて高周波的に接地された1つ以上のノード12とを有し、ノード13とノード11とは直流的に接続され、ノード12はバイパスコンデンサC3と並列に抵抗R2にてアースに接続されるか又は直接アースに接続され、かつ入力端子側と出力端子側とのインピーダンス比が概ね1:1となる位相分配トランスとを有している。
【選択図】 図1
Description
20×log(|(25−50)/(25+50)|)=9.5dB
と計算され、図6に示す特性図のようになる。
20×log(|(25/4−50)/(25/4+50)|)=2.2dB
と計算され、図10に示す特性図のようになる。
√((R1)2+(ωL1)2)
となり、この合成インピーダンスの周波数特性は、低周波ではインピーダンスが低くなる一方、高周波ではインピーダンスが高くなるので、周波数補償としても機能できる。
2 LO入力端子
3 IF出力端子
4 電源端子(直流電源)
10 ミキサ回路
11 ノード(高周波信号入力端子、入力端子側)
12 ノード(高周波接地用端子)
13 ノード(位相分配出力端子、出力端子側)
14 ノード(位相分配出力端子、出力端子側)
15 高周波信号伝送回路
16 発振周波数伝送回路
17 トランジスタスイッチング回路
18 中間周波数出力回路
20 ミキサ回路
50 ミキサ回路
52 ICチップ(集積回路)
60 ミキサ回路
71 チューナRF入力端子
83 チューナIF出力端子
C3 バイパスコンデンサ
C7 コンデンサ(第1のコンデンサ)
C8 コンデンサ(第2のコンデンサ)
C9 コンデンサ(第3のコンデンサ)
D ドレイン電極
G ゲート電極
L1 コイル(コイル)
M1 第1ミキサ回路(第1のミキサ回路)
M2 第2ミキサ回路(第2のミキサ回路)
Q1 トランジスタ(第1のFET)
Q2 トランジスタ(第2のFET)
Q3 トランジスタ(第3のFET)
Q4 トランジスタ(第4のFET)
R1 抵抗
R2 抵抗(抵抗)
S ソース電極
T1 位相分配トランス
T2 トランス(高周波遮断回路)
T3 トランス
Claims (9)
- 高周波信号伝送回路と発振周波数伝送回路とトランジスタスイッチング回路と中間周波数出力回路とを有するミキサ回路において、
上記高周波信号伝送回路は、
1つの高周波信号入力端子と、その高周波信号入力端子からの高周波入力信号を振幅が等しくかつ位相が180°異なる2つの信号に分配して出力する位相分配出力端子と、バイパスコンデンサ又は直接にて高周波的に接地された1つ以上の高周波接地用端子とを有し、上記位相分配出力端子のうちの少なくとも1つの位相分配出力端子と上記高周波信号入力端子とは直流的に接続され、上記高周波接地用端子のうち少なくとも1つの高周波接地用端子はバイパスコンデンサと並列に抵抗にてアースに接続されるか又は直接アースに接続され、かつ入力端子側と出力端子側とのインピーダンス比が概ね1:1となる位相分配トランスとを有していることを特徴とするミキサ回路。 - 第1のFETと第2のFETとの各ソース電極同士が接続され、第3のFETと第4のFETとの各ソース電極同士が接続され、第1のFETと第4のFETとの各ゲート電極同士が接続され、第2のFETと第3のFETとの各ゲート電極同士が接続され、第1のFETと第3のFETとの各ドレイン電極同士が接続され、かつ第2のFETと第4のFETとの各ドレイン電極同士が接続される構成をとるトランジスタスイッチング回路と、
1つの高周波信号入力端子と、その高周波信号入力端子からの高周波入力信号を振幅が等しくかつ位相が180°異なる2つの信号に分配して出力する位相分配出力端子と、バイパスコンデンサ又は直接にて高周波的に接地された1つ以上の高周波接地用端子とを有し、上記位相分配出力端子のうちの少なくとも1つの位相分配出力端子と上記高周波信号入力端子とは直流的に接続され、上記高周波接地用端子のうち少なくとも1つの高周波接地用端子はバイパスコンデンサと並列に抵抗にてアースに接続されるか又は直接アースに接続され、かつ入力端子側と出力端子側とのインピーダンス比が概ね1:1となる位相分配トランスとを有し、
上記トランジスタスイッチング回路における、接続された第1のFET及び第3のFETのドレイン電極、並びに接続された第2のFET及び第4のFETのドレイン電極は、それぞれ高周波遮断回路を介して直流電源に接続され、
上記トランジスタスイッチング回路における、接続された第1のFET及び第2のFETのソース電極に上記位相分配トランスの2つの位相分配出力端子のうちの1つが接続され、接続された第3のFET及び第4のFETのソース電極に上記位相分配トランスの他の1つの位相分配出力端子が接続され、
上記トランジスタスイッチング回路における、接続された第1のFET及び第4のFETのゲート電極、並びに接続された第2のFET及び第3のFETのゲート電極は、それぞれ高周波遮断回路を介して接地又は直流電源に接続されている一方、
上記位相分配トランスの高周波信号入力端子には高周波信号が入力され、上記トランジスタスイッチング回路におけるゲート電極には振幅が等しくかつ位相差が180°異なる2つの局部発振信号が入力され、上記トランジスタスイッチング回路におけるドレイン電極から高周波入力信号周波数と局部発振信号周波数との和成分及び差成分が出力されることを特徴とするミキサ回路。 - 前記位相分配トランスは、入出力間において平行な2本の伝送線路にて構成される伝送線路トランスにてなり、その伝送線路トランスの平行線の一端のうち、第1の端子を高周波信号入力端子とし、第2の端子を高周波接地用端子とする一方、その伝送線路トランスの平行線の他の一端の2つの端子を位相分配出力端子とすることを特徴とする請求項1又は2記載のミキサ回路。
- 前記位相分配トランスの高周波信号入力端子は、直列に接続されたコイルと抵抗とを介して接地されていることを特徴とする請求項1又は2記載のミキサ回路。
- 前記位相分配トランスにおける高周波信号入力端子と高周波接地用端子との間にコイルを挿入し、前記トランジスタスイッチング回路における第1のFET及び第2のFETのソース電流の実効値と第3のFET及び第4のFETのソース電流との実効値が略同じになるようにしたことを特徴とする請求項3記載のミキサ回路。
- 少なくとも前記トランジスタスイッチング回路における4個のトランジスタが集積化される一方、
RF入力端子に接続される位相分配トランスは、集積回路の外部に配置されていることを特徴とする請求項1〜5のいずれか1項に記載のミキサ回路。 - 前記トランジスタスイッチング回路の各ソース電極に接続される位相分配トランスの2つの平衡出力端子の間には、第1のコンデンサが挿入されていることを特徴とする請求項1〜6のいずれか1項に記載のミキサ回路。
- 前記トランジスタスイッチング回路のソース電極に接続される位相分配トランスの2つの平衡出力端子とアースと間には、第2のコンデンサと第3のコンデンサとがそれぞれ挿入されていることを特徴とする請求項1〜7のいずれか1項に記載のミキサ回路。
- 高周波入力信号を一旦入力信号周波数よりも高い周波数にアップコンバートする第1のミキサ回路として、前記請求項1〜8のいずれか1項に記載のミキサ回路を用いたチューナであって、
上記アップコンバートされた信号を所定のIF周波数にダウンコンバートする第2のミキサ回路にて構成されるダブルコンバージョンチューナとしたことを特徴とするチューナ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003341754A JP4252415B2 (ja) | 2003-09-30 | 2003-09-30 | ミキサ回路及びチューナ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003341754A JP4252415B2 (ja) | 2003-09-30 | 2003-09-30 | ミキサ回路及びチューナ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005109977A true JP2005109977A (ja) | 2005-04-21 |
JP4252415B2 JP4252415B2 (ja) | 2009-04-08 |
Family
ID=34536257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003341754A Expired - Fee Related JP4252415B2 (ja) | 2003-09-30 | 2003-09-30 | ミキサ回路及びチューナ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4252415B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012527800A (ja) * | 2009-05-20 | 2012-11-08 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 改善されたミキサ回路 |
CN106788274A (zh) * | 2017-01-18 | 2017-05-31 | 广东宽普科技股份有限公司 | 一种宽带三路合成射频微波功率放大器 |
-
2003
- 2003-09-30 JP JP2003341754A patent/JP4252415B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012527800A (ja) * | 2009-05-20 | 2012-11-08 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 改善されたミキサ回路 |
CN106788274A (zh) * | 2017-01-18 | 2017-05-31 | 广东宽普科技股份有限公司 | 一种宽带三路合成射频微波功率放大器 |
CN106788274B (zh) * | 2017-01-18 | 2023-10-31 | 广东宽普科技股份有限公司 | 一种宽带三路合成射频微波功率放大器 |
Also Published As
Publication number | Publication date |
---|---|
JP4252415B2 (ja) | 2009-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6512416B2 (en) | Extended range variable gain amplifier | |
EP0166626B1 (en) | Frequency conversion apparatus | |
KR0176246B1 (ko) | 균형 믹서 및 출력 필터를 갖는 텔레비젼 장치 | |
JPH10116732A (ja) | 伝送線路トランス及びこれを使用した増幅ユニット | |
US6919774B2 (en) | Broadband PIN diode attenuator bias network | |
US20010018334A1 (en) | Upconverter mixer circuit | |
US7130577B2 (en) | Low noise converter employed in satellite broadcast reception system and receiver apparatus | |
JP3038459B2 (ja) | テレビジョン装置の信号選択回路 | |
JP3955232B2 (ja) | 無線周波数入力インタフェース装置およびその複合装置 | |
JP4252415B2 (ja) | ミキサ回路及びチューナ | |
US5619283A (en) | Double tuned RF circuit with balanced secondary | |
JPH0669829A (ja) | Ic化受信装置 | |
CN104242837B (zh) | 电视调谐器芯片的放大器及其方法 | |
US6944431B2 (en) | High-frequency signal transmission apparatus and electronic tuner using the same | |
JPH05315844A (ja) | ミキサ入力回路 | |
JP2600984B2 (ja) | 差動増幅回路 | |
JP2008035205A (ja) | テレビジョンチューナ | |
US20090027563A1 (en) | Low noise amplifier | |
JP2509493B2 (ja) | テレビジョン受信機用前置増幅器 | |
JP2000174557A (ja) | ミクサ回路 | |
JPH09266420A (ja) | 分布増幅器 | |
EP1455441B1 (en) | Television tuner | |
JP3447243B2 (ja) | デジタルテレビジョンチューナ | |
JPH0152925B2 (ja) | ||
JP2000059146A (ja) | ミクサ回路及び受信回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050810 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080723 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20080723 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20090120 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20090121 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |