JP2005109628A

JP2005109628A - パルス幅変調増幅装置

Info

Publication number: JP2005109628A
Application number: JP2003337140A
Authority: JP
Inventors: Toru Yamamoto; 徹山本
Original assignee: Denon Ltd
Current assignee: Denon Ltd
Priority date: 2003-09-29
Filing date: 2003-09-29
Publication date: 2005-04-21

Abstract

【課題】パルス幅変調増幅装置において、歪性能を向上させ、出力素子を保護する。
【解決手段】パルス幅変調増幅装置において、オーディオ信号をパルス幅変調するパルス幅変調手段と、前記パルス幅変調手段が出力するパルス幅変調信号波形の立ち上がり位置及び立ち下がり位置を調整する立ち上がり立ち下がり調整手段と、前記立ち上がり立ち下がり調整手段が出力するパルス幅変調信号をスイッチング増幅する増幅手段と、前記増幅手段に流れる電流を検出する電流検出手段と、前記電流検出手段が出力する検出電流に基づいて前記立ち上がり立ち下がり調整手段による立ち上がり位置及び立ち下がり位置の調整量を制御する制御手段とを備える。
【選択図】図１

Description

本発明は、オーディオ信号を増幅するパルス幅変調増幅装置に関する。

図３は、従来のパルス幅変調増幅装置の構成を示すブロック図である。入力端子１０は、パルス符号変調(Pulse Code Modulation、以下、ＰＣＭという。)されたオーディオ信号(以下、ＰＣＭ信号という。)をＰＣＭ−ＰＷＭ変換回路１１に入力する。ＰＣＭ−ＰＷＭ変換回路１１は、入力端子１０から入力されたＰＣＭ信号をパルス幅変調(Pulse Width Modulation、以下、ＰＷＭという。)したオーディオ信号(以下、ＰＷＭ信号という。)に変換する。

立ち上がり立ち下がり調整回路１２は、ＰＣＭ−ＰＷＭ変換回路１１から入力されるＰＷＭ信号波形の立ち上がり位置及び立ち下がり位置を調整する。電力スイッチング回路１３は、立ち上がり立ち下がり調整回路１２から入力されるＰＷＭ信号をスイッチング増幅する。低周波通過フィルタ(Low Pass Filter、以下、ＬＰＦという。)１４は、電力スイッチング回路１３から入力されるＰＷＭ信号の高周波成分を除去し、アナログオーディオ信号に復調する。スピーカ１５は、ＬＰＦ１４から入力されるアナログオーディオ信号を音として出力する。

図４は、図３の電力スイッチング回路１３の構成を示す図である。図５は、ＰＣＭ−ＰＷＭ変換回路１１が出力するＰＷＭ信号波形の一例を示す図である。図６は、電力スイッチング回路１３が出力するＰＷＭ信号波形の一例を示す図である。ＰＣＭ−ＰＷＭ変換回路１１は、図５(ａ)及び(ｂ)のＰＷＭ信号を出力し、立ち上がり立ち下がり調整回路１２が立ち上がり位置及び立ち下がり位置を調整しない場合、そのまま、図６の電力スイッチング回路において、(ａ)のＰＷＭ信号は端子１６に入力され、(ａ)と反転関係にある(ｂ)のＰＷＭ信号は端子１７に入力される。(ａ)のＰＷＭ信号は、端子１６から抵抗Ｒ１を介してトランジスタＴＲ１のベースに入力される。(ｂ)のＰＷＭ信号は、端子１７から抵抗Ｒ２を介してトランジスタＴＲ２のベースに入力される。

トランジスタＴＲ１のエミッタ、トランジスタＴＲ２のコレクタ、及び端子１８が接続される。トランジスタＴＲ１のコレクタ、トランジスタＴＲ２のエミッタには、それぞれ正電圧＋Ｖ、負電圧−Ｖが印加される。図５に示すＰＷＭ信号が、電力スイッチング素子として用いられるトランジスタＴＲ１、ＴＲ２に入力された場合、ＴＲ１、ＴＲ２が出力するＰＷＭ信号波形の立ち上がり、立ち下がりは、図６のｔ１、ｔ２に示す時間だけ遅れる。このとき、ｔ１、ｔ２の期間、トランジスタＴＲ１、ＴＲ２のスイッチング動作が両方ＯＮになることがある。トランジスタＴＲ１、ＴＲ２の両方がＯＮになった場合、短絡電流Ｉｄ(図４の矢印Ｉｄ)が流れ、＋Ｖと−Ｖが短絡状態になるため、トランジスタＴＲ１、ＴＲ２は発熱し、破損するおそれがある。

このため、立ち上がり立ち下がり調整回路１２を用いて、ＰＷＭ信号波形の立ち上がり位置及び立ち下がり位置を調整し、トランジスタＴＲ１とＴＲ２が同時にＯＮになることを防止する。立ち上がり立ち下がり調整回路１２の調整量は、電力スイッチング回路に使用されるトランジスタＴＲ１、ＴＲ２の個別の、立ち上がり、立ち下がりの遅れ時間に合わせた一つの調整量に決めて設定されていた。

図７は、立ち上がり立ち下がり調整回路１２が出力するＰＷＭ信号波形の一例を示す図である。図８は、電力スイッチング回路１３が出力するＰＷＭ信号波形の一例を示す図である。立ち上がり立ち下がり調整回路１２は、図７(ａ)に示す信号波形の立ち上がり位置、立ち下がり位置を、図７(ｂ)に示す信号波形の立ち上がり位置、立ち下がり位置に対して、時間ｔ３、ｔ４だけずらす調整をして出力する。電力スイッチング回路１３は、図７(ａ)(ｂ)に示すＰＷＭ信号波形が入力された場合、図８(ａ)(ｂ)に示すＰＷＭ信号を出力する。立ち上がり立ち下がり調整回路１２によって、トランジスタＴＲ１とトランジスタＴＲ２が両方ＯＮになることが防止される。

パルス幅変調増幅装置において、ＰＷＭ信号のスイッチング速度を低下させて歪の発生を抑えるものがある（特許文献１参照）。
特開２００１−２９２０４０号公報

従来のパルス幅変調増幅装置において、立ち上がり立ち下がり調整回路の調整量は予め決めて設定された一定量であった。しかし、電力スイッチング素子として用いるトランジスタの立ち上がり位置、立ち下がり位置の遅れ時間は、入力信号電圧によって異なる。入力信号電圧が大きくなると遅れ時間は大きくなり、入力信号電圧が小さくなると遅れ時間は小さくなる。トランジスタ間の短絡の発生を確実に防止しようとして、最大入力信号電圧における遅れ時間に合わせて調整量を設定した場合、入力信号電圧が小さくなると、調整量が大きくなる。立ち上がり位置、立ち下がり位置を調整することによって、トランジスタＴＲ１とトランジスタＴＲ２のスイッチングに時間差ができ連続性が失われ、電力スイッチング回路１３が出力するＰＷＭ信号の歪が発生する。立ち上がり位置、立ち下がり位置の調整量が増加すると、トランジスタＴＲ１とトランジスタＴＲ２のスイッチングの時間差が増加することにより、電力スイッチング回路１３が出力するＰＷＭ信号の歪が増加する。

特許文献１に記載されたデジタルアンプは、ＰＷＭ信号のスイッチング速度を低下させて歪の発生を抑えるものであるが、ＰＷＭ波形の立ち上がり位置、立ち下がり位置を調整することはできない。

本発明の目的は、パルス幅変調増幅装置において、電力スイッチング回路の出力電流を検出してＰＷＭ信号波形の立ち上がり位置、立ち下がり位置の調整量を制御することにより、電力スイッチング回路のスイッチング素子間の短絡を防止しながら、出力信号の歪を抑制することにある。

本発明の請求項１に記載のパルス幅変調増幅装置は、オーディオ信号をパルス幅変調するパルス幅変調手段と、前記パルス幅変調手段が出力するパルス幅変調信号波形の立ち上がり位置及び立ち下がり位置を調整する立ち上がり立ち下がり調整手段と、前記立ち上がり立ち下がり調整手段が出力するパルス幅変調信号をスイッチング増幅する増幅手段と、前記増幅手段に流れる電流を検出する電流検出手段と、前記電流検出手段が出力する検出電流に基づいて前記立ち上がり立ち下がり調整手段による立ち上がり位置及び立ち下がり位置の調整量を制御する制御手段とを備えるものである。

本発明のパルス幅変調増幅装置によれば、電力スイッチング回路の出力電流を検出してＰＷＭ信号の立ち上がり位置、立ち下がり位置の調整量を制御することにより、電力スイッチング回路のスイッチング素子間の短絡を防止しながら、出力信号の歪を抑制することができる。

図１は、本発明のパルス幅変調増幅装置の一実施例の構成を示すブロック図である。入力端子１は、外部からのＰＣＭ信号をＰＷＭ生成回路２に入力する。ＰＷＭ生成回路２は、デジタル信号処理回路（Digital Signal Processor、以下、ＤＳＰという。）によって構成され、ＰＣＭ信号をＰＷＭ信号に変換する。立ち上がり立ち下がり調整回路３は、ＰＷＭ生成回路２から入力されるＰＷＭ信号の立ち上がり位置及び立ち下がり位置を調整して出力する。立ち上がり立ち下がり調整回路３は、ＰＷＭ生成回路２とともに、ＤＳＰを用いて構成することができる。

電力スイッチング回路４は、立ち上がり立ち下がり調整回路３から入力されるＰＷＭ信号をスイッチング増幅する。ＬＰＦ５は、電力スイッチング回路４から入力されるＰＷＭ信号の高周波成分を除去しアナログオーディオ信号に復調する。スピーカ６は、ＬＰＦ５から入力されるアナログオーディオ信号を音として出力する。

立ち上がり立ち下がり調整回路３の調整量は、電力スイッチング素子の種類にもよるが、オーディオ用のデジタルアンプに用いる場合、一般的に10ナノ秒(nsec)程度となる。インバータ回路で使用される大容量のＦＥＴやトランジスタでは、立ち上がり立ち下がり調整回路３の調整量を20nsec〜40nsec程度とすることもある。

電流検出回路７は、電力スイッチング回路４の電力スイッチング素子であるトランジスタＴＲ１、ＴＲ２に流れる電流を検出する。ＡＤ変換回路(以下、Ａ／Ｄという。)８は、電流検出回路７から入力される電流値をデジタルデータに変換する。中央処理装置(Central Processing Unit、以下、ＣＰＵという。)９は、ＡＤ変換回路８から入力される電流値データを演算処理して立ち上がり立ち下がり調整回路３の調整量を算出する。立ち上がり立ち下がり調整回路３は、ＣＰＵ９から入力される調整量を立ち上がり立ち下がり調整回路３の調整量として設定する。

図２は、本実施例の電力スイッチング回路４の構成を示す図である。電流検出用抵抗Ｒ３はトランジスタＴＲ１のコレクタに接続され、電流検出用抵抗Ｒ４はトランジスタＴＲ２のエミッタに接続される。電流検出回路７は、電流検出用抵抗Ｒ３、Ｒ４の両端の電圧により電流を検出する。

図２に示す抵抗Ｒ３、抵抗Ｒ４に流れる電流は、トランジスタＴＲ１がＯＮであってトランジスタＴＲ２がＯＦＦであるとき、トランジスタＴＲ１から端子１８への矢印Ｉ１に示す電流が流れる。トランジスタＴＲ１がＯＦＦであってトランジスタＴＲ２がＯＮであるとき、端子１８からトランジスタＴＲ２への矢印Ｉ２に示す電流が流れる。また、トランジスタＴＲ１とトランジスタＴＲ２が同時にＯＮであるとき、トランジスタＴＲ１からトランジスタＴＲ２への矢印Ｉｄに示す短絡電流が流れる。ＣＰＵ９は、電流検出回路７、Ａ／Ｄ８を介して、当該電流を検出し、電流Ｉ１、又は電流Ｉ２を検出したとき正常動作と判断し、短絡電流Ｉｄを検出したとき異常動作と判断する。

ＣＰＵ９は、電流検出回路７、Ａ／Ｄ８を介して検出した電流が最大短絡電流値Ｉth未満の短絡電流Ｉｄであれば、立ち上がり立ち下がり調整回路３を制御して立ち上がり位置、立ち下がり位置の制御量を増加させる。最大短絡電流値Ｉthは、短絡電流ＩｄがＩth以上になった場合、電力スイッチング回路４への入力を停止させる制御、又は電力スイッチング回路４への電源の供給を停止させる制御を行う判断をするための基準となる電流であり、ＣＰＵ９に予め設定する。例えば、Ｉthは、55mAである。

例えば、短絡電流値がＩth未満であって5mAから50mAまでの場合、Ｉｄが5mA以下であれば制御量を1nsecとし、Ｉｄが5mAを越えて10mA以下であれば制御量を2nsecとし、Ｉｄが10mAを越えて15mA以下であれば制御量を3nsecとし、Ｉｄが15mAを越えて20mA以下であれば制御量を4nsecとし、Ｉｄが20mAを越えて25mA以下であれば制御量を5nsecとし、Ｉｄが25mAを越えて30mA以下であれば制御量を6nsecとし、Ｉｄが30mAを越えて35mA以下であれば制御量を7nsecとし、Ｉｄが35mAを越えて40mA以下であれば制御量を8nsecとし、Ｉｄが40mAを越えて45mA以下であれば制御量を9nsecとし、Ｉｄが45mAを越えて50mA以下であれば制御量を10nsecとして、実施することができる。

ＣＰＵ９は、電流検出回路７、Ａ／Ｄ８を介して検出した電流において、トランジスタＴＲ１、ＴＲ２のどちらか一方の検出電流値がＩth未満である場合、正常動作と判断して、立ち上がり立ち下がり調整回路３を制御して立ち上がり位置、立ち下がり位置の制御量を増加させる。ここで、ＣＰＵ９は、トランジスタＴＲ１、ＴＲ２それぞれの検出電流値を比較し、トランジスタＴＲ１の検出電流値の方が大きければ、端子１６に入力されるＰＷＭ信号の立ち上がり位置、立ち下がり位置を調整するように立ち上がり立ち下がり調整回路３を制御し、トランジスタＴＲ２の検出電流値の方が大きければ、端子１８に入力されるＰＷＭ信号の立ち上がり位置、立ち下がり位置を調整するように立ち上がり立ち下がり調整回路３を制御する。例えば、Ｉthが55mAであって、トランジスタＴＲ１の検出電流値が5mA、トランジスタＴＲ２の検出電流値が10Maである場合、制御量を2nsecとする。

ＣＰＵ９は、電流検出回路７、Ａ／Ｄ８を介して検出した電流が、予めＣＰＵ９に設定された最大短絡電流値Ｉth以上の短絡電流Ｉｄであれば、これ以上電流を流さないように制御する。
トランジスタＴＲ１、ＴＲ２の検出電流値が各々Ｉth以上である場合、ＣＰＵ９は、立ち上がり立ち下がり調整回路３を制御して電力スイッチング回路４への入力を停止させるか、図示しない制御回路によって電力スイッチング回路４への電源の供給を停止させる。

本実施例のパルス幅変調増幅装置は、電力スイッチング回路の出力電流を検出してＰＷＭ信号の立ち上がり位置、立ち下がり位置の調整量を制御し、電力スイッチング回路のスイッチング素子間の短絡を防止しながら、短絡を防止するための前記調整量を検出電流値に基づいて制御するので、調整量の増加に起因する出力信号の歪の増加を抑制することができる。

本発明のパルス幅変調増幅装置の一実施例の構成を示すブロック図である。図１の電力スイッチング回路の構成を示す図である。従来のパルス幅変調増幅装置の構成を示すブロック図である。図３の電力スイッチング回路の構成を示す図である。図３のＰＣＭ−ＰＷＭ変換回路が出力するＰＷＭ信号波形の一例を示す図である。図３の電力スイッチング回路が出力するＰＷＭ信号波形の一例を示す図である。図３の立ち上がり立ち下がり調整回路が出力するＰＷＭ信号波形の一例を示す図である。図３の電力スイッチング回路が出力するＰＷＭ信号波形の一例を示す図である。

符号の説明

１、１０入力端子
２ＰＷＭ生成回路
３、１２立ち上がり立ち下がり調整回路
４、１３電力スイッチング回路
５、１４ＬＰＦ
６、１５スピーカ
７電流検出回路
８Ａ／Ｄ
９ＣＰＵ
１１ＰＣＭ-ＰＷＭ変換回路

Claims

オーディオ信号をパルス幅変調するパルス幅変調手段と、前記パルス幅変調手段が出力するパルス幅変調信号波形の立ち上がり位置及び立ち下がり位置を調整する立ち上がり立ち下がり調整手段と、前記立ち上がり立ち下がり調整手段が出力するパルス幅変調信号をスイッチング増幅する増幅手段と、前記増幅手段に流れる電流を検出する電流検出手段と、前記電流検出手段が出力する検出電流に基づいて前記立ち上がり立ち下がり調整手段による立ち上がり位置及び立ち下がり位置の調整量を制御する制御手段とを備えることを特徴とするパルス幅変調増幅装置。