JP2005109335A - チップ搭載装置 - Google Patents
チップ搭載装置 Download PDFInfo
- Publication number
- JP2005109335A JP2005109335A JP2003343300A JP2003343300A JP2005109335A JP 2005109335 A JP2005109335 A JP 2005109335A JP 2003343300 A JP2003343300 A JP 2003343300A JP 2003343300 A JP2003343300 A JP 2003343300A JP 2005109335 A JP2005109335 A JP 2005109335A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- mark
- underfill
- arm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75302—Shape
- H01L2224/75303—Shape of the pressing surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】あらかじめ基板上につけられたマークを基準としてアンダーフィルを塗布する位置を決定すると、チップの搭載位置のずれ若しくはチップの大きさのばらつきが生じたときに、搭載したチップに対して基板にアンダーフィルを塗布する位置が一定に保てない。
【解決手段】該チップの辺に対する距離が一定値であるマーク付け機構を有するチップ搭載装置により基板にチップを搭載すると同時にマークを付する。これにより、搭載したチップの辺に対し正確にアンダーフィルを塗布することが可能となる。
【選択図】図1
【解決手段】該チップの辺に対する距離が一定値であるマーク付け機構を有するチップ搭載装置により基板にチップを搭載すると同時にマークを付する。これにより、搭載したチップの辺に対し正確にアンダーフィルを塗布することが可能となる。
【選択図】図1
Description
本発明は、チップを基板に搭載する装置及びその方法に関するものである。
チップを基板にフリップチップ接続したのち、チップ近傍の基板上にアンダーフィルを塗布し、毛細管作用によりチップと基板との間隙にアンダーフィルを流し込むことが行われている。このとき、アンダーフィルを塗布する位置、特にチップの辺からの距離の制御は重要である。正しい位置にアンダーフィルが塗布されないと、アンダーフィルがチップと基板との間隙に、充分にかつ均一に流れこまない場合があるからである。
アンダーフィル塗布位置を制御するための方法として、特許文献1に開示されている技術を図4及び図6を用いて説明する。まず、図4(a)に示すように、チップを搭載するための基板101に、ハンダボール102、及びアンダーフィル塗布位置の基準となるマーク103を予め形成しておく。次に、図4(b)に示すように、この基板101にチップ10をフリップチップ接続する。次に、図4(c)に示すように、マーク103をCCDカメラ(図示せず)で確認し、このマーク103を基準としてアンダーフィル塗布位置を決定し、アンダーフィル20を塗布する。塗布されたアンダーフィル20は、図4(d)に示すように、毛細管作用によって矢印の向きにチップ10と基板101との間隙に入り込む。アンダーフィルを塗布する位置としては、図5(a)に示すようにチップの3辺に沿ってコの字型に塗布する場合や、図5(b)に示すようにチップの角位置に塗布する場合などがある。アンダーフィルの塗布位置は、チップと基板との間隙の広さや、ハンダボールの配置、アンダーフィルの粘度等によって適宜決定される。
しかし、上述の公知技術には、アンダーフィル塗布位置の基準となるマークがチップ搭載前に形成されているため、チップ毎の搭載位置にずれが生じた場合や、チップ自体の大きさにばらつきがある場合であっても、マークの位置は不変であり、基板に搭載されたチップとマークとの相対位置に再現性がないという課題がある。このようなマークを基準とすると、チップに対するアンダーフィル塗布位置に相対的な狂いが生じてしまう。例えば、チップ毎の搭載位置にずれが生じた場合は、図6(a)に示すように、アンダーフィル20とマーク103との相対位置は一定であっても、アンダーフィル20の位置とチップ10aとの相対位置にずれが生じる。尚、図中の破線は、理想的なチップの搭載位置を示している。また例えば、ウエハからダイシングするときに、チップの大きさにばらつきが生じたときは、図6(b)に示すように、アンダーフィル20とマーク103との相対位置は一定であっても、アンダーフィル20の位置とチップ10bの辺との相対位置にずれが生じる。尚、図中の破線は、理想的なチップの形状(大きさ)を示している。
特許文献1には、この問題を解決するために、マークを基準としてアンダーフィルを塗布する位置を決定するのではなく、カメラでチップを直接観察し、チップの角位置を認識することにより、アンダーフィルを塗布する位置を決定する技術が開示されている。しかしこの方法には、チップの角に欠けがある場合にその角の位置を正確に認識できない可能性が高いという課題がある。
上述の課題を解決するために、本願第1の発明のチップ搭載装置は、チップを保持する保持部と、前記チップを搭載するための支持基材上であって、前記支持基材に搭載された前記チップの辺から所定の距離の位置にマークを付するマーク付け機構とを備えることを特徴としている。
さらに本願第2の発明のチップ搭載装置は、チップを保持する保持部と、前記保持部に保持されたチップの辺の位置を検出するアームと、前記チップが搭載される支持基材上であって、前記支持基材に搭載された前記チップの辺から所定の距離の位置にマークを付するマーク付け機構とを備え、前記マーク付け機構が前記アームに連動することを特徴としている。
本願第1の発明のチップ搭載装置を用いると、チップ搭載装置を動かしたときに、保持部とマーク付け機構とを、同時に、同一方向に同一距離だけ動かすことができる。従って、毎回保持部の決まった位置にチップを保持し、大きさが一定のチップを用いることにより、チップ搭載装置と基板との相対位置のずれに起因したチップと基板との相対位置ずれが生じた場合であっても、チップの辺とマークとの相対位置を一定とすることができる。
また、本願第2の発明のチップ搭載装置を用いると、マーク付け機構が、保持部に保持されたチップの辺の位置を検出するアームに連動しているので、毎回保持部の決まった位置にチップを保持できない場合や、チップ自体の大きさにばらつきが生じた場合であっても、チップの辺とマークとの相対位置を一定とすることができる。
また本願発明のチップ搭載装置は、アンダーフィルを塗布する位置の基準となるマークを付し、この位置をカメラで認識するので、チップ自体をカメラで認識するものではない。従って、チップの角に欠けがある場合にカメラが角の位置を認識できないという問題は起こり得ない。
本願第1の発明の実施の形態について、図1を用いて説明する。図1に示すように、チップ搭載装置1には保持部2とマーク付け機構3が備えられている。図1はマーク付け機構3が2つ設けられた例であるが、必要に応じて1つもしくは3つ以上でもよい。保持部2とマーク付け機構3とは、チップ搭載装置1の動きにあわせて、同時に、同一方向に同一距離だけ移動する。
このチップ搭載装置1を用いてチップを基板に搭載する方法について、以下に説明する。
まず、図1(a)に示すように、チップ搭載装置1をチップ搬送用トレー100上に並べられたチップ10上に移動し、保持部2において、真空吸引や機械的に挟む等によりチップを保持する。図1(a)には真空吸引により保持する例を示した。このとき、チップ10毎の大きさが一定で、かつチップ10を保持部2の決められた位置に保持すれば、チップ10の辺とマーク付け機構3の先端部3aとの距離D1を一定保つことができる。さらに、マーク付け機構3を可動構造とし、D1を任意に設定できるようにすれば、マーク付け位置を任意に設定することができる。
次に、図1(b)に示すように、チップ搭載装置1を基板101上に移動し、バンプ102とパッド11を介してチップ10と基板101とを接続する。そして、この接続と同時にマーク付け機構3により、基板101上のM地点にマークを付する。このとき図1(c)(図1(b)の破線で囲った部分の拡大図)に示すように、基板101に対するチップ10の搭載位置が、理想的な位置からずれる場合がある。このずれ量をΔとする。このずれは、チップ10を基板101に接続するときに、チップ搭載装置1と基板101との相対的な位置がΔずれていた場合に起きる。このようなずれが生じた場合でも、本願発明のチップ搭載装置においては、マーク付け機構3がチップ搭載装置1のずれ量Δと同じ量、かつ同じ方向にずれる。このため、チップ10の辺とマーク付け機構3との相対的な位置、すなわちチップ10の辺とマークとの距離は一定値であるD1に保たれる。
以上のように付したマークの位置をCCDカメラ等により識別し、この位置を基準としてアンダーフィルを塗布することにより、基板101に対するチップ10の相対的な位置関係が変化しても、アンダーフィルを塗布する位置とチップの辺との距離を常に一定に保つことができる。
次に本願第2の発明の実施形態について、図2を用いて説明する。図2に示すように、チップ搭載装置1には、保持部2と、マーク付け機構3と、チップ対向部4aをチップの辺に接触させることによりチップの辺の位置を検出するアーム4が設けられている。さらに、マーク付け機構3はアーム4に連動し、マーク付け機構3の先端部3aとアーム4のチップ対向部4aとの距離D2が一定に保たれる。図2は、マーク付け機構3とアーム4とが一体に形成されることにより、両者が連動する場合の例を示しているが、両者が別体に形成され、アーム4の移動方向および移動量に応じてマーク付け機構3が動く構造としてもよい。
このチップ搭載装置1を用いてチップを基板に搭載する方法について、以下に説明する。
まず、図2(a)に示すように、アーム4を開いた状態でチップ搭載装置1を、チップ搬送用トレー100上に並べられたチップ10上に移動し、保持部2においてチップ10を保持する。
次に、図2(b)に示すように、アーム4を閉じ、アーム4のチップ対向部4aをチップ10の辺に接触させる。このとき、チップ10のおおきさにばらつきがあっても、マーク付け機構3の先端部3aとチップ10の辺との距離がD2に保たれる。
次に、図2(c)に示すように、チップ搭載装置1を基板101上に移動し、バンプ102とパッド11を介してチップ10と基板101とを接続する。この接続と同時にマーク付け機構3により、基板101上のM地点にマークを付する。このとき、チップ10の大きさのばらつき、チップ搭載装置1と基板101との相対位置のずれ、保持部2におけるチップ10の保持位置のずれのいずれが生じた場合であっても、マーク付け機構3の先端部3aとチップ10の辺との距離はD2に保たれており、チップの辺から所定の距離にマークを付することができる。
以上のように付したマークの位置をCCDカメラ等により識別し、この位置を基準としてアンダーフィルを塗布することにより、基板101に対するチップ10の相対的な位置関係の変化や保持部2とチップ10の相対的な位置関係のずれ、チップ10の大きさのばらつきが生じても、アンダーフィルを塗布する位置とチップの辺との距離を常に一定に保つことができる。
図2の実施の形態では、アーム4が、対向する2つの辺の位置を検出しているが、互いに直交する2辺の位置を検出するように構成してもよい。また、1辺のみの位置を検出するように構成してもよいし、全ての辺を検出するように構成してもよい。
さらに、アームの形状のバリエーションを、図3に示す。図3は、チップが基板に搭載されたときに基板と対面するチップの面と反対の面から見た図であり、チップ10が保持部(図示せず)に保持され、アーム41及び42がチップの辺の位置を検出する様子を示している。尚、図中に示したXY座標軸は、チップの辺の向きを明示するために仮想的に示したものである。
まず図3(a)のアーム41は、1つのチップ対向部41aを有している。このチップ対向部41aをチップ10のY軸に平行な辺に接触させることにより(図3(b))、この1辺から所定の距離D2離れた位置にマークM41を付することが可能となる。
また、図3(c)に示すアーム42を用いると、直交する2辺からそれぞれ所定の距離の位置にマークを付することができる。アーム42は、チップ対向部42aと42bを有している。チップ対向部42aをX軸に平行な辺に接触させ、チップ対向部42bをY軸に平行な辺に接触させることにより(図3(d))、X軸に平行な辺から距離D21、Y軸に平行な辺から距離D22の位置にマークM42を付することができる。このような2辺から正確に所定の距離離れたマークを基準とすることにより、図5(a)に示すようにチップの3辺に沿ってコの字型の位置や、図5(b)に示すようにチップの角位置にアンダーフィルを塗布することができる。
つまり、検出する辺の数や位置を変化させることによって、マークを付する位置、すなわちアンダーフィルを塗布する位置の選択肢が広がる。その結果、様々な品種のチップやアンダーフィル樹脂に対応することができる。
チップ10と基板101との接続方法としては、超音波接続や加熱接続を用いることができる。この場合、保持部2が超音波発生機構もしくは加熱機構を有していてもよい。
また、マーク付け機構3は、先端部3aが基板に接触することで打痕によるマークを付すものでもよいし、先端部3aに搭載したインク吐出器を用いてインクマークを付すものでもよい。
さらに、アームでチップを保持することにより、アームが保持部を兼ねる構造としてもよい。
上述の実施の形態におけるチップ搭載装置は、基板上にチップを搭載する例であるが、基板上に既に搭載された第1のチップ上に第2のチップを搭載する、チップオンチップ搭載装置であってもよい。その場合、マークを付する位置は、基板上でもよいし、場所が確保できれば第1のチップ上であってもよい。チップオンチップ搭載装置の構成は、上述の2つの実施の形態におけるチップ搭載装置と同じであり、チップを搭載する方法も同じである。
1 チップ搭載装置
2 保持部
3 マーク付け機構
3a マーク付け機構先端部
4,41,42 アーム
4a,41a,42a,42b チップ対向部
10 チップ
11 パッド
20 アンダーフィル
100 チップ搬送用トレー
101 チップ搭載基板
102 バンプ
103 アンダーフィル塗布位置の基準マーク
10a 基板に対する搭載位置がずれたチップ
10b 大きさにばらつきがあるチップ
2 保持部
3 マーク付け機構
3a マーク付け機構先端部
4,41,42 アーム
4a,41a,42a,42b チップ対向部
10 チップ
11 パッド
20 アンダーフィル
100 チップ搬送用トレー
101 チップ搭載基板
102 バンプ
103 アンダーフィル塗布位置の基準マーク
10a 基板に対する搭載位置がずれたチップ
10b 大きさにばらつきがあるチップ
Claims (8)
- チップを保持する保持部と、
前記チップが搭載される支持基材上であって、前記支持基材に搭載された前記チップの辺から所定の距離の位置にマークを付するマーク付け機構と、
を備えることを特徴とするチップ搭載装置。 - 前記保持部に保持された前記チップの辺の位置を検出するアームをさらに備え、前記マーク付け機構が前記アームに連動することを特徴とする請求項1に記載のチップ搭載装置。
- 前記アームは直交する2辺の位置をそれぞれ検出することを特徴とする請求項2に記載のチップ搭載装置。
- 前記アームは対向する2辺の位置をそれぞれ検出することを特徴とする請求項2に記載のチップ搭載装置。
- 基板上と前記基板上に搭載された第1のチップからなる支持基材上に第2のチップを搭載するチップオンチップ搭載装置であって、
第2のチップを保持する保持部と、
前記支持基材上であって、前記支持基材に搭載された前記第2のチップの辺に対して所定の距離にマークを付するマーク付け機構と
を備えることを特徴とするチップオンチップ搭載装置。 - 前記保持部に保持された前記第2のチップの辺の位置を検出するアームをさらに備え、前記マーク付け機構が前記アームに連動することを特徴とする請求項5に記載のチップオンチップ搭載装置。
- 支持基材とチップを用意する第1ステップと、
前記支持基材上に前記チップを搭載する時に前記チップの辺から所定の距離の前記支持基材上にマークを形成する第2ステップと、
を含むことを特徴とする半導体装置の製造方法。 - 前記第2ステップ後に、前記支持基材上に形成されたマークを基準にして位置決めをして、アンダーフィル樹脂を前記支持基材上に塗布する第3ステップをさらに含み、
前記アンダーフィル樹脂を塗布する位置は、前記支持基材上に形成されたマークを基準として決定されること、
を特徴とする請求項7に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003343300A JP2005109335A (ja) | 2003-10-01 | 2003-10-01 | チップ搭載装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003343300A JP2005109335A (ja) | 2003-10-01 | 2003-10-01 | チップ搭載装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005109335A true JP2005109335A (ja) | 2005-04-21 |
Family
ID=34537315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003343300A Pending JP2005109335A (ja) | 2003-10-01 | 2003-10-01 | チップ搭載装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005109335A (ja) |
-
2003
- 2003-10-01 JP JP2003343300A patent/JP2005109335A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11217556B2 (en) | Packaged microelectronic devices having stacked interconnect elements and methods for manufacturing the same | |
CN108701638B (zh) | 用于传输半导体组件的系统与方法 | |
US10037968B2 (en) | Alignment systems and wafer bonding systems and methods | |
US6961994B2 (en) | Method of high-speed and accurate alignment using a chip mounting device | |
US9425163B2 (en) | Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements | |
US6593168B1 (en) | Method and apparatus for accurate alignment of integrated circuit in flip-chip configuration | |
KR20070066946A (ko) | 플립칩을 기판에 장착하기 위한 방법 | |
JP2004265888A (ja) | 半導体装置及びその製造方法 | |
WO2010053454A1 (en) | In-situ melt and reflow process for forming flip-chip interconnections and system thereof | |
US6354480B2 (en) | Apparatus for positioning a thin plate | |
JP4620939B2 (ja) | 複合素子の製造方法 | |
US20200273759A1 (en) | Systems and methods for bonding semiconductor elements | |
JP2007110137A (ja) | デバイスの配置方法、配置方法において2つのデバイスを積層する方法、および改良された積層用デバイス | |
KR101939013B1 (ko) | 웨이퍼로부터 마이크로 칩을 분리하고 기판 상에 마이크로 칩을 배치하기 위한 방법 및 장치 | |
JP2008060483A (ja) | 半導体装置の実装構造体およびその製造方法 | |
JP2005109335A (ja) | チップ搭載装置 | |
US7264994B2 (en) | Method of fabricating a semiconductor device | |
JP7285162B2 (ja) | ダイボンディング装置および半導体装置の製造方法 | |
KR101989946B1 (ko) | 정렬마크를 구비한 cof 패키지용 필름 | |
JP2003174061A (ja) | ボンディング装置及びボンディング方法 | |
Shubin et al. | A novel MCM package enabling proximity communication IO | |
JP2019096991A (ja) | イメージセンサー、センサーチップの製造方法 | |
JPH0213933B2 (ja) | ||
JP2002064119A (ja) | Icチップ規正装置 | |
JP2004146528A (ja) | 半導体装置の製造方法 |