JP2005107129A - Ｔｆｔアレイ、表示パネル、ｔｆｔアレイの検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 - Google Patents

Ｔｆｔアレイ、表示パネル、ｔｆｔアレイの検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 Download PDF

Info

Publication number
JP2005107129A
JP2005107129A JP2003340018A JP2003340018A JP2005107129A JP 2005107129 A JP2005107129 A JP 2005107129A JP 2003340018 A JP2003340018 A JP 2003340018A JP 2003340018 A JP2003340018 A JP 2003340018A JP 2005107129 A JP2005107129 A JP 2005107129A
Authority
JP
Japan
Prior art keywords
common wiring
tft
pixel
driving
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003340018A
Other languages
English (en)
Other versions
JP4338131B2 (ja
Inventor
Yoshitami Sakaguchi
佳民 坂口
Daiki Nakano
大樹 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2003340018A priority Critical patent/JP4338131B2/ja
Priority to TW093126166A priority patent/TWI362646B/zh
Priority to US10/952,302 priority patent/US7091667B2/en
Publication of JP2005107129A publication Critical patent/JP2005107129A/ja
Application granted granted Critical
Publication of JP4338131B2 publication Critical patent/JP4338131B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】 新たな検査用配線を導入せずに、駆動ＴＦＴの特性検査を可能とする。
【解決手段】 ＥＬ素子であるＯＬＥＤ２１を駆動するための駆動ＴＦＴ２２と、ＯＬＥＤ２１に電流供給あるいは電流排出を行うために配設される第１コモン配線１１と、この第１コモン配線１１とは画素の水平ライン毎あるいは垂直カラム毎に交互に接続され、ＯＬＥＤ２１に電流供給あるいは電流排出を行うために配設される第２コモン配線１２と、第１コモン配線１１および第２のコモン配線１２の何れか一方を画素電極２６に接続させるための接続スイッチであるスイッチ用ＴＦＴ２３を備えた。
【選択図】 図１

Description

本発明は、有機ＥＬや無機ＥＬ等を用いた表示パネル等に係り、より詳しくは、アクティブマトリックス方式を用いたＥＬ表示パネル等に関する。
表示パネルの中で、有機ＥＬ(Electro Luminescence)や無機ＥＬを用いたＥＬパネルが近年、非常に注目されている。ＥＬ素子は、通電することで材料自体が発光する化学物質であり、化学構造を異ならせることで、異なった発光色を得ることができ、表示パネルへの利用研究が進められている。その中で、有機ＥＬ(以下、ＯＬＥＤ(Organic Light Emitting Diode)と呼ぶ)は、電場を加えることによって励起する蛍光性の有機化合物に直流電流を流して発光させるものであり、薄型、高視野角、広いガミュート(Gamut)等の点から次世代ディスプレイデバイスとして注目されている。このＯＬＥＤの駆動方式にはパッシブ型とアクティブ型が存在するが、大画面、高精細のディスプレイを実現するには、材料、寿命、クロストークの面でアクティブ型が適している。このアクティブ型では、一般に、ＴＦＴ(Thin Film Transistor)駆動方式が採用されている。
アクティブマトリックスＯＬＥＤ(ＡＭＯＬＥＤ)パネルの画素回路としては、論文等で様々な構成が提案されている。図２３(ａ)〜(ｄ)は、ＯＬＥＤ用の各種画素回路の例を示した図である。図２３(ａ)はブロディ(Brody)による２ＴＦＴ構成電圧プログラミング回路を示しており、現在、主流の構成である。図２３(ｂ)はドーソン(Dawson)によるＶth補正機能付き４ＴＦＴ構成電圧プログラミング回路を示し、図２３(ｃ)はドーソン(Dawson)によるＶth補正機能付き４ＴＦＴ構成電流プログラミング回路を示している。また、図２３(ｄ)は、カレントミラー方式４ＴＦＴ構成電流プログラミング回路を示している。図２３(ａ)〜(ｄ)に示す各種画素回路では、各々、Ｔ２(ｐ)で示す駆動ＴＦＴが用いられ、ＯＬＥＤが接続されている。また、Ｖddで示すコモン配線を経由して、各画素回路に電源が供給されている。
公報記載の従来技術として、例えば、有機ＥＬ素子などに代表される電流制御型発光素子を用いた表示パネルの消費電力を削減するために、発光素子と電流供給手段との間にスイッチ手段を挿入した技術が存在する(例えば、特許文献１参照。)。また、例えば、有機ＥＬ素子における残像の発生を防止するために、画素電極の電位をマイナス電源に接続するためのＴＦＴと画素容量をリセットするためのＴＦＴを追加し、プログラミング前に有機ＥＬ素子を消灯できるようにした技術が存在する(例えば、特許文献２参照。)。更に、例えば、液晶表示パネル等において、コモン配線を２系統に分割し、コモン配線の各々をそれぞれ短絡する短絡配線と、全てのセグメント配線を短絡する短絡配線とを予め形成しておき、これらの短絡配線の各々を介して画素に対して駆動電圧を印加して、画素の点灯を検査する技術が開示されている(例えば、特許文献３参照。)。
特開２００２−２７８４９７号公報(第４頁、図３) 特開２００２−２４４６１７号公報(第３−４頁、図１) 特開２００２−３２８６２７号公報(第３頁、図１)
ここで、アクティブマトリックスＯＬＥＤ(ＡＭＯＬＥＤ)の製造工程は、ＴＦＴアレイを作成するアレイ工程とＯＬＥＤをアレイ上に形成するセル工程に大別される。アレイ工程後にＴＦＴアレイの検査を行うことができれば、セル工程に対する不良ＴＦＴアレイの流出を防止でき、製造コストの削減が期待できる。ＡＭＯＬＥＤの画素回路には、図２３(ａ)〜(ｄ)に示したように、ＯＬＥＤを駆動するための駆動ＴＦＴ(図２３に示すＴ２(ｐ))があり、この駆動ＴＦＴの特性ばらつきはＡＭＯＬＥＤパネルの画質に深刻な悪影響を及ぼす。そのために、この駆動ＴＦＴの特性検査をＯＬＥＤ形成前に行うことが望まれている。しかし、ＯＬＥＤ形成前の画素回路では、駆動ＴＦＴにＯＬＥＤが接続されていないため、駆動ＴＦＴがオープンドレインあるいはオープンソースとなり、駆動ＴＦＴに電流経路が存在しない。そのために、駆動ＴＦＴに電流を流すことができず、特性検査も非常に困難である。
上記特許文献１および２では、画素回路にＴＦＴを追加することにより、本来の画像表示機能以外の付加機能を実現しているが、上記特許文献１に記載の技術では、単に表示の発光デュティを制御する機構であり、駆動ＴＦＴの検査に利用することはできない。また、上記特許文献２に記載の技術では、提案されている機能を使用すると強制的に駆動ＴＦＴはオフ状態に固定され、検査目的には応用できるものではない。更に、上記特許文献３に記載の技術では、コモン配線を２系統に分割する点で、後述する本件発明の構成と類似する点はあるが、それ以外の点では関連する技術部分はなく、ＥＬ素子を駆動する駆動ＴＦＴの検査には利用することができない。
本発明は、以上のような技術的課題を解決するためになされたものであって、その目的とするところは、新たな検査用配線を導入せずに、駆動ＴＦＴの特性検査を可能とすることにある。
また他の目的は、画素回路レイアウトへの影響を小さくし、各画素の発光部面積の縮小を小さく留めることにある。
更に他の目的は、ＯＬＥＤパネルにおいて、ＴＦＴアレイ単体で駆動ＴＦＴの各種特性に対する測定を簡易に行うことにある。
かかる目的のもと、本発明では、画素電極に電源あるいはＧＮＤを接続するための配線(通常、コモン配線と呼ぶ)を２系統に分割した。また、各画素回路では、画素電極とコモン配線間に接続スイッチの役割を果たすＴＦＴを追加した。これによって、電源を供給するためのコモン配線から他方のコモン配線への電流経路を確保することで、駆動ＴＦＴに流れる電流をコモン配線で観測することを可能としている。即ち、本発明が適用されるＴＦＴアレイは、ＥＬ素子を駆動するための駆動ＴＦＴと、ＥＬ素子に電流供給あるいは電流排出を行うために配設される第１のコモン配線と、この第１のコモン配線とは画素の水平ライン毎あるいは垂直カラム毎に交互に接続され、ＥＬ素子に電流供給あるいは電流排出を行うために配設される第２のコモン配線と、第１のコモン配線および第２のコモン配線の何れか一方を画素電極に接続させるための接続スイッチとを含む。
ここで、画素を選択するためのセレクト配線を備え、接続スイッチをＴＦＴで構成するとともに、ＴＦＴのオン・オフ制御をセレクト配線を用いて行うことを特徴とすることができる。また、ＴＦＴのオン・オフ制御は、このＴＦＴのオン・オフ制御がなされる画素以外の画素を選択するために用意されたセレクト配線で行うことを特徴とすることができる。更に、この接続スイッチはダイオードを含み、ダイオードの画素電極に接続される端子の極性はＥＬ素子の画素電極に接続される端子の極性と一致していることを特徴とすることができる。また更に、この接続スイッチは、直列接続された複数のＴＦＴで構成され、この複数のＴＦＴのオン・オフ制御は、その画素を選択するために用意されたセレクト配線およびその画素以外の画素を選択するために用意されたセレクト配線によって、または、その画素以外の画素を選択するために用意されたセレクト配線によって行うことを特徴とすることができる。
他の観点から把えると、本発明が適用されるＴＦＴアレイは、ＥＬ素子を駆動する駆動ＴＦＴと、ＥＬ素子に電流供給あるいは電流排出を行うために配設される第１のコモン配線と、この第１のコモン配線とは画素の水平ライン毎あるいは垂直カラム毎に交互に接続され、ＥＬ素子に電流供給あるいは電流排出を行うために配設される第２のコモン配線と、第１のコモン配線および第２のコモン配線の何れか一方に高電位、他方に低電位を供給することで駆動ＴＦＴの検査を可能とする手段とを含む。
ここで、この駆動ＴＦＴの検査を可能とする手段は、奇数番目または偶数番目の何れか一方の並びの画素における駆動ＴＦＴの電流測定を行った後、第１のコモン配線および第２のコモン配線の電位を相互に切り替えて、奇数番目または偶数番目の他方の並びの画素の駆動ＴＦＴの電流測定を行うことを可能としている。また、この駆動ＴＦＴの検査を可能とする手段は、第１のコモン配線の電位と第２のコモン配線の電位とを画素検査毎に交互に切り替えながら駆動ＴＦＴの検査を行うことを可能としている。
一方、本発明が適用される表示パネルは、ＥＬ素子と、このＥＬ素子を駆動するための駆動ＴＦＴと、ＥＬ素子に電流供給あるいは電流排出を行うために配設される第１のコモン配線と、この第１のコモン配線とは画素の水平ライン毎あるいは垂直カラム毎に交互に接続され、ＥＬ素子に電流供給あるいは電流排出を行うために配設される第２のコモン配線と、第１のコモン配線および第２のコモン配線の何れか一方を画素電極に接続させるための接続スイッチとを含む。
ここで、この接続スイッチは、単数、または直列接続された複数のＴＦＴで構成され、画素を選択するためのセレクト線によりオン・オフ制御がなされることを特徴としている。また、この接続スイッチを構成するＴＦＴのオン・オフ制御は、その画素を選択するために用意されたセレクト線および/またはその画素以外の画素を選択するために用意されたセレクト線でなされることを特徴としている。更に、この接続スイッチはダイオードを含み、このダイオードの画素電極に接続される端子の極性は、ＥＬ素子の画素電極に接続される端子の極性と一致することを特徴とすることができる。また更に、この第１のコモン配線および第２のコモン配線は、通常の画素表示時には同じ電位に接続されることを特徴とすることができる。
しかして、本発明を方法のカテゴリから把えると、本発明は、ＥＬ素子を駆動するための駆動ＴＦＴを備え、実装されるコモン配線が第１のコモン配線と第２のコモン配線との２系統に分割され且つ水平ライン毎あるいは垂直カラム毎に第１のコモン配線と第２のコモン配線とが交互に接続されるＴＦＴアレイの検査方法であって、第１のコモン配線および第２のコモン配線の何れか一方を高電位、他方を低電位に接続し、第１のコモン配線および第２のコモン配線の一方から他方に向けて駆動ＴＦＴを流れる駆動電流を、コモン配線で測定することを特徴としている。ここで、駆動電流を測定した後、第１のコモン配線および第２のコモン配線の一方を低電位、他方を高電位に切り替えて接続し、駆動ＴＦＴを流れる駆動電流を測定することを特徴とすることができる。また、この第１のコモン配線および第２のコモン配線の電位の切り替えは、画素検査毎になされる交互に切り替えることを特徴とすれば、連続して画素回路の検査が可能となる点で好ましい。更にこの第１のコモン配線および第２のコモン配線の電位の切り替えは、偶数番目あるいは奇数番目の画素の駆動ＴＦＴに対する駆動電流の測定後の切り替えであることを特徴とすれば、電位の切り替え動作が簡潔化できる点で優れている。
更に、本発明は、アクティブマトリックスＯＬＥＤパネルの製造方法から把握することができる。即ち、本発明が適用されるアクティブマトリックスＯＬＥＤパネルの製造方法は、ＯＬＥＤ(Organic Light Emitting Diode)を駆動するための駆動ＴＦＴを備え実装されるコモン配線が第１のコモン配線と第２のコモン配線との２系統に分割され且つ水平ライン毎あるいは垂直カラム毎に第１のコモン配線と第２のコモン配線とが交互に接続されるＴＦＴアレイを有するアクティブマトリックスを生成するアレイ工程と、生成されたアクティブマトリックスパネルの機能検査を行う検査工程と、検査工程により良品と判断されたアクティブマトリックスパネルに対してＯＬＥＤを実装するセル工程とを含み、この検査工程は、アレイ工程により生成されたアクティブマトリックスパネルにおける第１のコモン配線および第２のコモン配線の何れか一方に高電位、他方に低電位を供給した状態でビデオデータのプログラミングを行い、駆動ＴＦＴに流れる電流を、第１のコモン配線または第２のコモン配線で観測することにより検査を行うことを特徴としている。ここで、このアレイ工程は、第１のコモン配線あるいは第２のコモン配線の何れか一方が駆動ＴＦＴに直接あるいは他の回路を介して接続され、他方が接続スイッチを通して画素電極に接続されるＴＦＴアレイを有するアクティブマトリックスを生成することを特徴とすることができる。
本発明によれば、駆動ＴＦＴを有する表示パネルにおいて、駆動ＴＦＴの特性検査を簡易に行うことができる。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
[実施の形態１]
図１は、本実施の形態が適用されるＡＭＯＬＥＤの基本回路構成を示した図である。図１に示す基本回路は、図２３(ａ)に示すブロディ(Brody)方式回路に本実施の形態を適用している。この基本回路は、１画素毎に設けられる画素回路２０、電源Ｖddに接続される２系統のコモン配線として、第１コモン配線(Ｖcom1)１１と第２コモン配線(Ｖcom2)１２、ビデオデータが印加されるデータ線(Data)１３、ラインを選択するためのセレクトパルスが順に印加されるセレクト線(Sel)１４を有している。
各画素回路２０は、発光素子としてのＥＬ素子であるＯＬＥＤ(Organic Light Emitting Diode)２１、ＯＬＥＤ２１を駆動するための駆動ＴＦＴ(Ｔ２)２２、ＴＦＴアレイのみの状態(ＯＬＥＤ２１が未実装)で駆動ＴＦＴ２２に電流経路を与えるための接続スイッチであるスイッチ用ＴＦＴ(Ｔ３)２３を有している。また、セレクト線(Sel)１４により制御されるセレクト用ＴＦＴ(Ｔ１)２４、画素容量(Ｃｓ)２５、および画素電極２６を備えている。セレクト用ＴＦＴ２４は、セレクト線１４の制御により、データ線１３から画素容量２５にプログラミングを行う。
本実施形態の目的は、駆動ＴＦＴ２２のＩd−Ｖgs特性やＶth、βなどの特性パラメータの測定が容易に行える画素回路構成とパネル構成を提供することにある。例えば図１の最上段に示す画素１(Pixel1)の画素回路２０では、スイッチ用ＴＦＴ２３により、第１コモン配線(Ｖcom1)１１から第２コモン配線(Ｖcom2)１２への電流経路が実現される。このように、本実施の形態では、コモン配線を第１コモン配線(Ｖcom1)１１と第２コモン配線(Ｖcom2)１２との２系統に分割して櫛型に配置した点と、画素回路２０にスイッチ用ＴＦＴ２３を追加することにより、駆動ＴＦＴ２２に検査用電流経路を与えた点に特徴がある。
図２は、コモン配線の基本構成を示した図である。前述のように、電源供給用コモン配線は、第１コモン配線(Ｖcom1)１１と第２コモン配線(Ｖcom2)１２との２系統に分割され、各画素回路２０毎に交互に接続される。各画素回路２０は、電源接続２７および検査用接続２８を介して、第１コモン配線(Ｖcom1)１１および第２コモン配線(Ｖcom2)１２に接続されている。画像表示を行う通常動作時では、第１コモン配線(Ｖcom1)１１と第２コモン配線(Ｖcom2)１２とに同じ電源、あるいはグランド(ＧＮＤ)が接続される。検査時には、第１コモン配線(Ｖcom1)１１と第２コモン配線(Ｖcom2)１２とに異なる電位が供給される。画素回路２０の中で、例えば図２に示すＰ１１を検査する場合には、第１コモン配線(Ｖcom1)１１に電源、第２コモン配線(Ｖcom2)１２にＧＮＤを供給する。一方、図２に示すＰ１２を検査する場合には、第１コモン配線(Ｖcom1)１１にＧＮＤ、第２コモン配線(Ｖcom2)１２に電源を供給する。尚、図２では、第１コモン配線(Ｖcom1)１１と第２コモン配線(Ｖcom2)１２との配線端が開放になっているが、配線端同士を結線することも可能である。
次に、図１に示す基本回路の動作について説明する。
図３は、図１に示す基本回路における通常の表示動作時の駆動波形を示した図である。第１コモン配線(Ｖcom1)１１と第２コモン配線(Ｖcom2)１２は、例えば１０Ｖの電源Ｖddに接続される。セレクト線１４(図３ではSel1〜Sel3)には、ラインを選択するためのセレクトパルスが順に印加される。このセレクトパルスに同期してデータ線(Data)１３にビデオデータを印加することにより、画素１、画素２、画素３と、順に表示動作(プログラミング)を実行することができる。
図４は、図１に示す基本回路にて、各画素回路２０における駆動ＴＦＴ２２の検査を順に行う場合の駆動波形を示した図である。この検査時が通常動作時と異なるのは、セレクトパルスに同期して、第１コモン配線(Ｖcom1)１１および第２コモン配線(Ｖcom2)１２の電位を変化させている点である。図４に示すシーケンス４、５では、画素１(Pixel1)が選択され、データ線(Data)１３からのデータ１(Data1)が画素１の画素容量(Ｃｓ)２５にプログラミングされる。このとき、スイッチ用ＴＦＴ２３がオン状態であり、第２コモン配線(Ｖcom2)１２がＧＮＤレベルにあるため、プログラミング電圧に対応する駆動電流が第１コモン配線(Ｖcom1)１１から駆動ＴＦＴ２２、スイッチ用ＴＦＴ２３を経由して第２コモン配線(Ｖcom2)１２へ流れる。このとき、第１コモン配線(Ｖcom1)１１あるいは第２コモン配線(Ｖcom2)１２に、後述する電流測定回路あるいは電荷積分回路を接続することにより、駆動電流を観測できる。シーケンス７、８では、画素２(Pixel2)が選択され、データ２(Data2)が画素２の画素容量(Ｃｓ)２５にプログラミングされる。このとき、スイッチ用ＴＦＴ２３がオン状態であり、第１コモン配線(Ｖcom1)１１がＧＮＤレベルにあるため、プログラミング電圧に対応する駆動電流が第２コモン配線(Ｖcom2)１２から駆動ＴＦＴ２２、スイッチ用ＴＦＴ２３を経由して第１コモン配線(Ｖcom1)１１へ流れる。このとき、第１コモン配線(Ｖcom1)１１あるいは第２コモン配線(Ｖcom2)１２に電流測定回路あるいは電荷積分回路を接続することにより、駆動電流を観測できる。このように、本実施の形態によれば、連続して画素回路を検査することが可能となる。
次に、奇数行(奇数ライン)、偶数行(偶数ライン)に分けて検査を行う場合について説明する。
図５は、奇数番目の画素の駆動ＴＦＴ２２の検査を順に行う場合の駆動波形を示した図である。図４と異なるのは、セレクトパルスに同期して第１コモン配線(Ｖcom1)１１と第２コモン配線(Ｖcom2)１２の電位を変化させていない点である。図５に示す例では、第１コモン配線(Ｖcom1)１１をＶdd、第２コモン配線(Ｖcom2)１２をＧＮＤに接続している。シーケンス４、５では、画素１(Pixel1)が選択され、データ１(Data1)が画素１の画素容量(Ｃｓ)２５にプログラミングされる。このとき、スイッチ用ＴＦＴ２３がオン状態であり、第２コモン配線(Ｖcom2)１２がＧＮＤレベルにあるため、プログラミング電圧に対応する駆動電流が第１コモン配線(Ｖcom1)１１から駆動ＴＦＴ２２、スイッチ用ＴＦＴ２３を経由して第２コモン配線(Ｖcom2)１２へ流れる。このとき、第１コモン配線(Ｖcom1)１１あるいは第２コモン配線(Ｖcom2)１２に電流測定回路あるいは電荷積分回路を接続することにより、駆動電流を観測することができる。
図５に示すシーケンス７、８では、画素２(Pixel2)が選択され、ダミーデータ(Dummy)が画素２の画素容量(Ｃｓ)２５にプログラミングされる。但し、第２コモン配線(Ｖcom2)１２がＧＮＤレベルにあるため、正常なプログラミングは行えないが、検査には影響しない。シーケンス１０、１１では、画素３(Pixel3)が選択され、データ３(Data3)が画素３の画素容量(Ｃｓ)２５にプログラミングされる。このとき、スイッチ用ＴＦＴ２３がオン状態であり、第２コモン配線(Ｖcom2)１２がＧＮＤレベルにあるため、プログラミング電圧に対応する駆動電流が第１コモン配線(Ｖcom1)１１から駆動ＴＦＴ２２、スイッチ用ＴＦＴ２３を経由して第２コモン配線(Ｖcom2)１２へ流れる。このとき、第１コモン配線(Ｖcom1)１１あるいは第２コモン配線(Ｖcom2)１２に電流測定回路あるいは電荷積分回路を接続することにより、駆動電流を観測することができる。このように、図５に示す検査方法によれば、連続して奇数番目の画素回路２０の検査が可能となる。奇数番目画素の検査終了後、第１コモン配線(Ｖcom1)１１をＧＮＤレベルに、第２コモン配線(Ｖcom2)１２を電源レベル(Ｖdd)にして同様な操作を行うことにより、偶数番目の画素回路２０の検査が可能になる。即ち、図５に示したようなシーケンスを行うことにより、検査中に第１コモン配線(Ｖcom1)１１および第２コモン配線(Ｖcom2)１２の電位を変化させる必要がなくなり、電位の制御動作を簡素化することができる。
次に、検査(測定)回路について説明する。
図６は、検査工程において用いられるテスト装置１１０の構成を示した図である。ここでは、テスト装置１１０によって、例えば図１に示すような基本回路構成を有するＴＦＴアレイ１００が検査される。テスト装置１１０は、記憶装置(Data Base)１１１、計算機(PC)１１２、測定制御回路(Control Circuits)１１３、信号生成・信号測定回路(Drive/sense circuits)１１４、プローブ(Data probes)１１５、信号生成・信号測定回路(Drive/sense circuits)１１６、プローブ(Gate probes)１１７、および電源制御回路(Power control Circuits)１１８を有している。
テスト装置１１０の記憶装置１１１には、検査対象となるＴＦＴアレイ１００の良・不良判定に必要な情報や測定に必要な情報が格納されている。計算機(ＰＣ)１１２は、入力されたデータに基づき、記憶装置１１１に格納された情報に基づいて判定処理を実行する。測定制御回路１１３は、検査法の測定シーケンスを管理している。また、信号生成・信号測定回路１１４,１１６は、ＡＭＯＬＥＤの駆動信号を生成すると共に、ＴＦＴアレイ１００の測定波形を取得するアナログ回路である。この信号生成・信号測定回路１１４,１１６に、後述する積分回路が実装される。プローブ１１５,１１７は、信号生成・信号測定回路１１４,１１６で生成されたＡＭＯＬＥＤ駆動信号を測定対象であるＴＦＴアレイ１００に供給し、また、ＴＦＴアレイ１００から測定波形を取得する。電圧制御回路１１８は、信号生成・信号測定回路１１６およびプローブ１１７を介してＴＦＴアレイ１００に供給される電源電圧を制御している。
テスト装置１１０では、検査のための測定シーケンスが測定制御回路１１３で管理される。第１コモン配線(Ｖcom1)１１および第２コモン配線(Ｖcom2)１２から供給される電源電位およびＧＮＤ電位は、測定制御回路１１３による管理の下、電圧制御回路１１８によって制御され、信号生成・信号測定回路１１６、プローブ１１７を経由してＴＦＴアレイ１００に供給される。また、ＴＦＴアレイ１００の測定値は、プローブ１１７を通して信号生成・信号測定回路１１６に入力されて観測される。観測された値は、測定制御回路１１３によりデジタルデータに変換されて計算機１１２に入力される。計算機１１２では、記憶装置１１１に格納された情報を参照しながら、測定データの処理、および良・不良判定等が行われる。
図７(ａ)〜(ｄ)は、図６の信号生成・信号測定回路１１６に用いられる測定回路例を示した図である。図７(ａ),(ｂ)は積分回路例、図７(ｃ),(ｄ)は電流測定回路例を示しており、この図７(ａ)〜(ｄ)に示すような積分回路あるいは微小抵抗による電流測定回路を第１コモン配線(Ｖcom1)１１あるいは第２コモン配線(Ｖcom2)１２に接続して測定することによって、スイッチ用ＴＦＴ２３を経由して流れる駆動電流を簡易に測定することができる。図７(ａ)は、第１コモン配線(Ｖcom1)１１あるいは第２コモン配線(Ｖcom2)１２がＧＮＤレベルにある状態で測定を行うための電荷積分回路である。また図７(ｂ)は、第１コモン配線(Ｖcom1)１１あるいは第２コモン配線(Ｖcom2)１２がＶddレベルにある状態で測定を行うための電荷積分回路である。この図７(ａ),(ｂ)では、オペレーショナル・アンプ(Operational Amplifier)１３１、キャパシタ(Ｃｉ)１３２、リセットスイッチ(ＳＷreset)１３３が備えられている。一方、図７(ｃ)は、第１コモン配線(Ｖcom1)１１あるいは第２コモン配線(Ｖcom2)１２がＧＮＤレベルにある状態で測定を行うための電流測定回路である。また、図７(ｄ)は、第１コモン配線(Ｖcom1)１１あるいは第２コモン配線(Ｖcom2)１２がＶddレベルにある状態で測定を行うための電流測定回路である。この図７(ｃ),(ｄ)では、オペレーショナル・アンプ１３４、電流モニタ用の微小抵抗(Ｒ)１３５が設けられている。
この図７(ａ)〜(ｄ)に示すような回路を使用して駆動電流を測定することにより、以下のような検査が可能になる。
まず、第１に、１点測定による駆動ＴＦＴ２２の電流特性評価が可能となる。ここでは、図４のように各画素に同じビデオデータ(電圧)をプログラミングしながら、電流測定を行う。予め設定されたＶgs(駆動ＴＦＴ２２のゲート・ソース間電圧)について、全画素の電流測定を行うことにより、パネル(ＴＦＴアレイ１００)内の駆動ＴＦＴ２２に対するばらつきを検査することができる。測定された電流値が、予め設定された基準範囲にある画素は正常とみなし、基準範囲から外れた画素は不良とみなす。これにより、高速にパネルの良・不良判定を行うことができる。
第２に、複数点測定による駆動ＴＦＴ２２のＶth測定とβ測定が可能となる。ここでは、１つの画素について、プログラミング電圧(駆動ＴＦＴ２２のＶgs)を変えながら駆動電流を測定する。得られた測定データはＩd−Ｖgs特性を示している。このデータを分析することにより、駆動ＴＦＴ２２のＶthとβなど、ＴＦＴの特性評価に有効なパラメータを抽出することができる。
駆動ＴＦＴ２２は飽和領域で動作させることから、ドレイン電流Ｉdは、次式で近似することができる。
Ｉd ＝ ０.５β(Ｖgs − Ｖth)２
ここで、β ＝ μ・Ｃox・Ｗ/Ｌであり、ＴＦＴの移動度μと単位面積当りのゲート容量Ｃox、ＴＦＴのチャネル幅Ｗとチャネル長Ｌの比で決定される値である。
図８は、図７に示す回路によって測定されたＩd−Ｖgs特性からＶthとβとを推定する方法を説明するための図である。図８では、横軸にＶgs、縦軸に(Ｉd)１/２を示している。図８に示すように駆動ＴＦＴ２２のＶgsを変化させてドレイン電流Ｉdを測定し、その値をプロットすると、傾きは、上式から、(０.５β)１/２となる。また、Ｉd＝０と交差するＶgs がＶthとなる。このようにして、Ｖthとβとを推定することができる。尚、Ｖthとβとを全画素について求め、ばらつき評価を行うことも可能である。
このように、本実施の形態では、画素回路２０に電源ＶddあるいはＧＮＤを接続するための配線(通常、コモン配線と呼ぶ)を、２系統に分割し、画素の水平ライン毎あるいは垂直カラム毎に交互に接続する構成を実現している。また、各画素回路２０では、画素電極２６とコモン配線間に接続スイッチの役割を果たすスイッチ用ＴＦＴ２３を追加することにより、電源を供給するためのコモン配線(例えば第１コモン配線(Ｖcom1)１１)から他方のコモン配線(例えば第２コモン配線(Ｖcom2)１２)への電流経路を確保できるようにしている。検査工程では、コモン配線の一方に高電位、他方に低電位を供給した状態で、ビデオデータのプログラミングを行い、駆動ＴＦＴ２２に流れる電流をコモン配線で観測することにより、駆動ＴＦＴ２２の特性検査を行うことができる。
[実施の形態２]
実施の形態２では、プログラミングをしてから一定期間経過した後の画素容量２５の保持特性について、その保持特性を検査可能な回路とその検査方法について説明する。尚、実施の形態１と同様な機能については同様な符号を用い、ここではその詳細な説明を省略する。以下、本明細書で説明する実施の形態について、全て同様である。
図９は、２ＴＦＴ構成電圧プログラミング方式の画素回路に本発明を適用する例を示した図であり、図２３(ａ)に示すブロディ回路への応用例である。接続スイッチであるスイッチ用ＴＦＴ２３のゲート３１が、直前ラインの画素のセレクト線１４に接続されるところが、図１に示す例と異なる。図９に示すSel0は、ダミーのセレクト線１４であり、画素１(Pixel1)のゲート３１がSel0に接続され、画素２(Pixel2)のゲート３１が直前ラインであるSel1に接続され、画素３(Pixel3)のゲート３１が直前ラインであるSel2に接続されている。表示を行う通常駆動は、図３にて説明したものと同様に行う。また、スイッチ用ＴＦＴ２３のゲート３１が前のラインのセレクト線１４に接続されているため、プログラミングをしてから一定期間経過したのちの画素容量２５の保持特性を検査することができる。
図１０は、図９の回路によって保持特性を検査するための駆動波形の一例を示した図である。この図１０では、まず、第１コモン配線(Ｖcom1)１１を電源電位にし、第２コモン配線(Ｖcom2)１２をＧＮＤ電位にした後、図３に従ってプログラミングしたのち、保持特性を検査する。即ち、図１０では、プログラミングをして、図１０に示すように駆動することにより、保持特性の検査が可能となる。このとき、画素１(Pixel1)、画素３(Pixel3)…と奇数行目の画素が検査され、この後、第１コモン配線(Ｖcom1)１１をＧＮＤ電位にし、第２コモン配線(Ｖcom2)１２を電源電位にすることで、偶数行目の画素を検査することができる。
図１１は、図９の回路によって保持特性を検査するための他の検査方法による駆動波形の一例を示した図である。図１１では、図３に従ってプログラミングを行った後、第１コモン配線(Ｖcom1)１１と第２コモン配線(Ｖcom2)１２とを相互に切り替えることで、画素を垂直方向に順次、検査することが可能となる。即ち、セレクト線１４の中で、Sel0のセレクトパルスにて画素１(Pixel1)を検査でき、Sel1のセレクトパルスにて画素２(Pixel2)、Sel2のセレクトパルスにて画素３(Pixel3)、Sel3のセレクトパルスにて画素４(Pixel4)等、垂直方向に順次、画素を検査することができる。
図１２は、図９の回路を用いた別の検査方法による駆動波形の一例を示した図であり、プログラミングに続けて検査を行うことを可能としている。セレクト線１４によるセレクトパルスは、図１１の場合とは逆向きにシフトされている。セレクトパルス幅を調整することにより、駆動電流の変化をプログラミング直後から観測できる。例えば、セレクト幅を大きくすることにより、画素容量２５の保持特性の検査が可能になる。このように、図１２に示す検査方法によれば、プログラミングしながら保持特性を検査することが可能となる。尚、図９に示す例では、接続スイッチであるスイッチ用ＴＦＴ２３のゲートを直前のラインのセレクト線１４につないだが、もう一段前のセレクト線１４に接続しても良く、次段のセレクト線１４に接続するように構成することもできる。
[実施の形態３]
実施の形態３では、実施の形態１および実施の形態２と異なり、接続スイッチのゲートが、ドレイン(画素電極２６)に接続されており、接続スイッチがダイオードとして機能している点に特徴がある。
図１３は、２ＴＦＴ構成電圧プログラミング方式の画素回路に応用した他の例を示した図である。ここでは、スイッチ用ＴＦＴ２３の代わりにダイオード３２が用いられており、接続スイッチ(ダイオード３２)のゲートが接続スイッチのドレインに接続されている。表示を行う通常駆動では、第１コモン配線(Ｖcom1)１１と第２コモン配線(Ｖcom2)１２とが電源電圧にあり、画素電極２６に比べて高電位となることから、ダイオード３２は逆バイアスされ、オフ状態になる。従って、図３と同じ駆動方法で通常駆動が可能となる。一方、検査時では、ダイオード３２が接続されるコモン配線が画素電極２６に比べて低電位となることから、ダイオード３２はオン状態となり、駆動ＴＦＴ２２の電流経路が構成される。
図１４は、図１３に示す回路を検査するための駆動波形を示した図である。ここでは、図３に示す通常駆動で、検査前に全画素を消灯状態にしておく。シーケンス４〜８で画素１(Pixel1)が選択され、シーケンス４〜５で検査のための電圧をプログラミングしながら駆動電流測定を行う。プログラミング電圧を変化させることにより、駆動ＴＦＴ２２のＩd−Ｖgs特性が得られる。画素１(Pixel1)の検査後、シーケンス７〜８で、画素１(Pixel1)を消灯状態に戻し、画素２(Pixel2)の検査を開始する。この操作を繰り返すことにより、全画素の検査が可能になる。
図１５は、図１３に示す回路の保持特性を検査する駆動波形を示した図である。例えば測定制御回路１１３等のパネル駆動回路(外部ドライバ回路あるいはパネル上に形成されたドライバ回路)が、制御信号としてセレクトパルスの波形調整機能(通常、OutputEnable、ＯＥ等と呼ぶ)を有している場合、図１５のシーケンス６〜７に示すように、セレクトパルスの一部を切り取る等、セレクトパルスの波形を調整することができる。シーケンス６〜７では、画素１(Pixel1)にプログラミングを行った後、セレクト用ＴＦＴ２４をオフ状態にしている。この期間中に駆動電流測定を行えば、駆動電流の時間変化を観測でき、画素容量２５の保持特性を検査(観測)することが可能になる。
[実施の形態４]
実施の形態４では、実施の形態１および実施の形態２を組み合わせ、２つの接続スイッチ(スイッチ用ＴＦＴ２３と他のＴＦＴ)により、セレクト線１４を２ラインずつ選択する点に特徴がある。
図１６は、２ＴＦＴ構成電圧プログラミング方式の画素回路(Brody回路)に本実施の形態を適用した例を示した図である。ここでは、第１の接続スイッチであるスイッチ用ＴＦＴ２３に、第２の接続スイッチである第２スイッチ用ＴＦＴ３３が直列に設けられ、ＡＮＤ回路を構成している。スイッチ用ＴＦＴ２３のゲートは、その画素のセレクト線１４に接続されており、第２スイッチ用ＴＦＴ３３のゲートは前のラインのセレクト線に接続されている。接続スイッチとしてスイッチ用ＴＦＴ２３だけの場合、プログラミングの間、接続スイッチ(スイッチ用ＴＦＴ２３)がＯＮになるため、ＯＬＥＤ２１にはフルオンのときと同じ電流が流れてしまい、一瞬だけ輝度が上がってしまう。結果として、コントラストを下げてしまい、表示品質を低下させる原因となる。これを防ぐために、接続スイッチを２つ直列にし、第１の接続スイッチであるスイッチ用ＴＦＴ２３のゲートを選択画素のセレクト線１４に、第２の接続スイッチである第２スイッチ用ＴＦＴ３３のゲートを前のラインのセレクト線１４に接続するように構成している。
図３に示したような通常動作では、セレクトパルスは１つだけ流れるので、２つのセレクト線１４が同時に選択されることはない。従って直列につないだ接続スイッチ(スイッチ用ＴＦＴ２３と第２スイッチ用ＴＦＴ３３)は同時にＯＮにはならず、プログラミングの間にＯＬＥＤ２１に大きな電流が流れることはない。従って、検査時には、セレクトパルスを続けて２つ流すことで、接続スイッチをオン状態にする。このとき、第１コモン配線(Ｖcom1)１１および第２コモン配線(Ｖcom2)１２の一方を電源とし、一方をＧＮＤ電位とする。
図１７は、図１６の回路を検査する場合の駆動波形の一例を示した図である。第１コモン配線(Ｖcom1)１１を電源電位とし、第２コモン配線(Ｖcom2)１２をＧＮＤ電位にして検査を行う。図１７に示す駆動波形では、奇数行の画素の検査が行える。このとき、偶数行の画素に駆動ＴＦＴ２２のオフ電位をデータとして書き込めば電流は観測されないが、仮にオン電位を書き込んだとしても、駆動ＴＦＴ２２を逆方向に流れる電流が観測されるだけであり、タイミングで区別することが可能である。この操作によって奇数行の検査が終了した後、第１コモン配線(Ｖcom1)１１をＧＮＤ電位とし、第２コモン配線(Ｖcom2)１２を電源電位にして同様に繰り返すことで、偶数行の画素を検査することができる。
図１８は、図１６の回路を検査する場合の他の駆動方法による駆動波形を示した図である。ここでも同様に、セレクトパルスを続けて２つ入れて接続スイッチをオン状態にする。しかしこのとき、図１８に示すように、選択されるラインが変わる度に、第１コモン配線(Ｖcom1)１１と第２コモン配線(Ｖcom2)１２とを一方が電源電位で一方がＧＮＤ電位になるように交互に入れ替える。これによって、順次、画素を検査することが可能となる。尚、第１コモン配線(Ｖcom1)１１と第２コモン配線(Ｖcom2)１２の動作制御は、例えば、図６に示した電源制御回路１１８によって実行される。
[実施の形態５]
実施の形態５では、実施の形態４とは異なり、１つの接続スイッチ(スイッチ用ＴＦＴ２３)とダイオード３４とを直列につないだ点に特徴がある。
図１９は、(スイッチ用ＴＦＴ２３)とダイオード３４が直列に接続された例を示した図である。実施の形態３に示す図１３では、ダイオード３２が１つだけ接続された例を示しているが、この図１３に示す例の場合、図１４および図１５のシーケンスに示されているように、選択画素を検査したのち、消灯のためオフ電位をプログラミングしなければならなかった。一方、図１９に示す本実施の形態では、ダイオード３４をスイッチ用ＴＦＴ２３に直列に接続し、検査を終えた画素のデータの状態によらず、確実に接続部分を切り離すための機能を付加した点に特徴がある。スイッチ用ＴＦＴ２３のゲートを選択画素のセレクト線１４に接続することで、セレクトパルスによるスイッチが可能となり、検査シーケンスがより平易になる。また、実施の形態４に比べ、使用するＴＦＴの数は同じだが、配線の数を減らすことができ、画素回路のレイアウトがより簡易となる。
図１９に示す回路において、通常駆動時は、図３に示したものと同様の方法で駆動される。検査時には、第１コモン配線(Ｖcom1)１１と第２コモン配線(Ｖcom2)１２の一方を電源電位にし、もう一方をＧＮＤ電位にして駆動される。図１９に示す回路における電流測定時の駆動波形は図５と同じである。例えば、第１コモン配線(Ｖcom1)１１が電源電位で第２コモン配線(Ｖcom2)１２がＧＮＤ電位の場合には、セレクト線１４の中でSel1、Sel3などの奇数番目のラインを検査することができる。この操作の後、第１コモン配線(Ｖcom1)１１をＧＮＤ電位に、第２コモン配線(Ｖcom2)１２を電源電位にして繰り返すことで偶数番目のラインを検査することができる。
第１コモン配線(Ｖcom1)１１および第２コモン配線(Ｖcom2)１２の電位を交互に、一方が電源電位、一方がＧＮＤ電位になるように切り替えながら測定する場合の駆動波形は図４と同じである。かかる場合、図１４に示した駆動波形とは異なり、接続スイッチであるスイッチ用ＴＦＴ２３によって検査用の接続を遮断することができるため、消灯のためのプログラミングが必要ない。そのため、高速に測定することができる。尚、スイッチ用ＴＦＴ２３およびダイオード３４は直列であればよく、その位置関係は逆になってもよい。また、スイッチ用ＴＦＴ２３のゲートは、前のラインあるいは次のラインのセレクト線１４につないでもよい。その場合は、セレクトパルスの与え方を変えることが必要である。
[実施の形態６]
実施の形態６では、図２３(ｂ)に示したDawsonの回路に、本発明を適用した場合について説明する。
図２０は、Dawsonの回路に本発明を適用した場合の回路図を示している。ここでは、セレクト用ＴＦＴ(Ｔ１)６１、駆動ＴＦＴ(Ｔ２)６２、Ｖｔ補正用ＴＦＴ(Ｔ３)６３、電流制御用ＴＦＴ(Ｔ４)６４、検査用接続スイッチ(Ｔ５)６５の５つのＴＦＴが設けられ、ＯＬＥＤ２１を駆動している。また、画素容量(Ｃ１)６７、画素容量(Ｃ２)６８を有している。実施の形態６では、前述の実施の形態１〜５と同様に、コモン配線を第１コモン配線(Ｖcom1)１１と第２コモン配線(Ｖcom2)１２との２系統に分割している。また、駆動ＴＦＴ(Ｔ２)６２、電流制御用ＴＦＴ(Ｔ４)６４と直列に、検査用接続スイッチ(Ｔ５)６５が接続され、この検査用接続スイッチ(Ｔ５)６５によって、駆動ＴＦＴ(Ｔ２)６２に検査用電流経路が与えられている。検査用接続スイッチ(Ｔ５)６５は、実施の形態２、実施の形態３、実施の形態４および実施の形態５と同様に、検査用接続スイッチ(Ｔ５)６５のゲートを別のセレクト線１４につないだり、検査用接続スイッチ(Ｔ５)６５を直列に複数個、配置することや、あるいはダイオードと検査用接続スイッチ(Ｔ５)６５とを直列に配置することも可能である。
[実施の形態７]
実施の形態７では、図２３(ｃ)に示したDawsonの回路に、本発明を適用した場合について説明する。
図２１は、Dawsonの回路に、本発明を適用した場合の回路図を示している。ここでは、Ｔ１〜Ｔ５の５つのＴＦＴ７１〜７５のうち、駆動ＴＦＴ(Ｔ２)７２と直列に検査用接続スイッチ(Ｔ５)７５が接続されており、また画素容量(Ｃｓ)７６を有している。前述の実施形態と同様に、コモン配線を第１コモン配線(Ｖcom1)１１と第２コモン配線(Ｖcom2)１２との２系統に分割し、検査用接続スイッチ(Ｔ５)７５によって駆動ＴＦＴ(Ｔ２)７２に検査用電流経路が与えられている。検査用接続スイッチ(Ｔ５)７５は、実施の形態２、実施の形態３、実施の形態４および実施の形態５と同じように、検査用接続スイッチ(Ｔ５)７５のゲートを別のセレクト線１４につないだり、検査用接続スイッチ(Ｔ５)７５を直列に複数配置したり、あるいはダイオードと検査用接続スイッチ(Ｔ５)７５を直列に接続してもよい。
[実施の形態８]
実施の形態８では、図２３(ｄ)に示したカレントミラー方式４ＴＦＴ構成プログラミング回路に、本発明を適用した場合について説明する。
図２２は、カレントミラー方式４ＴＦＴ構成プログラミング回路に、本発明を適用した場合の回路図を示している。ここでは、Ｔ１〜Ｔ５の５つのＴＦＴ８１〜８５のうち、駆動ＴＦＴ(Ｔ２)８２と直列に検査用接続スイッチ(Ｔ５)８５が接続されている。また画素容量(Ｃｓ)８６を有している。前述の実施形態と同様に、コモン配線を第１コモン配線(Ｖcom1)１１と第２コモン配線(Ｖcom2)１２との２系統に分割し、検査用接続スイッチ(Ｔ５)８５によって駆動ＴＦＴ(Ｔ２)８２に検査用電流経路が与えられている。検査用接続スイッチ(Ｔ５)８５は、実施の形態２、実施の形態３、実施の形態４および実施の形態５と同じように、検査用接続スイッチ(Ｔ５)８５のゲートを別のライト線(Write)につないだり、検査用接続スイッチ(Ｔ５)８５を直列に複数配置したり、ダイオードに代えたり、あるいはダイオードと検査用接続スイッチ(Ｔ５)８５の直列にすることも可能である。
以上、詳述したように、実施の形態１〜実施の形態８では、従来、１つの配線であったコモン配線を２系統に分割し、水平ライン毎あるいは垂直カラム毎に交互に異なるコモン配線で画素回路に電源あるいはＧＮＤを接続する構成を採用した。そして、ＴＦＴアレイ１００(図６参照)の検査時には、２つのコモン配線に異なる電位を印加し、片方のコモン配線から他方のコモン配線への電流経路を構成することにより、ＯＬＥＤ駆動ＴＦＴの特性検査を可能にしている。実施の形態１〜実施の形態８に記載した方式によれば、新たな検査用配線を導入する必要がないため、画素回路レイアウトへの影響を小さくすることができる。特に、ボトムエミッション(裏側表示)方式のＯＬＥＤパネルでは、各画素のＯＬＥＤ発光部面積の縮小を小さく留めることが可能である。また、本方式を採用したＯＬＥＤパネルでは、ＴＦＴアレイ単体でＯＬＥＤ駆動ＴＦＴのＶthやβのパラメータ推定、Ｉd−Ｖgs特性などの測定を容易に行うことが可能であり、ＯＬＥＤ実装前に不良ＴＦＴアレイを排除することが可能となる。即ち、実施の形態１〜実施の形態８を説明する回路図では、説明の容易のために全てＯＬＥＤ２１が実装された状態が示されているが、これらの実施の形態によれば、ＯＬＥＤ２１の実装前であってもＯＬＥＤ駆動ＴＦＴを検査することが可能である。
最後に、実施の形態１〜実施の形態８に示したようなＯＬＥＤパネルの製造方法について説明する。
本実施の形態が適用されるＯＬＥＤパネルの製造方法は、ＯＬＥＤ２１の駆動回路であるＴＦＴアレイ１００(アクティブマトリックスパネル)を生成するアレイ工程と、生成されたＴＦＴアレイ１００単体で機能テストを行う検査工程を有している。この検査工程では、アレイ工程により生成されたアクティブマトリックスパネルにおける第１コモン配線(Ｖcom1)１１および第２コモン配線(Ｖcom2)１２の何れか一方に高電位、他方に低電位を供給した状態でビデオデータのプログラミングを行い、駆動ＴＦＴ２２(６２,７２,８２)に流れる電流を観測することにより検査が行われる。この検査工程で不良品であると判断されるＴＦＴアレイ１００は、次工程に移行させずに排除される。良品であると判断されるＴＦＴアレイ１００については、ＴＦＴアレイ１００上にＯＬＥＤ２１を形成するセル工程を経て、最終検査工程に移行する。この最終検査工程にて、最後に良品と不良品とが振り分けられる。本実施の形態では、セル工程の前に検査工程を設けることで、ＯＬＥＤ２１を載せる前に、駆動ＴＦＴ２２(６２,７２,８２)のばらつきの大きいＴＦＴアレイ１００を排除することが可能となる。検査対象としては、例えばＰＨＳや携帯電話などの表示画面に用いられるアクティブマトリックス(ＡＭ)パネルの他、各種ＡＭＯＬＥＤパネルが挙げられる。
本発明の活用例としては、ＥＬ素子を実装するためのＴＦＴアレイ、ＥＬ素子が実装された表示パネルへの適用等が考えられる。
本実施の形態が適用されるＡＭＯＬＥＤの基本回路構成を示した図である。 コモン配線の基本構成を示した図である。 図１に示す基本回路における通常の表示動作時の駆動波形を示した図である。 図１に示す基本回路にて、各画素回路における駆動ＴＦＴの検査を順に行う場合の駆動波形を示した図である。 奇数番目の画素の駆動ＴＦＴの検査を順に行う場合の駆動波形を示した図である。 検査工程において用いられるテスト装置の構成を示した図である。 (ａ)〜(ｄ)は、図６の信号生成・信号測定回路に用いられる測定回路例を示した図である。 図７に示す回路によって測定されたＩd−Ｖgs特性からＶthとβとを推定する方法を説明するための図である。 ２ＴＦＴ構成電圧プログラミング方式の画素回路に本発明を適用する例を示した図である。 図９の回路によって保持特性を検査するための駆動波形の一例を示した図である。 図９の回路によって保持特性を検査するための他の検査方法による駆動波形の一例を示した図である。 図９の回路を用いた別の検査方法による駆動波形の一例を示した図である。 ２ＴＦＴ構成電圧プログラミング方式の画素回路に応用した他の例を示した図である。 図１３に示す回路を検査するための駆動波形を示した図である。 図１３に示す回路の保持特性を検査する駆動波形を示した図である。 ２ＴＦＴ構成電圧プログラミング方式の画素回路(Brody回路)に本実施の形態を適用した例を示した図である。 図１６の回路を検査する場合の駆動波形の一例を示した図である。 図１６に示す実施の形態４の回路において、プログラミングと同時に検査を行うときの駆動波形を示した図である。 接続スイッチとダイオードが直列に接続された例を示した図である。 Dawsonの回路に本発明を適用した場合の回路図である。 Dawsonの回路に、本発明を適用した場合の回路図である。 カレントミラー方式４ＴＦＴ構成プログラミング回路に、本発明を適用した場合の回路図である。 (ａ)〜(ｄ)は、ＯＬＥＤ用の各種画素回路の例を示した図である。
符号の説明
１１…第１コモン配線(Ｖcom1)、１２…第２コモン配線(Ｖcom2)、１３…データ線(Data)、１４…セレクト線(Sel)、２０…画素回路、２１…ＯＬＥＤ(Organic Light Emitting Diode)、２２,６２,７２,８２…駆動ＴＦＴ、２３…スイッチ用ＴＦＴ、２４,６１…セレクト用ＴＦＴ、２５…画素容量(Ｃｓ)、２６…画素電極、３１…ゲート、３２,３４…ダイオード、３３…第２スイッチ用ＴＦＴ、６４…電流制御用ＴＦＴ、６５,７５,８５…検査用接続スイッチ

Claims (19)

  1. ＥＬ素子を駆動するための駆動ＴＦＴと、
    ＥＬ素子に電流供給あるいは電流排出を行うために配設される第１のコモン配線と、
    前記第１のコモン配線とは画素の水平ライン毎あるいは垂直カラム毎に交互に接続され、ＥＬ素子に電流供給あるいは電流排出を行うために配設される第２のコモン配線と、
    前記第１のコモン配線および前記第２のコモン配線の何れか一方を画素電極に接続させるための接続スイッチと
    を含むＴＦＴアレイ。
  2. 画素を選択するためのセレクト配線を備え、
    前記接続スイッチをＴＦＴで構成するとともに、当該ＴＦＴのオン・オフ制御を前記セレクト配線を用いて行うことを特徴とする請求項１記載のＴＦＴアレイ。
  3. 前記接続スイッチをＴＦＴで構成するとともに、当該ＴＦＴのオン・オフ制御は、当該ＴＦＴのオン・オフ制御がなされる画素以外の画素を選択するために用意されたセレクト配線で行うことを特徴とする請求項１記載のＴＦＴアレイ。
  4. 前記接続スイッチはダイオードを含み、当該ダイオードの前記画素電極に接続される端子の極性はＥＬ素子の当該画素電極に接続される端子の極性と一致していることを特徴とする請求項１記載のＴＦＴアレイ。
  5. 前記接続スイッチは、直列接続された複数のＴＦＴで構成され、当該複数のＴＦＴのオン・オフ制御は、その画素を選択するために用意されたセレクト配線およびその画素以外の画素を選択するために用意されたセレクト配線によって、または、その画素以外の画素を選択するために用意されたセレクト配線によって行うことを特徴とする請求項１記載のＴＦＴアレイ。
  6. ＥＬ素子を駆動する駆動ＴＦＴと、
    ＥＬ素子に電流供給あるいは電流排出を行うために配設される第１のコモン配線と、
    前記第１のコモン配線とは画素の水平ライン毎あるいは垂直カラム毎に交互に接続され、ＥＬ素子に電流供給あるいは電流排出を行うために配設される第２のコモン配線と、
    前記第１のコモン配線および前記第２のコモン配線の何れか一方に高電位、他方に低電位を供給することで前記駆動ＴＦＴの検査を可能とする手段と
    を含むＴＦＴアレイ。
  7. 前記駆動ＴＦＴの検査を可能とする手段は、奇数番目または偶数番目の何れか一方の並びの画素における前記駆動ＴＦＴの電流測定を行った後、前記第１のコモン配線および前記第２のコモン配線の電位を相互に切り替えて、前記奇数番目または前記偶数番目の他方の並びの画素の前記駆動ＴＦＴの電流測定を行うことを可能とする請求項６記載のＴＦＴアレイ。
  8. 前記駆動ＴＦＴの検査を可能とする手段は、前記第１のコモン配線の電位と前記第２のコモン配線の電位とを画素検査毎に交互に切り替えながら前記駆動ＴＦＴの検査を行うことを可能とする請求項６記載のＴＦＴアレイ。
  9. ＥＬ素子と、
    前記ＥＬ素子を駆動するための駆動ＴＦＴと、
    前記ＥＬ素子に電流供給あるいは電流排出を行うために配設される第１のコモン配線と、
    前記第１のコモン配線とは画素の水平ライン毎あるいは垂直カラム毎に交互に接続され、前記ＥＬ素子に電流供給あるいは電流排出を行うために配設される第２のコモン配線と、
    前記第１のコモン配線および前記第２のコモン配線の何れか一方を画素電極に接続させるための接続スイッチと
    を含む表示パネル。
  10. 前記接続スイッチは、単数、または直列接続された複数のＴＦＴで構成され、画素を選択するためのセレクト線によりオン・オフ制御がなされることを特徴とする請求項９記載の表示パネル。
  11. 前記接続スイッチを構成する前記ＴＦＴのオン・オフ制御は、その画素を選択するために用意された前記セレクト線および/またはその画素以外の画素を選択するために用意された前記セレクト線でなされることを特徴とする請求項１０記載の表示パネル。
  12. 前記接続スイッチはダイオードを含み、当該ダイオードの画素電極に接続される端子の極性は、前記ＥＬ素子の画素電極に接続される端子の極性と一致することを特徴とする請求項９記載の表示パネル。
  13. 前記第１のコモン配線および前記第２のコモン配線は、通常の画素表示時には同じ電位に接続されることを特徴とする請求項９記載の表示パネル。
  14. ＥＬ素子を駆動するための駆動ＴＦＴを備え、実装されるコモン配線が第１のコモン配線と第２のコモン配線との２系統に分割され且つ水平ライン毎あるいは垂直カラム毎に当該第１のコモン配線と当該第２のコモン配線とが交互に接続されるＴＦＴアレイの検査方法であって、
    前記第１のコモン配線および前記第２のコモン配線の何れか一方を高電位、他方を低電位に接続し、
    前記第１のコモン配線および前記第２のコモン配線の前記一方から前記他方に向けて前記駆動ＴＦＴを流れる駆動電流を測定することを特徴とするＴＦＴアレイの検査方法。
  15. 前記駆動電流を測定した後、前記第１のコモン配線および前記第２のコモン配線の前記一方を低電位、前記他方を高電位に切り替えて接続し、
    前記駆動ＴＦＴを流れる駆動電流を測定することを特徴とする請求項１４記載のＴＦＴアレイの検査方法。
  16. 前記第１のコモン配線および前記第２のコモン配線の電位の切り替えは、画素検査毎になされる交互の切り替えであることを特徴とする請求項１５記載のＴＦＴアレイの検査方法。
  17. 前記第１のコモン配線および前記第２のコモン配線の電位の切り替えは、偶数番目あるいは奇数番目の画素の駆動ＴＦＴに対する駆動電流の測定後の切り替えであることを特徴とする請求項１５記載のＴＦＴアレイの検査方法。
  18. ＯＬＥＤ(Organic Light Emitting Diode)を駆動するための駆動ＴＦＴを備え実装されるコモン配線が第１のコモン配線と第２のコモン配線との２系統に分割され且つ水平ライン毎あるいは垂直カラム毎に当該第１のコモン配線と当該第２のコモン配線とが交互に接続されるＴＦＴアレイを有するアクティブマトリックスを生成するアレイ工程と、
    生成された前記アクティブマトリックスパネルの機能検査を行う検査工程と、
    前記検査工程により良品と判断されたアクティブマトリックスパネルに対してＯＬＥＤを実装するセル工程とを含み、
    前記検査工程は、前記アレイ工程により生成された前記アクティブマトリックスパネルにおける前記第１のコモン配線および前記第２のコモン配線の何れか一方に高電位、他方に低電位を供給した状態でビデオデータのプログラミングを行い、前記駆動ＴＦＴに流れる電流を観測することにより検査を行うことを特徴とするアクティブマトリックスＯＬＥＤパネルの製造方法。
  19. 前記アレイ工程は、前記第１のコモン配線あるいは前記第２のコモン配線の何れか一方が前記駆動ＴＦＴに直接あるいは他の回路を介して接続され、他方が接続スイッチを通して画素電極に接続されるＴＦＴアレイを有するアクティブマトリックスを生成することを特徴とする請求項１８記載のアクティブマトリックスＯＬＥＤパネルの製造方法。
JP2003340018A 2003-09-30 2003-09-30 Ｔｆｔアレイ、表示パネル、およびｔｆｔアレイの検査方法 Expired - Fee Related JP4338131B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003340018A JP4338131B2 (ja) 2003-09-30 2003-09-30 Ｔｆｔアレイ、表示パネル、およびｔｆｔアレイの検査方法
TW093126166A TWI362646B (en) 2003-09-30 2004-08-31 Tft array circuit, display panel, method for inspecting the tft array circuit, and method for manufacturing active matrix oled panel
US10/952,302 US7091667B2 (en) 2003-09-30 2004-09-28 Thin film transistor array, display panel, method for inspecting the thin film transistor array, and method for manufacturing active matrix organic light emitting diode panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003340018A JP4338131B2 (ja) 2003-09-30 2003-09-30 Ｔｆｔアレイ、表示パネル、およびｔｆｔアレイの検査方法

Publications (2)

Publication Number Publication Date
JP2005107129A true JP2005107129A (ja) 2005-04-21
JP4338131B2 JP4338131B2 (ja) 2009-10-07

Family

ID=34373383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003340018A Expired - Fee Related JP4338131B2 (ja) 2003-09-30 2003-09-30 Ｔｆｔアレイ、表示パネル、およびｔｆｔアレイの検査方法

Country Status (3)

Country Link
US (1) US7091667B2 (ja)
JP (1) JP4338131B2 (ja)
TW (1) TWI362646B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007025543A (ja) * 2005-07-21 2007-02-01 Konica Minolta Holdings Inc 駆動装置および表示装置ならびに駆動装置および表示装置の駆動方法
JP2008039799A (ja) * 2006-08-01 2008-02-21 Casio Comput Co Ltd 表示装置及びその駆動制御方法
JP2008052111A (ja) * 2006-08-25 2008-03-06 Mitsubishi Electric Corp Ｔｆｔアレイ基板、その検査方法および表示装置
WO2010097915A1 (ja) * 2009-02-25 2010-09-02 パイオニア株式会社 有機ｅｌ表示装置およびそのマザー基板、並びにその検査方法
KR101048933B1 (ko) * 2009-04-23 2011-07-12 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2012073367A (ja) * 2010-09-28 2012-04-12 Casio Comput Co Ltd 発光駆動回路、発光装置及びその駆動制御方法、並びに電子機器
JP2012133381A (ja) * 2005-08-12 2012-07-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置、表示モジュール、及び電子機器
JP2012141456A (ja) * 2010-12-28 2012-07-26 Casio Comput Co Ltd 発光装置及びその駆動制御方法並びに電子機器
US8405584B2 (en) 2005-09-05 2013-03-26 Au Optronics Corp. Display and thin-film-transistor discharge method therefor
KR101362015B1 (ko) * 2008-12-24 2014-02-11 엘지디스플레이 주식회사 정전기 보호회로를 구비한 평판표시장치
JP2016522434A (ja) * 2013-04-25 2016-07-28 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 外部補償誘導回路及びその誘導方法、表示装置
JP2019045594A (ja) * 2017-08-31 2019-03-22 京セラ株式会社 発光素子基板の検査方法および発光素子基板
JP2019045606A (ja) * 2017-08-31 2019-03-22 京セラ株式会社 発光素子基板の検査方法および発光素子基板
KR20200043638A (ko) * 2018-10-18 2020-04-28 주식회사 사피엔반도체 마이크로 표시장치 및 그의 검사 방법
JP2020101812A (ja) * 2005-12-02 2020-07-02 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
KR100805597B1 (ko) * 2006-08-30 2008-02-20 삼성에스디아이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
DE102006057725B4 (de) * 2006-12-04 2010-01-14 Ralf Kopp Sportgerät und Verfahren zum Gestalten von dessen optischer Erscheinung
KR100840090B1 (ko) 2007-08-17 2008-06-20 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 모기판
JP5137744B2 (ja) * 2007-08-30 2013-02-06 株式会社ジャパンディスプレイウェスト 表示装置およびその駆動方法、電子機器
TWI414032B (zh) * 2009-06-15 2013-11-01 Au Optronics Corp 驅動電路結構
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
JP5502899B2 (ja) * 2009-12-24 2014-05-28 パナソニック株式会社 画像表示装置および画像表示方法
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
DE112014002086T5 (de) * 2013-04-22 2016-01-14 Ignis Innovation Inc. Prüfsystem für OLED-Anzeigebildschirme
TWI534793B (zh) * 2015-05-21 2016-05-21 友達光電股份有限公司 液晶顯示器
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
JP7272191B2 (ja) * 2019-09-05 2023-05-12 株式会社Ｊｖｃケンウッド 液晶デバイス、波長選択光スイッチ装置、及び、液晶デバイスの画素検査方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP3718355B2 (ja) * 1998-11-26 2005-11-24 株式会社 日立ディスプレイズ 液晶表示装置
US6674136B1 (en) * 1999-03-04 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having driver circuit and pixel section provided over same substrate
JP2002244617A (ja) 2001-02-15 2002-08-30 Sanyo Electric Co Ltd 有機ｅｌ画素回路
JP2002278497A (ja) 2001-03-22 2002-09-27 Canon Inc 表示パネル及びその駆動方法
JP2002328627A (ja) 2001-04-27 2002-11-15 Seiko Epson Corp 表示装置の検査方法
TW594156B (en) * 2002-01-04 2004-06-21 Fujitsu Display Tech Substrate for display device and display device equipped therewith
US7226332B2 (en) * 2002-04-30 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007025543A (ja) * 2005-07-21 2007-02-01 Konica Minolta Holdings Inc 駆動装置および表示装置ならびに駆動装置および表示装置の駆動方法
JP2012133381A (ja) * 2005-08-12 2012-07-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置、表示モジュール、及び電子機器
JP2013140407A (ja) * 2005-08-12 2013-07-18 Semiconductor Energy Lab Co Ltd 半導体装置
US8570456B2 (en) 2005-08-12 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device equipped with the semiconductor device
US8405584B2 (en) 2005-09-05 2013-03-26 Au Optronics Corp. Display and thin-film-transistor discharge method therefor
US11417720B2 (en) 2005-12-02 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Display device including n-channel transistor including polysilicon
JP2020101812A (ja) * 2005-12-02 2020-07-02 株式会社半導体エネルギー研究所 表示装置
JP2008039799A (ja) * 2006-08-01 2008-02-21 Casio Comput Co Ltd 表示装置及びその駆動制御方法
JP2008052111A (ja) * 2006-08-25 2008-03-06 Mitsubishi Electric Corp Ｔｆｔアレイ基板、その検査方法および表示装置
KR100873534B1 (ko) * 2006-08-25 2008-12-11 미쓰비시덴키 가부시키가이샤 Ｔｆｔ 어레이 기판, ｔｆｔ 어레이 검사 방법 및 표시장치
KR101362015B1 (ko) * 2008-12-24 2014-02-11 엘지디스플레이 주식회사 정전기 보호회로를 구비한 평판표시장치
WO2010097915A1 (ja) * 2009-02-25 2010-09-02 パイオニア株式会社 有機ｅｌ表示装置およびそのマザー基板、並びにその検査方法
KR101048933B1 (ko) * 2009-04-23 2011-07-12 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2012073367A (ja) * 2010-09-28 2012-04-12 Casio Comput Co Ltd 発光駆動回路、発光装置及びその駆動制御方法、並びに電子機器
JP2012141456A (ja) * 2010-12-28 2012-07-26 Casio Comput Co Ltd 発光装置及びその駆動制御方法並びに電子機器
JP2016522434A (ja) * 2013-04-25 2016-07-28 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 外部補償誘導回路及びその誘導方法、表示装置
US9734760B2 (en) 2013-04-25 2017-08-15 Boe Technology Group Co., Ltd. Sensing circuit for external compensation, sensing method thereof and display apparatus
JP2019045594A (ja) * 2017-08-31 2019-03-22 京セラ株式会社 発光素子基板の検査方法および発光素子基板
JP2019045606A (ja) * 2017-08-31 2019-03-22 京セラ株式会社 発光素子基板の検査方法および発光素子基板
KR20200043638A (ko) * 2018-10-18 2020-04-28 주식회사 사피엔반도체 마이크로 표시장치 및 그의 검사 방법
KR102131265B1 (ko) 2018-10-18 2020-07-07 주식회사 사피엔반도체 마이크로 표시장치 및 그의 검사 방법

Also Published As

Publication number Publication date
TW200512711A (en) 2005-04-01
JP4338131B2 (ja) 2009-10-07
US7091667B2 (en) 2006-08-15
US20050067943A1 (en) 2005-03-31
TWI362646B (en) 2012-04-21

Similar Documents

Publication Publication Date Title
JP4338131B2 (ja) Ｔｆｔアレイ、表示パネル、およびｔｆｔアレイの検査方法
US8089477B2 (en) Display device and method for controlling the same
US7106089B2 (en) Inspection device and inspection method for active matrix panel, and manufacturing method for active matrix organic light emitting diode panel
CN107452342B (zh) 显示系统、控制系统、显示面板的分析方法和测试系统
JP6111400B2 (ja) 映像信号処理回路、映像信号処理方法、及び、表示装置
EP1944743B1 (en) Substrate testing device and method thereof
KR100803908B1 (ko) 표시 장치
US20070001711A1 (en) Organic light emitting display array substrate and method of performing test using the same
US8111221B2 (en) Display panel device and control method thereof
JP5296700B2 (ja) 駆動トランジスタにおける閾値電圧の変化を補償する方法、ｏｌｅｄデバイス用駆動トランジスタの閾値電圧の変化を補償する方法、駆動トランジスタおよびｏｌｅｄデバイスの劣化を補償する方法及びｏｌｅｄ駆動回路における変化を補償する方法
EP1575022A2 (en) Self light emitting display module, electronic equipment into which the same module is loaded, and inspection method of a defect state in the same module
KR101195667B1 (ko) 화상 표시 장치
US20140168195A1 (en) Electro-optic device and driving method thereof
KR20090046983A (ko) 유기전계발광 표시장치의 화소 구동 장치
JP2008052111A (ja) Ｔｆｔアレイ基板、その検査方法および表示装置
JP2009092965A (ja) 表示パネルの不良検出方法および表示パネル
US8537151B2 (en) Inspection method
JP4751359B2 (ja) Ｅｌ表示装置
JP2006243525A (ja) 表示装置
JP5359073B2 (ja) 表示装置
JP2009251028A (ja) Ｅｌ表示装置。
US20160358548A1 (en) Thin-film transistor array device, el device, sensor device, method of driving thin-film transistor array device, method of driving el device, and method of driving sensor device
JP2010217848A (ja) 画像表示装置
JP2013105159A (ja) マトリクス基板及びマトリクス基板の検査方法
KR101108149B1 (ko) 패시브 매트릭스형 유기전계 발광표시장치 및 그의구동방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees