JP2005101912A - 通信方法、及びそれを用いた同期捕捉回路、受信装置 - Google Patents

通信方法、及びそれを用いた同期捕捉回路、受信装置 Download PDF

Info

Publication number
JP2005101912A
JP2005101912A JP2003333173A JP2003333173A JP2005101912A JP 2005101912 A JP2005101912 A JP 2005101912A JP 2003333173 A JP2003333173 A JP 2003333173A JP 2003333173 A JP2003333173 A JP 2003333173A JP 2005101912 A JP2005101912 A JP 2005101912A
Authority
JP
Japan
Prior art keywords
synchronization
pattern
correlation
signal
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003333173A
Other languages
English (en)
Inventor
Masaharu Kitado
正晴 北堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2003333173A priority Critical patent/JP2005101912A/ja
Publication of JP2005101912A publication Critical patent/JP2005101912A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】 同期捕捉の処理を高速化することができる同期捕捉回路、受信装置、及び通信方法を提供する。
【解決手段】 パルスP1が予め定められた所定回数連続する連続パターン105とパルスP2が予め定められた所定回数連続する連続パターン106とからなるプレ同期用パターン108を備えた通信フレームを受信した場合に、受信しつつある通信フレームにおけるプレ同期用パターン108とパルスP1との相関値を逐次出力するプリ相関器3と、プリ相関器3から出力された相関値がピークとなるタイミングを、連続パターン105と連続パターン106との境界となるタイミングとして検出し、そのタイミングに基づいて、受信した通信フレームとの同期タイミングを推定する同期タイミング推定部5とを備え、同期タイミング推定部5により推定された同期タイミングに基づいて同期捕捉を行う。
【選択図】 図3

Description

本発明は、ウルトラワイドバンド通信に用いられる通信方法、同期捕捉回路、受信装置に関する。
近年、高速無線伝送方式の一つとして、所定の周期タイミングに同期したパルス信号からなるパルス信号列を用いて超広帯域な通信を行うウルトラワイドバンド(UWB:Ultra Wide Band)通信方式が注目されている。UWB通信は、搬送波を用いず、例えばパルス幅が1nsec以下等の極めて細かいパルス信号からなるパルス信号列を用いて通信を行うものである(例えば、特許文献1参照。)。
図14は、背景技術に係るUWB方式による送信装置の構成を示すブロック図である。図14に示す送信装置300は、疑似ランダムな信号であるPN(Pseudorandom Noise)系列信号Piを出力するPN系列生成部301と、一定周期のパルス信号列を出力するパルス生成部302と、送信の対象となるデータDiとPN系列生成部301からのPN系列信号Piとを乗積してPN符号化信号DPNを生成する乗算器等からなるミキサ303と、ミキサ303からのPN符号化信号DPNに応じて、パルス生成部302からのパルス信号列における各パルス信号の極性を反転させることによりパルス信号列を変調するパルス変調部304と、パルス変調部304により変調されたパルス信号列に対して増幅などのRF信号処理を施した後、アンテナ306から送信する送信RF部305とを備える。
図15は、図14に示す送信装置300の動作を説明するための図である。図15において、データDiの1ビットに対応する1ビット区間Tは、11個のチップ区間Tcに分割されている。また、PN系列生成部301によって、各ビット区間Tを1周期とし、チップ区間Tc毎にランダムな値を有するPN系列信号Piが生成される。図15に示すPN系列信号Piの例ではPN系列信号Piは、「10100111010」とされている。そして、ミキサ303によって、例えばデータDi及びPN符号化信号DPNの「1」「0」を、それぞれ「1」「−1」として、データDiとPN符号化信号DPNとが乗積され、PN符号化信号DPNが生成される。図15に示す例においては、PN符号化信号DPNは、データDiが「1」のときPN系列信号Piと同じ「10100111010」のパルス列にされ、データDiが「0」のときPN系列信号Piを反転した「01011000101」のパルス列にされる。
次に、パルス変調部304によって、パルス生成部302により生成されたパルス信号列がPN符号化信号DPNによって変調され、変調パルス信号MPが生成される。具体的には、PN符号化信号DPNが「1」のときパルスP1、PN符号化信号DPNが「0」のときパルスP1の反転信号であるパルスP2が生成される。そして、PN符号化信号DPNの1チップ区間毎に、パルスP1又はパルスP2のいずれかを対応させることにより、変調パルス信号MPが生成される。そして、送信RF部305によって、アンテナ306を介して変調パルス信号MPが送信される。
そして、送信装置300から送信された変調パルス信号MPは、受信装置側において、送信装置300で用いられたのと同じPN系列信号Piを用いて乗積され、信号が復号される。この場合、受信装置側においては、PN系列信号Piの生成等の信号復号動作を変調パルス信号MPのタイミングと同期させる必要があるため、受信装置側での信号復号動作のタイミングを変調パルス信号MPのタイミングと同期させる同期捕捉を行う。しかし、上述のようにしてUWB方式により送信された変調パルス信号MPは、非常に広帯域な信号になるために信号のスペクトラム密度が著しく低くなる結果、受信装置側で適切な受信タイミングを検出して同期捕捉を行うことが難しい。
そこで、従来、このような変調パルス信号MPに対して同期捕捉を行う方法として、「Serial Search Acquisition法」と、「Matched Filtering法」とが知られている(例えば、非特許文献1参照。)。「Serial Search Acquisition法」は、受信装置側のPN系列信号Piをとりあえず適当なタイミングで生成し、そのタイミングを少しずつ、例えば1チップ区間、あるいは1/2チップ区間づつずらして同期タイミングを探索しながら受信を試みる方法である。この場合、あるタイミングで受信した信号を、PN系列信号Piを用いて逆拡散しつつPN系列1周期分積分することにより得られる相関値が、相関判定のための基準値を超えた場合に当該タイミングが同期タイミングであると判定され、同期捕捉される。
一方、「Matched Filtering法」は、受信信号とPN系列信号Piとの間の相関値を、PN系列信号Piの1周期分について、CCD(Charge Coupled Device)やSAW(Surface Acoustic Wave)素子によるマッチトフィルタを用いて瞬時に得られるようにするもので、PN系列1周期分の変調パルス信号MPを受信する間に相関値のピークが得られたタイミングを検出することにより、同期捕捉を行う方法である。
特表平10−508725号公報 山内雪路著「スペクトラム拡散通信」東京電機大学出版局、2001年7月10日、p.105−112
ところで、上述の「Serial Search Acquisition法」による同期捕捉を行う場合、例えば1ビット区間、すなわちPN系列1周期が127チップ区間で構成されていると、例えば1チップ区間づつずらして同期タイミングを探索する場合、一のタイミングについて同期の有無を確認するために127チップ区間を要し、さらにこれを最大でPN系列1周期分、すなわち127回行う必要がある。従って、送信装置300は、通信データを送信する前に、同期捕捉を行うための変調パルス信号MPとして、127チップ×127回=16129チップ分のパルスP1,P2を送信する必要があり、同期捕捉が遅延するという不都合があった。
また、「Matched Filtering法」においては、CCDやSAW素子などを用いるため、同期捕捉回路が高価である。さらに、UWB通信にマッチトフィルタを適用するためには、受信した変調パルス信号MPをリアルタイムでPN符号化信号DPNのようなデジタル符号列に復元してからマッチトフィルタに入力する必要がある。しかし、UWB通信には、例えば電波法の規制を守る必要等から周辺の雑音信号に埋もれるような微弱なレベルのパルス信号が用いられ、変調パルス信号MPを1パルス毎にデジタル符号に復元することは困難性を伴う。また、変調パルス信号MPを構成するパルスとしては、パルス幅1nsec以下のパルスが用いられるため、このような微細なパルスを選択的に取り出せるフィルタを実現することにも困難性があり、「Matched Filtering法」をUWB通信に用いることは、困難であると考えられる。
本発明は、このような問題に鑑みて為された発明であり、同期捕捉の処理を高速化することができる同期捕捉回路、及び受信装置を提供することを目的とする。そして、このような同期捕捉回路、及び受信装置に利用される通信方法を提供することを目的とする。
上述の目的を達成するために、本発明の第1の手段に係る通信方法は、データの1ビット毎にPN系列を用いて変調した1ビット区間に対応するパルス信号列について、相異なる第1及び第2のパルス信号をPN系列の1チップ区間に対応させて表す通信方法であって、同期捕捉に用いられる同期捕捉用信号パターンと前記パルス信号列とを備えた通信フレームを用いてデータの送受信を行い、前記同期捕捉用信号パターンは、前記パルス信号列の前に付加され、前記第1のパルス信号が予め定められた所定回数連続する第1連続パターンと前記第2のパルス信号が予め定められた所定回数連続する第2連続パターンとからなるプレ同期用パターンを備えたものであることを特徴としている。
そして、上述の通信方法において、前記同期捕捉用信号パターンは、前記プレ同期用パターンと前記パルス信号列との間に、さらに、同期捕捉用の前記パルス信号列を備えることを特徴としている。
さらに、上述の通信方法において、前記通信フレームは、前記同期捕捉用信号パターンを複数回繰り返すものであることを特徴としている。
そして、本発明の第2の手段に係る同期捕捉回路は、同期捕捉のための同期捕捉用信号パターンとデータを表すパルス信号列とを備えた通信フレームを受信して同期捕捉を行う同期捕捉回路において、前記パルス信号列は、前記データの1ビット毎にPN系列を用いて変調した1ビット区間に対応するパルス信号列について、相異なる第1及び第2のパルス信号をPN系列の1チップ区間に対応させて表されたものであり、前記同期捕捉用信号パターンは、前記パルス信号列の前に付加され、前記第1のパルス信号が予め定められた所定回数連続する第1連続パターンと前記第2のパルス信号が予め定められた所定回数連続する第2連続パターンとからなるプレ同期用パターンを備えたものであり、前記通信フレームを受信しつつ、前記第1のパルス信号及び前記第2のパルス信号のうちいずれか一方と当該受信しつつある通信フレームにおけるプレ同期用パターンとの相関値を逐次出力するプリ相関部と、前記プリ相関部から出力された相関値がピークとなるタイミングを、前記第1連続パターンと前記第2連続パターンとの境界となるタイミングとして検出し、前記検出した相関値がピークとなるタイミングに基づいて、前記受信した通信フレームとの間で同期を取るための同期タイミングを推定する同期タイミング推定部とを備え、前記同期タイミング推定部により推定された同期タイミングに基づいて同期捕捉を行うことを特徴としている。
また、上述の同期捕捉回路において、前記同期タイミング推定部は、前記プリ相関部から出力された相関値が、タイミング推定用の基準値であるプリ相関基準値を超えた期間である境界期間における中間点のタイミングを、前記相関値がピークとなるタイミングとして検出することを特徴としている。
そして、上述の同期捕捉回路において、前記同期捕捉用信号パターンは、前記プレ同期用パターンと前記パルス信号列との間に、さらに、同期捕捉用の前記パルス信号列を備えるものであり、前記同期タイミング推定部により推定された同期タイミングに基づいて、前記受信した通信フレームに含まれる前記同期捕捉用のパルス信号列と前記PN系列との相関値を検出する主相関部をさらに備え、前記主相関部により検出された相関値が予め定められた所定の基準値を超えた場合に、前記同期タイミング推定部により推定された同期タイミングに基づいて同期捕捉を行うことを特徴としている。
さらに、上述の同期捕捉回路において、前記通信フレームは、前記同期捕捉用信号パターンを複数回繰り返すものであり、前記主相関部により検出された相関値が予め定められた所定の基準値を超えた場合に、前記同期タイミング推定部により推定された同期タイミングと、前記受信した通信フレームにおける繰り返された同期捕捉用信号パターンに含まれるプレ同期用パターンに基づいて前記プリ相関部及び前記同期タイミング推定部によって推定された新たな同期タイミングとを照合し、そのタイミングが一致している場合に同期に成功したことを示すための同期成功判定を行う同期判定部をさらに備え、前記同期判定部により前記同期成功判定が行われた場合に、前記同期タイミング推定部により推定された同期タイミングに基づいて同期捕捉を行うことを特徴としている。
また、上述の同期捕捉回路において、前記プリ相関部は、前記プレ同期用パターンの各1チップ区間を複数に分割した分割区間それぞれについて、前記第1のパルス信号及び前記第2のパルス信号のうちいずれか一方と当該受信しつつある通信フレームにおけるプレ同期用パターンとの相関値を逐次出力し、前記同期タイミング推定部は、前記プリ相関部から出力された前記分割区間それぞれについての相関値を用いて、前記同期タイミングを推定することを特徴としている。
そして、上述の同期捕捉回路において、前記同期タイミング推定部は、前記分割区間それぞれについての相関値を、それぞれ前記プリ相関基準値と比較する複数の比較部を備え、前記複数の比較部による比較の結果、前記分割区間それぞれについての相関値が前記プリ相関基準値を超えたことが検出されている期間のうち、最大の期間を前記境界期間として前記同期タイミングを推定するものであることを特徴としている。
さらに、上述の同期捕捉回路において、前記プリ相関部は、前記分割区間それぞれについての相関値に基づいて、前記プリ相関基準値の値を設定するものであることを特徴としている。
また、上述の同期捕捉回路において、前記プリ相関部は、前記分割区間それぞれについての相関値が、予め設定された所定の基準値を超えている個数に応じて前記プリ相関基準値の値を設定するものであることを特徴としている。
そして、本発明の第3の手段に係る受信装置は、データを表す通信信号を受信する受信部と、前記受信部により受信された通信信号との間で同期捕捉を行う同期捕捉回路と、前記同期捕捉回路による同期捕捉に基づいて、前記受信された通信信号からデータを復元するデータ復元部とを備え、前記同期捕捉回路は、請求項4〜11のいずれかに記載の同期捕捉回路であることを特徴としている。
このような構成の通信方法は、同期捕捉に用いられる同期捕捉用信号パターンがPN系列を用いて変調されていないために、データを表すパルス信号列と識別することが容易である。さらに、同期捕捉用信号パターンが、第1,第2連続パターンによって構成されているため、第1,第2連続パターンの境界によって、同期捕捉のためのタイミングを示すことができるので、受信装置側での同期捕捉が容易になり、同期捕捉の処理を高速化することができる。
また、このような構成の同期捕捉回路は、第1,第2連続パターンによって構成された同期捕捉用信号パターンを受信した場合に、第1,第2連続パターンのいずれか一方に対して相関値を増加させ、他方に対して相関値を減少させる。そして、相関値がピークとなるタイミングを、第1,第2連続パターンの境界のタイミングとして検出し、このタイミングに基づいて受信した通信フレームとの間で同期を取るので、同期捕捉用信号パターンを備えた通信フレームとの間での同期捕捉の処理を高速化することができる。
また、このような構成の受信装置は、同期捕捉の処理を高速に行うことができる。
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。
(第1実施形態)
図1は、本発明の第1の実施形態に係る通信方法に用いられる通信フレームの一例を示す図である。図1に示す通信フレーム101は、同期捕捉に用いられる同期捕捉用信号パターン102と、データ通信の対象となるデータを表す通信データ部103と、及び誤り検出や誤り訂正を行うための誤り検出ビット104とを、この順に連結して備える。通信フレーム101は、図15に示すパルスP1(第1のパルス信号)及びパルスP2(第2のパルス信号)からなる変調パルス信号MPによって、表されている。通信データ部103は、1ビット区間が127チップ区間で構成されており、1周期が127チップのPN系列信号Piを用いて表され、パルスP1,P2によって変調パルス信号MPにされている。
図2は、同期捕捉用信号パターン102の詳細を説明するための図である。図2に示す同期捕捉用信号パターン102は、連続パターン105(第1連続パターン)と、連続パターン106(第2連続パターン)と、PN系列信号Piと同じ信号パターンにされた同期用PN信号列107とをこの順に連結して備え、さらに連続パターン105、連続パターン106、及び同期用PN信号列107をもう一回繰り返して構成されている。また、連続パターン105と、連続パターン106とはプレ同期用パターン108を構成している。なお、同期捕捉用信号パターン102において、パルスP1を「1」、パルスP2を「0」で示している。また、連続パターン105、連続パターン106、及び同期用PN信号列107の繰り返し回数は、2回の例に限られず、例えば10回程度であってもよく、あるいはノイズ環境や電波強度などに応じて適宜増減されても良い。
連続パターン105は、例えば、パルスP1すなわち「1」を63個連続した信号パターンである。また、連続パターン106は、例えば、パルスP2すなわち「0」を64個連続した信号パターンであり、連続パターン105と連続パターン106とをあわせると、1ビット区間Tすなわち127チップ区間になるようにされている。これにより、プレ同期用パターン108を、通信データ部103を送信する場合と同じ周期タイミングで送信することができるので、送信装置300を用いてプレ同期用パターン108を送信することが容易である。なお、連続パターン105と、連続パターン106とをそれぞれ1ビット区間Tと同じ127チップ区間になるようにしてもよい。
図3は、図1に示す通信フレーム101を受信する受信装置の構成の一例を示す図である。図3に示す受信装置200は、UWB方式の無線受信装置であり、アンテナ1、受信RF部2、プリ相関器3、プリ同期判定回路4、タイミング推定回路5、主相関器6、主同期判定回路7、復号回路8、及び通信処理部9を備える。受信RF部2は、アンテナ1を介して受信した無線信号に増幅などのRF信号処理を施して、変調パルス信号MPで表された通信フレーム101としてプリ相関器3及び主相関器6へ出力する。
プリ相関器3は、同期用符号生成部31、ミキサ32、及び積分器33を備える。同期用符号生成部31は、パルスP1すなわち「1」が、127チップ区間連続したパターンとの間で正の相関が得られる1のひな形信号パターンCPを生成する。また、ミキサ32と積分器33とによって相関器が構成されており、ミキサ32によって、受信RF部2からの通信フレーム101と同期用符号生成部31からの1のひな形信号パターンCPとが例えば乗積処理された後、積分器33によって積分されることにより積分器33の積分値が、通信フレーム101と「1」の連続パターンとの相関値PRとして出力される。
プリ同期判定回路4は、例えばコンパレータを用いて構成され、プリ相関器3から出力された相関値PRとタイミング推定用の基準値であるプリ相関基準値RSとを比較して、相関値PRがプリ相関基準値RSを超えている期間(境界期間)の間、プリ同期信号PSをハイレベルにしてタイミング推定回路5へ出力する。
タイミング推定回路5は、例えば、プリ同期判定回路4からのプリ同期信号PSの立ち上がりタイミングからカウントを開始するカウンタ51と、プリ同期信号PSの立ち下がりタイミングのカウンタ51のカウンタ値を取得すると共に1/2にして加算器53へ出力する除算器52と、除算器52から得られたカウント値と連続パターン106の長さに対応するカウント値との和を、同期推定カウント値として生成する加算器53と、加算器53で生成された同期推定カウント値とカウンタ51のカウント値とを比較し、一致した場合に同期の推定タイミングを示すべく同期推定信号PTを出力する比較器54とを備える。
主相関器6は、比較器54から出力された同期推定信号PTに基づいて、受信RF部2により受信された通信フレーム101とPN系列信号Piとの相関値を検出するもので、PN符号生成部61と、ミキサ62と、積分器63とを備える。PN符号生成部61は、比較器54から出力された同期推定信号PTと同期してPN系列信号Piの生成を開始し、ミキサ62へ出力する。また、ミキサ62と積分器63とによって相関器が構成されており、ミキサ62によって、受信RF部2からの通信フレーム101とPN符号生成部61からのPN系列信号Piとが例えば乗積処理された後、積分器63によって積分されることにより積分器63の積分値が、通信フレーム101とPN系列信号Piとの相関値MRとして出力される。
主同期判定回路7は、例えばビット区間Tの時間を計測するタイマ71と、積分器63から出力された相関値MRと主同期判定用の基準値である同期判定基準値MSとを比較する比較器72とを備え、比較器72によって相関値MRが同期判定基準値MSを超えていることが検出された場合に、タイミング推定回路5からの同期推定信号PTと同期して、ビット区間Tの周期で同期パルス信号STを出力する。
復号回路8は、主同期判定回路7から出力された同期パルス信号STのタイミングと同期して、主相関器6から出力された相関値MRに基づいて、通信フレーム101からデータのビット列を復元する。通信処理部9は、復号回路8によって復元されたビット列に基づいて、通信データ部103からデータを取得したり、誤り検出ビット104に基づいて通信誤りを検出したりする。
次に、上述のように構成された受信装置200の動作を説明する。図4は、図3に示す受信装置200の動作を説明するための信号パターンを示した図である。まず、アンテナ1を介して受信RF部2によって、通信フレーム101が受信され、変調パルス信号MPで表された通信フレーム101が、プリ相関器3及び主相関器6へ出力される。そして、プリ相関器3によって、受信RF部2からの通信フレーム101の先頭部分に付加された連続パターン105,106に基づいて、相関値PRが生成される。
図5は、連続パターン105に基づいて相関値PRを生成するプリ相関器3の動作を説明するための図である。連続パターン105は「1」のパルス、すなわちパルスP1が連続するパルス信号である。そして、同期用符号生成部31から、パルスP1の正極性のパルス位置と負極性のパルス位置とに対応してレベルが変化するひな形信号パターンCPがミキサ32へ出力される。さらに、ミキサ32によって、ひな形信号パターンCPがハイレベルのタイミングにおけるパルスP1のパルスは、そのまま積分器33へ出力され、ひな形信号パターンCPがローレベルのタイミングにおけるパルスP1のパルスは、極性が反転されて積分器33へ出力される。これにより、ミキサ32によって、連続パターン105から正極性の連続パルスが生成されると共に積分器33へ出力される。
次に、積分器33によって、ミキサ32から出力された正極性の連続パルスが積分されてその積分値が相関値PRとしてプリ同期判定回路4へ出力される。この場合、連続パターン105、すなわちパルスP1が連続する期間の間、正極性のパルスが積分器33によって積分されるため、相関値PRは上昇する。
図6は、連続パターン106に基づいて相関値PRを生成するプリ相関器3の動作を詳細に説明するための図である。連続パターン106は「0」のパルス、すなわちパルスP2が連続するパルス信号である。同期用符号生成部31からは、パルスP1の正極性のパルス位置と負極性のパルス位置とに対応してレベルが変化するひな形信号パターンCPがミキサ32へ出力されている。そして、ミキサ32によって、ひな形信号パターンCPがハイレベルのタイミングにおけるパルスP2のパルスは、そのまま積分器33へ出力され、ひな形信号パターンCPがローレベルのタイミングにおけるパルスP2のパルスは、極性が反転されて積分器33へ出力されるので、ミキサ32によって、連続パターン106から負極性の連続パルスが生成されると共に積分器33へ出力される。
次に、積分器33によって、ミキサ32から出力された負極性の連続パルスが積分されてその積分値が相関値PRとしてプリ同期判定回路4へ出力される。この場合、連続パターン106、すなわちパルスP2が連続する期間の間、負極性のパルスが積分器33によって積分されるため、相関値PRは下降する。
これにより、図4に示す相関値PRのように、プリ相関器3によって連続パターン105,106に基づいて生成された相関値PRは、三角波状に変化する。この場合、連続パターン105,106とは異なるPN符号化された信号パターン、例えば同期用PN信号列107がプリ相関器3へ入力された場合には、図7に示すように、ミキサ32から出力されるパルスの極性が一定にならないため、その積分値である相関値PRもまた、増加と減少がランダムに繰り返される結果、プリ相関基準値RSを超えることがない。従って、相関値PRがプリ相関基準値RSを超える信号パターンを検出することにより、通信フレーム101の中から連続パターン105,106を検出することができる。
なお、パルスP1,P2として、互いに信号極性が反転したパルス信号を用いる例を示したが、パルスP1,P2は識別可能な相異なるパルス信号であればよく、例えば、互いに位相位置がずれたパルス信号を用いる等であってもよい。また、ひな形信号パターンCPは、パルスP1、パルスP2を識別するための基準となる信号であればよく、図5に示す例に限られない。
次に、プリ同期判定回路4によって、プリ相関器3からの相関値PRとプリ相関基準値RSとが比較され、相関値PRがプリ相関基準値RSを超えている期間の間、プリ同期信号PSがハイレベルにされてタイミング推定回路5へ出力される。この場合、プリ同期信号PSがハイレベルにされている期間(境界期間)の中間点のタイミングが、ほぼ連続パターン105と連続パターン106との境界となるタイミングに相当する。そして、タイミング推定回路5によって、プリ同期判定回路4からのプリ同期信号PSに基づいて、同期推定信号PTが生成される。
図8は、タイミング推定回路5の動作の一例を説明するための図である。まず、プリ同期判定回路4からのプリ同期信号PSの立ち上がりタイミングで、カウンタ51によって、基準クロック信号CKのカウントが開始される。基準クロック信号CKとしては、例えばクロック周期が1チップ区間Tcや、Tc/2等のクロック信号が用いられるが、図8においては、基準クロック信号CKのクロック周期が連続パターン106の1/15に設定されている例を示している。すなわち、カウンタ51の15カウントと、連続パターン106の時間長さとが等しくなるようにされている。
次に、プリ同期信号PSの立ち下がりタイミングにおけるカウンタ51のカウント値「6」が、除算器52によって、例えば1ビット右シフトされることにより1/2にされ、「3」が得られる。この場合、プリ同期信号PSがハイレベルにされている期間の中間点のタイミング、すなわち連続パターン105と連続パターン106との境界となるタイミングが、カウンタ51のカウンタ値「3」のタイミングに相当する。
次に、加算器53によって、連続パターン106の時間長さに相当するカウンタ値「15」と除算器52により算出されたカウンタ値とが加算されてカウンタ値「18」が算出され、このカウンタ値「18」が加算器53から比較器54へ出力される。これにより、同期推定タイミング、すなわち連続パターン106の後ろに続く同期用PN信号列107の先頭のタイミングが、カウンタ51のカウンタ値「18」のタイミングであると推定される。
次に、比較器54によって、加算器53からのカウンタ値「18」とカウンタ51のカウンタ値とが比較され、その比較結果の一致が検出された際に、比較器54から主相関器6及び主同期判定回路7へ、同期タイミングを示すべく同期推定パルスとして同期推定信号PTがパルス状にハイレベルにされる。
再び図4を参照して、次に、タイミング推定回路5からの同期推定信号PTの立ち上がりタイミングと同期して、PN符号生成部61からミキサ62へPN系列信号Piが出力される。そして、ミキサ62と積分器63とによって、同期用PN信号列107とPN系列信号Piとの相関値MRが主同期判定回路7へ出力される。この場合、同期推定信号PTによって示される同期タイミングが正しければ、相関値MRは、同期用PN信号列107を受信している間、増加し続けて同期判定基準値MSを超える。一方、同期推定信号PTによって示される同期タイミングが正しくなければ、同期用PN信号列107とPN系列信号Piとの間で相関が得られないため相関値MRは、同期判定基準値MSを超えない。
次に、主同期判定回路7によって、同期推定信号PTにより示される同期タイミングが正しいか否かが確認される。具体的には、タイミング推定回路5からの同期推定信号PTの立ち上がりタイミングと同期して、タイマ71によりビット区間Tの時間計測が開始される。そして、タイマ71の計測値がビット区間Tの時間に達する前に比較器72によって相関値MRが同期判定基準値MSを超えていることが検出された場合、タイマ71からビット区間Tの周期で同期パルス信号STが、タイミング推定回路5、主相関器6、及び復号回路8へ出力される。一方、タイマ71の計測値がビット区間Tの時間に達する前に比較器72によって相関値MRが同期判定基準値MSを超えていることが検出されなかった場合、タイマ71の計測値はリセットされ、再び同期推定信号PTの立ち上がりタイミングの待ち状態に移行する。
これにより、タイミング推定回路5によって推定された同期捕捉のための同期タイミングが、主同期判定回路7によって正しいタイミングであるか否か確認されるので、同期捕捉の精度を向上させることができる。
さらに、プリ相関器3、プリ同期判定回路4、及びタイミング推定回路5によって、再び受信された連続パターン105,106に基づいて、新たな同期推定信号PTの同期推定パルス109が主同期判定回路7へ出力される一方、主同期判定回路7においてタイマ71によって新たな同期パルス110が生成される。そして、主同期判定回路7によって、同期推定パルス109と同期パルス110とのタイミングが照合され、そのタイミングが一致した場合は同期タイミングが正しいと判断(同期成功判定)されてタイマ71による同期パルスの出力が継続される一方、そのタイミングが一致しない場合は、同期が正しくないと判断されて、改めて同期タイミングの検出処理が繰り返される。
これにより、主同期判定回路7によって生成された同期パルス信号STで示される同期タイミングが、再びタイミング推定回路5によって生成された同期推定信号PTで示されるタイミングと照合されるので、同期捕捉の精度を向上させることができる。なお、主同期判定回路7によって生成された同期パルス信号STをタイミング推定回路5へフィードバックして、タイミング推定回路5による同期推定信号PTの生成タイミングを補正させるようにしても良い。
そして、主相関器6によって、タイミング推定回路5から出力される同期パルス信号STと同期して、同期捕捉用信号パターン102の後ろに続く通信データ部103や、誤り検出ビット104等についての相関値MRが、復号回路8へ出力される。さらに、復号回路8によって、主相関器6からの相関値MRに基づいて、通信データ部103や誤り検出ビット104等がビット列に復元される。具体的には、相関値MRがビットを判定するための正極側判定値を越えた場合、そのビット区間を「1」ビットとし、相関値MRが負極側判定値を越えた場合、そのビット区間を「0」ビットとして通信処理部9へ出力する。
次に、通信処理部9によって、復号回路8からのビット列に基づいて、通信データ部103からデータが取得され、誤り検出ビット104に基づいて通信誤りが検出されたりする。以上、同期パルス信号STと同期して、主相関器6、及び復号回路8を動作させることにより、受信装置200におけるPN系列信号Piの生成等の信号復号動作を、通信フレーム101のタイミングと同期させる同期捕捉を行うことができ、通信フレーム101を受信してデータを取得することができる。
これにより、連続パターン105,106を受信した後、同期捕捉のためのタイミングを推定することができるので、同期捕捉の処理を高速化することができ、「Serial Search Acquisition法」による同期捕捉を行う場合よりも、同期捕捉を行うためのパルスP1,P2の数を低減することができる。また、「Matched Filtering法」のように、CCDやSAW素子などを用いる必要がないため、同期捕捉回路のコストを低減できる。
なお、同期捕捉用信号パターン102として、連続パターン105,106、及び同期用PN信号列107を2回繰り返す例を示したが、例えば主同期判定回路7による同期推定パルス109と同期パルス110とのタイミング照合を行わない構成とし、同期捕捉用信号パターン102は、連続パターン105,106、及び同期用PN信号列107を繰り返さない構成としても良い。
また、タイミング推定回路5から出力された同期推定信号PTにより示される推定同期タイミングを、主同期判定回路7によって正しいタイミングであるか否か確認後、同期捕捉される構成を示したが、主同期判定回路7は、同期タイミングの確認処理を行わず、同期推定信号PTにより示される推定同期タイミングに基づいて同期パルス信号STを生成し、同期捕捉される構成としても良い。この場合、同期捕捉用信号パターン102は、連続パターン105,106のみを備える構成としても良い。
(第2実施形態)
次に、本発明の第2の実施の形態による受信装置について説明する。本発明の第2の実施の形態による受信装置は、図3に示す受信装置200とは、プリ相関器3とプリ同期判定回路4の構成が異なる。その他の構成は図3に示す受信装置200と同様であるので、以下本実施の形態におけるプリ相関器3aとプリ同期判定回路4aの特徴的な点について説明する。
図9は、本発明の第2の実施の形態によるプリ相関器3a及びプリ同期判定回路4aの構成の一例を説明するためのブロック図である。図9に示すプリ相関器3aは、10個のミキサ320〜329と、10個の積分器330〜339と、同期用符号生成部31aとを備える。
同期用符号生成部31aは、パルスP1すなわち「1」が127チップ区間連続したパターンとの間で正の相関が得られる10個のひな形信号パターンφ1〜φ10を生成し、それぞれミキサ320〜329へ出力する。図10は、ひな形信号パターンφ1〜φ10を説明するための図である。ひな形信号パターンφ1〜φ10は、それぞれ1チップ区間をさらに十の区間に分割した分割区間それぞれに対応して、パルスP1との間で相関値が得られるように位相がずらされた信号パターンである。ひな形信号パターンφ1〜φ10は、例えば1,0,―1の三値を取るようにされており、それぞれ対応する分割区間の位相に1、−1を対応させてパルスP1との間で相関値が得られるようにする一方、それぞれ対応する分割区間以外の位相には0を対応させて、受信信号のレベルに関わらず相関値を生じないようにされている。
また、ミキサ320〜329と積分器330〜339とによって複数の相関器が構成されており、ミキサ320〜329によって、受信RF部2からの通信フレーム101と同期用符号生成部31からのひな形信号パターンφ1〜φ10とが例えば乗積処理された後、積分器330〜339によってそれぞれ積分されることにより積分器φ1〜φ10の積分値が、それぞれ通信フレーム101と「1」の連続パターンとの相関値PR1〜10として、プリ同期判定回路4aへ出力される。この場合、相関値PR1〜10は、信号の電圧値によって表されている。
図11は、プリ同期判定回路4aの構成の一例を示す図である。プリ同期判定回路4aは、例えば10個のコンパレータ400〜409と、コンパレータ400〜409の出力信号CMP1〜10の論理和をプリ同期信号PSとして出力するオアゲート410と、プリ相関基準値RSに相当する基準電圧VRSをコンパレータ400〜409に出力する基準電圧源411とを備える。
次に、上述のように構成されたプリ相関器3aとプリ同期判定回路4aの動作を説明する。まず、図3に示す受信装置200と同様に、アンテナ1を介して受信RF部2によって、通信フレーム101が受信され、変調パルス信号MPで表された通信フレーム101が、プリ相関器3a及び主相関器6へ出力される。
次に、図10を参照して、まず、図9に示すプリ相関器3aの同期用符号生成部31aからミキサ320〜329へ、ひな形信号パターンφ1〜φ10がそれぞれ出力される。そして、ミキサ320〜329によって、ひな形信号パターンφ1〜φ10と通信フレーム101とがそれぞれ乗積される。通信フレーム101の先頭には、連続パターン105が付加されているので、ミキサ320〜329によって、まず、ひな形信号パターンφ1〜φ10と連続パターン105とがそれぞれ乗積される。
図10においては、ひな形信号パターンφ9の位相がパルスP1と一致している。また、ひな形信号パターンφ4の位相が、パルスP1の位相と180度ずれた状態で一致している。この場合、ひな形信号パターンφ9が入力されているミキサ328によって、連続パターン105が正極性のパルス信号列にされて積分器338へ出力される一方、ひな形信号パターンφ4が入力されているミキサ323によって、連続パターン105が負極性のパルス信号列にされて積分器333へ出力される。さらに、ミキサ323及びミキサ328以外のミキサにおいては、各ミキサに入力されているひな形信号パターンの位相と、パルスP1の位相とが一致しないため、これらのミキサからは信号パルスが出力されない。
次に、ミキサ320〜329から出力された信号が、それぞれ積分器330〜339によって積分される。図12は、図9に示すプリ相関器3a及びプリ同期判定回路4aの動作を説明するための図である。まず、連続パターン105、すなわちパルスP1が連続する期間の間、ミキサ328から出力された正極性のパルス信号列が、積分器338によって積分され、その積分値、すなわち相関値PR9が増加する一方、ミキサ323から出力された負極性のパルス信号列が、積分器333によって積分され、その積分値、すなわち相関値PR4が減少する。また、ミキサ323及びミキサ328以外のミキサからは、信号パルスが出力されないので、積分器333,338以外の積分器の出力は、増加、減少しない。
これにより、例えば通信フレーム101を表す変調パルス信号MPに、広範囲にノイズが重畳されている場合であっても、各チップ区間においてひな形信号パターンφ1〜φ10がそれぞれ対応する分割区間以外のノイズがカットされるので、ノイズが積分器によって積分されることがなく、相関値PR1〜10に対するノイズの影響を低減することができる。
次に、連続パターン106が受信されると、プリ相関器3aによって、連続パターン106に基づいて、相関値PR1〜10が生成される。この場合、ミキサ328,323によってひな形信号パターンφ9,φ4と、連続パターン106とがそれぞれ乗積されることにより、連続パターン105の場合とは逆極性のパルスが積分器338,333によって積分されるため、相関値PR9は減少し、相関値PR4は増加する。これにより、相関値PR9は、連続パターン105と連続パターン106との境界タイミングがピークとなる三角波状に変化する一方、相関値PR4は、連続パターン105と連続パターン106との境界タイミングがピークとなる逆三角波状に変化する。
次に、プリ相関器3aから出力された相関値PR1〜10に基づいて、プリ同期判定回路4aからプリ同期信号PSが出力される。図13は、プリ同期判定回路4aの動作を説明するための図である。まず、コンパレータ400〜409によって、相関値PR1〜10と基準電圧VRSとが比較され、相関値PR1〜10が基準電圧VRSを超えている期間の間、各コンパレータからコンパレータ出力CMP1〜10がハイレベルにされてオアゲート410へ出力される。
この場合、相関値PR9としては、大きな相関値が得られるので、相関値PR9が基準電圧VRSを超えている期間、パルス111が出力される。一方、相関値PR9以外は、基本的には基準電圧VRSを超えないため、コンパレータ出力CMP9以外では、コンパレータ出力パルスは出力されない。しかし、例えばマルチパスによるノイズ等、本来の信号が壁に反射するなどして受信されたために、PN系列の変調を保持したまま本来の信号とわずかにずれたタイミングで受信されたノイズ等の場合、本来の受信信号とは異なる位相でひな形信号パターンφ1〜φ10との相関が得られる場合がある。例えば、このようなマルチパスノイズとひな形信号パターンφ10との間で相関が得られた場合、相関値PR10もまた相関値PR9が基準電圧VRSを超え、コンパレータ出力CMP10としてパルス112が出力される。
しかし、例えばマルチパスによる信号等のノイズから得られた相関値PR10は、信号反射による減衰等により信号レベルが低下しているため、本来の受信信号による相関値PR9よりも三角波の頂点が低い値となる結果、基準電圧VRSを超えている期間が短くなり、パルス112のパルス幅が、パルス111よりも小さくなる。
次に、オアゲート410によって、コンパレータ出力CMP1〜10の論理和がプリ同期信号PSとして、タイミング推定回路5へ出力される。この場合、本来の受信信号によるパルス111の他、ノイズの影響により得られたパルス112もオアゲート410に入力されることとなるが、パルス112はパルス111よりもパルス幅が小さいので、オアゲート410からは、プリ同期信号PSとして、パルス111と同じパルス幅のパルス113が出力される。すなわち、オアゲート410によって、コンパレータ出力CMP1〜10の出力パルスのうちパルス幅最大の信号が選択され、プリ同期信号PSとして出力される。
これにより、例えばノイズ等の影響により、本来の受信信号であるプレ同期用パターン108と同期するタイミング以外の位相から得られた相関値に基づき複数のコンパレータ出力信号が出力された場合であっても、オアゲート410によって、そのうち最も高い相関値に基づくコンパレータ出力パルスが選択されるので、ノイズの影響を低減することができる。
なお、ノイズレベルが大きくなると、本来の受信信号による相関値PR9のレベルが低下する結果、パルス111のパルス幅が小さくなったり、相関値PR9のレベルが基準電圧VRSを超えないためにパルス111が出力されなくなることが考えられる。また、基準電圧VRSの設定値が、相関値PR1〜10に対して小さすぎると、本来の信号によるコンパレータ出力パルスとノイズの影響によるコンパレータ出力パルスとの差異がなくなってしまい、ノイズの影響による相関値がプリ同期信号PSに影響を与えることが考えられる。さらに、ノイズ、周囲温度、あるいは受信RF部2等を構成するの回路部品の電気特性等によって、信号を復元できる最低限の電波の強さである受信感度が影響を受ける結果、プリ同期信号PSが影響を受けることが考えられる。
そこで、例えば、プリ同期判定回路4aは、プリ同期信号PSのパルス信号を検出して当該検出されたパルス信号の時間幅、すなわちコンパレータ出力CMP1〜10の出力パルス幅のうち最大のパルス幅を計測する計測部と、計測部により計測された時間幅が、予め設定された時間幅の基準値の範囲に入っているか否かを検出する比較器とを備え、比較器によって、パルス信号の時間幅が基準値の範囲に満たない場合やパルス信号が得られない場合は基準電圧VRSの設定値を低下させてコンパレータ出力パルスのパルス幅を増大させ、パルス信号の時間幅が基準値の範囲を超える場合は基準電圧VRSの設定値を上昇させてコンパレータ出力パルスのパルス幅を小さくするようにしてもよい。これにより、ノイズの影響を低減させることができる。
また、例えばマルチパスによるノイズ等が受信RF部2によって受信された場合、本来の受信信号に同期する位相以外の位相に対応するコンパレータ出力パルスが出力される結果、コンパレータ出力CMP1〜10においてパルス信号が出力されるコンパレータ出力の数が増加する。そこで、プリ同期判定回路4aは、コンパレータ出力CMP1〜10においてパルス信号が出力されるコンパレータ出力の数をカウントするカウンタを備え、そのカウンタのカウント値が増加した場合に基準電圧VRSの設定値を上昇させて、ノイズに基づく相関値が基準電圧VRSを超えることを低減するようにしてもよい。これにより、ノイズの影響を低減させることができる。
プリ同期判定回路4aによって、プリ同期信号PSがタイミング推定回路5へ出力された以降、タイミング推定回路5、主相関器6、主同期判定回路7、復号回路8、及び通信処理部9の動作は、図3に示す受信装置200と同様であるので、その説明を省略する。
なお、アンテナ1及び受信RF部2を用いず、有線通信によって、変調パルス信号MPを送受信する構成であっても良い。また、同期用符号生成部31,31aは、パルスP1すなわち「1」との間で正の相関が得られるひな形信号パターンを生成する例を示したが、パルスP2すなわち「0」との間で正の相関が得られるひな形信号パターンを生成するものであっても良い。この場合、プリ同期判定回路4,4aにおいて、プリ相関基準値RSの極性を反転させて用いればよい。
本発明に係る通信方法に用いられる通信フレームの一例を示す図である。 同期捕捉用信号パターンの詳細を説明するための図である。 本発明に係る受信装置の構成の一例を示す図である。 図3に示す受信装置の動作を説明するための図である。 図3に示すプリ相関器の動作を説明するための図である。 図3に示すプリ相関器の動作を詳細に説明するための図である。 図3に示すプリ相関器の動作を詳細に説明するための図である。 図3に示すタイミング推定回路の動作の一例を説明するための図である。 本発明の第2の実施の形態によるプリ相関器及びプリ同期判定回路の構成の一例を示すブロック図である。 ひな形信号パターンφ1〜φ10を説明するための図である。 図9に示すプリ同期判定回路の構成の一例を示す図である。 図9に示すプリ相関器及びプリ同期判定回路の動作を説明するための図である。 図9に示すプリ同期判定回路の動作を説明するための図である。 背景技術に係るUWB方式による送信装置の構成を示すブロック図である。 図14に示す送信装置の動作を説明するための図である。
符号の説明
1 アンテナ
2 受信RF部
3,3a プリ相関器(プリ相関部)
4,4a プリ同期判定回路
5 タイミング推定回路(同期タイミング推定部)
6 主相関器(主相関部)
7 主同期判定回路(同期判定部)
8 復号回路(データ復元部)
9 通信処理部(データ復元部)
31,31a 同期用符号生成部
101 通信フレーム
102 同期捕捉用信号パターン
103 通信データ部(パルス信号列)
105 連続パターン(第1連続パターン)
106 連続パターン(第2連続パターン)
107 同期用PN信号列(同期捕捉用のパルス信号列)
108 プレ同期用パターン
200 受信装置
400〜409 コンパレータ(比較部)
410 オアゲート
411 基準電圧源
P1 パルス(第1のパルス信号)
P2 パルス(第1のパルス信号)
PR,PR1〜10 相関値
T ビット区間
Tc チップ区間

Claims (12)

  1. データの1ビット毎にPN系列を用いて変調した1ビット区間に対応するパルス信号列について、相異なる第1及び第2のパルス信号をPN系列の1チップ区間に対応させて表す通信方法であって、
    同期捕捉に用いられる同期捕捉用信号パターンと前記パルス信号列とを備えた通信フレームを用いてデータの送受信を行い、
    前記同期捕捉用信号パターンは、前記パルス信号列の前に付加され、前記第1のパルス信号が予め定められた所定回数連続する第1連続パターンと前記第2のパルス信号が予め定められた所定回数連続する第2連続パターンとからなるプレ同期用パターンを備えたものであることを特徴とする通信方法。
  2. 前記同期捕捉用信号パターンは、前記プレ同期用パターンと前記パルス信号列との間に、さらに、同期捕捉用の前記パルス信号列を備えることを特徴とする請求項1記載の通信方法。
  3. 前記通信フレームは、前記同期捕捉用信号パターンを複数回繰り返すものであることを特徴とする請求項2記載の通信方法。
  4. 同期捕捉のための同期捕捉用信号パターンとデータを表すパルス信号列とを備えた通信フレームを受信して同期捕捉を行う同期捕捉回路において、
    前記パルス信号列は、前記データの1ビット毎にPN系列を用いて変調した1ビット区間に対応するパルス信号列について、相異なる第1及び第2のパルス信号をPN系列の1チップ区間に対応させて表されたものであり、
    前記同期捕捉用信号パターンは、前記パルス信号列の前に付加され、前記第1のパルス信号が予め定められた所定回数連続する第1連続パターンと前記第2のパルス信号が予め定められた所定回数連続する第2連続パターンとからなるプレ同期用パターンを備えたものであり、
    前記通信フレームを受信しつつ、前記第1のパルス信号及び前記第2のパルス信号のうちいずれか一方と当該受信しつつある通信フレームにおけるプレ同期用パターンとの相関値を逐次出力するプリ相関部と、
    前記プリ相関部から出力された相関値がピークとなるタイミングを、前記第1連続パターンと前記第2連続パターンとの境界となるタイミングとして検出し、前記検出した相関値がピークとなるタイミングに基づいて、前記受信した通信フレームとの間で同期を取るための同期タイミングを推定する同期タイミング推定部とを備え、
    前記同期タイミング推定部により推定された同期タイミングに基づいて同期捕捉を行うことを特徴とする同期捕捉回路。
  5. 前記同期タイミング推定部は、前記プリ相関部から出力された相関値が、タイミング推定用の基準値であるプリ相関基準値を超えた期間である境界期間における中間点のタイミングを、前記相関値がピークとなるタイミングとして検出することを特徴とする請求項4記載の同期捕捉回路。
  6. 前記同期捕捉用信号パターンは、前記プレ同期用パターンと前記パルス信号列との間に、さらに、同期捕捉用の前記パルス信号列を備えるものであり、
    前記同期タイミング推定部により推定された同期タイミングに基づいて、前記受信した通信フレームに含まれる前記同期捕捉用のパルス信号列と前記PN系列との相関値を検出する主相関部をさらに備え、
    前記主相関部により検出された相関値が予め定められた所定の基準値を超えた場合に、前記同期タイミング推定部により推定された同期タイミングに基づいて同期捕捉を行うことを特徴とする請求項4又は5記載の同期捕捉回路。
  7. 前記通信フレームは、前記同期捕捉用信号パターンを複数回繰り返すものであり、
    前記主相関部により検出された相関値が予め定められた所定の基準値を超えた場合に、前記同期タイミング推定部により推定された同期タイミングと、前記受信した通信フレームにおける繰り返された同期捕捉用信号パターンに含まれるプレ同期用パターンに基づいて前記プリ相関部及び前記同期タイミング推定部によって推定された新たな同期タイミングとを照合し、そのタイミングが一致している場合に同期に成功したことを示すための同期成功判定を行う同期判定部をさらに備え、
    前記同期判定部により前記同期成功判定が行われた場合に、前記同期タイミング推定部により推定された同期タイミングに基づいて同期捕捉を行うことを特徴とする請求項4〜6のいずれかに記載の同期捕捉回路。
  8. 前記プリ相関部は、前記プレ同期用パターンの各1チップ区間を複数に分割した分割区間それぞれについて、前記第1のパルス信号及び前記第2のパルス信号のうちいずれか一方と当該受信しつつある通信フレームにおけるプレ同期用パターンとの相関値を逐次出力し、
    前記同期タイミング推定部は、前記プリ相関部から出力された前記分割区間それぞれについての相関値を用いて、前記同期タイミングを推定することを特徴とする請求項4〜7のいずれかに記載の同期捕捉回路。
  9. 前記同期タイミング推定部は、前記分割区間それぞれについての相関値を、それぞれ前記プリ相関基準値と比較する複数の比較部を備え、前記複数の比較部による比較の結果、前記分割区間それぞれについての相関値が前記プリ相関基準値を超えたことが検出されている期間のうち、最大の期間を前記境界期間として前記同期タイミングを推定するものであることを特徴とする請求項8に記載の同期捕捉回路。
  10. 前記プリ相関部は、前記分割区間それぞれについての相関値に基づいて、前記プリ相関基準値の値を設定するものであることを特徴とする請求項8又は9に記載の同期捕捉回路。
  11. 前記プリ相関部は、前記分割区間それぞれについての相関値が、予め設定された所定の基準値を超えている個数に応じて前記プリ相関基準値の値を設定するものであることを特徴とする請求項8又は9に記載の同期捕捉回路。
  12. データを表す通信信号を受信する受信部と、
    前記受信部により受信された通信信号との間で同期捕捉を行う同期捕捉回路と、
    前記同期捕捉回路による同期捕捉に基づいて、前記受信された通信信号からデータを復元するデータ復元部とを備え、
    前記同期捕捉回路は、請求項4〜11のいずれかに記載の同期捕捉回路であることを特徴とする受信装置。
JP2003333173A 2003-09-25 2003-09-25 通信方法、及びそれを用いた同期捕捉回路、受信装置 Withdrawn JP2005101912A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003333173A JP2005101912A (ja) 2003-09-25 2003-09-25 通信方法、及びそれを用いた同期捕捉回路、受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003333173A JP2005101912A (ja) 2003-09-25 2003-09-25 通信方法、及びそれを用いた同期捕捉回路、受信装置

Publications (1)

Publication Number Publication Date
JP2005101912A true JP2005101912A (ja) 2005-04-14

Family

ID=34461252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003333173A Withdrawn JP2005101912A (ja) 2003-09-25 2003-09-25 通信方法、及びそれを用いた同期捕捉回路、受信装置

Country Status (1)

Country Link
JP (1) JP2005101912A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007060509A (ja) * 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 無線受信装置及び無線受信方法
JP2007150527A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Works Ltd 無線受信装置及び無線受信方法
JP2011009877A (ja) * 2009-06-23 2011-01-13 Panasonic Electric Works Co Ltd 無線通信システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007060509A (ja) * 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 無線受信装置及び無線受信方法
JP4736628B2 (ja) * 2005-08-26 2011-07-27 パナソニック電工株式会社 無線受信装置及び無線受信方法
JP2007150527A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Works Ltd 無線受信装置及び無線受信方法
JP4650235B2 (ja) * 2005-11-25 2011-03-16 パナソニック電工株式会社 無線受信装置及び無線受信方法
JP2011009877A (ja) * 2009-06-23 2011-01-13 Panasonic Electric Works Co Ltd 無線通信システム

Similar Documents

Publication Publication Date Title
KR100669248B1 (ko) 병렬 처리 구조의 ds-cdma uwb 시스템에서의초기 동기 획득 장치 및 방법과 이를 이용한ds-cdma uwb 시스템에서의 수신기
JP2002540434A5 (ja) 不均一で繋がりのない複数のサンプル・セグメントの相関分析を用いる信号検出器
JPH09261120A (ja) 相関復調における同期捕捉方法及び装置
JPH08256085A (ja) スペクトラム拡散通信システム及びその送信機と受信機
JPH08191260A (ja) 高速周波数ホッピングスペクトル拡散受信機と相関器
US8014483B2 (en) Method of acquiring initial synchronization in impulse wireless communication and receiver
CN107359901A (zh) 一种用于卫星信道非相干扩频调制的同步定时装置及方法
JP3852533B2 (ja) 初期捕捉回路
JP2005101912A (ja) 通信方法、及びそれを用いた同期捕捉回路、受信装置
JP5563922B2 (ja) 無線通信装置
JP2006114980A (ja) 送信機、受信機、データ通信システム及びその方法
JP2006013994A (ja) 受信装置及びそれを用いた通信装置
JP4553634B2 (ja) 距離計測装置及び距離計測方法
EP1139579A3 (en) Code synchronization in a receiving device for spread spectrum communication systems
US8036312B2 (en) System and method for determining signal phase
JP2890723B2 (ja) スペクトラム拡散通信の同期捕捉方式
JP2005055374A (ja) 無線センサー、無線通信方法及び無線通信システム
JPH088515B2 (ja) スペクトラム拡散受信機
JP2003060529A (ja) 同期追跡回路
KR101440692B1 (ko) Gnrss 대역확산 신호의 신속한 신호 획득 및 강건한 추적을 위한 2차원 압축 상관기
JP5324313B2 (ja) 同期捕捉回路
JP3593021B2 (ja) 同期捕捉システム
JP2596988B2 (ja) スペクトラム拡散通信方式および装置
JP2005303886A (ja) 位置特定システム、並びに受信機及び受信方法及び受信方法及び受信方法
KR950007434B1 (ko) 디지탈 얼리-레이트 트래킹 루프회로

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061205