JP2005101217A - スタティックランダムアクセスメモリ - Google Patents
スタティックランダムアクセスメモリ Download PDFInfo
- Publication number
- JP2005101217A JP2005101217A JP2003332107A JP2003332107A JP2005101217A JP 2005101217 A JP2005101217 A JP 2005101217A JP 2003332107 A JP2003332107 A JP 2003332107A JP 2003332107 A JP2003332107 A JP 2003332107A JP 2005101217 A JP2005101217 A JP 2005101217A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- drain region
- gate electrode
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003068 static effect Effects 0.000 title claims abstract description 14
- 230000005669 field effect Effects 0.000 claims abstract description 121
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000000295 complement effect Effects 0.000 claims abstract description 26
- 230000000694 effects Effects 0.000 claims description 10
- 239000007769 metal material Substances 0.000 claims description 5
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 6
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Landscapes
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】 半導体基板とショットキー接合をなすドレイン領域を備える第1の電子伝導型電界効果トランジスタと、第1の電子伝導型電界効果トランジスタとドレイン領域を共有し、第1の電子伝導型電界効果トランジスタと共通のゲート電極を備える第1の正孔伝導型電界効果トランジスタとを備える第1相補型電界効果トランジスタ、半導体基板とショットキー接合をなす第2のドレイン領域を備える第2の電子伝導型電界効果トランジスタと、第2の電子伝導型電界効果トランジスタとドレイン領域を共有し、第1の電子伝導型電界効果トランジスタと共通のゲート電極を備える第2の正孔伝導型電界効果トランジスタとを備える第2の相補型電界効果トランジスタを備え、第1及び第2の相補型電界効果トランジスタの共通ゲート電極は相対する相補型電界効果トランジスタの共有ドレイン領域に接続されている。
【選択図】 図1
Description
ックランダムアクセスメモリを提供する。
図1に、本発明の実施の形態に関わるSRAMメモリセルの上面図を示す。
領域である。
ート電極長を十分に長く形成する必要があるが、本実施の形態によれば、このような必要がなく、半導体集積回路の微細化も実現可能である。
の仕事関数が、真性半導体のエネルギーバンドギャップの中央よりも低く、ショットキー接合が半導体基板に形成された電子伝導型の半導体領域に包含されている必要がある。このような作用効果の得られるドレイン材料としては、PtSiの他に、Pt2Si、IrSi、IrSi2等がある。
本発明の第二に関わるショットキードレインSRAMについて、図7の上面図を用いて説明する。
3・・・第2のCMOS
5、7・・・電子伝導型電界効果トランジスタ
13、33・・・ドレイン領域
14、34・・・電子伝導型電界効果トランジスタのゲート電極
15、35・・・正孔伝導型電界効果トランジスタのソース領域
16、36、53、73・・・電子伝導型のソース領域
17、37・・・正孔伝導型のゲート電極
Claims (5)
- 半導体基板とショットキー接合をなす第1のドレイン領域、及び前記半導体基板上に形成されたゲート電極を備える第1の電子伝導型電界効果トランジスタと、前記第1の電子伝導型電界効果トランジスタと第1のドレイン領域を共有し、前記第1の電子伝導型電界効果トランジスタと共通化されたゲート電極を前記半導体基板上に備える第1の正孔伝導型電界効果トランジスタとを備える第1相補型電界効果トランジスタ、
前記第1の相補型電界効果トランジスタと前記第1のドレイン領域を共有する電界効果トランジスタからなる第1のトランスファーゲート、
前記半導体基板とショットキー接合をなす第2のドレイン領域、及び前記半導体基板上に形成されたゲート電極を備える第2の電子伝導型電界効果トランジスタと、前記第2の電子伝導型電界効果トランジスタとドレイン領域を共有し、前記第2の電子伝導型電界効果トランジスタと共通化されたゲート電極を前記半導体基板上に備える第2の正孔伝導型電界効果トランジスタとを備える第2の相補型電界効果トランジスタ、及び
前記第2の相補型電界効果トランジスタと前記第2のドレイン領域を共有する電界効果トランジスタからなる第2のトランスファーゲートを備え、
前記第1の相補型電界効果トランジスタの共通ゲート電極は前記第2のドレイン領域に接続され、前記第2の相補型電界効果トランジスタの共通ゲート電極は前記第1のドレイン領域に接続されていることを特徴とするスタティックランダムアクセスメモリ。 - 半導体基板とショットキー接合をなす第1のドレイン領域、及び前記半導体基板上に形成されたゲート電極を備える第1の電子伝導型電界効果トランジスタと、前記第1の電子伝導型電界効果トランジスタと第1のドレイン領域を共有し、前記第1の電子伝導型電界効果トランジスタと共通化されたゲート電極を備える第1の正孔伝導型電界効果トランジスタと、前記第1のドレイン領域上に誘電体層を介して形成された、前記第1の電子伝導型電界効果トランジスタ及び前記第1の正孔伝導型電界効果トランジスタのゲート電極を接続する配線とを備える第1相補型電界効果トランジスタ、及び
前記半導体基板とショットキー接合をなす第2のドレイン領域、及び前記半導体基板上に形成されたゲート電極を備える第2の電子伝導型電界効果トランジスタと、前記第2の電子伝導型電界効果トランジスタと前記第2のドレイン領域を共有し、前記第2の電子伝導型電界効果トランジスタと共通化されたゲート電極を備える第2の正孔伝導型電界効果トランジスタと、前記第2のドレイン領域上に誘電体層を介して形成された、前記第2の電子伝導型電界効果トランジスタと前記第2の正孔伝導型電界効果トランジスタのゲート電極を接続する配線とを備える第2の相補型電界効果トランジスタを具備し、
前記第1の相補型電界効果トランジスタの共通ゲート電極は前記第2のドレイン領域に接続され、前記第2の相補型電界効果トランジスタの共通ゲート電極は前記第2のドレイン領域に接続されていることを特徴とするスタティックランダムアクセスメモリ。 - 前記第1及び第2のドレイン領域は一体の金属性材料膜よりなることを特徴とする請求項1または2に記載のスタティックランダムアクセスメモリ。
- 前記第1及び第2のドレイン領域の金属性材料の仕事関数は、真性半導体のエネルギーバンドギャップの中央よりも高く、前記第1及び第2のドレイン領域は前記半導体基板に形成された正孔伝導型の半導体領域に包含されていることを特徴とする請求項1乃至3のいずれかに記載のスタティックランダムアクセスメモリ。
- 前記第1及び第2のドレイン領域の金属性材料の仕事関数が、真性半導体のエネルギーバンドギャップの中央よりも低く、前記第1及び第2のドレイン領域は前記半導体基板に形成された電子伝導型の半導体領域に包含されていることを特徴とする請求項1乃至3のいずれかに記載のスタティックランダムアクセスメモリ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003332107A JP4237595B2 (ja) | 2003-09-24 | 2003-09-24 | スタティックランダムアクセスメモリ |
US10/909,399 US7057302B2 (en) | 2003-09-24 | 2004-08-03 | Static random access memory |
CNB2004100117204A CN100382319C (zh) | 2003-09-24 | 2004-09-24 | 静态随机存取存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003332107A JP4237595B2 (ja) | 2003-09-24 | 2003-09-24 | スタティックランダムアクセスメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005101217A true JP2005101217A (ja) | 2005-04-14 |
JP4237595B2 JP4237595B2 (ja) | 2009-03-11 |
Family
ID=34308961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003332107A Expired - Fee Related JP4237595B2 (ja) | 2003-09-24 | 2003-09-24 | スタティックランダムアクセスメモリ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7057302B2 (ja) |
JP (1) | JP4237595B2 (ja) |
CN (1) | CN100382319C (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005038901A1 (en) * | 2003-10-22 | 2005-04-28 | Spinnaker Semiconductor, Inc. | Dynamic schottky barrier mosfet device and method of manufacture |
US20050250651A1 (en) * | 2004-03-29 | 2005-11-10 | Amin Mohammad H S | Adiabatic quantum computation with superconducting qubits |
EP1784869A1 (en) * | 2004-07-15 | 2007-05-16 | Spinnaker Semiconductor, Inc. | Metal source power transistor and method of manufacture |
CN101326640A (zh) * | 2005-10-12 | 2008-12-17 | 斯平内克半导体股份有限公司 | 软差错率为零的cmos器件 |
DE102008007029B4 (de) * | 2008-01-31 | 2014-07-03 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Betrieb einer elektronischen Schaltung mit körpergesteuertem Doppelkanaltransistor und SRAM-Zelle mit körpergesteuertem Doppelkanaltransistor |
US11955476B2 (en) | 2008-12-23 | 2024-04-09 | Schottky Lsi, Inc. | Super CMOS devices on a microelectronics system |
US9853643B2 (en) | 2008-12-23 | 2017-12-26 | Schottky Lsi, Inc. | Schottky-CMOS asynchronous logic cells |
US8476689B2 (en) | 2008-12-23 | 2013-07-02 | Augustine Wei-Chun Chang | Super CMOS devices on a microelectronics system |
WO2016057973A1 (en) * | 2014-10-10 | 2016-04-14 | Schottky Lsi, Inc. | Super cmos (scmostm) devices on a microelectronic system |
US11342916B2 (en) | 2008-12-23 | 2022-05-24 | Schottky Lsi, Inc. | Schottky-CMOS asynchronous logic cells |
US8610233B2 (en) | 2011-03-16 | 2013-12-17 | International Business Machines Corporation | Hybrid MOSFET structure having drain side schottky junction |
CA2974821A1 (en) | 2015-01-24 | 2016-07-28 | Circuit Seed, Llc | Passive phased injection locked circuit |
CA3031736A1 (en) * | 2015-07-29 | 2017-02-02 | Circuit Seed, Llc | Complementary current field-effect transistor devices and amplifiers |
WO2017019973A1 (en) | 2015-07-30 | 2017-02-02 | Circuit Seed, Llc | Multi-stage and feed forward compensated complementary current field effect transistor amplifiers |
US10514716B2 (en) | 2015-07-30 | 2019-12-24 | Circuit Seed, Llc | Reference generator and current source transistor based on complementary current field-effect transistor devices |
WO2017019978A1 (en) | 2015-07-30 | 2017-02-02 | Circuit Seed, Llc | Low noise trans-impedance amplifiers based on complementary current field-effect transistor devices |
WO2017105554A1 (en) * | 2015-12-14 | 2017-06-22 | Circuit Seed, Llc | Super-saturation current field effect transistor and trans-impedance mos device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3036175B2 (ja) * | 1991-11-11 | 2000-04-24 | 日本電気株式会社 | 電荷転送装置 |
US5453949A (en) * | 1994-08-31 | 1995-09-26 | Exponential Technology, Inc. | BiCMOS Static RAM with active-low word line |
JP3036588B2 (ja) * | 1997-02-03 | 2000-04-24 | 日本電気株式会社 | 半導体記憶装置 |
US6271542B1 (en) * | 1997-12-08 | 2001-08-07 | International Business Machines Corporation | Merged logic and memory combining thin film and bulk Si transistors |
US6172899B1 (en) * | 1998-05-08 | 2001-01-09 | Micron Technology. Inc. | Static-random-access-memory cell |
JP3378512B2 (ja) | 1998-10-16 | 2003-02-17 | 株式会社東芝 | 半導体装置 |
-
2003
- 2003-09-24 JP JP2003332107A patent/JP4237595B2/ja not_active Expired - Fee Related
-
2004
- 2004-08-03 US US10/909,399 patent/US7057302B2/en not_active Expired - Fee Related
- 2004-09-24 CN CNB2004100117204A patent/CN100382319C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050062071A1 (en) | 2005-03-24 |
US7057302B2 (en) | 2006-06-06 |
JP4237595B2 (ja) | 2009-03-11 |
CN100382319C (zh) | 2008-04-16 |
CN1601750A (zh) | 2005-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9916893B2 (en) | Dual-port SRAM connection structure | |
US10727238B2 (en) | Integrated circuit chip and manufacturing method thereof | |
US9508729B2 (en) | Structure and method for a SRAM circuit | |
JP4237595B2 (ja) | スタティックランダムアクセスメモリ | |
US8766376B2 (en) | Static random access memory (SRAM) cell and method for forming same | |
US20170077106A1 (en) | FinFET Memory Device | |
US20080150032A1 (en) | Semiconductor apparatus and manufacturing method thereof | |
US20120187504A1 (en) | Semiconductor Device Having Shared Contact Hole and a Manufacturing Method Thereof | |
JP5122212B2 (ja) | 半導体装置 | |
JP2008130670A (ja) | 半導体装置、論理回路および電子機器 | |
JPH03145761A (ja) | 半導体装置 | |
US6747320B2 (en) | Semiconductor device with DRAM inside | |
JP2007059680A (ja) | 半導体装置及びその製造方法 | |
JP2005294849A (ja) | 高アスペクト比のセル境界を備えたsramデバイス | |
KR20080082426A (ko) | 스태틱 메모리 소자 | |
US20050230716A1 (en) | Semiconductor integrated circuit equipment and its manufacture method | |
JP2005210052A (ja) | 半導体装置およびその製造方法 | |
US6653696B2 (en) | Semiconductor device, memory system, and electronic instrument | |
US6347048B2 (en) | Semiconductor memory device | |
JP2550119B2 (ja) | 半導体記憶装置 | |
TWI843480B (zh) | Sram單元 | |
JP2877069B2 (ja) | スタティック型半導体メモリ装置 | |
KR20050024099A (ko) | 에스램 소자의 제조방법 및 그에 의해 제조된 에스램 소자 | |
US20220302129A1 (en) | SRAM Cell Structures | |
JPH11317526A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |