JP2005101154A - レーザダイオード駆動回路 - Google Patents
レーザダイオード駆動回路 Download PDFInfo
- Publication number
- JP2005101154A JP2005101154A JP2003331328A JP2003331328A JP2005101154A JP 2005101154 A JP2005101154 A JP 2005101154A JP 2003331328 A JP2003331328 A JP 2003331328A JP 2003331328 A JP2003331328 A JP 2003331328A JP 2005101154 A JP2005101154 A JP 2005101154A
- Authority
- JP
- Japan
- Prior art keywords
- current
- laser diode
- circuit
- mirror circuit
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】 電源電圧の変動やチャネル長変調効果により発生した、目標電流値と実際にレーザダイオードに供給される電流値との差を補正して、目標値に近い電流をレーザダイオードに供給できるレーザダイオード駆動回路を得る。
【解決手段】 第４のカレントミラー回路６は、電流源２から出力された電流ｉ１に応じた電流を第１〜第３の各カレントミラー回路３〜５にそれぞれ供給し、高精度の第１のカレントミラー回路３及び第１の擬似レーザダイオードＬＤ１で、電流ｉ１に応じたレーザダイオードＬＤの基準となる順方向電圧ＶＬＤ１を発生させると共に第２のカレントミラー回路４及び第２の擬似レーザダイオードＬＤ２で、電流ｉ１に応じたレーザダイオードＬＤの実際の順方向電圧ＶＬＤ２を発生させ、該順方向電圧ＶＬＤ２が基準となる順方向電圧ＶＬＤ１になるようにレーザダイオードＬＤに流れる電流ｉＬＤを制御するようにした。
【選択図】 図１
【解決手段】 第４のカレントミラー回路６は、電流源２から出力された電流ｉ１に応じた電流を第１〜第３の各カレントミラー回路３〜５にそれぞれ供給し、高精度の第１のカレントミラー回路３及び第１の擬似レーザダイオードＬＤ１で、電流ｉ１に応じたレーザダイオードＬＤの基準となる順方向電圧ＶＬＤ１を発生させると共に第２のカレントミラー回路４及び第２の擬似レーザダイオードＬＤ２で、電流ｉ１に応じたレーザダイオードＬＤの実際の順方向電圧ＶＬＤ２を発生させ、該順方向電圧ＶＬＤ２が基準となる順方向電圧ＶＬＤ１になるようにレーザダイオードＬＤに流れる電流ｉＬＤを制御するようにした。
【選択図】 図１
Description
本発明は、レーザダイオードの駆動回路に関し、特にプリンタ、光ディスク装置、光通信等に使用するレーザダイオードの駆動電流を精度よく制御することができるレーザダイオード駆動回路に関する。
半導体レーザは、小型でかつ安価であり、電流を流すだけで容易にレーザ光を得ることができるため、プリンタ、光ディスク装置、光通信等の分野で広く用いられている。
図１２は、従来のレーザダイオード駆動回路の回路例を示した図である。
図１２において、レーザダイオード駆動回路１００は、入力された制御信号ＳＣａに応じて出力電流が変化する電流源１０１と、電流源１０１からの電流ｉａが入力されるＮチャネル型ＭＯＳＦＥＴ（以下、ＮＭＯＳトランジスタと呼ぶ）１０２及び１０３で形成されたカレントミラー回路１０４とを備えている。更に、レーザダイオード駆動回路１００は、該カレントミラー回路１０４の出力電流ｉｂを入力電流とするＰチャネル型ＭＯＳＦＥＴ（以下、ＰＭＯＳトランジスタと呼ぶ）１０５及び１０６で形成されたカレントミラー回路１０７とで構成されている。カレントミラー回路１０７のＰＭＯＳトランジスタ１０６のドレインと負側電源電圧Ｖｓｓとの間にレーザダイオードＬＤが接続されている。
図１２は、従来のレーザダイオード駆動回路の回路例を示した図である。
図１２において、レーザダイオード駆動回路１００は、入力された制御信号ＳＣａに応じて出力電流が変化する電流源１０１と、電流源１０１からの電流ｉａが入力されるＮチャネル型ＭＯＳＦＥＴ（以下、ＮＭＯＳトランジスタと呼ぶ）１０２及び１０３で形成されたカレントミラー回路１０４とを備えている。更に、レーザダイオード駆動回路１００は、該カレントミラー回路１０４の出力電流ｉｂを入力電流とするＰチャネル型ＭＯＳＦＥＴ（以下、ＰＭＯＳトランジスタと呼ぶ）１０５及び１０６で形成されたカレントミラー回路１０７とで構成されている。カレントミラー回路１０７のＰＭＯＳトランジスタ１０６のドレインと負側電源電圧Ｖｓｓとの間にレーザダイオードＬＤが接続されている。
更に、カレントミラー回路１０４のＮＭＯＳトランジスタ１０３のドレインと、カレントミラー回路１０７のＰＭＯＳトランジスタ１０５のドレインとの間に、スイッチ１０８が設けられている。
制御信号ＳＣａに応じて電流源１０１から出力された電流ｉａは、カレントミラー回路１０４で折り返されてカレントミラー回路１０７に入力され、カレントミラー回路１０７のＰＭＯＳトランジスタ１０６のドレイン電流となる。該ドレイン電流が駆動電流ｉＬＤとしてレーザダイオードＬＤに供給され、レーザダイオードＬＤが発光する。レーザダイオードＬＤの光出力の大きさは、制御信号ＳＣａに応じて電流源１０１から出力される出力電流ｉａによって決定される。スイッチ１０８は、制御回路（図示せず）から出力された制御信号によって制御され、レーザダイオードＬＤの発光又は消灯の制御を行う。
制御信号ＳＣａに応じて電流源１０１から出力された電流ｉａは、カレントミラー回路１０４で折り返されてカレントミラー回路１０７に入力され、カレントミラー回路１０７のＰＭＯＳトランジスタ１０６のドレイン電流となる。該ドレイン電流が駆動電流ｉＬＤとしてレーザダイオードＬＤに供給され、レーザダイオードＬＤが発光する。レーザダイオードＬＤの光出力の大きさは、制御信号ＳＣａに応じて電流源１０１から出力される出力電流ｉａによって決定される。スイッチ１０８は、制御回路（図示せず）から出力された制御信号によって制御され、レーザダイオードＬＤの発光又は消灯の制御を行う。
また、従来のＬＤ駆動回路として、ＬＤ駆動電流の電流制御を行うトランジスタに直列に挿入され、ＬＤ駆動電流を設定すると同時にＬＤ駆動電流の変化を検出するための抵抗器をなくすことによって、光出力の安定化と同時に電源電圧の低電圧化を図ることができるものがあった（例えば、特許文献１参照。）。
特開平１０−２７０７８４号公報
しかし、通常、カレントミラー回路の入力電流と出力電流が同一になるようにするには、カレントミラー回路を構成しているＭＯＳトランジスタのソース‐ゲート間電圧Ｖｇｓと、ソース‐ドレイン間Ｖｄｓが一致していなければならない。
図１３はＮＭＯＳトランジスタのドレイン電流ｉｄとドレイン電圧Ｖｄｓとの特性例を、ゲート電圧Ｖｇｓをパラメータにして示した図である。
図１３で示すように、飽和領域でゲート電圧Ｖｇｓが一定であっても、ドレイン電圧Ｖｄｓが大きくなるにつれて、ドレイン電流ｉｄが増加している。この現象は、チャネル長変調効果として知られている。
図１３はＮＭＯＳトランジスタのドレイン電流ｉｄとドレイン電圧Ｖｄｓとの特性例を、ゲート電圧Ｖｇｓをパラメータにして示した図である。
図１３で示すように、飽和領域でゲート電圧Ｖｇｓが一定であっても、ドレイン電圧Ｖｄｓが大きくなるにつれて、ドレイン電流ｉｄが増加している。この現象は、チャネル長変調効果として知られている。
図１２のカレントミラー回路１０７を例にして説明すると、カレントミラー回路１０７を構成しているＰＭＯＳトランジスタ１０５と１０６は、ソースが共に正側電源電圧Ｖｄｄに接続され、ゲートがそれぞれ接続されてソース‐ゲート間電圧は同電圧である。しかし、ドレイン電圧Ｖｂは、図１４（ａ）に示すように、制御信号ＳＣａに応じて、すなわち電流源１０１からの電流ｉａに応じて変化する。これは、ＭＯＳトランジスタでは、ドレイン電流が増加するとソース‐ゲート間の電圧も増加することから、ＰＭＯＳトランジスタ１０５のドレイン電圧Ｖｂが低下することと、レーザダイオードＬＤも駆動電流ｉＬＤが増加すると、レーザダイオードＬＤのアノード側の電圧ＶＬＤも増加するためである。
電流源１０１からの電流ｉａが小さい間、すなわち図１４（ａ）のＢ領域では、ＰＭＯＳトランジスタ１０５のドレイン電圧ＶｂはＰＭＯＳトランジスタ１０６のドレイン電圧ＶＬＤより大きいが、電流ｉａが大きくなるにつれてＰＭＯＳトランジスタ１０５のドレイン電圧ＶｂとＰＭＯＳトランジスタ１０６のドレイン電圧ＶＬＤの電圧差が小さくなりＡ点で逆転する。
図１４（ｂ）で示すように、チャネル長変調効果によって、従来回路では、電流源１０１からの電流ｉａがＡ点の電流値よりも小さいＢ領域では、レーザダイオードＬＤに供給される電流ｉＬＤは目標値より多くなり、電流ｉａがＡ点を超えてＣ領域に入ると、電流ｉＬＤが目標値より小さくなるという問題があった。また、電源電圧の変動によっても、レーザダイオードＬＤに供給する電流ｉＬＤが変動する。このようなチャネル長変調効果や電源電圧の変動による現象は、カレントミラー回路１０４でも同様に発生する。
図１４（ｂ）で示すように、チャネル長変調効果によって、従来回路では、電流源１０１からの電流ｉａがＡ点の電流値よりも小さいＢ領域では、レーザダイオードＬＤに供給される電流ｉＬＤは目標値より多くなり、電流ｉａがＡ点を超えてＣ領域に入ると、電流ｉＬＤが目標値より小さくなるという問題があった。また、電源電圧の変動によっても、レーザダイオードＬＤに供給する電流ｉＬＤが変動する。このようなチャネル長変調効果や電源電圧の変動による現象は、カレントミラー回路１０４でも同様に発生する。
図１２の電流ｉａ、ｉｂ及びｉＬＤがどのように決まるかを図１５及び図１６を用いて説明する。
図１５は、電流源１０１からの出力電流ｉａが小さい区間、すなわち図１４のＢ領域の場合を示している。電流源１０１からの電流ｉａにより、ＮＭＯＳトランジスタ１０２の動作点Ｎ１が決まる。ＮＭＯＳトランジスタ１０３のゲート電圧は、ＮＭＯＳトランジスタ１０２と同じであるが、ＮＭＯＳトランジスタ１０３のドレイン電圧Ｖｂはゲート電圧Ｖａよりも大きいため、ＮＭＯＳトランジスタ１０３の動作点は、ゲート電圧Ｖａを右方向に移動したＮ２になる。該動作点Ｎ２の電流が、ＮＭＯＳトランジスタ１０３のドレイン電流ｉｂとなる。
図１５は、電流源１０１からの出力電流ｉａが小さい区間、すなわち図１４のＢ領域の場合を示している。電流源１０１からの電流ｉａにより、ＮＭＯＳトランジスタ１０２の動作点Ｎ１が決まる。ＮＭＯＳトランジスタ１０３のゲート電圧は、ＮＭＯＳトランジスタ１０２と同じであるが、ＮＭＯＳトランジスタ１０３のドレイン電圧Ｖｂはゲート電圧Ｖａよりも大きいため、ＮＭＯＳトランジスタ１０３の動作点は、ゲート電圧Ｖａを右方向に移動したＮ２になる。該動作点Ｎ２の電流が、ＮＭＯＳトランジスタ１０３のドレイン電流ｉｂとなる。
また、動作点Ｎ２は、ＰＭＯＳトランジスタ１０５の動作点でもある。ＰＭＯＳトランジスタ１０６のゲート電圧Ｖｂは、ＰＭＯＳトランジスタ１０５と同じであるが、ＰＭＯＳトランジスタ１０６のドレイン電圧ＶＬＤは、ゲート電圧Ｖｂよりも小さいため、左に移動したＰ２が動作点となる。該動作点Ｐ２の電流が、レーザダイオードＬＤの駆動電流ｉＬＤとなる。図１５より、駆動電流ｉＬＤは、電流源１０１からの電流ｉａと比較して増加していることが分かる。
次に、図１６は、電流源１０１からの電流ｉａが大きい区間、すなわち図１４のＣ領域の場合を示している。図１６において、電流源１０１からの電流ｉａによって、ＮＭＯＳトランジスタ１０２の動作点Ｎ１が決まる。ＮＭＯＳトランジスタ１０３のゲート電圧ＶａはＮＭＯＳトランジスタ１０２と同じであるが、ＮＭＯＳトランジスタ１０３のドレイン電圧Ｖｂは、ゲート電圧Ｖａよりも小さい場合、ＮＭＯＳトランジスタ１０３の動作点は、ゲート電圧Ｖａを左方向に移動したＮ２になる。該動作点Ｎ２の電流が、ＮＭＯＳトランジスタ１０３のドレイン電流ｉｂである。また、動作点Ｎ２は、ＰＭＯＳトランジスタ１０５の動作点でもある。
ＰＭＯＳトランジスタ１０６のゲート電圧Ｖｂは、ＰＭＯＳトランジスタ１０５のゲート電圧と同じであるが、ＰＭＯＳトランジスタ１０６のドレイン電圧ＶＬＤは、ゲート電圧Ｖｂよりも大きいので、右に移動したＰ２が動作点となる。該動作点Ｐ２の電流が、レーザダイオードＬＤの駆動電流ｉＬＤとなる。図１６から、駆動電流ｉＬＤは、電流源１０１からの電流ｉａと比較して減少していることが分かる。このように、チャネル長変調効果の影響を受け、レーザダイオードＬＤを駆動する電流ｉＬＤは、制御信号ＳＣａで与えた目標電流値に対してずれるという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、電源電圧の変動やチャネル長変調効果により発生した、目標電流値と実際にレーザダイオードに供給される電流値との差を補正することにより、目標値に近い電流をレーザダイオードに供給することができるレーザダイオード駆動回路を得ることを目的とする。
この発明に係るレーザダイオード駆動回路は、外部から入力された制御信号に応じて電流源の電流値を変化させ、該電流値と同じか又は比例した電流をレーザダイオードに供給して該レーザダイオードを発光させるレーザダイオード駆動回路において、
前記レーザダイオードを駆動する所定の駆動電流に応じた該レーザダイオードの基準となる順方向電圧を発生させると共に、該所定の駆動電流に応じた前記レーザダイオードの順方向電圧を発生させ、該順方向電圧が前記基準となる順方向電圧になるように前記レーザダイオードに供給する電流を補正して制御する補正回路部を備えるものである。
前記レーザダイオードを駆動する所定の駆動電流に応じた該レーザダイオードの基準となる順方向電圧を発生させると共に、該所定の駆動電流に応じた前記レーザダイオードの順方向電圧を発生させ、該順方向電圧が前記基準となる順方向電圧になるように前記レーザダイオードに供給する電流を補正して制御する補正回路部を備えるものである。
前記補正回路部は、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性をそれぞれ備えた第１及び第２の各擬似レーザダイオードと、
入力された電流に応じた電流を生成して該第１の擬似レーザダイオードに供給する第１のカレントミラー回路と、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記電流源から供給される電流に応じた電流を前記第１から第３の各カレントミラー回路にそれぞれ出力する第４のカレントミラー回路と、
前記第１の擬似レーザダイオードの順方向電圧と、前記第２の擬似レーザダイオードの順方向電圧が同じになるように、前記第１及び第２の各カレントミラー回路の入力端に電流をそれぞれ加算して補正する補正回路と、
を備え、
前記第２のカレントミラー回路は、第３のカレントミラー回路と同じ回路構成をなすと共に消費電流が第３のカレントミラー回路の消費電流に比例し、前記補正回路は、第２のカレントミラー回路の入力端に加算した電流に比例する電流を前記第３のカレントミラー回路の入力端に加算するようにした。
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性をそれぞれ備えた第１及び第２の各擬似レーザダイオードと、
入力された電流に応じた電流を生成して該第１の擬似レーザダイオードに供給する第１のカレントミラー回路と、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記電流源から供給される電流に応じた電流を前記第１から第３の各カレントミラー回路にそれぞれ出力する第４のカレントミラー回路と、
前記第１の擬似レーザダイオードの順方向電圧と、前記第２の擬似レーザダイオードの順方向電圧が同じになるように、前記第１及び第２の各カレントミラー回路の入力端に電流をそれぞれ加算して補正する補正回路と、
を備え、
前記第２のカレントミラー回路は、第３のカレントミラー回路と同じ回路構成をなすと共に消費電流が第３のカレントミラー回路の消費電流に比例し、前記補正回路は、第２のカレントミラー回路の入力端に加算した電流に比例する電流を前記第３のカレントミラー回路の入力端に加算するようにした。
また、前記第１及び第２の各擬似レーザダイオードは、それぞれ同じ電流‐電圧特性を有し、前記第１のカレントミラー回路は、第２のカレントミラー回路の出力電流よりも大きい電流を出力し、前記補正回路は、第１の擬似レーザダイオードに供給される電流と第２の擬似レーザダイオードに供給される電流の差分をなくすように、前記第１及び第２の各カレントミラー回路の入力端に電流を加算して補正するようにした。
また、前記補正回路は、前記第２のカレントミラー回路の入力端に加算する電流値と、前記第３のカレントミラー回路の入力端に加算する電流値との比が、前記第２のカレントミラー回路の消費電流と前記第３のカレントミラー回路の消費電流との比になるようにした。
具体的には、前記補正回路は、
前記第１のカレントミラー回路の出力端と前記第１の擬似レーザダイオードとの接続部、及び前記第２のカレントミラー回路の出力端と前記第２の擬似レーザダイオードとの接続部が対応する入力端にそれぞれ接続された演算増幅回路と、
該演算増幅回路の出力信号に応じた電流を前記第２のカレントミラー回路の入力端に供給する第１のトランジスタと、
前記演算増幅回路の出力信号に応じた電流を前記第３のカレントミラー回路の入力端に供給する第２のトランジスタと、
を備えるようにした。
前記第１のカレントミラー回路の出力端と前記第１の擬似レーザダイオードとの接続部、及び前記第２のカレントミラー回路の出力端と前記第２の擬似レーザダイオードとの接続部が対応する入力端にそれぞれ接続された演算増幅回路と、
該演算増幅回路の出力信号に応じた電流を前記第２のカレントミラー回路の入力端に供給する第１のトランジスタと、
前記演算増幅回路の出力信号に応じた電流を前記第３のカレントミラー回路の入力端に供給する第２のトランジスタと、
を備えるようにした。
一方、前記補正回路部は、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性をそれぞれ備えた第１及び第２の各擬似レーザダイオードと、
入力された電流に応じた電流を生成して該第１の擬似レーザダイオードに供給する第１のカレントミラー回路と、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記電流源から供給される電流に応じた電流を前記第１から第３の各カレントミラー回路にそれぞれ出力する第４のカレントミラー回路と、
前記第１の擬似レーザダイオードの順方向電圧と、前記第２の擬似レーザダイオードの順方向電圧が同じになるように、前記第１及び第２の各カレントミラー回路の出力端からの電流をそれぞれ減算して補正する補正回路と、
を備え、
前記第２のカレントミラー回路は、第３のカレントミラー回路と同じ回路構成をなすと共に消費電流が第３のカレントミラー回路の消費電流に比例し、前記補正回路は、第２のカレントミラー回路の出力端から減算した電流に比例する電流を前記第３のカレントミラー回路の出力端から減算するようにした。
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性をそれぞれ備えた第１及び第２の各擬似レーザダイオードと、
入力された電流に応じた電流を生成して該第１の擬似レーザダイオードに供給する第１のカレントミラー回路と、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記電流源から供給される電流に応じた電流を前記第１から第３の各カレントミラー回路にそれぞれ出力する第４のカレントミラー回路と、
前記第１の擬似レーザダイオードの順方向電圧と、前記第２の擬似レーザダイオードの順方向電圧が同じになるように、前記第１及び第２の各カレントミラー回路の出力端からの電流をそれぞれ減算して補正する補正回路と、
を備え、
前記第２のカレントミラー回路は、第３のカレントミラー回路と同じ回路構成をなすと共に消費電流が第３のカレントミラー回路の消費電流に比例し、前記補正回路は、第２のカレントミラー回路の出力端から減算した電流に比例する電流を前記第３のカレントミラー回路の出力端から減算するようにした。
また、前記第１及び第２の各擬似レーザダイオードは、それぞれ同じ電流‐電圧特性を有し、前記第１のカレントミラー回路は、第２のカレントミラー回路の出力電流よりも小さい電流を出力し、前記補正回路は、第１の擬似レーザダイオードに供給される電流と第２の擬似レーザダイオードに供給される電流の差分をなくすように、前記第１及び第２の各カレントミラー回路の出力端からの電流をそれぞれ減算して補正するようにした。
また、前記補正回路は、前記第２のカレントミラー回路の出力端から減算する電流値と、前記第３のカレントミラー回路の出力端から減算する電流値との比が、前記第２のカレントミラー回路の消費電流と前記第３のカレントミラー回路の消費電流との比になるようにした。
具体的には、前記補正回路は、
前記第１のカレントミラー回路の出力端と前記第１の擬似レーザダイオードとの接続部、及び前記第２のカレントミラー回路の出力端と前記第２の擬似レーザダイオードとの接続部が対応する入力端にそれぞれ接続された演算増幅回路と、
該演算増幅回路の出力信号に応じた電流を前記第２のカレントミラー回路の出力端から所定の電源電圧へバイパスする第１のトランジスタと、
前記演算増幅回路の出力信号に応じた電流を前記第３のカレントミラー回路の出力端から所定の電源電圧へバイパスする第２のトランジスタと、
を備えるようにした。
前記第１のカレントミラー回路の出力端と前記第１の擬似レーザダイオードとの接続部、及び前記第２のカレントミラー回路の出力端と前記第２の擬似レーザダイオードとの接続部が対応する入力端にそれぞれ接続された演算増幅回路と、
該演算増幅回路の出力信号に応じた電流を前記第２のカレントミラー回路の出力端から所定の電源電圧へバイパスする第１のトランジスタと、
前記演算増幅回路の出力信号に応じた電流を前記第３のカレントミラー回路の出力端から所定の電源電圧へバイパスする第２のトランジスタと、
を備えるようにした。
前記第１のカレントミラー回路は、入力電流に比例した電流を正確に生成して出力する高精度のカレントミラー回路、例えばスタック型カレントミラー回路や、２つのカレントミラー回路をカスコード接続して形成したものや、ウィルソン型カレントミラー回路で構成されるようにした。
また、前記補正回路部は、
前記電流源からの電流が供給され、前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第１の擬似レーザダイオードと、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第２の擬似レーザダイオードと、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記第１の擬似レーザダイオードの順方向電圧と、前記第２の擬似レーザダイオードの順方向電圧が同じになるように、前記第２及び第３の各カレントミラー回路の入力端にそれぞれ電流を供給して補正する補正回路と、
を備え、
前記第２のカレントミラー回路は、第３のカレントミラー回路と同じ回路構成をなすと共に消費電流が第３のカレントミラー回路の消費電流に比例するようにした。
前記電流源からの電流が供給され、前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第１の擬似レーザダイオードと、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第２の擬似レーザダイオードと、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記第１の擬似レーザダイオードの順方向電圧と、前記第２の擬似レーザダイオードの順方向電圧が同じになるように、前記第２及び第３の各カレントミラー回路の入力端にそれぞれ電流を供給して補正する補正回路と、
を備え、
前記第２のカレントミラー回路は、第３のカレントミラー回路と同じ回路構成をなすと共に消費電流が第３のカレントミラー回路の消費電流に比例するようにした。
この場合、前記補正回路は、第２のカレントミラー回路の入力端に供給する電流と第３のカレントミラー回路の入力端に供給する電流の比が、第２のカレントミラー回路の消費電流と第３のカレントミラー回路の消費電流との比になるようにした。
具体的には、前記補正回路は、
前記電流源と前記第１の擬似レーザダイオードとの接続部、及び前記第２のカレントミラー回路の出力端と前記第２の擬似レーザダイオードとの接続部が対応する入力端にそれぞれ接続された演算増幅回路と、
該演算増幅回路の出力信号に応じた電流を前記第２のカレントミラー回路の入力端に供給する第１のトランジスタと、
前記演算増幅回路の出力信号に応じた電流を前記第３のカレントミラー回路の入力端に供給する第２のトランジスタと、
を備えるようにした。
前記電流源と前記第１の擬似レーザダイオードとの接続部、及び前記第２のカレントミラー回路の出力端と前記第２の擬似レーザダイオードとの接続部が対応する入力端にそれぞれ接続された演算増幅回路と、
該演算増幅回路の出力信号に応じた電流を前記第２のカレントミラー回路の入力端に供給する第１のトランジスタと、
前記演算増幅回路の出力信号に応じた電流を前記第３のカレントミラー回路の入力端に供給する第２のトランジスタと、
を備えるようにした。
また、前記第１及び第２の各擬似レーザダイオードは、それぞれ同じ電流‐電圧特性を有するようにした。
また、前記レーザダイオードと第２の擬似レーザダイオードの各電流‐電圧特性における電流の比が、第３のカレントミラー回路の消費電流と第２のカレントミラー回路の消費電流との比と同じになるようにしてもよい。
具体的には、前記第１及び第２の各擬似レーザダイオードは、ゲートとドレインが接続されたＭＯＳトランジスタでそれぞれ形成されるようにした。
前記第１及び第２の各擬似レーザダイオードは、ゲートとドレインが接続された複数のＭＯＳトランジスタが直列に接続されてそれぞれ形成されるようにしてもよい。
前記第１及び第２の各擬似レーザダイオードは、定電圧電源回路と抵抗の直列回路でそれぞれ形成されるようにしてもよい。
また、前記補正回路部は、
前記電流源からの電流が供給され、前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第１の擬似レーザダイオードと、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第２の擬似レーザダイオードと、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記電流源と第１の擬似レーザダイオードとの接続部の電圧に応じた電流を、前記第２及び第３の各カレントミラー回路の入力端にそれぞれ供給する電流供給回路と、
を備え、
前記第１及び第２の各擬似レーザダイオードは、第１の擬似レーザダイオードが出力側のトランジスタをなし第２の擬似レーザダイオードが入力側のトランジスタをなす第４のカレントミラー回路を形成し、前記第２のカレントミラー回路は、第３のカレントミラー回路と同じ回路構成をなすと共に消費電流が第３のカレントミラー回路の消費電流に比例するようにした。
前記電流源からの電流が供給され、前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第１の擬似レーザダイオードと、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第２の擬似レーザダイオードと、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記電流源と第１の擬似レーザダイオードとの接続部の電圧に応じた電流を、前記第２及び第３の各カレントミラー回路の入力端にそれぞれ供給する電流供給回路と、
を備え、
前記第１及び第２の各擬似レーザダイオードは、第１の擬似レーザダイオードが出力側のトランジスタをなし第２の擬似レーザダイオードが入力側のトランジスタをなす第４のカレントミラー回路を形成し、前記第２のカレントミラー回路は、第３のカレントミラー回路と同じ回路構成をなすと共に消費電流が第３のカレントミラー回路の消費電流に比例するようにした。
具体的には、前記電流供給回路は、
前記電流源と第１の擬似レーザダイオードとの接続部の電圧に応じた電流を前記第２のカレントミラー回路の入力端に供給する第１のＭＯＳトランジスタと、
前記電流源と第１の擬似レーザダイオードとの接続部の電圧に応じた電流を前記第３のカレントミラー回路の入力端に供給する第２のＭＯＳトランジスタと、
を備え、
前記第１のＭＯＳトランジスタにおけるドレイン電流‐ゲート電圧特性のドレイン電流と、前記第２のＭＯＳトランジスタにおけるドレイン電流‐ゲート電圧特性のドレイン電流との比が、前記第２のカレントミラー回路の消費電流と前記第３のカレントミラー回路の消費電流との比になるようにした。
前記電流源と第１の擬似レーザダイオードとの接続部の電圧に応じた電流を前記第２のカレントミラー回路の入力端に供給する第１のＭＯＳトランジスタと、
前記電流源と第１の擬似レーザダイオードとの接続部の電圧に応じた電流を前記第３のカレントミラー回路の入力端に供給する第２のＭＯＳトランジスタと、
を備え、
前記第１のＭＯＳトランジスタにおけるドレイン電流‐ゲート電圧特性のドレイン電流と、前記第２のＭＯＳトランジスタにおけるドレイン電流‐ゲート電圧特性のドレイン電流との比が、前記第２のカレントミラー回路の消費電流と前記第３のカレントミラー回路の消費電流との比になるようにした。
また、前記第１及び第２の各擬似レーザダイオードは、それぞれＭＯＳトランジスタからなり、前記レーザダイオードの電流‐電圧特性と、前記第２の擬似レーザダイオードをなすＭＯＳトランジスタのドレイン電流‐ゲート電圧特性との電流の比が、前記第３のカレントミラー回路の消費電流と前記第２のカレントミラー回路の消費電流の比と同じなるようにした。
更に、前記補正回路部は、
外部から入力された制御信号に応じてスイッチングを行い、前記第３のカレントミラー回路の入力端への電流供給制御を行う第１のスイッチと、
外部から入力された制御信号に応じてスイッチングを行い、前記第２のカレントミラー回路の入力端への電流供給制御を行う第２のスイッチと、
を備えるようにした。
外部から入力された制御信号に応じてスイッチングを行い、前記第３のカレントミラー回路の入力端への電流供給制御を行う第１のスイッチと、
外部から入力された制御信号に応じてスイッチングを行い、前記第２のカレントミラー回路の入力端への電流供給制御を行う第２のスイッチと、
を備えるようにした。
この場合、導通状態における前記第１のスイッチのインピーダンスと、導通状態における前記第２のスイッチのインピーダンスとの比は、前記第３のカレントミラー回路の消費電流と、前記第２のカレントミラー回路の消費電流との比の逆数になるようにした。
本発明のレーザダイオード駆動回路によれば、レーザダイオードの駆動電流が微少電流から大電流まで広範囲に渡っても、チャネル長変調効果によって目標駆動電流から外れていたレーザダイオードの駆動電流を、補正回路部を追加することで、正確な目標電流で駆動することができる。更に、補正回路部によって、チャネル長変調効果をキャンセルすることができるため、電源電圧が変動しても、レーザダイオードの駆動電流の変動を抑えることができる。
また、レーザダイオードの特性に比例した擬似レーザダイオードに目標電流に比例した電流を供給し、その電流に逆比例する電流をレーザダイオードに供給するようにしたことから、レーザダイオードに目標電流を正確に供給することができる。
また、簡単な構成で擬似レーザダイオードを実現することができ、回路を簡略化することができることから、ＩＣチップの小型化に伴うコストダウンを図ることができる。
一方、レーザダイオードの発光及び消灯を制御する第１のスイッチにおけるインピーダンスと等価の第２のスイッチを第２の擬似レーザダイオードに電流を供給する回路にも組み込んだことにより、第２の擬似レーザダイオードに供給される電流とレーザダイオードに供給される電流比をより正確にすることができ、レーザダイオードに目標電流をより正確に供給することができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるレーザダイオード駆動回路の回路例を示した図である。
図１において、レーザダイオード駆動回路１は、入力された制御信号ＳＣに応じて出力電流ｉ１が変化する電流源２と、レーザダイオードＬＤと、レーザダイオードＬＤに供給される電流ｉＬＤとレーザダイオードＬＤの順方向電圧であるアノード側の電圧ＶＬＤの特性とほぼ同様の特性又は比例関係にある特性を備えた第１の擬似レーザダイオードＬＤ１及び第２の擬似レーザダイオードＬＤ２とを備えている。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるレーザダイオード駆動回路の回路例を示した図である。
図１において、レーザダイオード駆動回路１は、入力された制御信号ＳＣに応じて出力電流ｉ１が変化する電流源２と、レーザダイオードＬＤと、レーザダイオードＬＤに供給される電流ｉＬＤとレーザダイオードＬＤの順方向電圧であるアノード側の電圧ＶＬＤの特性とほぼ同様の特性又は比例関係にある特性を備えた第１の擬似レーザダイオードＬＤ１及び第２の擬似レーザダイオードＬＤ２とを備えている。
また、レーザダイオード駆動回路１は、第１の擬似レーザダイオードＬＤ１に電流を供給する高精度な第１のカレントミラー回路３と、第２の擬似レーザダイオードＬＤ２に電流を供給する第２のカレントミラー回路４と、レーザダイオードＬＤに電流を供給する第３のカレントミラー回路５と、電流源２からの出力電流ｉ１を入力して、第１のカレントミラー回路３と第２のカレントミラー回路４及び第３のカレントミラー回路５に対応する入力電流ｉ２，ｉ４，ｉ６をそれぞれ供給する第４のカレントミラー回路６とを備えている。
更に、レーザダイオード駆動回路１は、ＮＭＯＳトランジスタＮ５及びＮ６、ＮＭＯＳトランジスタＮ５及びＮ６の動作制御を行う演算増幅回路ＡＭＰ並びに第１及び第２の各スイッチＳＷ１，ＳＷ２を備えている。第１のスイッチＳＷ１は、レーザダイオードＬＤの発光及び消灯の制御を行い、第２のスイッチＳＷ２は、第１のスイッチＳＷ１がオンしたときの第１のスイッチＳＷ１のインピーダンスを補正するために使用される。なお、第１及び第２の各擬似レーザダイオードＬＤ１，ＬＤ２、第１〜第４の各カレントミラー回路３〜６、ＮＭＯＳトランジスタＮ５，Ｎ６、演算増幅回路ＡＭＰ並びに第１及び第２の各スイッチＳＷ１，ＳＷ２は補正回路部をなす。また、ＮＭＯＳトランジスタＮ５，Ｎ６及び演算増幅回路ＡＭＰは補正回路をなし、ＮＭＯＳトランジスタＮ５は第１のトランジスタを、ＮＭＯＳトランジスタＮ６は第２のトランジスタをそれぞれなす。
また、第１のカレントミラー回路３は、スタック型カレントミラー回路をなしており、ＰＭＯＳトランジスタＰ１〜Ｐ４で形成されている。第２のカレントミラー回路４は、ＰＭＯＳトランジスタＰ５及びＰ６で形成され、第３のカレントミラー回路５は、ＰＭＯＳトランジスタＰ７及びＰ８で形成されている。第４のカレントミラー回路６は、ＮＭＯＳトランジスタＮ１〜Ｎ４で形成されている。
正側電源電圧Ｖｄｄと負側電源電圧Ｖｓｓ（例えば、接地電圧）との間には、電流源２とＮＭＯＳトランジスタＮ１が直列に接続され、ＮＭＯＳトランジスタＮ１において、ゲートはドレインに接続されている。また、ＮＭＯＳトランジスタＮ１のゲートには、ＮＭＯＳトランジスタＮ２〜Ｎ４の各ゲートがそれぞれ接続され、ＮＭＯＳトランジスタＮ２〜Ｎ４の各ソースは負側電源電圧Ｖｓｓにそれぞれ接続されている。
第１のカレントミラー回路３において、正側電源電圧ＶｄｄとＮＭＯＳトランジスタＮ２のドレインとの間には、ＰＭＯＳトランジスタＰ１及びＰ３が直列に接続され、正側電源電圧Ｖｄｄと第１の擬似レーザダイオードＬＤ１のアノードとの間にはＰＭＯＳトランジスタＰ２及びＰ４が直列に接続されている。第１の擬似レーザダイオードＬＤ１のカソードは負側電源電圧Ｖｓｓに接続されている。ＰＭＯＳトランジスタＰ１及びＰ２の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＰ２のドレインに接続されている。ＰＭＯＳトランジスタＰ３及びＰ４の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＰ３のドレインに接続されている。
第２のカレントミラー回路４において、ＰＭＯＳトランジスタＰ５及びＰ６における、各ソースは正側電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＰ５のドレインに接続されている。ＰＭＯＳトランジスタＰ５のドレインと負側電源電圧Ｖｓｓとの間には、スイッチＳＷ２とＮＭＯＳトランジスタＮ３が直列に接続され、ＰＭＯＳトランジスタＰ６のドレインと負側電源電圧Ｖｓｓとの間には第２の擬似レーザダイオードＬＤ２が接続されている。
第３のカレントミラー回路５において、ＰＭＯＳトランジスタＰ７及びＰ８における、各ソースは正側電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＰ７のドレインに接続されている。ＰＭＯＳトランジスタＰ７のドレインと負側電源電圧Ｖｓｓとの間には、スイッチＳＷ１とＮＭＯＳトランジスタＮ４が直列に接続され、ＰＭＯＳトランジスタＰ８のドレインと負側電源電圧Ｖｓｓとの間にはレーザダイオードＬＤが接続されている。
演算増幅回路ＡＭＰにおいて、非反転入力端は、ＰＭＯＳトランジスタＰ４のドレインと第１の擬似レーザダイオードＬＤ１のアノードとの接続部に接続され、反転入力端は、ＰＭＯＳトランジスタＰ６のドレインと第２の擬似レーザダイオードＬＤ２のアノードとの接続部に接続されている。演算増幅回路ＡＭＰの出力端は、ＮＭＯＳトランジスタＮ５及びＮ６のゲートにそれぞれ接続されている。ＮＭＯＳトランジスタＮ５は、ＮＭＯＳトランジスタＮ３と並列に接続され、ＮＭＯＳトランジスタＮ６は、ＮＭＯＳトランジスタＮ４と並列に接続されている。
第１及び第２の各擬似レーザダイオードＬＤ１，ＬＤ２は、図２〜図４に示すような構成になっており、図２では定電圧電源回路１１と抵抗１２の直列回路で構成され、図３ではゲートとドレインが接続されたＮＭＯＳトランジスタ１３で構成され、図４ではゲートとドレインがそれぞれ接続されたＮＭＯＳトランジスタ１４及び１５の直列回路で構成されている。第１及び第２の各擬似レーザダイオードＬＤ１，ＬＤ２では、流れる電流とアノード‐カソード間の順方向電圧が、レーザダイオードＬＤと同じか又は比例するように設定されている。
第２のカレントミラー回路４は、第３のカレントミラー回路５と比較して、回路を構成しているＭＯＳトランジスタの素子サイズを小さくしたものを使用しており、数十分の１から数百分の１の消費電流になるように設定されている。第２の擬似レーザダイオードＬＤ２に供給される電流ｉＬＤ２と第２の擬似レーザダイオードＬＤ２の順方向電圧であるアノード側の電圧ＶＬＤ２との特性であるｉＬＤ２‐ＶＬＤ２特性と、レーザダイオードＬＤに供給される電流ｉＬＤとレーザダイオードＬＤのアノード側の電圧ＶＬＤとの特性であるｉＬＤ‐ＶＬＤ特性との電流比は、第２のカレントミラー回路４の消費電流Ｍ２ｉと第３のカレントミラー回路５の消費電流Ｍ３ｉとの比と同じになるように設定されている。すなわち、ｉＬＤ２／ｉＬＤ＝Ｍ２ｉ／Ｍ３ｉになるように、第２のカレントミラー回路４及び第３のカレントミラー回路５の各ＭＯＳトランジスタのトランジスタサイズが設定されている。
また、第２のカレントミラー回路４に接続されている第２のスイッチＳＷ２は常時オンしており、そのインピーダンスＺ２は、第３のカレントミラー回路５に接続されている第１のスイッチＳＷ１がオンしたときのインピーダンスＺ１よりも大きく、そのインピーダンスの比Ｚ２／Ｚ１は、第２のカレントミラー回路４の消費電流Ｍ２ｉと、第３のカレントミラー回路５の消費電流Ｍ３ｉとの比の逆数に，すなわち、Ｚ２／Ｚ１＝Ｍ３ｉ／Ｍ２ｉになるように第１及び第２の各スイッチＳＷ１，ＳＷ２のそれぞれのインピーダンスＺ１，Ｚ２が設定されている。
第１のカレントミラー回路３は、前記のようにカレントミラー回路を２段積み重ねた構成をなしているため、チャネル長変調効果による電流の非対称性を大幅に改善することができる。第１のカレントミラー回路３としては、図１で示したスタック型の他に、図５で示すようなＰＭＯＳトランジスタをカスコード接続したカスコード型カレントミラー回路や、図６で示すようなウイルソン型カレントミラー回路等も使用することができる。
第４のカレントミラー回路６において、ＮＭＯＳトランジスタＮ１のドレインには、電流源２からの電流ｉ１が供給され、該電流ｉ１に応じた電流がＮＭＯＳトランジスタＮ２〜Ｎ４の各ドレイン電流として出力され、第１〜第３の各カレントミラー回路３〜５にそれぞれ入力される。
第４のカレントミラー回路６において、ＮＭＯＳトランジスタＮ１のドレインには、電流源２からの電流ｉ１が供給され、該電流ｉ１に応じた電流がＮＭＯＳトランジスタＮ２〜Ｎ４の各ドレイン電流として出力され、第１〜第３の各カレントミラー回路３〜５にそれぞれ入力される。
このような構成において、制御信号ＳＣに応じた電流源２からの電流ｉ１は、第４のカレントミラー回路６のＮＭＯＳトランジスタＮ１のドレイン電流となる。該電流は、ＮＭＯＳトランジスタＮ２で折り返されて第１のカレントミラー回路３に入力され、更に第１のカレントミラー回路３の出力端に接続された第１の擬似レーザダイオードＬＤ１に供給される。また、第４のカレントミラー回路６のＮＭＯＳトランジスタＮ１のドレイン電流ｉ１は、ＮＭＯＳトランジスタＮ３で折り返されて第２のカレントミラー回路４に入力され、更に、第２のカレントミラー回路４の出力端に接続された第２の擬似レーザダイオードＬＤ２に供給される。
ＮＭＯＳトランジスタＮ２の素子サイズはＮＭＯＳトランジスタＮ３の素子サイズより大きくして、同一ゲート電圧におけるＮＭＯＳトランジスタＮ２のドレイン電流ｉ２を、ＮＭＯＳトランジスタＮ３のドレイン電流ｉ４よりも大きくなるようにしている。この結果、第１の擬似レーザダイオードＬＤ１に流れる電流ｉＬＤ１は、第２の擬似レーザダイオードＬＤ２に流れる電流ｉＬＤ２よりも大きくなる。第１の擬似レーザダイオードＬＤ１と第２の擬似レーザダイオードＬＤ２の電流‐電圧特性は同一になっているため、第２の擬似レーザダイオードＬＤ２の電圧ＶＬＤ２は第１の擬似レーザダイオードＬＤ１の順方向電圧であるアノード側の電圧ＶＬＤ１よりも小さくなる。
第１の擬似レーザダイオードＬＤ１の電圧ＶＬＤ１は、演算増幅回路ＡＭＰの非反転入力端に、第２の擬似レーザダイオードＬＤ２の電圧ＶＬＤ２は、演算増幅回路ＡＭＰの反転入力端にそれぞれ接続されているため、演算増幅回路ＡＭＰは、出力端に接続されたＮＭＯＳトランジスタＮ５のゲート電圧を制御し、第２の擬似レーザダイオードＬＤ２の電圧ＶＬＤ２が、第１の擬似レーザダイオードＬＤ１の電圧ＶＬＤ１と等しくなるように、第２のカレントミラー回路４の入力電流ｉ４を増加させて第２のカレントミラー回路４の出力電流ｉ５を増加させる。
更に、演算増幅回路ＡＭＰの出力端にはＮＭＯＳトランジスタＮ６のゲートが接続されていることから、第３のカレントミラー回路５の入力電流ｉ６を増加させる。該電流ｉ６の増加分は、ＮＭＯＳトランジスタＮ５とＮＭＯＳトランジスタＮ６における同一ゲート電圧時のドレイン電流比で決まる。該ドレイン電流比を、第２のカレントミラー回路４の消費電流Ｍ２ｉと第３のカレントミラー回路５の消費電流Ｍ３ｉと同じになるようにして、レーザダイオードＬＤに供給される電流ｉＬＤを、第２の擬似レーザダイオードＬＤ２に供給される電流ｉＬＤ２に比例させることができる。
第２の擬似レーザダイオードＬＤ２に供給される電流ｉＬＤ２は、第１の擬似レーザダイオードＬＤ１に供給される電流ｉＬＤ１と同じであり、第１の擬似レーザダイオードＬＤ１に供給される電流ｉＬＤ１は、第１のカレントミラー回路３によって電流源２から出力された電流ｉ１に比例していることから、レーザダイオードＬＤに供給される電流ｉＬＤは、電流源２から出力された電流ｉ１に比例した電流となる。
なお、図１では、演算増幅回路ＡＭＰ及びＮＭＯＳトランジスタＮ５，Ｎ６を使用して、第２及び第３の各カレントミラー回路の入力電流を調整するようにしたが、演算増幅回路ＡＭＰ及びＮＭＯＳトランジスタＮ５，Ｎ６を使用して、第２の擬似レーザダイオードＬＤ２及びレーザダイオードＬＤにそれぞれ供給される電流を調整するようにしてもよい。
このようにした場合のレーザダイオード駆動回路の回路例を図７に示す。なお、図７では、図１と同じもの又は同様のものは同じ符号で示すと共に、ここではその説明を省略して図１との相違点のみ説明する。
このようにした場合のレーザダイオード駆動回路の回路例を図７に示す。なお、図７では、図１と同じもの又は同様のものは同じ符号で示すと共に、ここではその説明を省略して図１との相違点のみ説明する。
図７における図１との相違点は、図１の演算増幅回路ＡＭＰの反転入力端に電圧ＶＬＤ１が、図１の演算増幅回路ＡＭＰの非反転入力端に電圧ＶＬＤ２がそれぞれ入力され、ＮＭＯＳトランジスタＮ５が第２の擬似レーザダイオードＬＤ２に並列に接続されると共にＮＭＯＳトランジスタＮ６がレーザダイオードＬＤに並列に接続されるようにし、ＮＭＯＳトランジスタＮ２の素子サイズをＮＭＯＳトランジスタＮ３の素子サイズと同じか又はやや小さくして、同一ゲート電圧におけるＮＭＯＳトランジスタＮ２のドレイン電流ｉ２をＮＭＯＳトランジスタＮ３のドレイン電流ｉ４よりも小さくなるようにしたことにある。
図７において、ＮＭＯＳトランジスタＮ２のドレイン電流ｉ２をＮＭＯＳトランジスタＮ３のドレイン電流ｉ４よりも小さくなるようにしたことから、第２の擬似レーザダイオードＬＤ２に流れる電流ｉＬＤ２が第１の擬似レーザダイオードＬＤ１に流れる電流ｉＬＤ１よりも大きくなる。そこで、第２のカレントミラー回路４と第３のカレントミラー回路５の入力端に加えていた追加電流の代わりに、第２のカレントミラー回路４と第３のカレントミラー回路５の出力端から余分な電流を抜き取って減算するようにし、レーザダイオードＬＤに供給される電流を電流源２から出力される電流ｉ１に比例するようにした。
このように、本第１の実施の形態におけるレーザダイオード駆動回路は、第４のカレントミラー回路６は、電流源２から出力された電流ｉ１に応じた電流を第１〜第３の各カレントミラー回路３〜５にそれぞれ供給し、高精度の第１のカレントミラー回路３及び第１の擬似レーザダイオードＬＤ１で、電流ｉ１に応じたレーザダイオードＬＤの基準となる順方向電圧ＶＬＤ１を発生させると共に第２のカレントミラー回路４及び第２の擬似レーザダイオードＬＤ２で、電流ｉ１に応じたレーザダイオードＬＤの実際の順方向電圧ＶＬＤ２を発生させ、該順方向電圧ＶＬＤ２が基準となる順方向電圧ＶＬＤ１になるようにレーザダイオードＬＤに流れる電流ｉＬＤを制御するようにした。このことから、電源電圧の変動やチャネル長変調効果により発生した、目標電流値と実際にレーザダイオードＬＤに供給される電流値との差を補正することができ、目標値に近い電流をレーザダイオードＬＤに供給することができる。
第２の実施の形態．
前記第１の実施の形態では、高精度な第１のカレントミラー回路３を使用するようにしたが、第１のカレントミラー回路３をなくして第１の擬似レーザダイオードＬＤ１に電流源２からの出力電流ｉ１を供給するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図８は、本発明の第２の実施の形態におけるレーザダイオード駆動回路の回路例を示した図である。なお、図８では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
前記第１の実施の形態では、高精度な第１のカレントミラー回路３を使用するようにしたが、第１のカレントミラー回路３をなくして第１の擬似レーザダイオードＬＤ１に電流源２からの出力電流ｉ１を供給するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図８は、本発明の第２の実施の形態におけるレーザダイオード駆動回路の回路例を示した図である。なお、図８では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
図８において、レーザダイオード駆動回路２１は、電流源２と、レーザダイオードＬＤと、第１の擬似レーザダイオードＬＤ１及び第２の擬似レーザダイオードＬＤ２と、第２のカレントミラー回路４と、第３のカレントミラー回路５と、ＮＭＯＳトランジスタＮ３及びＮ４と、ＮＭＯＳトランジスタＮ３及びＮ４の動作制御を行う演算増幅回路ＡＭＰと、第１及び第２の各スイッチＳＷ１，ＳＷ２とを備えている。なお、第１及び第２の各擬似レーザダイオードＬＤ１，ＬＤ２、第２のカレントミラー回路４、第３のカレントミラー回路５、ＮＭＯＳトランジスタＮ３，Ｎ４、演算増幅回路ＡＭＰ、並びに第１及び第２の各スイッチＳＷ１，ＳＷ２は補正回路部をなす。また、ＮＭＯＳトランジスタＮ３，Ｎ４及び演算増幅回路ＡＭＰは補正回路をなし、ＮＭＯＳトランジスタＮ３は第１のトランジスタを、ＮＭＯＳトランジスタＮ４は第２のトランジスタをそれぞれなす。
正側電源電圧Ｖｄｄと負側電源電圧Ｖｓｓとの間には、電流源２と第１の擬似レーザダイオードＬＤ１が直列に接続され、電流源２と第１の擬似レーザダイオードＬＤ１のアノードとの接続部は、演算増幅回路ＡＭＰの非反転入力端に接続されている。
第２のカレントミラー回路４において、ＰＭＯＳトランジスタＰ５及びＰ６における、各ソースは正側電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＰ５のドレインに接続されている。
第２のカレントミラー回路４において、ＰＭＯＳトランジスタＰ５及びＰ６における、各ソースは正側電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＰ５のドレインに接続されている。
ＰＭＯＳトランジスタＰ５のドレインと負側電源電圧Ｖｓｓとの間には、スイッチＳＷ２とＮＭＯＳトランジスタＮ３が直列に接続され、ＮＭＯＳトランジスタＮ３のゲートは演算増幅回路ＡＭＰの出力端に接続されている。ＰＭＯＳトランジスタＰ６のドレインと負側電源電圧Ｖｓｓとの間には第２の擬似レーザダイオードＬＤ２が接続され、第２の擬似レーザダイオードＬＤ２のアノードとＰＭＯＳトランジスタＰ６のドレインとの接続部は演算増幅回路ＡＭＰの反転入力端に接続されている。
第３のカレントミラー回路５において、ＰＭＯＳトランジスタＰ７及びＰ８における、各ソースは正側電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＰ７のドレインに接続されている。ＰＭＯＳトランジスタＰ７のドレインと負側電源電圧Ｖｓｓとの間には、スイッチＳＷ１とＮＭＯＳトランジスタＮ４が直列に接続され、ＮＭＯＳトランジスタＮ４のゲートは演算増幅回路ＡＭＰの出力端に接続されている。ＰＭＯＳトランジスタＰ８のドレインと負側電源電圧Ｖｓｓとの間にはレーザダイオードＬＤが接続されている。
このような構成において、制御信号ＳＣに応じて電流源２から出力された電流ｉ１は、第１の擬似レーザダイオードＬＤ１に供給される。第１の擬似レーザダイオードＬＤ１における順方向電圧であるアノードの電圧ＶＬＤ１は、演算増幅回路ＡＭＰの非反転入力端に入力されている。また、第２の擬似レーザダイオードＬＤ２の順方向電圧であるアノードの電圧ＶＬＤ２は、演算増幅回路ＡＭＰの反転入力端に入力されている。このことから、演算増幅回路ＡＭＰは、第２の擬似レーザダイオードＬＤ２のアノードの電圧ＶＬＤ２が第１の擬似レーザダイオードＬＤ１のアノードの電圧ＶＬＤ１と等しくなるような電流を第２の擬似レーザダイオードＬＤ２に供給するように、ＮＭＯＳトランジスタＮ３のゲート電圧を制御する。
第２のカレントミラー回路４は、演算増幅回路ＡＭＰの帰還ループに入っているため、第２のカレントミラー回路４で発生するチャネル長変調効果による電流の非対称性は補正され、第２の擬似レーザダイオードＬＤ２に流れる電流ｉＬＤ２は、電流源２から出力された電流ｉ１に比例した電流に正確になる。
第２のカレントミラー回路４と第３のカレントミラー回路５に流れる電流は完全に比例関係になるように作られているため、第２の擬似レーザダイオードＬＤ２に比例した電流がレーザダイオードＬＤに流れる。すなわち、電流源２から出力された電流ｉ１に比例した電流がレーザダイオードＬＤに流れることになる。なお、第１のスイッチＳＷ１と第２のスイッチＳＷ２については、前記第１の実施の形態の場合と同様であるのでその説明を省略する。
第２のカレントミラー回路４と第３のカレントミラー回路５に流れる電流は完全に比例関係になるように作られているため、第２の擬似レーザダイオードＬＤ２に比例した電流がレーザダイオードＬＤに流れる。すなわち、電流源２から出力された電流ｉ１に比例した電流がレーザダイオードＬＤに流れることになる。なお、第１のスイッチＳＷ１と第２のスイッチＳＷ２については、前記第１の実施の形態の場合と同様であるのでその説明を省略する。
このように、本第２の実施の形態におけるレーザダイオード駆動回路は、前記第１の実施の形態と同様の効果を得ることができると共に、前記第１の実施の形態では、レーザダイオードＬＤに流れる電流に対して追加か又は抜き取りのいずれかしかできなかったため、第１の擬似レーザダイオードＬＤ１と第２の擬似レーザダイオードＬＤ２に供給する電流に初期設定で差を持たせていたのに対して、レーザダイオードＬＤに流れる電流に対して追加と抜き取りの両方を行うことができ、しかも高精度カレントミラー回路及びＮＭＯＳトランジスタＮ１とＮＭＯＳトランジスタＮ２で構成された第４のカレントミラー回路６が不要となり、これらのカレントミラー回路で発生していたチャネル長変調効果による電流の非対称性も改善することができる。
第３の実施の形態．
前記第２の実施の形態では、演算増幅回路ＡＭＰを使用したが、演算増幅回路ＡＭＰを使用せずに第１のカレントミラー回路３をなくして第１の擬似レーザダイオードＬＤ１に電流源２からの出力電流ｉ１を供給するようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図９は、本発明の第３の実施の形態におけるレーザダイオード駆動回路の回路例を示した図である。なお、図９では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
前記第２の実施の形態では、演算増幅回路ＡＭＰを使用したが、演算増幅回路ＡＭＰを使用せずに第１のカレントミラー回路３をなくして第１の擬似レーザダイオードＬＤ１に電流源２からの出力電流ｉ１を供給するようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図９は、本発明の第３の実施の形態におけるレーザダイオード駆動回路の回路例を示した図である。なお、図９では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
図９において、レーザダイオード駆動回路３１は、電流源２と、レーザダイオードＬＤと、第２のカレントミラー回路４と、第３のカレントミラー回路５と、ＮＭＯＳトランジスタＮ１及びＮ２からなる第４のカレントミラー回路３２と、ＮＭＯＳトランジスタＮ３，Ｎ４と、第１及び第２の各スイッチＳＷ１，ＳＷ２とを備えている。なお、第２のカレントミラー回路４、第３のカレントミラー回路５、第４のカレントミラー回路３２、ＮＭＯＳトランジスタＮ３，Ｎ４、並びに第１及び第２の各スイッチＳＷ１，ＳＷ２は補正回路部をなす。また、ＮＭＯＳトランジスタＮ３及びＮ４は電流供給回路をなし、ＮＭＯＳトランジスタＮ３は第１のＭＯＳトランジスタを、ＮＭＯＳトランジスタＮ４は第２のＭＯＳトランジスタをそれぞれなす。
正側電源電圧Ｖｄｄと負側電源電圧Ｖｓｓとの間には、電流源２とＮＭＯＳトランジスタＮ１が直列に接続され、電流源２とＮＭＯＳトランジスタＮ１との接続部は、ＮＭＯＳトランジスタＮ３及びＮ４の各ゲートにそれぞれ接続されている。
第２のカレントミラー回路４において、ＰＭＯＳトランジスタＰ５及びＰ６における、各ソースは正側電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＰ５のドレインに接続されている。ＰＭＯＳトランジスタＰ５のドレインと負側電源電圧Ｖｓｓとの間には、スイッチＳＷ２とＮＭＯＳトランジスタＮ３が直列に接続されている。
第２のカレントミラー回路４において、ＰＭＯＳトランジスタＰ５及びＰ６における、各ソースは正側電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＰ５のドレインに接続されている。ＰＭＯＳトランジスタＰ５のドレインと負側電源電圧Ｖｓｓとの間には、スイッチＳＷ２とＮＭＯＳトランジスタＮ３が直列に接続されている。
第３のカレントミラー回路５において、ＰＭＯＳトランジスタＰ７及びＰ８における、各ソースは正側電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＰ７のドレインに接続されている。ＰＭＯＳトランジスタＰ７のドレインと負側電源電圧Ｖｓｓとの間には、スイッチＳＷ１とＮＭＯＳトランジスタＮ４が直列に接続されている。
第４のカレントミラー回路３２において、ＮＭＯＳトランジスタＮ１及びＮ２における、各ソースは負側電源電圧Ｖｓｓにそれぞれ接続され、各ゲートは接続されて該接続部はＮＭＯＳトランジスタＮ２のドレインに接続されている。ＮＭＯＳトランジスタＮ１は、ドレインに電流源２からの電流ｉ１が入力されて第１の擬似レーザダイオードＬＤ１をなし、ＮＭＯＳトランジスタＮ２は、ドレインにＰＭＯＳトランジスタＰ６からの電流ｉ５が入力されて第２の擬似レーザダイオードＬＤ２をなす。
第４のカレントミラー回路３２において、ＮＭＯＳトランジスタＮ１及びＮ２における、各ソースは負側電源電圧Ｖｓｓにそれぞれ接続され、各ゲートは接続されて該接続部はＮＭＯＳトランジスタＮ２のドレインに接続されている。ＮＭＯＳトランジスタＮ１は、ドレインに電流源２からの電流ｉ１が入力されて第１の擬似レーザダイオードＬＤ１をなし、ＮＭＯＳトランジスタＮ２は、ドレインにＰＭＯＳトランジスタＰ６からの電流ｉ５が入力されて第２の擬似レーザダイオードＬＤ２をなす。
このような構成において、制御信号ＳＣに応じて電流源２から出力された電流ｉ１は、第１の擬似レーザダイオードＬＤ１をなすＮＭＯＳトランジスタＮ１のドレイン電流となる。ＮＭＯＳトランジスタＮ１のドレイン電圧は第１の擬似レーザダイオードＬＤ１の順方向電圧であるアノードの電圧ＶＬＤ１となり、該電圧ＶＬＤ１は第２のカレントミラー回路４の入力端に接続されているＮＭＯＳトランジスタＮ３のゲートにも入力されているため、帰還ループとなって、ＮＭＯＳトランジスタＮ２のドレイン電流ｉ５は、電流源２から出力された電流ｉ１と等しくなる。ＮＭＯＳトランジスタＮ１のドレイン電圧ＶＬＤ１は、結果として、第２のカレントミラー回路４のＰＭＯＳトランジスタＰ６の出力電流ｉ５が電流ｉ１とほぼ一致するような、ＮＭＯＳトランジスタＮ３のゲート電圧になる。
更に、ＮＭＯＳトランジスタＮ１のドレイン電圧ＶＬＤ１は、第３のカレントミラー回路５の入力端に接続されているＮＭＯＳトランジスタＮ４のゲートにも入力されているため、ＮＭＯＳトランジスタＮ４のドレイン電流ｉ６は、ＮＭＯＳトランジスタＮ３のドレイン電流ｉ４に比例した電流となる。
第２のカレントミラー回路４と第３のカレントミラー回路５は回路構成が同じあることから、ＰＭＯＳトランジスタＰ６のドレイン電流ｉ５とＰＭＯＳトランジスタＰ８のドレイン電流ｉＬＤは比例した電流となる。すなわち、ＰＭＯＳトランジスタＰ８のドレイン電流ｉＬＤは、レーザダイオードＬＤに流れる電流であることから、電流源２から出力された電流ｉ１に比例した電流がレーザダイオードＬＤに流れることになる。
第２のカレントミラー回路４と第３のカレントミラー回路５は回路構成が同じあることから、ＰＭＯＳトランジスタＰ６のドレイン電流ｉ５とＰＭＯＳトランジスタＰ８のドレイン電流ｉＬＤは比例した電流となる。すなわち、ＰＭＯＳトランジスタＰ８のドレイン電流ｉＬＤは、レーザダイオードＬＤに流れる電流であることから、電流源２から出力された電流ｉ１に比例した電流がレーザダイオードＬＤに流れることになる。
なお、ＮＭＯＳトランジスタＮ１のドレイン電圧ＶＬＤ１とＮＭＯＳトランジスタＮ２のドレイン電圧ＶＬＤ２が一致しないことから、第４のカレントミラー回路３２は、チャネル長変調効果によって微小な誤差が生じることがある。このため、より良い特性が必要な場合は、ＮＭＯＳトランジスタＮ１及びＮ２のゲートチャネル長を大きくするか、又は第４のカレントミラー回路３２を図１０で示すようなＮＭＯＳトランジスタをカスコード接続したカスコード型カレントミラー回路や、図１１で示すようなウイルソン型カレントミラー回路といった高精度なカレントミラー回路を使用するとよい。
なお、図１０の場合、ＮＭＯＳトランジスタＮ１１及びＮ１２の直列回路が第１の擬似レーザダイオードＬＤ１をなし、ＮＭＯＳトランジスタＮ２１及びＮ２２の直列回路が第２の擬似レーザダイオードＬＤ２をなす。また、図１１の場合、ＮＭＯＳトランジスタＮ１３が第１の擬似レーザダイオードＬＤ１をなし、ＮＭＯＳトランジスタＮ２３及びＮ２４の直列回路が第２の擬似レーザダイオードＬＤ２をなす。
このように、本第３の実施の形態におけるレーザダイオード駆動回路は、第２の実施の形態と同様の効果を得ることができると共に、第２の実施の形態で必要であった、多くの素子を含みＩＣチップ上では比較的大きな面積を要する演算増幅回路ＡＭＰをなくすことができ、ＩＣチップの大幅な面積の縮小を図ることができる。
なお、前記第１〜第３の各実施の形態で使用されたＰＭＯＳトランジスタが行う動作をＮＭＯＳトランジスタで実現すると共に、前記第１〜第３の各実施の形態で使用されたＮＭＯＳトランジスタが行う動作をＰＭＯＳトランジスタで実現するようにしてもよい。
１，２１，３１ レーザダイオード駆動回路
２ 電流源
３ 第１のカレントミラー回路
４ 第２のカレントミラー回路
５ 第３のカレントミラー回路
６，３２ 第４のカレントミラー回路
ＳＷ１ 第１のスイッチ
ＳＷ２ 第２のスイッチ
ＬＤ レーザダイオード
ＬＤ１ 第１の擬似レーザダイオード
ＬＤ２ 第２の擬似レーザダイオード
ＡＭＰ 演算増幅回路
Ｎ５，Ｎ６ ＮＭＯＳトランジスタ
２ 電流源
３ 第１のカレントミラー回路
４ 第２のカレントミラー回路
５ 第３のカレントミラー回路
６，３２ 第４のカレントミラー回路
ＳＷ１ 第１のスイッチ
ＳＷ２ 第２のスイッチ
ＬＤ レーザダイオード
ＬＤ１ 第１の擬似レーザダイオード
ＬＤ２ 第２の擬似レーザダイオード
ＡＭＰ 演算増幅回路
Ｎ５，Ｎ６ ＮＭＯＳトランジスタ
Claims (26)
- 外部から入力された制御信号に応じて電流源の電流値を変化させ、該電流値と同じか又は比例した電流をレーザダイオードに供給して該レーザダイオードを発光させるレーザダイオード駆動回路において、
前記レーザダイオードを駆動する所定の駆動電流に応じた該レーザダイオードの基準となる順方向電圧を発生させると共に、該所定の駆動電流に応じた前記レーザダイオードの順方向電圧を発生させ、該順方向電圧が前記基準となる順方向電圧になるように前記レーザダイオードに供給する電流を補正して制御する補正回路部を備えることを特徴とするレーザダイオード駆動回路。 - 前記補正回路部は、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性をそれぞれ備えた第１及び第２の各擬似レーザダイオードと、
入力された電流に応じた電流を生成して該第１の擬似レーザダイオードに供給する第１のカレントミラー回路と、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記電流源から供給される電流に応じた電流を前記第１から第３の各カレントミラー回路にそれぞれ出力する第４のカレントミラー回路と、
前記第１の擬似レーザダイオードの順方向電圧と、前記第２の擬似レーザダイオードの順方向電圧が同じになるように、前記第１及び第２の各カレントミラー回路の入力端に電流をそれぞれ加算して補正する補正回路と、
を備え、
前記第２のカレントミラー回路は、第３のカレントミラー回路と同じ回路構成をなすと共に消費電流が第３のカレントミラー回路の消費電流に比例し、前記補正回路は、第２のカレントミラー回路の入力端に加算した電流に比例する電流を前記第３のカレントミラー回路の入力端に加算することを特徴とする請求項１記載のレーザダイオード駆動回路。 - 前記第１及び第２の各擬似レーザダイオードは、それぞれ同じ電流‐電圧特性を有し、前記第１のカレントミラー回路は、第２のカレントミラー回路の出力電流よりも大きい電流を出力し、前記補正回路は、第１の擬似レーザダイオードに供給される電流と第２の擬似レーザダイオードに供給される電流の差分をなくすように、前記第１及び第２の各カレントミラー回路の入力端に電流を加算して補正することを特徴とする請求項２記載のレーザダイオード駆動回路。
- 前記補正回路は、前記第２のカレントミラー回路の入力端に加算する電流値と、前記第３のカレントミラー回路の入力端に加算する電流値との比が、前記第２のカレントミラー回路の消費電流と前記第３のカレントミラー回路の消費電流との比になるようにすることを特徴とする請求項２又は３記載のレーザダイオード駆動回路。
- 前記補正回路は、
前記第１のカレントミラー回路の出力端と前記第１の擬似レーザダイオードとの接続部、及び前記第２のカレントミラー回路の出力端と前記第２の擬似レーザダイオードとの接続部が対応する入力端にそれぞれ接続された演算増幅回路と、
該演算増幅回路の出力信号に応じた電流を前記第２のカレントミラー回路の入力端に供給する第１のトランジスタと、
前記演算増幅回路の出力信号に応じた電流を前記第３のカレントミラー回路の入力端に供給する第２のトランジスタと、
を備えることを特徴とする請求項２、３又は４記載のレーザダイオード駆動回路。 - 前記補正回路部は、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性をそれぞれ備えた第１及び第２の各擬似レーザダイオードと、
入力された電流に応じた電流を生成して該第１の擬似レーザダイオードに供給する第１のカレントミラー回路と、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記電流源から供給される電流に応じた電流を前記第１から第３の各カレントミラー回路にそれぞれ出力する第４のカレントミラー回路と、
前記第１の擬似レーザダイオードの順方向電圧と、前記第２の擬似レーザダイオードの順方向電圧が同じになるように、前記第１及び第２の各カレントミラー回路の出力端からの電流をそれぞれ減算して補正する補正回路と、
を備え、
前記第２のカレントミラー回路は、第３のカレントミラー回路と同じ回路構成をなすと共に消費電流が第３のカレントミラー回路の消費電流に比例し、前記補正回路は、第２のカレントミラー回路の出力端から減算した電流に比例する電流を前記第３のカレントミラー回路の出力端から減算することを特徴とする請求項１記載のレーザダイオード駆動回路。 - 前記第１及び第２の各擬似レーザダイオードは、それぞれ同じ電流‐電圧特性を有し、前記第１のカレントミラー回路は、第２のカレントミラー回路の出力電流よりも小さい電流を出力し、前記補正回路は、第１の擬似レーザダイオードに供給される電流と第２の擬似レーザダイオードに供給される電流の差分をなくすように、前記第１及び第２の各カレントミラー回路の出力端からの電流をそれぞれ減算して補正することを特徴とする請求項６記載のレーザダイオード駆動回路。
- 前記補正回路は、前記第２のカレントミラー回路の出力端から減算する電流値と、前記第３のカレントミラー回路の出力端から減算する電流値との比が、前記第２のカレントミラー回路の消費電流と前記第３のカレントミラー回路の消費電流との比になるようにすることを特徴とする請求項６又は７記載のレーザダイオード駆動回路。
- 前記補正回路は、
前記第１のカレントミラー回路の出力端と前記第１の擬似レーザダイオードとの接続部、及び前記第２のカレントミラー回路の出力端と前記第２の擬似レーザダイオードとの接続部が対応する入力端にそれぞれ接続された演算増幅回路と、
該演算増幅回路の出力信号に応じた電流を前記第２のカレントミラー回路の出力端から所定の電源電圧へバイパスする第１のトランジスタと、
前記演算増幅回路の出力信号に応じた電流を前記第３のカレントミラー回路の出力端から所定の電源電圧へバイパスする第２のトランジスタと、
を備えることを特徴とする請求項６、７又は８記載のレーザダイオード駆動回路。 - 前記第１のカレントミラー回路は、入力電流に比例した電流を正確に生成して出力する高精度のカレントミラー回路で構成されることを特徴とする請求項２又は６記載のレーザダイオード駆動回路。
- 前記第１のカレントミラー回路は、スタック型カレントミラー回路で構成されることを特徴とする請求項１０記載のレーザダイオード駆動回路。
- 前記第１のカレントミラー回路は、２つのカレントミラー回路をカスコード接続して形成されることを特徴とする請求項１０記載のレーザダイオード駆動回路。
- 前記第１のカレントミラー回路は、ウィルソン型カレントミラー回路で構成されることを特徴とする請求項１０記載のレーザダイオード駆動回路。
- 前記補正回路部は、
前記電流源からの電流が供給され、前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第１の擬似レーザダイオードと、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第２の擬似レーザダイオードと、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記第１の擬似レーザダイオードの順方向電圧と、前記第２の擬似レーザダイオードの順方向電圧が同じになるように、前記第２及び第３の各カレントミラー回路の入力端にそれぞれ電流を供給して補正する補正回路と、
を備え、
前記第２のカレントミラー回路は、第３のカレントミラー回路と同じ回路構成をなすと共に消費電流が第３のカレントミラー回路の消費電流に比例することを特徴とする請求項１記載のレーザダイオード駆動回路。 - 前記補正回路は、第２のカレントミラー回路の入力端に供給する電流と第３のカレントミラー回路の入力端に供給する電流の比が、第２のカレントミラー回路の消費電流と第３のカレントミラー回路の消費電流との比になることを特徴とする請求項１４記載のレーザダイオード駆動回路。
- 前記補正回路は、
前記電流源と前記第１の擬似レーザダイオードとの接続部、及び前記第２のカレントミラー回路の出力端と前記第２の擬似レーザダイオードとの接続部が対応する入力端にそれぞれ接続された演算増幅回路と、
該演算増幅回路の出力信号に応じた電流を前記第２のカレントミラー回路の入力端に供給する第１のトランジスタと、
前記演算増幅回路の出力信号に応じた電流を前記第３のカレントミラー回路の入力端に供給する第２のトランジスタと、
を備えることを特徴とする請求項１４又は１５記載のレーザダイオード駆動回路。 - 前記第１及び第２の各擬似レーザダイオードは、それぞれ同じ電流‐電圧特性を有することを特徴とする請求項１４、１５又は１６記載のレーザダイオード駆動回路。
- 前記レーザダイオードと第２の擬似レーザダイオードの各電流‐電圧特性における電流の比が、第３のカレントミラー回路の消費電流と第２のカレントミラー回路の消費電流との比と同じになることを特徴とする請求項２、６又は１４記載のレーザダイオード駆動回路。
- 前記第１及び第２の各擬似レーザダイオードは、ゲートとドレインが接続されたＭＯＳトランジスタでそれぞれ形成されることを特徴とする請求項２、６又は１４記載のレーザダイオード駆動回路。
- 前記第１及び第２の各擬似レーザダイオードは、ゲートとドレインが接続された複数のＭＯＳトランジスタが直列に接続されてそれぞれ形成されることを特徴とする請求項２、６又は１４記載のレーザダイオード駆動回路。
- 前記第１及び第２の各擬似レーザダイオードは、定電圧電源回路と抵抗の直列回路でそれぞれ形成されることを特徴とする請求項２、６又は１４記載のレーザダイオード駆動回路。
- 前記補正回路部は、
前記電流源からの電流が供給され、前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第１の擬似レーザダイオードと、
前記レーザダイオードの電流‐電圧特性と同一又は比例関係にある特性を備えた第２の擬似レーザダイオードと、
入力された電流に応じた電流を生成して前記第２の擬似レーザダイオードに供給する第２のカレントミラー回路と、
入力された電流に応じた電流を生成して前記レーザダイオードに供給する第３のカレントミラー回路と、
前記電流源と第１の擬似レーザダイオードとの接続部の電圧に応じた電流を、前記第２及び第３の各カレントミラー回路の入力端にそれぞれ供給する電流供給回路と、
を備え、
前記第１及び第２の各擬似レーザダイオードは、第１の擬似レーザダイオードが出力側のトランジスタをなし第２の擬似レーザダイオードが入力側のトランジスタをなす第４のカレントミラー回路を形成し、前記第２のカレントミラー回路は、第３のカレントミラー回路と同じ回路構成をなすと共に消費電流が第３のカレントミラー回路の消費電流に比例することを特徴とする請求項１記載のレーザダイオード駆動回路。 - 前記電流供給回路は、
前記電流源と第１の擬似レーザダイオードとの接続部の電圧に応じた電流を前記第２のカレントミラー回路の入力端に供給する第１のＭＯＳトランジスタと、
前記電流源と第１の擬似レーザダイオードとの接続部の電圧に応じた電流を前記第３のカレントミラー回路の入力端に供給する第２のＭＯＳトランジスタと、
を備え、
前記第１のＭＯＳトランジスタにおけるドレイン電流‐ゲート電圧特性のドレイン電流と、前記第２のＭＯＳトランジスタにおけるドレイン電流‐ゲート電圧特性のドレイン電流との比が、前記第２のカレントミラー回路の消費電流と前記第３のカレントミラー回路の消費電流との比になることを特徴とする請求項２２記載のレーザダイオード駆動回路。 - 前記第１及び第２の各擬似レーザダイオードは、それぞれＭＯＳトランジスタからなり、前記レーザダイオードの電流‐電圧特性と、前記第２の擬似レーザダイオードをなすＭＯＳトランジスタのドレイン電流‐ゲート電圧特性との電流の比が、前記第３のカレントミラー回路の消費電流と前記第２のカレントミラー回路の消費電流の比と同じなることを特徴とする請求項２２記載のレーザダイオード駆動回路。
- 前記補正回路部は、
外部から入力された制御信号に応じてスイッチングを行い、前記第３のカレントミラー回路の入力端への電流供給制御を行う第１のスイッチと、
外部から入力された制御信号に応じてスイッチングを行い、前記第２のカレントミラー回路の入力端への電流供給制御を行う第２のスイッチと、
を備えることを特徴とする請求項２、６、１４又は２２記載のレーザダイオード駆動回路。 - 導通状態における前記第１のスイッチのインピーダンスと、導通状態における前記第２のスイッチのインピーダンスとの比は、前記第３のカレントミラー回路の消費電流と、前記第２のカレントミラー回路の消費電流との比の逆数になることを特徴とする請求項２５記載のレーザダイオード駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003331328A JP3746049B2 (ja) | 2003-09-24 | 2003-09-24 | レーザダイオード駆動回路 |
| US10/947,377 US7369590B2 (en) | 2003-09-24 | 2004-09-23 | Laser diode driving circuit |
| US12/076,518 US7599416B2 (en) | 2003-09-24 | 2008-03-19 | Laser diode driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003331328A JP3746049B2 (ja) | 2003-09-24 | 2003-09-24 | レーザダイオード駆動回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005281888A Division JP4108704B2 (ja) | 2005-09-28 | 2005-09-28 | レーザダイオード駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005101154A true JP2005101154A (ja) | 2005-04-14 |
| JP3746049B2 JP3746049B2 (ja) | 2006-02-15 |
Family
ID=34460027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003331328A Expired - Fee Related JP3746049B2 (ja) | 2003-09-24 | 2003-09-24 | レーザダイオード駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7369590B2 (ja) |
| JP (1) | JP3746049B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8094695B2 (en) | 2007-07-31 | 2012-01-10 | Renesas Electronics Corporation | Current drive circuit |
| US11099592B2 (en) * | 2018-09-18 | 2021-08-24 | Ampliphy Technologies Limited | Current self-checking regulation circuit based on voltage calibration |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100657152B1 (ko) * | 2004-07-29 | 2006-12-12 | 매그나칩 반도체 유한회사 | 수동 매트릭스 유기 발광 다이오드용 출력 드라이버 |
| WO2006067890A1 (ja) * | 2004-12-22 | 2006-06-29 | Matsushita Electric Industrial Co., Ltd. | 光送信回路 |
| DE102005022612A1 (de) * | 2005-05-10 | 2006-11-16 | Atmel Germany Gmbh | Treiberschaltung für elektronische Bauteile |
| WO2008054119A2 (en) * | 2006-10-30 | 2008-05-08 | Lg Electronics Inc. | Methods for transmitting access channel message and response message, and mobile communication terminals |
| KR20130073669A (ko) * | 2011-12-23 | 2013-07-03 | 삼성전기주식회사 | 전원 스위칭 구동 장치, 이를 갖는 역률 보정 장치 및 전원 공급 장치 |
| US9519303B2 (en) * | 2014-02-10 | 2016-12-13 | Infineon Technologies Ag | Precision current sensing |
| JP6372097B2 (ja) | 2014-03-07 | 2018-08-15 | 株式会社リコー | 検出装置、検出回路、センサモジュール及び画像形成装置 |
| KR102408860B1 (ko) * | 2015-11-30 | 2022-06-15 | 에스케이하이닉스 주식회사 | 집적회로 및 그의 구동 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0614663B2 (ja) * | 1986-09-19 | 1994-02-23 | 株式会社リコー | 光走査装置 |
| JPH0590691A (ja) * | 1991-09-26 | 1993-04-09 | Sharp Corp | レーザ光出力制御装置 |
| JP3296882B2 (ja) * | 1993-05-26 | 2002-07-02 | 株式会社リコー | 輝度制御回路装置 |
| JP3130825B2 (ja) | 1997-03-27 | 2001-01-31 | 日本電気テレコムシステム株式会社 | Ｌｄ駆動回路 |
-
2003
- 2003-09-24 JP JP2003331328A patent/JP3746049B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-23 US US10/947,377 patent/US7369590B2/en not_active Expired - Fee Related
-
2008
- 2008-03-19 US US12/076,518 patent/US7599416B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8094695B2 (en) | 2007-07-31 | 2012-01-10 | Renesas Electronics Corporation | Current drive circuit |
| US11099592B2 (en) * | 2018-09-18 | 2021-08-24 | Ampliphy Technologies Limited | Current self-checking regulation circuit based on voltage calibration |
Also Published As
| Publication number | Publication date |
|---|---|
| US7369590B2 (en) | 2008-05-06 |
| US20080181273A1 (en) | 2008-07-31 |
| JP3746049B2 (ja) | 2006-02-15 |
| US20050094690A1 (en) | 2005-05-05 |
| US7599416B2 (en) | 2009-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7599416B2 (en) | Laser diode driving circuit | |
| US6496057B2 (en) | Constant current generation circuit, constant voltage generation circuit, constant voltage/constant current generation circuit, and amplification circuit | |
| US7714645B2 (en) | Offset cancellation of a single-ended operational amplifier | |
| US7834610B2 (en) | Bandgap reference circuit | |
| JP4477381B2 (ja) | レーザダイオード駆動回路 | |
| US8476967B2 (en) | Constant current circuit and reference voltage circuit | |
| US20080048771A1 (en) | Constant current circuit | |
| US5847556A (en) | Precision current source | |
| WO2019150744A1 (ja) | 補正電流出力回路及び補正機能付き基準電圧回路 | |
| US6897714B2 (en) | Reference voltage generating circuit | |
| US11251752B2 (en) | Temperature correction circuit and method of operating a power amplifier | |
| KR100299597B1 (ko) | 캐스코드전류미러가포함된집적회로 | |
| KR100848740B1 (ko) | 기준 전압 회로 | |
| KR100988900B1 (ko) | 반도체 장치, 그 반도체 장치를 사용한 반도체 레이저 구동장치 및 화상 형성 장치 | |
| JP2010041131A (ja) | 演算増幅器 | |
| US6965270B1 (en) | Regulated cascode amplifier with controlled saturation | |
| JP4108704B2 (ja) | レーザダイオード駆動回路 | |
| JP2006338434A (ja) | 基準電圧発生回路 | |
| US20070290740A1 (en) | Current Mirror Arrangement | |
| JP2005123861A (ja) | 高周波電力増幅回路および高周波電力増幅用電子部品 | |
| US20050253645A1 (en) | Current output stages | |
| JP2006003246A (ja) | 磁気センサ回路 | |
| KR100307835B1 (ko) | 정전압회로 | |
| US6556070B2 (en) | Current source that has a high output impedance and that can be used with low operating voltages | |
| JP2004180007A (ja) | カレントミラー回路及びカレントミラー回路を使用した半導体レーザ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |