JP2005080343A

JP2005080343A - スイッチング電源装置用制御回路

Info

Publication number: JP2005080343A
Application number: JP2003305205A
Authority: JP
Inventors: Takamasa Sakai; 隆正酒井
Original assignee: Cosel Co Ltd
Current assignee: Cosel Co Ltd
Priority date: 2003-08-28
Filing date: 2003-08-28
Publication date: 2005-03-24

Abstract

【課題】回生動作時に出力トランスが飽和しても主スイッチ素子に過大な電流が流れないスイッチング電源装置用制御回路を提供する。
【解決手段】直流入力電力をオン・オフする主スイッチ素子４と、主スイッチ素子４に接続され主スイッチ素子４のオン・オフを制御する制御部２と、主トランス３とを備える。主トランス３にサブ巻線３ｃを設け、回生動作によるサブ巻線３ｃの電圧が低下して一定時間経過するまで、出力電圧のフィードバック信号等が入力する制御部２の制御入力端子２ａの入力電圧を低い状態にする補助制御回路２６を備える。回生動作によって、主スイッチ素子４のゲート電圧が低い期間に主スイッチ素子４がオンする場合には、主スイッチ素子４のドレイン電流がゼロに戻って一定時間が経過するまでは、制御部２が主スイッチ素子４のゲートに電圧を印加しないようにする。
【選択図】図１

Description

この発明は、直流電圧を所望の電圧に変換して電子機器に供給するスイッチング電源装置用制御回路に関する。

従来、スイッチング電源装置において、特許文献１に開示されているような同期整流型のフォワードコンバータと称されるスイッチング電源装置がある。この同期整流型スイッチング電源装置の基本的な回路構成を図３に、その動作波形を図４、図５に示す。

図３において、主トランス３の一次巻線３ａには、直流入力電源１と後述するＰＷＭ制御部２の出力によりチャネルがＯＮ／ＯＦＦ制御されるＭＯＳ−ＦＥＴ等の主スイッチ素子４より成る直列回路が接続されている。また、主トランス３の二次巻線３ｂには整流側半導体スイッチ素子５、転流側半導体スイッチ素子６より成る同期整流回路と、チョークコイル７とコンデンサ８から成る出力平滑回路が接続され、コンデンサ８の両端が接続された出力端子には負荷９が接続される。

整流側半導体スイッチ素子５のゲートは、主トランス３の二次巻線３ｂのドットを付した側の端子に接続され、転流側半導体スイッチ素子６のゲートは、ダイオード１０のカソードに接続され、アノードが主トランス３の二次巻線３ｂのドットのない側の端子に接続されている。さらに、転流側半導体スイッチ素子６のゲートは、そのゲート容量の放電用スイッチ素子１１を介して転流側半導体スイッチ素子６のソース側に接続されている。

また、このスイッチング電源装置の出力端子が接続されたコンデンサ８の両端には、チョークコイル７との間に一端が接続された抵抗１２と、抵抗１２の他端がアノードに接続されたフォトカプラ１３の発光素子であるＬＥＤ１３ａと、ＬＥＤ１３ａのカソードが接続された二次側制御部１６からなる直列回路が接続され、二次側制御部１６の制御端子には、出力端子間に直列に接続された抵抗１７，１８の接続点により分圧された電圧が入力している。この分圧された出力電圧は、二次側制御部１６で所定の基準電圧と比較され、その誤差信号が出力電圧のフィードバック信号としてフォトカプラ１３のＬＥＤ１３ａの出力となり、フォトカプラ１３の受光素子であるフォトトランジスタ１３ｂに入力されている。フォトカプラ１３のフォトトランジスタ１３ｂのコレクタは、抵抗１９を介して入力電源１のプラス側に接続されているとともに、ＰＷＭ制御部２の制御入力端子２ａに接続されている。

このスイッチング電源装置の出力電圧は、二次側制御部１６で基準電圧と比較され、誤差信号がフォトカプラ１３を介してＰＷＭ制御部２にフィードバックされ、出力電圧が常に一定となるように主スイッチ素子４のオン期間が制御される。ＰＷＭ制御部２は図６の特性図に示すように、制御入力端子２ａの電圧が上昇すると出力信号のオン期間が長くなり、逆に制御入力端子２ａの電圧が低下すると出力信号のオン期間が短くなるよう設計されている。また、制御入力端子２ａの電圧が一定の値以下になると出力信号のオン期間はゼロになるよう設計されている。

主スイッチ素子４がオンすると、図５の動作波形に示すように、主トランス３の二次巻線３ｂのドットのある側の端子がプラスの極性で電圧が発生し、整流側半導体スイッチ素子５のゲートに電圧が印加され、整流側半導体スイッチ素子５がオンになる。このとき転流側半導体スイッチ素子６はオフしている。

制御回路２の出力信号がハイ（Ｈ）からロウ（Ｌ）に変化すると、主スイッチ素子４がターンオフして主トランス３の二次巻線３ｂのドットを付した側の端子がマイナスになる極性で逆起電圧が生じ、整流側半導体スイッチ素子５のゲート電圧が低下して整流側半導体スイッチ素子５がオフするとともに、転流側半導体スイッチ素子６のゲートに電圧が印加され、転流側半導体スイッチ素子６がオンとなる。

主トランス３の二次巻線３ｂに発生する電圧は一旦上昇した後に低下するが、転流側半導体スイッチ素子６のゲートにはダイオード１０が接続されているため、一旦転流側半導体スイッチ素子６のゲートに印加された電圧は転流側半導体スイッチ素子６のゲート容量により保持される。

やがて、所定の期間が経過すると、ゲート放電用スイッチ１１がオンして転流側半導体スイッチ素子６のゲート電圧をゼロまで低下させ、転流側半導体スイッチ素子６をターンオフさせる。転流側半導体スイッチ素子６がオフした直後に制御回路の出力が再びＨになり、主スイッチ素子４がターンオンし、以降上記動作を繰り返す。
特開２０００−２６５２０５２号公報

スイッチング電源装置の同期整流回路では、図４に示すように、負荷電流が減少した場合などに、通常動作時とは逆に電源出力側から入力側に向かって回生電流が流れるモードが存在する。主スイッチ素子４には一般にＭＯＳ−ＦＥＴが用いられており、通常動作時はゲート電圧をＬにすることでチャネルをオフ状態にしてドレイン電流を遮断することができるが、回生電流が流れている状態では、通常動作時とは逆の極性で、主スイッチ素子４のソースからドレインに向けて電流が流れているため、チャネルをオフ状態にしても主スイッチ素子４のＭＯＳ−ＦＥＴ内部の寄生ダイオードがオンしてしまうため、主スイッチ素子４の電流を遮断することができない。

そのため、負荷電流が極めて急激に減少するなどして大きな回生電流が発生すると、主スイッチ素子４の寄生ダイオードが長時間に渡って導通し、出力トランス３が励磁され続けて飽和してしまう場合がある。そして、出力トランス３が飽和した時点で主スイッチ素子４のゲートがＨになっていると、図４に示すように、主スイッチ素子４に極めて大きな電流が流れて最悪の場合には電源装置が破壊されるおそれがある。

回生動作時のトランス飽和を防ぐには、例えば負荷電流が減少した場合に同期整流回路を停止させて回生動作が発生しないようにするか、あるいはトランスが飽和しにくいようにトランス３のコア断面積を大きめに設計する、といった方法が考えられる。しかし、負荷電流の変化を検出して同期整流回路を停止させる方法は、回路が複雑になるという問題があり、またトランスのコア断面積を大きくする方法は主トランス３が大型化するという問題があった。

この発明は、上記の従来の技術の問題点に鑑みてなされたもので、回生動作時に出力トランスが飽和しても主スイッチ素子に過大な電流が流れないスイッチング電源装置用制御回路を提供することを目的とする。

この発明は、直流入力電力をオン・オフする主スイッチ素子と、上記主スイッチ素子に接続され上記主スイッチ素子のオン・オフを制御する制御部と、一次巻線に上記主スイッチ素子が直列に接続され二次巻線が整流平滑回路に接続された主トランスとを備えたスイッチング電源装置用制御回路であって、電源装置の回生動作によって、上記主スイッチ素子のゲート電圧が低い期間に上記主スイッチ素子がオンする場合には、上記主スイッチ素子のドレイン電流がゼロに戻って一定時間が経過するまでは、上記制御部が上記主スイッチ素子のゲートに電圧を印加しないようにする回生制御手段を設けたスイッチング電源装置用制御回路である。

上記回生制御手段は、上記主トランスに設けたサブ巻線と、回生動作による上記サブ巻線の電圧が低下して一定時間が経過するまで、出力電圧のフィードバック信号等が入力する上記制御部の制御入力端子の入力電圧を所定の低い状態にする補助制御回路とから成るものである。また、上記スイッチング電源装置は、同期整流回路を備えたシングルフォワードコンバータ等に適用される。

本発明によれば、同期整流式の電源において回生動作時のトランス励磁を最小限に抑えることができ、仮にトランスが飽和した場合であっても主スイッチ素子に過大な電流が流れることがないため、電源装置内部の回路素子に加わる負荷を低減できる。

以下、この発明の実施の形態について図１、図２を基にして説明する。図１に示す電源装置の二次側主回路の基本構成は、図３の従来技術の回路と同様であるため同一の符号を付して簡単に説明する。この実施形態は同期整流方式の整流回路を備えたフォワードコンバータについてのものであり、主トランス３の一次巻線３ａには、ＰＷＭ制御部２の出力端子からの制御信号がゲートに入力されたＭＯＳ−ＦＥＴの主スイッチ素子４が、入力電源１と直列に設けられている。また、主トランス３の二次巻線３ｂには整流側半導体スイッチ素子５、転流側半導体スイッチ素子６より成る同期整流回路と、チョークコイル７とコンデンサ８から成る出力平滑回路が接続され、コンデンサ８の両端が接続された出力端子には負荷９が接続される。

また、このスイッチング電源装置の出力端子に接続されたコンデンサ８の両端には、チョークコイル７との間に一端が接続された抵抗１２と、抵抗１２の他端がアノードに接続されたフォトカプラ１３の発光素子であるＬＥＤ１３ａと、ＬＥＤ１３ａのカソードが接続された二次側制御部１６からなる直列回路が接続され、二次側制御部１６の制御端子には、出力端子間に直列に接続された抵抗１７，１８の接続点により分圧された電圧が入力している。この分圧された電圧は、二次側制御部１６で所定の基準電圧と比較され、その誤差信号が出力電圧のフィードバック信号としてフォトカプラ１３のＬＥＤ１３ａの出力となり、フォトカプラ１３の受光素子であるフォトトランジスタ１３ｂに入力されている。フォトカプラ１３のフォトトランジスタ１３ｂのコレクタは、抵抗１９を介して入力電源１のプラス側に接続されているとともに、後述するＰＷＭ制御部２の制御入力端子２ａに接続されている。

このスイッチング電源装置の出力電圧は、二次側制御部１６で基準電圧と比較され、誤差信号がフォトカプラ１３を介してＰＷＭ制御部２に伝達され、出力電圧が常に一定となるように主スイッチ素子４のオン期間が制御される。ＰＷＭ制御部２は上記従来の技術と同様に、図６の特性図の通り、制御入力端子２ａの電圧が上昇すると出力信号のオン期間が長くなり、逆に制御入力端子２ａの電圧が低下すると出力信号のオン期間が短くなるよう設計されている。また、制御入力端子２ａの電圧が一定の値以下になると、出力信号のオン期間はゼロになるよう設計されている。

この実施形態のスイッチング電源装置は、回生制御手段として、主トランス３に追加されたサブ巻線３ｃと、サブ巻線３ｃに接続された補助制御回路２６が設けられている。サブ巻線３ｃには、主スイッチ素子４がオンの期間にドットを付した側の端子が＋となる極性で電圧が発生する。サブ巻線３ｃのドットを付した側の端子には、ダイオード２１のアノードが接続され、カソードが抵抗２２の一端に接続され、抵抗２２の他端が補助制御回路を構成するＭＯＳ−ＦＥＴ２０のドレインに接続されている。さらに、抵抗２２の他端は、補助制御回路を構成する抵抗２３とコンデンサ２４の並列回路の一端に接続されているとともに、補助制御回路を構成するＮＰＮトランジスタ２５のベースに接続されている。また、ＭＯＳ−ＦＥＴ２０のゲートは、主スイッチ素子４のゲートに接続されたＰＷＭ制御部２の出力端子が接続されている。ＮＰＮトランジスタ２５とフォトトランジスタ１３ｂのコレクタは、抵抗１９を介して入力電源１の＋側端子に接続されているとともに、ＰＷＭ制御部２の入力端子２ａに接続されている。そしてサブ巻線３ｃのドットのない方の端子は、ＭＯＳ−ＦＥＴ２０のソース、抵抗２３とコンデンサ２４の並列回路の他端、ＮＰＮトランジスタ２５のエミッタ、フォトトランジスタ１３ｂのエミッタ、及び入力電源１のマイナス側に接続されている。

この実施形態のスイッチング電源装置の動作は、定常動作時は図５に示す従来例と同様ように、主スイッチ素子４がオンすると、主トランス３の二次巻線３ｂのドットのある側の端子がプラスの極性で電圧が発生し、整流側半導体スイッチ素子５のゲートに電圧が印加され、整流側半導体スイッチ素子５がオンになる。このとき転流側半導体スイッチ素子６はオフしている。

制御回路２の出力信号がハイ（Ｈ）からロウ（Ｌ）に変化すると、主スイッチ素子４がターンオフして主トランス３の二次巻線３ｂのドットを付した側の端子がマイナスになる極性で逆起電圧が生じ、整流側半導体スイッチ素子５のゲート電圧が低下して整流側半導体スイッチ素子５がオフするとともに、転流側半導体スイッチ素子６のゲートに電圧が印加され、転流側半導体スイッチ素子６がオン状態となる。

やがて、所定の期間が経過すると、ゲート放電用スイッチ１１がオンして転流側半導体スイッチ素子６のゲート電圧をゼロまで低下させ、転流側半導体スイッチ素子６をターンオフさせる。転流側半導体スイッチ素子６がオフした直後にＰＷＭ制御部２の出力が再びＨになり、主スイッチ素子４がターンオンし、以降上記動作を繰り返す。

ここで、この実施形態のスイッチング電源装置の制御回路は、通常動作時は主スイッチ素子４のゲート電圧がＨの期間と主スイッチ素子４のオン期間がほぼ一致しており、主スイッチ素子４がオンしてサブ巻線３ｃにドット側が＋の極性で電圧が発生しても、ＭＯＳ−ＦＥＴ２０によりＮＰＮトランジスタ２５のベース−エミッタ間が短絡されているためＮＰＮトランジスタ２５はＯＮしない。しかし、負荷電流が急激に減少するなどして回生動作に入った場合には、主スイッチ素子４およびＭＯＳ−ＦＥＴ２０のゲート電圧がＬになった後も、サブ巻線３ｃに電圧が発生し続けるため、ＮＰＮトランジスタ２５のベース電圧が上昇してターンオンする。ＮＰＮトランジスタ２５のコレクタは、出力電圧のフィードバック信号が入力するフォトカプラ１３の受光側フォトトランジスタ１３ｂのコレクタとともに、ＰＷＭ制御部２の制御入力端子２ａに接続されているため、ＮＰＮトランジスタ２５がＯＮするとＰＷＭ制御部２の出力ＤＵＴＹがゼロまで絞り込まれ、主スイッチ素子４のゲート電圧はＬとなる。

やがて回生電流がゼロに達すると、主スイッチ素子４の寄生ダイオードはターンオフし、出力トランスの一次巻線３ａは入力電圧源１から自動的に切り離され、出力トランスの励磁がストップする。そして、この後も、主スイッチ素子４のゲート電圧はＬになっているため、主スイッチ素子４のチャネルがオンになることは無く、出力トランスの励磁は最小限に抑えられ、かつ、仮にトランスが飽和しても主スイッチ素子４の寄生ダイオードはオンしないため、主スイッチ素子４に大電流が流れることはない。

以上説明したように、この実施形態の同期整流式のスイッチング電源装置用制御回路によれば、回生動作時のトランス励磁を最小限に抑えることができ、トランスが飽和した場合であっても主スイッチ素子に過大な電流が流れることがないため、電源装置内部の回路素子に加わる負荷を低減できる。また、部品点数の増加は少なく小信号用の小型で安価な部品を使うことができ、コストや実装面積の増加も僅かなものに抑えることができる。

なお、この実施形態はフォワードコンバータに適用した例であるが、本発明はコンバータの基本回路に依存するものではないため、フォワードコンバータ以外のスイッチング電源にも適用が可能である。

この発明の一実施形態の同期整流型スイッチング電源装置の概略回路図である。この実施形態の同期整流型スイッチング電源装置の各部の動作波形を示すタイミングチャートである。従来の同期整流型スイッチング電源装置の概略回路図である。従来の同期整流型スイッチング電源装置の負荷急変時の各部の動作波形を示すタイミングチャートである。同期整流型スイッチング電源装置の各部の動作波形を示すタイミングチャートである。同期整流型スイッチング電源装置のＰＷＭ制御部の制御端子電圧と出力信号のＤｕｔｙの関係を示すグラフである。

符号の説明

１直流入力電源
２ＰＷＭ制御部
３主トランス
３ａ一次巻線
３ｂ二次巻線
３ｃサブ巻線
４主スイッチ素子
５整流側半導体スイッチ素子
６整流側半導体スイッチ素子
７チョークコイル
８コンデンサ
９負荷
１３フォトカプラ
１６二次側制御部
２０ＭＯＳ−ＦＥＴ
２５ＮＰＮトランジスタ
２６補助制御回路

Claims

直流入力電力をオン・オフする主スイッチ素子と、上記主スイッチ素子に接続され上記主スイッチ素子のオン・オフを制御する制御部と、一次巻線に上記主スイッチ素子が直列に接続され二次巻線が整流平滑回路に接続された主トランスとを備えたスイッチング電源装置用制御回路において、電源装置の回生動作によって、上記主スイッチ素子のゲート電圧が低い期間に上記主スイッチ素子がオンする場合には、上記主スイッチ素子のドレイン電流がゼロに戻って一定時間が経過するまでは、上記制御部が上記主スイッチ素子のゲートに電圧を印加しないようにする回生制御手段を設けたことを特徴とするスイッチング電源装置用制御回路。
上記回生制御手段は、上記主トランスに設けたサブ巻線と、回生動作による上記サブ巻線の電圧が低下して一定時間が経過するまで、上記制御部の制御入力端子の入力電圧を低い状態にする補助制御回路とから成ることを特徴とする請求項１に記載のスイッチング電源装置用制御回路。
上記スイッチング電源装置は、同期整流回路を備えたシングルフォワードコンバータであることを特徴とする請求項１または２記載のスイッチング電源装置用制御回路。