JP2005079205A5 - - Google Patents

Claims (14)

1. 結晶化を促進する金属元素を有する半導体膜を形成し、
   前記半導体膜上に第１の非晶質半導体膜を形成し、
   前記半導体膜、及び前記第１の非晶質半導体膜を、線状に延在する先端を有するようにパターニングし、
   パターニングされた前記半導体膜、及び前記第１の非晶質半導体膜を覆って絶縁膜を形成し、
   前記第１の非晶質半導体膜の先端が現れるように前記絶縁膜をエッチングし、
   前記先端に接するように第２の非晶質半導体膜を形成し、
   前記第２の非晶質半導体膜を加熱することにより結晶化させる
   ことを特徴とする結晶性半導体膜の作製方法。
2. 結晶化を促進する金属元素を有する半導体膜を形成し、
   前記半導体膜上に第１の非晶質半導体膜を形成し、
   前記半導体膜、及び前記第１の非晶質半導体膜を、線状に延在する錐状または線状に延在する柱状にパターニングし、
   パターニングされた前記半導体膜、及び前記第１の非晶質半導体膜を覆って絶縁膜を形成し、
   前記第１の非晶質半導体膜の先端が現れるように前記絶縁膜をエッチングし、
   前記先端に接するように第２の非晶質半導体膜を形成し、
   前記第２の非晶質半導体膜を加熱することにより結晶化させる
   ことを特徴とする結晶性半導体膜の作製方法。
3. 基板上に結晶化を促進する金属元素を添加し、
   前記金属元素上に第１の非晶質半導体膜を形成し、
   前記第１の非晶質半導体膜を、線状に延在する錐状または線状に延在する柱状にパターニングし、
   パターニングされた前記第１の非晶質半導体膜を覆って絶縁膜を形成し、
   前記第１の非晶質半導体膜の先端が現れるように前記絶縁膜をエッチングし、
   前記先端に接するように第２の非晶質半導体膜を形成し、
   前記第２の非晶質半導体膜を加熱することにより結晶化させる
   ことを特徴とする結晶性半導体膜の作製方法。
4. 請求項１乃至３のいずれか一において、
   加熱炉、レーザ、ランプアニール、又はそれらを組み合わせて前記第２の非晶質半導体膜を加熱することを特徴とする結晶性半導体膜の作製方法。
5. 請求項２乃至４のいずれか一において、前記パターニングされた第１の非晶質半導体膜の線状に延在する方向の長さと、前記レーザの幅とを同程度として照射することにより、前記第２の非晶質半導体膜を加熱することを特徴とする結晶性半導体膜の作製方法。
6. 請求項１乃至５のいずれか一において、
   前記第１の非晶質半導体膜の先端が現れるように前記絶縁膜をエッチングし、前記絶縁膜上にゲッタリングシンクを形成し、
   加熱することにより、前記１の非晶質半導体膜中の前記金属元素を低減させることを特徴とする結晶性半導体膜の作製方法。
7. 請求項１乃至６のいずれか一において、
   前記第２の非晶質半導体膜を加熱することにより結晶化し、前記結晶化された半導体膜を覆って、ゲッタリングシンクを形成し、
   加熱することにより、前記１の非晶質半導体膜中の前記金属元素を低減させることを特徴とする結晶性半導体膜の作製方法。
8. 請求項１乃至７のいずれか一において、
   前記結晶化を促進する金属元素は、Ｎｉ、Ｆｅ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕ、Ａｇ、Ｉｎ、Ｓｎから選ばれた一種又は複数種であることを特徴とする結晶性半導体膜の作製方法。
9. 請求項１乃至８のいずれか一において、
   スピンコーティング法、ディップ法、イオン注入法、又はスパッタリング法により前記半導体膜又は前記基板に前記金属元素を添加することを特徴とする結晶性半導体膜の作製方法。
10. 請求項１乃至９のいずれか一に記載の結晶性半導体膜を用いた薄膜トランジスタの作製方法であって、
    前記金属元素を有する半導体膜、及び前記第１の非晶質半導体膜を残すように、前記結晶化された半導体膜をパターニングし、
    前記パターニングされた半導体膜上にゲート絶縁膜を介してゲート電極を形成し、
    前記ゲート電極をマスクとして不純物元素を添加して、前記前記金属元素を有する半導体膜、及び前記第１の非晶質半導体膜上方に不純物領域を形成し、
    前記不純物領域に接続される導電膜を形成することを特徴とする薄膜トランジスタの作製方法。
11. 請求項１０に記載の薄膜トランジスタを有する半導体装置の作製方法であって、
    スイッチング用薄膜トランジスタと駆動用薄膜トランジスタを有する画素部において、
    前記スイッチング用薄膜トランジスタ、及び前記駆動用薄膜トランジスタのチャネル形成領域における電流の流れる方向と、前記結晶性半導体膜の結晶成長の方向とを沿うように前記結晶性半導体膜をパターニングすることを特徴とする半導体装置の作製方法。
12. 請求項１０に記載の薄膜トランジスタを有する半導体装置の作製方法であって、
    スイッチング用薄膜トランジスタと駆動用薄膜トランジスタを有する画素部において、
    前記先端を中心として複数のスイッチング用薄膜トランジスタと駆動用ＴＦＴを点対称に配置し、
    前記スイッチング用薄膜トランジスタ、及び前記駆動用薄膜トランジスタのチャネル形成領域における電流の流れる方向と、前記結晶性半導体膜の結晶成長の方向とを沿うように前記結晶性半導体膜をパターニングすることを特徴とする半導体装置の作製方法。
13. 請求項１１又は１２において、
    前記スイッチング用薄膜トランジスタ、及び前記駆動用薄膜トランジスタの電流の流れる方向と、前記結晶性半導体膜の双晶粒界とを沿うように前記結晶性半導体膜をパターニングすることを特徴とする半導体装置の作製方法。
14. 請求項１０に記載の薄膜トランジスタを有する半導体装置の作製方法であって、
    複数のｎチャネル型薄膜トランジスタと、複数のｐチャネル型薄膜トランジスタを有するアナログスイッチを含む駆動回路部において、
    前記複数のｎチャネル型薄膜トランジスタは前記結晶性半導体膜の同一の結晶粒から形成し、
    前記複数のｐチャネル型薄膜トランジスタは前記結晶性半導体膜の同一の結晶粒から形成することを特徴とする半導体装置の作製方法。