JP2005079196A - n型半導体ダイヤモンド及びその製造方法 - Google Patents

n型半導体ダイヤモンド及びその製造方法 Download PDF

Info

Publication number
JP2005079196A
JP2005079196A JP2003305215A JP2003305215A JP2005079196A JP 2005079196 A JP2005079196 A JP 2005079196A JP 2003305215 A JP2003305215 A JP 2003305215A JP 2003305215 A JP2003305215 A JP 2003305215A JP 2005079196 A JP2005079196 A JP 2005079196A
Authority
JP
Japan
Prior art keywords
diamond
diamond layer
plane
doped
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003305215A
Other languages
English (en)
Other versions
JP4140487B2 (ja
Inventor
Akihiko Nanba
暁彦 難波
Yoshiki Nishibayashi
良樹 西林
Takahiro Imai
貴浩 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2003305215A priority Critical patent/JP4140487B2/ja
Publication of JP2005079196A publication Critical patent/JP2005079196A/ja
Application granted granted Critical
Publication of JP4140487B2 publication Critical patent/JP4140487B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

【課題】 抵抗が低く、且つ比較的少ない工程によって形成することが可能なn型半導体ダイヤモンド及びその製造方法を提供する。
【解決手段】 n型半導体ダイヤモンド1は、ダイヤモンド{110}単結晶基板である基板3上に形成されており、第1のノンドープダイヤモンド層7及びn型ダイヤモンド層5を備えている。第1のノンドープダイヤモンド層7は、{111}面である第1の結晶面10及び{100}面である第2の結晶面11を表面に有している。n型ダイヤモンド層5は、第1の結晶面10上に選択的に形成されている。n型ダイヤモンド層5はn型不純物を含んでおり、第1のノンドープダイヤモンド層7とのキャリア濃度勾配によって第1のノンドープダイヤモンド層7へキャリアが拡散することにより、n型半導体ダイヤモンド1の抵抗を低くできる。
【選択図】 図1

Description

本発明は、n型半導体ダイヤモンド及びその製造方法に関するものである。
現在、ダイヤモンドを半導体デバイス材料として利用するための研究が盛んに行われている。半導体材料としてのダイヤモンドは、その優れた特性ゆえに、高温環境下・宇宙環境下でも動作する耐環境デバイス、高周波・高出力で動作可能なパワーデバイス、紫外線発光が可能な発光デバイス、あるいは低電圧駆動が可能な電子放出デバイス等としての実用化が期待されている。
ダイヤモンドを半導体デバイスの材料として利用するには、p型またはn型の電気伝導型制御が必要である。このうち、p型ダイヤモンドは、例えばダイヤモンドの化学気相成長(CVD)時に、チャンバ内にホウ素を含む化合物を不純物源として導入することにより容易に得ることができる。例えば、特許文献1及び2には、ダイヤモンド基板上にホウ素等をドープしてp型半導体ダイヤモンドを形成する技術が開示されている。
一方、これまで合成が困難とされてきたn型半導体ダイヤモンドについては、近年、ダイヤモンド単結晶基板上にn型ドーパントとしてリンまたは硫黄をドープしながらダイヤモンドをエピタキシャル成長させることにより、比較的結晶性が良い単結晶n型半導体ダイヤモンドが再現性よく得られるようになった。例えば、非特許文献1及び2には、リンや硫黄をドーピングしたn型半導体ダイヤモンドと、ホウ素をドーピングしたp型半導体ダイヤモンドとを組み合わせた紫外発光デバイスが提案されている。
特開平4−280622号公報 特開平7−094708号公報 Satoshi Koizumi、ほか3名、「Ultraviolet Emission from a Diamond pn Junction」、Science magazine、American Association for the Advancement of Science、2001年6月8日、第292号、1899〜1901頁 Kenji HORIUCHI、ほか5名、「Efficient Free-Exciton Recombination Emission from Diamond Diode at Room Temperature」、Japanese Journal of Applied Physics、日本応用物理学会、2001年3月15日、第40号、L275〜L278頁
しかしながら、非特許文献1及び2に開示されたような単結晶n型半導体ダイヤモンドの不純物準位は、リンをドープしたもので約0.6eV、硫黄をドープしたもので約0.4eVであり非常に深い。従って、単結晶n型半導体ダイヤモンドは、その室温での抵抗率が10Ω・cm程度となる。この抵抗率は、ホウ素がドープされたp型半導体ダイヤモンドと比較して3〜5桁程度高抵抗である。また、この抵抗率は、ダイヤモンド以外の材料によるn型半導体と比べても非常に大きい。ダイヤモンド半導体デバイスを好適に実現するためには、より抵抗が低いn型半導体ダイヤモンドが求められる。
また、n型半導体ダイヤモンドの抵抗を下げるために、例えば特許文献1及び2に開示されたような、半導体層と不純物を添加していない(または低濃度の)層との間のキャリア濃度勾配によるキャリア拡散を利用して、キャリアの活性化率を向上させることも考えられる。しかし、特許文献1及び2に開示された技術では、不純物を含む層と含まない層とを交互に複数回積層する工程や、フォトリソグラフィ技術を用いて不純物を含む層をエッチングする工程が必要となるが、製造工程はできるだけ少ないことが望ましい。
本発明は、上記の問題点を鑑みてなされたものであり、低抵抗であり、且つ比較的少ない工程によって形成することが可能なn型半導体ダイヤモンド及びその製造方法を提供することを目的とする。
上記した課題を解決するために、本発明によるn型半導体ダイヤモンドは、ダイヤモンド基板上に形成されるn型半導体ダイヤモンドであって、ダイヤモンド基板の主面上に形成され、実質的に不純物が添加されておらず、互いに等価ではない第1の結晶面及び第2の結晶面を表面に有し、第1の結晶面の単位領域と第2の結晶面の単位領域とが互いに隣接して交互に配置されたノンドープダイヤモンド層と、n型不純物を含み、ダイヤモンド層の第1の結晶面上に形成されたn型ダイヤモンド層とを備え、第1の結晶面及び第2の結晶面の単位領域をそれぞれ構成する面の面積が、10μm未満であることを特徴とする。
上記したn型半導体ダイヤモンドでは、第1の結晶面の単位領域と第2の結晶面の単位領域とが互いに隣接して交互に配置されており、n型ダイヤモンド層が第1の結晶面上に形成されている。従って、第1の結晶面上に形成されたn型ダイヤモンド層と、第2の結晶面付近のノンドープダイヤモンド層との間、及び第1の結晶面とn型ダイヤモンド層との界面付近にキャリア濃度勾配が生じ、n型ダイヤモンド層からノンドープダイヤモンド層へキャリアが拡散する。また、第1の結晶面及び第2の結晶面の単位領域を構成する面が10μm未満と小さいので、n型ダイヤモンド層から第2の結晶面付近のノンドープダイヤモンド層へキャリアが充分に拡散することとなる。これにより、キャリアの活性化率が向上するので、n型ダイヤモンド層とノンドープダイヤモンド層とを含むn型半導体ダイヤモンドの抵抗を下げることができる。
また、上記したn型半導体ダイヤモンドにおいては、第1の結晶面及び第2の結晶面は互いに等価ではないため、n型ダイヤモンド層はこのうち成長し易い結晶面(第1の結晶面)上に選択的に成長することとなる。従って、上記したn型半導体ダイヤモンドによれば、n型半導体ダイヤモンド層を複数回積層する工程や、n型半導体ダイヤモンド層をエッチングする工程を必要としないので、比較的少ない工程によってn型半導体ダイヤモンドを形成することが可能となる。
なお、上記したn型半導体ダイヤモンドにおいて「実質的に不純物が添加されていない」とは、半導体としての性質、機能を有する程度には不純物が添加されていないことをいう。
また、n型半導体ダイヤモンドは、ダイヤモンド基板が、単結晶ダイヤモンドからなることを特徴としてもよい。上記したn型半導体ダイヤモンドは、多結晶ダイヤモンド上にも形成可能であるが、多結晶ダイヤモンドの結晶粒界がn型半導体ダイヤモンドの電気的特性に影響する可能性がある。従って、ダイヤモンド基板は単結晶ダイヤモンドからなることが好ましい。
また、n型半導体ダイヤモンドは、ノンドープダイヤモンド層の第1の結晶面が{111}面であり、ノンドープダイヤモンド層の第2の結晶面が{100}面であることを特徴としてもよい。例えば、n型不純物であるリンを添加されたダイヤモンドは、{111}面上には成長し易く、{100}面上には成長し難い。従って、このn型半導体ダイヤモンドによれば、ノンドープダイヤモンド層の第1の結晶面上にn型ダイヤモンド層を容易に選択成長させることができる。
また、n型半導体ダイヤモンドは、ノンドープダイヤモンド層の第1の結晶面が、第1の条件:x+y+z≧3,x≠1,y≠1,及びz≠1(x,y,z:正の整数)を満たす{x y z}面であり、ノンドープダイヤモンド層の第2の結晶面が、第1の条件を満たさない面であって{111}面以外の面であることを特徴としてもよい。本発明者らは、n型不純物を添加されたダイヤモンドが、第1の条件を満たす面上には成長し易く、第1の条件を満たさない面であって{111}面以外の面上には成長し難いことを見出した。従って、このn型半導体ダイヤモンドによれば、ノンドープダイヤモンド層の第1の結晶面にn型ダイヤモンド層を容易に選択成長させることができる。
また、n型半導体ダイヤモンドは、ダイヤモンド基板の主面が{110}面であることを特徴としてもよい。{110}面は、ダイヤモンドの気相成長における安定成長面ではないため、{110}面にダイヤモンドを気相成長させると、{110}面以外の結晶面(例えば安定成長面である{100}面や{111}面)が自律的に成長する。または、{110}面にダイヤモンドを気相成長させると、前述した第1の条件を満たす面、及び第1の条件を満たさない面であって{111}面以外の面が自律的に成長することを本発明者らは見出した。従って、このn型半導体ダイヤモンドによれば、第1の結晶面及び第2の結晶面を形成する際にエッチングなどの加工工程が必要ないので、より少ない工程によって抵抗の低いn型半導体ダイヤモンドを形成することが可能となる。
また、n型半導体ダイヤモンドは、ダイヤモンド基板の主面が、第2の条件:x+y+z≧3,(x,y,z)≠(1,1,1)(x,y,z:正の整数)を満たす{x y z}面であることを特徴としてもよい。発明者らは、第2の条件を満たすダイヤモンド基板上にダイヤモンドを気相成長させた場合、{100}面及び{111}面、または前述した第1の条件を満たす面、及び第1の条件を満たさない面であって{111}面以外の面が自律的に成長することを見出した。従って、このn型半導体ダイヤモンドによれば、第1の結晶面及び第2の結晶面を形成する際にエッチングなどの加工工程が必要ないので、より少ない工程によって抵抗の低いn型半導体ダイヤモンドを形成することが可能となる。
また、本発明によるn型半導体ダイヤモンドの第1の製造方法は、ダイヤモンド基板の{110}主面上に、メタン濃度を0.7%以上5%以下、且つ成長時間を10分以上120分以下とする条件下でノンドープダイヤモンド層をエピタキシャル成長させる第1の工程と、ノンドープダイヤモンド層の表面上に、n型ダイヤモンド層をエピタキシャル成長させる第2の工程とを備えることを特徴とする。
また、本発明によるn型半導体ダイヤモンドの第2の製造方法は、主面が第2の条件:x+y+z≧3,(x,y,z)≠(1,1,1)(x,y,z:正の整数)を満たす{x y z}面であるダイヤモンド基板の該主面上に、メタン濃度を0.7%以上5%以下、及び成長時間を10分以上120分以下とする条件下でノンドープダイヤモンド層をエピタキシャル成長させる第1の工程と、ノンドープダイヤモンド層の表面上に、n型ダイヤモンド層をエピタキシャル成長させる第2の工程とを備えることを特徴とする。
本発明者らは、上記した第1及び第2の製造方法における第1の工程によって、{111}面及び{100}面を有するノンドープダイヤモンド層をダイヤモンド基板上に好適に成長させ得ることを見出した。そして、n型不純物を添加されたダイヤモンドは、{111}面上には成長し易く、{100}面上には成長し難いので、第2の工程においてn型ダイヤモンド層を{111}面上に容易に選択成長させることができる。従って、上記した製造方法によれば、ノンドープダイヤモンド層に{111}面及び{100}面を形成する際にエッチングなどの加工工程を必要としないので、抵抗が低いn型半導体ダイヤモンドをより少ない工程によって形成することができる。
また、本発明によるn型半導体ダイヤモンドの第3の製造方法は、主面が{110}面であるダイヤモンド基板の該主面上に、メタン濃度を0.01%以上0.7%未満、且つ成長時間を10分以上120分以下とする条件下でノンドープダイヤモンド層をエピタキシャル成長させる第1の工程と、ノンドープダイヤモンド層の表面上に、n型ダイヤモンド層をエピタキシャル成長させる第2の工程とを備えることを特徴とする。
また、本発明によるn型半導体ダイヤモンドの第4の製造方法は、主面が第2の条件:x+y+z≧3,(x,y,z)≠(1,1,1)(x,y,z:正の整数)を満たす{x y z}面であるダイヤモンド基板の該主面上に、メタン濃度を0.01%以上0.7%未満、及び成長時間を10分以上120分以下とする条件下でノンドープダイヤモンド層をエピタキシャル成長させる第1の工程と、ノンドープダイヤモンド層の表面上に、n型ダイヤモンド層をエピタキシャル成長させる第2の工程とを備えることを特徴とする。
本発明者らは、上記した第3及び第4の製造方法における第1の工程によって、前述した第1の条件を満たす面、及び第1の条件を満たさない面であって{111}面以外の面を有するノンドープダイヤモンド層をダイヤモンド基板上に好適に成長させ得ることを見出した。さらに、本発明者らは、第2の工程において、n型不純物を添加されたダイヤモンド層が、第1の条件を満たす面上には成長し易く、第1の条件を満たさない面であって{111}面以外の面上には成長し難いことを見出した。よって、第2の工程においてn型ダイヤモンド層を第1の条件を満たす面上に容易に選択成長させることができる。従って、上記した製造方法によれば、ノンドープダイヤモンド層に第1の条件を満たす面、及び第1の条件を満たさない面であって{111}面以外の面を形成する際に、エッチングなどの加工工程を必要としないので、抵抗が低いn型半導体ダイヤモンドをより少ない工程によって形成することができる。
本発明によれば、抵抗が低く、且つ比較的少ない工程によって形成することが可能なn型半導体ダイヤモンド及びその製造方法を提供することができる。
以下、添付図面を参照しながら本発明によるn型半導体ダイヤモンド及びその製造方法の実施の形態及び実施例を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
(実施の形態)
図1(a)は、本発明によるn型半導体ダイヤモンドの実施形態を示す平面図である。また、図1(b)は、図1(a)に示すn型半導体ダイヤモンドのI−I断面を示す端面図である。また、図1(c)は、図1(a)に示すn型半導体ダイヤモンドのII−II断面を示す端面図である。なお、図1(a)においては、第2のノンドープダイヤモンド層9(後述)の図示を省略している。
図1(a)〜図1(c)を参照すると、本実施形態のn型半導体ダイヤモンド1は、基板3の主面3a上に形成されている。基板3は単結晶ダイヤモンドからなるダイヤモンド基板であり、主面3aの面方向は{110}である。なお、基板3は多結晶ダイヤモンドからなってもよいが、その場合、多結晶ダイヤモンドの結晶粒界がn型半導体ダイヤモンド1の電気的特性に影響する可能性がある。従って、基板3は単結晶ダイヤモンドからなることが好ましい。
n型半導体ダイヤモンド1は、n型ダイヤモンド層5、第1のノンドープダイヤモンド層7、及び第2のノンドープダイヤモンド層9を備えている。第1のノンドープダイヤモンド層7は、基板3の主面3a上にエピタキシャル成長によって形成されている。第1のノンドープダイヤモンド層7には、n型またはp型となる不純物は実質的に添加されていない。
ここで、図2は、第1のノンドープダイヤモンド層7を示す平面図である。第1のノンドープダイヤモンド層7は、基板3の主面3aと接する側とは反対側の表面に第1の結晶面10及び第2の結晶面11を有している。第1の結晶面10及び第2の結晶面11は、互いに等価ではない結晶面である。例えば、本実施形態では第1の結晶面の面方向が{111}であり、第2の結晶面の面方向が{100}である。
また、第1の結晶面10及び第2の結晶面11は、n型半導体ダイヤモンド1の表面側から見て、それぞれ複数の単位領域10a及び11aから構成されている。そして、第1の結晶面10の単位領域10aと第2の結晶面11の単位領域11aとは、互いに隣接して交互に配置されている。例えば、本実施形態では、単位領域10aと単位領域11aとがチェック模様をなしている。また、本実施形態では、第1の結晶面10の単位領域10aは三角形状の互いに等価な2つのファセット(面)10bからなる。例えば、そのうち一方のファセット10bは(111)面であり、他方のファセット10bは(1 1 −1)面である。また、これは第2の結晶面11についても同様であり、単位領域11aは、三角形状の互いに等価な2つのファセット11bから構成される。例えば、一方のファセット11bは(0 −1 0)面であり、他方のファセット11bは(−1 0 0)面である。これらのファセットの面積は、1つのファセットにつき10μm未満となっている。
再び図1(a)〜図1(c)を参照する。n型ダイヤモンド層5は、n型不純物が添加されている。n型ダイヤモンド層5は、第1の結晶面10上にエピタキシャル成長によって形成されている。すなわち、n型ダイヤモンド層5は、第1の結晶面10の単位領域10a上に形成されており、単位領域10aと同様に、n型半導体ダイヤモンド1の表面側から見てチェック模様をなしている。本実施形態では、n型ダイヤモンド層5にはn型不純物としてリンが添加されている。n型ダイヤモンド層5に含まれるn型不純物としては、リンの他にも、硫黄、リチウム、ナトリウム、窒素、砒素、塩素、セレン等を用いることができる。
第2のノンドープダイヤモンド層9は、第1のノンドープダイヤモンド層7の第2の結晶面11上、及びn型ダイヤモンド層5上にエピタキシャル成長によって形成されたダイヤモンド層である。すなわち、第2のノンドープダイヤモンド層9は、第1のノンドープダイヤモンド層7上においてn型ダイヤモンド層5を覆うように形成されている。第2のノンドープダイヤモンド層7には、n型またはp型となる不純物は実質的に添加されていない。第2のノンドープダイヤモンド層9のn型ダイヤモンド層5と接する側とは反対側の表面は酸素終端されており、第2のノンドープダイヤモンド層9は、n型ダイヤモンド層5及び第1のノンドープダイヤモンド層7を安定に保護する保護膜の機能を果たしている。
なお、本実施形態では第2のノンドープダイヤモンド層9が酸素終端されているが、第2のノンドープダイヤモンド層9が酸素終端されずに、第2のノンドープダイヤモンド層9上にさらに他の半導体層が積層されてもよいことは勿論である。また、n型半導体ダイヤモンド1が第2のノンドープダイヤモンド層9を備えず、n型ダイヤモンド層5上にさらに他の半導体層が積層されてもよい。
以上の構成を有する本実施形態のn型半導体ダイヤモンド1は、次の作用を奏する。すなわち、n型半導体ダイヤモンド1では、第1の結晶面10上に形成されたn型ダイヤモンド層5と、第2の結晶面11付近の第1のノンドープダイヤモンド層7との間にキャリア濃度勾配が生じ、n型ダイヤモンド層5から第1のノンドープダイヤモンド層7へキャリアが拡散する。加えて、第1の結晶面10及び第2の結晶面11の単位領域10a及び11aを構成するファセット10b及び11bが1ファセットあたり10μm未満と非常に小さいので、n型ダイヤモンド層5から第2の結晶面11付近の第1のノンドープダイヤモンド層7へキャリアが充分に拡散することとなる。さらに、不純物が添加されていない第1のノンドープダイヤモンド層7においては、不純物散乱などに起因するキャリアの移動度の低下が少ない。ここへ、第2のノンドープダイヤモンド層9の表面上に電界を印加すると、第1のノンドープダイヤモンド層7に拡散されたキャリアの移動によって、容易に電流が流れることとなる。
以上に説明した本実施形態のn型半導体ダイヤモンド1は、以下の効果を有する。すなわち、上記した構成及び作用によってn型半導体ダイヤモンド1におけるキャリアの活性化率が向上するので、n型半導体ダイヤモンド1の抵抗を低くすることができる。また、n型半導体ダイヤモンド1においては、第1の結晶面10及び第2の結晶面11は互いに異なる結晶面({111}面及び{100面})であるため、n型ダイヤモンド層5は、このうち成長し易い第1の結晶面10上に選択的に成長することとなる。従って、本実施形態によるn型半導体ダイヤモンド1によれば、比較的少ない工程によってn型半導体ダイヤモンド1を形成することが可能となる。
また、n型半導体ダイヤモンド1は、本実施形態のように、基板3の主面3aの面方位が{110}面であることが好ましい。{110}面は、ダイヤモンドの気相成長における安定成長面ではないため、{110}面にダイヤモンドを気相成長させると、{110}面以外の結晶面(例えば安定成長面である{100}面や{111}面)が自律的に成長する。従って、本実施形態のn型半導体ダイヤモンド1によれば、第1の結晶面10及び第2の結晶面11を形成する際にエッチングなどの加工工程が必要ないので、より少ない工程によってn型半導体ダイヤモンド1を形成することが可能となる。
なお、本実施形態では、前述したようにn型ダイヤモンド層5に添加される不純物としてはリン等様々な元素を用いることができるが、n型ダイヤモンド層5に添加される不純物は、第1のノンドープダイヤモンド層7表面の面方位によりドーピング効率が大きく変化するものが好ましい。例えば、リンは、{111}面上に形成されるダイヤモンドに対するドーピング濃度が{100}面上に形成されるダイヤモンドに対するドーピング濃度よりも2桁以上高いので、n型ダイヤモンド層5に添加される不純物として好適である。
(第1の変形例)
続いて、上記した実施形態の第1変形例について説明する。本変形例が上記した実施形態と相違する点は、第1のノンドープダイヤモンド層7の第1の結晶面10が、次の条件1:x+y+z≧3,x≠1,y≠1,及びz≠1(x,y,z:正の整数)を満たす{x y z}面であり、第2の結晶面11が、この条件を満たさない面であって{111}面以外の面であることである。
本発明者らは、先の条件1を満たす{x y z}面上に形成されるダイヤモンド層はn型不純物にドープされ易く、条件1を満たさない面であって{111}面以外の面上に形成されるダイヤモンド層はn型不純物にドープされ難いことを見出した。なお、この詳細については、後の実施例において詳述する。従って、本変形例のn型半導体ダイヤモンド1によれば、第1のノンドープダイヤモンド層7の第1の結晶面10上にn型ダイヤモンド層5を容易に選択成長させることができる。
なお、上記した実施形態では基板3の主面3aを{110}面としているが、{110}面上には{111}面及び{100}面だけでなく、先の条件1を満たす面、及び先の条件1を満たさない面であって{111}面以外の面を自律成長させることが可能であることを本発明者らは見出した。この詳細については、後の実施例において詳述する。
(第2の変形例)
続いて、上記した実施形態の第2変形例について説明する。本変形例が上記した実施形態と相違する点は、基板3の主面3aが、{110}面ではなく、次の条件2:x+y+z≧3,(x,y,z)≠(1,1,1)(x,y,z:正の整数)を満たす{x y z}面であることである。
本発明者らは、上記した実施形態以外に、先の条件2を満たす基板3の主面3a上にダイヤモンドを気相成長させた場合においても、{100}面及び{111}面が自律的に成長することを見出した。なお、この詳細については、後の実施例において詳述する。従って、本変形例のn型半導体ダイヤモンドによれば、第1のノンドープダイヤモンド層7に第1の結晶面10及び第2の結晶面11を形成するためのエッチングなどの加工工程が必要ないので、より少ない工程によってn型半導体ダイヤモンドを形成することが可能となる。
(第3の変形例)
続いて、上記した実施形態の第3変形例について説明する。本変形例が上記した実施形態と相違する点の1つは、第1のノンドープダイヤモンド層7の第1の結晶面10が、次の条件1:x+y+z≧3,x≠1,y≠1,及びz≠1(x,y,z:正の整数)を満たす{x y z}面であり、第2の結晶面11が、この条件1を満たさない面であって{111}面以外の面であることである。また、本変形例が上記した実施形態と相違する点のさらに1つは、基板3の主面3aが、{110}面ではなく、次の条件2:x+y+z≧3,(x,y,z)≠(1,1,1)(x,y,z:正の整数)を満たす{x y z}面であることである。
第1変形例と同様に、先の条件1を満たす面上に形成されるダイヤモンド層はn型不純物にドープされ易く、条件1を満たさない面であって{111}面以外の面上に形成されるダイヤモンド層はn型不純物にドープされ難い。従って、本変形例のn型半導体ダイヤモンドによれば、第1のノンドープダイヤモンド層7の第1の結晶面10上にn型ダイヤモンド層5を容易に選択成長させることができる。また、本発明者らは、先の条件2を満たす基板3の主面3a上にダイヤモンドを気相成長させた場合、{111}面及び{100}面に限らず、先の条件1を満たす面、及び先の条件1を満たさない面であって{111}面以外の面を自律的に成長させることも可能であることを見出した。なお、この詳細については、後の実施例において詳述する。従って、本変形例のn型半導体ダイヤモンドによっても、より少ない工程によってn型半導体ダイヤモンドを形成することが可能となる。
続いて、上記した実施形態及び変形例によるn型半導体ダイヤモンド及びその製造方法の第1実施例〜第6実施例及び比較例について説明する。なお、以下の各実施例において、第1のノンドープダイヤモンド層7、n型ダイヤモンド層5、及び第2のノンドープダイヤモンド層9の気相成長にはマイクロ波プラズマCVD装置を使用した。
(第1の実施例)
まず、第1実施例について説明する。基板3としてダイヤモンド{110}単結晶基板を用意し、その{110}面上に、メタン濃度(メタン流量/水素流量)1.0%、基板温度950度、合成時間30分の条件でダイヤモンドをエピタキシャル成長させ、第1のノンドープダイヤモンド層7を形成した(第1の工程)。図3は、この工程の終了後に、第1のノンドープダイヤモンド層7の表面モフォロジーを走査型電子顕微鏡(SEM:Scanning Electron Microscope)により撮影した写真である。図3の写真に示されるとおり、本発明者らは、第1のノンドープダイヤモンド層7の表面全体にわたって10μm未満の面積を有する三角形状の複数のファセットAが自律的に形成されていることを確認した。さらに、本発明者らは、図3に示すファセットAの主面3aに対する角度を原子間力顕微鏡(AFM:Atomic Force Microscope)により測定して、ファセットAの面方位の特定を試みた。図4は、AFM分析の結果を模式的に示した第1のノンドープダイヤモンド層7の平面図である。図4に示すように、ファセットAは、{111}面(第1の結晶面10のファセット10b)と、{100}面(第2の結晶面11のファセット11b)とを含むことを本発明者らは見出した。さらに、2つのファセット10bによって第1の結晶面10の単位領域10aが構成されるとともに、2つのファセット11bによって第2の結晶面11の単位領域11aが構成されており、単位領域10a及び11aは互いに隣接して交互に配置されていることを本発明者らは見出した。
次に、第1のノンドープダイヤモンド層7上に、リンを添加しつつダイヤモンドをエピタキシャル成長させるよう試みた(第2の工程)。このときの成長条件は、メタン濃度0.05%、ホスフィン濃度(ホスフィン流量/メタン流量)2000ppm、基板温度900度、合成時間5分であった。この工程の終了後に、第1のノンドープダイヤモンド層7上に成長したダイヤモンド膜の表面についてカソードルミネッセンス測定を行ったところ、リンに起因する鋭い発光ピークが、第1の結晶面10上において観測され、第2の結晶面11上においては観測されなかった。この観測結果により、リンを含むダイヤモンド膜(すなわちn型ダイヤモンド層5)が、第1の結晶面10にのみ選択的に成長していることが確認された。なお、図5は、第1のノンドープダイヤモンド層7上に選択的にn型ダイヤモンド層5が成長した状態を示す平面図である。
また、第2の工程の終了後、第1のノンドープダイヤモンド層7上に成長したダイヤモンド膜に対して二次イオン質量分析(SIMS)(分析面積100μm角)を行った。その結果、該ダイヤモンド膜中のリン濃度は8.2×1018cm−3(47ppm)であった。これに対し、基板3とは別にダイヤモンド{111}単結晶基板を用意して、該ダイヤモンド{111}単結晶基板上に上記条件にてリンを含むn型ダイヤモンド膜を成長させ、SIMS分析を行った。その結果、該n型ダイヤモンド膜中のリン濃度は1.8×1019cm−3(100ppm)、膜厚は10nmであった。また、第1のノンドープダイヤモンド層7の表面における第1の結晶面10の面積割合を図4から算出すると46%であった。すなわち、第1のノンドープダイヤモンド層7上に成長したダイヤモンド膜のリン濃度と、第1のノンドープダイヤモンド層7の表面における第1の結晶面10の面積割合とがほぼ一致した。この分析結果によっても、リンを含むn型ダイヤモンド層5が第1の結晶面10上にのみ選択的にドーピングされていることが確認された。
続いて、第2の工程において形成されたn型ダイヤモンド層5を含むダイヤモンド膜上に、第1のノンドープダイヤモンド層7及びn型ダイヤモンド層5上に、メタン濃度1.0%、基板温度950度、合成時間5分の条件でダイヤモンドをエピタキシャル成長させ、第2のノンドープダイヤモンド層9を形成した。これにより、第1のノンドープダイヤモンド層7、n型ダイヤモンド層5、及び第2のノンドープダイヤモンド層9を含むn型半導体ダイヤモンド1が完成した。第2のノンドープダイヤモンド層9の表面を酸化処理して酸素終端表面とした後、n型半導体ダイヤモンド1の抵抗値を測定したところ、室温におけるn型半導体ダイヤモンド1のシート抵抗値は4.8×10Ω/□であった。また、ダイヤモンド{111}単結晶基板上に本実施例と同様の条件で各層をエピタキシャル成長させた場合のシート抵抗値は、3.2×1012Ω/□であった。このことから、上記の各工程によって形成されたn型半導体ダイヤモンド1によれば、ダイヤモンド{111}単結晶基板上にn型ダイヤモンドを成長させた場合と比べて、抵抗を低くできることが確認された。
(第2の実施例)
次に、第2の実施例について説明する。本実施例では、基板3の主面3a上に第1のノンドープダイヤモンド層7を形成する第1の工程の際の成長条件を、メタン濃度0.7%以上5%以下、基板温度800度以上1200度以下、成長時間10分以上120分以下の範囲で変化させた。また、n型ダイヤモンド層5を形成する第2の工程の際の成長条件を、メタン濃度0.01%以上0.1%以下、ホスフィン濃度100ppm以上20000ppm以下、基板温度800度以上1200度以下、成長時間1分以上120分以下の範囲で変化させた。その結果、これらの成長条件の範囲内において、上記した第1実施例と同様の第1のノンドープダイヤモンド層7(図3及び図4参照)が形成されるとともに、ダイヤモンド{111}単結晶基板上にn型ダイヤモンドを成長させた場合と比べて、抵抗を低くできることが確認された。
例えば、第1のノンドープダイヤモンド層7を形成する第1の工程の際のメタン濃度を4%とし、他の成長条件及び基板3を第1の実施例と同様として、第1のノンドープダイヤモンド層7を形成した。そして、第1のノンドープダイヤモンド層7上に、リンを添加しつつダイヤモンド膜を第1の実施例と同様の条件で成長させた。そして、このダイヤモンド膜についてSIMS分析を行った結果、分析面積100μm角におけるリン濃度は、4.0×1018cm−3(23ppm)であった。また、実施例1と同様の条件で第2のノンドープダイヤモンド層9を形成し、n型半導体ダイヤモンドの抵抗値を測定した。その結果、シート抵抗値は5.4×10Ω/□であり、ダイヤモンド{111}単結晶基板上にn型ダイヤモンド膜を成長させた場合(3.2×1012Ω/□)と比べて、抵抗が低いことが確認された。
上記した第1実施例及び第2実施例におけるn型半導体ダイヤモンド1の製造方法によれば、第1の工程において、主面3aが{110}面である基板3上に、{111}面及び{100}面を有する第1のノンドープダイヤモンド層7を好適に成長させることができる。また、第2の工程において、n型ダイヤモンド層5を第1のノンドープダイヤモンド層7の{111}面上に容易に選択成長させることができる。従って、第1実施例及び第2実施例の製造方法によれば、ノンドープダイヤモンド層7に{111}面及び{100}面を形成するためのエッチングなどの加工工程を必要としないので、抵抗が低いn型半導体ダイヤモンド1をより少ない工程によって形成することができる。
(第3の実施例)
次に、第3の実施例について説明する。本実施例では、ノンドープダイヤモンド層に挟まれたn型ダイヤモンド層5を厚さ方向に3層備えるn型半導体ダイヤモンドを形成した。すなわち、第1実施例と同様にして形成された第2のノンドープダイヤモンド層9上に、n型ダイヤモンド層を形成する工程と、その上にノンドープダイヤモンド層を形成する工程とをそれぞれ2回繰り返して、立体的なn型半導体ダイヤモンドを形成した。このとき、ノンドープダイヤモンド層の成長時間を5分とし、他の条件は第1実施例の第1の工程と同様とした。そして、抵抗値を測定した結果、シート抵抗は1.5×10Ω/□であった。これに対し、膜厚30nm(すなわち、n型ダイヤモンド層5の3倍)のn型ダイヤモンドを、実施例1の第2の工程と同様の条件でダイヤモンド{111}単結晶基板上に成長させ、このn型ダイヤモンド膜の抵抗値を測定した結果、シート抵抗値は1.0×1012Ω/□であった。従って、ノンドープダイヤモンド層に挟まれたn型ダイヤモンド層を厚さ方向に複数有する立体的なn型半導体ダイヤモンドでも、抵抗が低くなることが確認された。なお、n型ダイヤモンド層を形成する工程及びノンドープダイヤモンド層を形成する工程を繰り返す回数を2回以上50回以下の範囲で変化させた結果、本実施形態と同様にn型半導体ダイヤモンドの抵抗が低くなることが確認された。
(第4の実施例)
次に、第4実施例について説明する。まず、基板3としてダイヤモンド{110}単結晶基板を用意し、その{110}面上に、メタン濃度(メタン流量/水素流量)を0.2%とする以外は第1実施例と同様の条件でダイヤモンドをエピタキシャル成長させ、第1のノンドープダイヤモンド層を形成した(第1の工程)。図6は、この工程の終了後に、第1のノンドープダイヤモンド層17の表面モフォロジーをSEMにより撮影した写真である。図6の写真に示されるとおり、本発明者らは、第1のノンドープダイヤモンド層17の表面全体にわたって10μm未満の面積を有する三角形状の複数のファセットBが自律的に形成されていることを確認した。さらに、本発明者らは、図6に示すファセットBの主面3aに対する角度をAFMにより分析して、ファセットBの面方位を特定した。図7は、第1のノンドープダイヤモンド層17表面のAFMによる像である。また、図8は、AFMによる分析結果を模式的に示す第1のノンドープダイヤモンド層17の平面図である。図8に示すように、ファセットBは、{552}面(ファセット20b)と、{17 23 1}面(ファセット21b)とを含むことを本発明者らは見出した。さらに、2つのファセット20bによって{552}面の単位領域20aが構成されるとともに、2つのファセット21bによって{17 23 1}面の単位領域21aが構成されており、第1実施例と同様に単位領域20a及び21aは互いに隣接して交互に配置されていることを本発明者らは見出した。
続いて、第1のノンドープダイヤモンド層17上に、リンを添加しつつダイヤモンドをエピタキシャル成長させるよう試みた(第2の工程)。このときの成長条件は、第1実施例と同様である。この工程の終了後に、第1のノンドープダイヤモンド層17上に成長したダイヤモンド膜の表面についてカソードルミネッセンス測定を行ったところ、リンに起因する鋭い発光ピークが、{552}面上において観測され、{17 23 1}面上においてはほとんど観測されなかった。この観測結果により、リンを含むダイヤモンド膜(すなわちn型ダイヤモンド層)が、{17 23 1}面にはほとんど成長せず、{552}面にのみ選択的に成長していることが確認された。従って、本実施例では、{552}面が第1の結晶面20となり、{17 23 1}面が第2の結晶面21となる。なお、図9は、第1のノンドープダイヤモンド層17の第1の結晶面20上に選択的にn型ダイヤモンド層15が成長した状態を示す平面図である。
続いて、第2のノンドープダイヤモンド層を第1実施例と同様の条件で形成した。そして、第1実施例と同様にして本実施例によるn型半導体ダイヤモンドの抵抗値を測定したところ、室温におけるシート抵抗値は3.7×10Ω/□であった。従って、本実施例の製造方法によって形成されたn型半導体ダイヤモンドによれば、ダイヤモンド{111}単結晶基板上にn型ダイヤモンドを成長させた場合(3.2×1012Ω/□)と比べて、抵抗を低くできることが確認された。
さらに、本実施例では、第1の工程における第1のノンドープダイヤモンド層17の成長条件として、メタン濃度を0.01%以上0.7%未満の範囲で変化させてn型半導体ダイヤモンドを形成した。なお、第1の工程における他の成長条件、及び第2の工程におけるn型ダイヤモンド層の成長条件は、前述した第2実施例と同様とした。その結果、本発明者らは、第1のノンドープダイヤモンド層17の表面に、条件1:x+y+z≧3,x≠1,y≠1,及びz≠1(x,y,z:正の整数)を満たす{x y z}面であるファセットと、条件1を満たさない結晶面であって{111}面以外の結晶面であるファセットとが形成されていることを確認した。そして、n型半導体ダイヤモンドのシート抵抗値が、ダイヤモンド{111}単結晶基板上にn型ダイヤモンドを成長させた場合と比べて1桁〜2桁小さくなっていることを確認した。
また、実施例3と同様の手法を用い、n型ダイヤモンド層及びノンドープダイヤモンド層を形成する際の形成条件を本実施例のとおりとして、n型ダイヤモンド層を形成する工程及びノンドープダイヤモンド層を形成する工程を繰り返す回数を2回以上50回以下の範囲で変化させた。その結果、本実施例と同様にn型半導体ダイヤモンドの抵抗が低くなることが確認された。
上記した第4実施例におけるn型半導体ダイヤモンドの製造方法によれば、第1の工程において、主面3aが{110}面である基板3上に、条件1を満たす面、及び条件1を満たさない面であって{111}面以外の面を有する第1のノンドープダイヤモンド層17を好適に成長させることができる。また、第2の工程において、n型ダイヤモンド層15を第1のノンドープダイヤモンド層17の条件1を満たす面上に容易に選択成長させることができる。従って、第4実施例の製造方法によれば、条件1を満たす面、及び条件1を満たさない面であって{111}面以外の面を形成するためのエッチングなどの加工工程を必要としないので、抵抗が低いn型半導体ダイヤモンドをより少ない工程によって形成することができる。
(第5の実施例)
次に、第5実施例について説明する。本実施例では、主面の面方位{x y z}がそれぞれ条件2:x+y+z≧3,(x,y,z)≠(1,1,1)(x,y,z:正の整数)を満たす{211}、{311}、及び{511}である3つのダイヤモンド単結晶基板を使用し、ノンドープダイヤモンド層及びn型ダイヤモンド層の形成条件は実施例1と同様の条件として、n型半導体ダイヤモンドを形成した。そして、いずれのダイヤモンド単結晶基板を用いても、第1のノンドープダイヤモンド層表面に{111}ファセット10b及び{100}ファセット11bが形成されることを本発明者らは確認した。また、表1に、3つのダイヤモンド単結晶基板それぞれを使用したときの、第1のノンドープダイヤモンド層表面における{111}面の割合、及びn型半導体ダイヤモンドのシート抵抗値を示す。表1に示すとおり、本実施例においても実施例1と同様にn型半導体ダイヤモンドのシート抵抗値を小さくできる。なお、表1には、比較のために、ダイヤモンド{111}単結晶基板上にn型ダイヤモンドを成長させた場合、及び第1実施例(基板主面の面方位:{110})の場合のシート抵抗値を同時に示す。
Figure 2005079196
(第6の実施例)
次に、第6実施例について説明する。本実施例では、主面の面方位{x y z}がそれぞれ前述した条件2を満たす{211}、{311}、及び{511}である3つのダイヤモンド単結晶基板を使用し、ノンドープダイヤモンド層及びn型ダイヤモンド層の形成条件は実施例4と同様の条件として、n型半導体ダイヤモンドを形成した。そして、いずれのダイヤモンド単結晶基板を用いても、第4実施例に示した条件1を満たす{x y z}ファセット20b、及び条件1を満たさないファセットであって{111}面以外のファセット21bが第1のノンドープダイヤモンド層表面に形成されることを本発明者らは確認した。また、表2に、3つのダイヤモンド単結晶基板それぞれを使用したときの、n型半導体ダイヤモンドのシート抵抗値を示す。表1に示すとおり、本実施例においても実施例4と同様にn型半導体ダイヤモンドのシート抵抗値を小さくできる。なお、表1には、比較のために、第4実施例(基板主面の面方位:{110})の場合のシート抵抗値を同時に示す。
Figure 2005079196
(比較例)
次に、上記した第1実施例に対する比較例について説明する。本比較例では、第1の工程において、成長時間を20時間とし、他の成長条件を第1実施例と同様として第1のノンドープダイヤモンド層を形成した。第1のノンドープダイヤモンド層の表面モフォロジーをSEMで観察したところ、10μm以上20μm以下の面積を有する複数のファセットが形成されていた。この第1のノンドープダイヤモンド層上に、実施例1と同様にしてn型ダイヤモンド層及び第2のノンドープダイヤモンド層を形成し、抵抗値を測定した。その結果、シート抵抗値は1.2×1013Ω/□であった。従って、第1のノンドープダイヤモンド層表面に10μm以上の面積を有するファセットが形成されると、n型半導体ダイヤモンドの抵抗は低くならないことが確認された。
ファセットの面積が10μm以上の場合にn型半導体ダイヤモンドの抵抗が低くならない原因は、以下のように推測される。すなわち、ファセットの面積が10μm以上であると、n型ダイヤモンド層間のノンドープダイヤモンド層をn型ダイヤモンド層から拡散するキャリアによって満たすことが出来ず、ダイヤモンド{111}単結晶基板上にn型ダイヤモンド膜を形成した場合よりも結果的に抵抗が上昇する。
本発明によるn型半導体ダイヤモンド及びその製造方法は、上記した実施形態、変形例、及び実施例に限られるものではなく、他にも様々な変形が可能である。例えば、上記した各実施例では、第1のノンドープダイヤモンド層、n型ダイヤモンド層、及び第2のノンドープダイヤモンド層を形成する際に、化学気相成長(CVD)法を使用してホモエピタキシャルダイヤモンドを成膜している。この方法としては、直流または交流電界により放電を起こす方法、熱電子材料を加熱する方法、ダイヤモンドを成長させる表面をイオンで衝撃する方法、原料ガスを燃焼させる方法など各種の方法があるが、いずれの方法でも用いることができ、発明の効果は変わらない。
また、上記した実施形態、変形例、及び実施例では、第1の結晶面を{111}面または条件1を満たす面とし、第2の結晶面を{100}面、または条件1を満たさない面であって{111}面以外の面としている。本発明の第1の結晶面及び第2の結晶面はこれらの面に限られるものではなく、該結晶面上にn型のダイヤモンド膜を気相成長させた場合に、第1の結晶面上におけるn型不純物のドーピング効率が第2の結晶面上よりも高ければよい。
図1(a)は、本発明によるn型半導体ダイヤモンドの実施形態を示す平面図である。図1(b)は、図1(a)に示すn型半導体ダイヤモンドのI−I断面を示す端面図である。図1(c)は、図1(a)に示すn型半導体ダイヤモンドのII−II断面を示す端面図である。 図2は、第1のノンドープダイヤモンド層を示す平面図である。 図3は、第1実施例において、第1のノンドープダイヤモンド層の表面モフォロジーをSEMにより撮影した写真である。 図4は、第1の実施例において、AFM分析結果を模式的に示す第1のノンドープダイヤモンド層の平面図である。 図5は、第1の実施例において、第1のノンドープダイヤモンド層上に選択的にn型ダイヤモンド層が成長した状態を示す平面図である。 図6は、第4の実施例において、第1のノンドープダイヤモンド層の表面モフォロジーをSEMにより撮影した写真である。 図7は、第4の実施例における、第1のノンドープダイヤモンド層17表面のAFMによる像である。 図8は、第4の実施例において、AFMによる分析結果を模式的に示す第1のノンドープダイヤモンド層の平面図である。 図9は、第4の実施例において、第1のノンドープダイヤモンド層のファセット上に選択的にn型ダイヤモンド層が成長した状態を示す平面図である。
符号の説明
1…n型半導体ダイヤモンド、3…基板、3a…主面、5…n型ダイヤモンド層、7…第1のノンドープダイヤモンド層、9…第2のノンドープダイヤモンド層、10、20…第1の結晶面、10a、11a、20a、21a…単位領域、10b、11b、20b、21b…ファセット、11、21…第2の結晶面、15…n型ダイヤモンド層、17…ノンドープダイヤモンド層。

Claims (10)

  1. ダイヤモンド基板上に形成されるn型半導体ダイヤモンドであって、
    前記ダイヤモンド基板の主面上に形成され、実質的に不純物が添加されておらず、互いに等価ではない第1の結晶面及び第2の結晶面を表面に有し、前記第1の結晶面の単位領域と前記第2の結晶面の単位領域とが互いに隣接して交互に配置されたノンドープダイヤモンド層と、
    n型不純物を含み、前記ダイヤモンド層の前記第1の結晶面上に形成されたn型ダイヤモンド層と
    を備え、
    前記第1の結晶面及び前記第2の結晶面の前記単位領域をそれぞれ構成する面の面積が、10μm未満であることを特徴とするn型半導体ダイヤモンド。
  2. 前記ダイヤモンド基板が、単結晶ダイヤモンドからなることを特徴とする請求項1に記載のn型半導体ダイヤモンド。
  3. 前記ノンドープダイヤモンド層の前記第1の結晶面が{111}面であり、前記ノンドープダイヤモンド層の前記第2の結晶面が{100}面であることを特徴とする請求項1または2に記載のn型半導体ダイヤモンド。
  4. 前記ノンドープダイヤモンド層の前記第1の結晶面が、第1の条件:x+y+z≧3,x≠1,y≠1,及びz≠1(x,y,z:正の整数)を満たす{x y z}面であり、前記ノンドープダイヤモンド層の前記第2の結晶面が、前記第1の条件を満たさない面であって{111}面以外の面であることを特徴とする請求項1または2に記載のn型半導体ダイヤモンド。
  5. 前記ダイヤモンド基板の前記主面が{110}面であることを特徴とする請求項3または4に記載のn型半導体ダイヤモンド。
  6. 前記ダイヤモンド基板の前記主面が、第2の条件:x+y+z≧3,(x,y,z)≠(1,1,1)(x,y,z:正の整数)を満たす{x y z}面であることを特徴とする請求項3または4に記載のn型半導体ダイヤモンド。
  7. ダイヤモンド基板の{110}主面上に、メタン濃度を0.7%以上5%以下、且つ成長時間を10分以上120分以下とする条件下でノンドープダイヤモンド層をエピタキシャル成長させる第1の工程と、
    前記ノンドープダイヤモンド層の表面上に、n型ダイヤモンド層をエピタキシャル成長させる第2の工程と
    を備えることを特徴とするn型半導体ダイヤモンドの製造方法。
  8. 主面が第2の条件:第2の条件:x+y+z≧3,(x,y,z)≠(1,1,1)(x,y,z:正の整数)を満たす{x y z}面であるダイヤモンド基板の該主面上に、メタン濃度を0.7%以上5%以下、及び成長時間を10分以上120分以下とする条件下でノンドープダイヤモンド層をエピタキシャル成長させる第1の工程と、
    前記ノンドープダイヤモンド層の表面上に、n型ダイヤモンド層をエピタキシャル成長させる第2の工程と
    を備えることを特徴とするn型半導体ダイヤモンドの製造方法。
  9. 主面が{110}面であるダイヤモンド基板の該主面上に、メタン濃度を0.01%以上0.7%未満、且つ成長時間を10分以上120分以下とする条件下でノンドープダイヤモンド層をエピタキシャル成長させる第1の工程と、
    前記ノンドープダイヤモンド層の表面上に、n型ダイヤモンド層をエピタキシャル成長させる第2の工程と
    を備えることを特徴とするn型半導体ダイヤモンドの製造方法。
  10. 主面が第2の条件:第2の条件:x+y+z≧3,(x,y,z)≠(1,1,1)(x,y,z:正の整数)を満たす{x y z}面であるダイヤモンド基板の該主面上に、メタン濃度を0.01%以上0.7%未満、及び成長時間を10分以上120分以下とする条件下でノンドープダイヤモンド層をエピタキシャル成長させる第1の工程と、
    前記ノンドープダイヤモンド層の表面上に、n型ダイヤモンド層をエピタキシャル成長させる第2の工程と
    を備えることを特徴とするn型半導体ダイヤモンドの製造方法。
JP2003305215A 2003-08-28 2003-08-28 n型半導体ダイヤモンド及びその製造方法 Expired - Fee Related JP4140487B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003305215A JP4140487B2 (ja) 2003-08-28 2003-08-28 n型半導体ダイヤモンド及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003305215A JP4140487B2 (ja) 2003-08-28 2003-08-28 n型半導体ダイヤモンド及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005079196A true JP2005079196A (ja) 2005-03-24
JP4140487B2 JP4140487B2 (ja) 2008-08-27

Family

ID=34408693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003305215A Expired - Fee Related JP4140487B2 (ja) 2003-08-28 2003-08-28 n型半導体ダイヤモンド及びその製造方法

Country Status (1)

Country Link
JP (1) JP4140487B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258407A (ja) * 2008-07-01 2013-12-26 National Institute Of Advanced Industrial & Technology ダイヤモンド半導体装置及びその製造方法
US10170561B1 (en) 2017-09-07 2019-01-01 Kabushiki Kaisha Toshiba Diamond semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258407A (ja) * 2008-07-01 2013-12-26 National Institute Of Advanced Industrial & Technology ダイヤモンド半導体装置及びその製造方法
JP2015057824A (ja) * 2008-07-01 2015-03-26 独立行政法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
US10170561B1 (en) 2017-09-07 2019-01-01 Kabushiki Kaisha Toshiba Diamond semiconductor device

Also Published As

Publication number Publication date
JP4140487B2 (ja) 2008-08-27

Similar Documents

Publication Publication Date Title
JP4218639B2 (ja) n型半導体ダイヤモンド製造方法及び半導体ダイヤモンド
JP4844330B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6986349B2 (ja) n型超格子及びp型超格子を備える電子デバイス
US9748410B2 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
US20120175641A1 (en) Diamond n-type semiconductor, method of manufacturing the same, semiconductor device, and electron emitting device
CN101604665A (zh) 用于氮化物基膜以及其制造的掩埋接触器件
US20190148496A1 (en) Sic epitaxial wafer
KR100525792B1 (ko) n형 반도체 다이아몬드 및 그 제조 방법
TW202320135A (zh) 包括鎂鍺氧化物之超寬帶隙半導體裝置
JP5332609B2 (ja) 薄膜付きダイヤモンド単結晶の製造方法、及び薄膜付きダイヤモンド単結晶
JP4140487B2 (ja) n型半導体ダイヤモンド及びその製造方法
WO2016017480A1 (ja) n型窒化アルミニウム単結晶基板
JP2004189541A (ja) ZnO系p型半導体結晶、それを用いた半導体複合体、それを用いた発光素子およびその製造方法
JP2010189208A (ja) ダイヤモンド半導体及び作製方法
CN209822676U (zh) 发光二极管
JP4770105B2 (ja) n型ダイヤモンド半導体
US12027589B2 (en) Semiconductor device including graphene and method of manufacturing the semiconductor device
JP5324609B2 (ja) ダイヤモンド半導体及び作製方法
JP4241174B2 (ja) 低抵抗n型半導体ダイヤモンド
JP5028879B2 (ja) 薄膜付きダイヤモンド単結晶の製造方法、及び薄膜付きダイヤモンド単結晶
JP2009161436A (ja) Iii族窒化物半導体結晶基板、iii族窒化物半導体デバイスおよびその製造方法
CN100456490C (zh) 金刚石n型半导体及其制造方法、半导体元件及电子发射元件
JP2005330132A (ja) Iii族窒化物半導体結晶基板およびその製造方法ならびにiii族窒化物半導体デバイスおよびその製造方法
JP2005044634A (ja) 電子源及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080602

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees