JP2005079196A - n型半導体ダイヤモンド及びその製造方法 - Google Patents
n型半導体ダイヤモンド及びその製造方法 Download PDFInfo
- Publication number
- JP2005079196A JP2005079196A JP2003305215A JP2003305215A JP2005079196A JP 2005079196 A JP2005079196 A JP 2005079196A JP 2003305215 A JP2003305215 A JP 2003305215A JP 2003305215 A JP2003305215 A JP 2003305215A JP 2005079196 A JP2005079196 A JP 2005079196A
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- diamond layer
- plane
- doped
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 n型半導体ダイヤモンド1は、ダイヤモンド{110}単結晶基板である基板3上に形成されており、第1のノンドープダイヤモンド層7及びn型ダイヤモンド層5を備えている。第1のノンドープダイヤモンド層7は、{111}面である第1の結晶面10及び{100}面である第2の結晶面11を表面に有している。n型ダイヤモンド層5は、第1の結晶面10上に選択的に形成されている。n型ダイヤモンド層5はn型不純物を含んでおり、第1のノンドープダイヤモンド層7とのキャリア濃度勾配によって第1のノンドープダイヤモンド層7へキャリアが拡散することにより、n型半導体ダイヤモンド1の抵抗を低くできる。
【選択図】 図1
Description
図1(a)は、本発明によるn型半導体ダイヤモンドの実施形態を示す平面図である。また、図1(b)は、図1(a)に示すn型半導体ダイヤモンドのI−I断面を示す端面図である。また、図1(c)は、図1(a)に示すn型半導体ダイヤモンドのII−II断面を示す端面図である。なお、図1(a)においては、第2のノンドープダイヤモンド層9(後述)の図示を省略している。
続いて、上記した実施形態の第1変形例について説明する。本変形例が上記した実施形態と相違する点は、第1のノンドープダイヤモンド層7の第1の結晶面10が、次の条件1:x+y+z≧3,x≠1,y≠1,及びz≠1(x,y,z:正の整数)を満たす{x y z}面であり、第2の結晶面11が、この条件を満たさない面であって{111}面以外の面であることである。
続いて、上記した実施形態の第2変形例について説明する。本変形例が上記した実施形態と相違する点は、基板3の主面3aが、{110}面ではなく、次の条件2:x+y+z≧3,(x,y,z)≠(1,1,1)(x,y,z:正の整数)を満たす{x y z}面であることである。
続いて、上記した実施形態の第3変形例について説明する。本変形例が上記した実施形態と相違する点の1つは、第1のノンドープダイヤモンド層7の第1の結晶面10が、次の条件1:x+y+z≧3,x≠1,y≠1,及びz≠1(x,y,z:正の整数)を満たす{x y z}面であり、第2の結晶面11が、この条件1を満たさない面であって{111}面以外の面であることである。また、本変形例が上記した実施形態と相違する点のさらに1つは、基板3の主面3aが、{110}面ではなく、次の条件2:x+y+z≧3,(x,y,z)≠(1,1,1)(x,y,z:正の整数)を満たす{x y z}面であることである。
まず、第1実施例について説明する。基板3としてダイヤモンド{110}単結晶基板を用意し、その{110}面上に、メタン濃度(メタン流量/水素流量)1.0%、基板温度950度、合成時間30分の条件でダイヤモンドをエピタキシャル成長させ、第1のノンドープダイヤモンド層7を形成した(第1の工程)。図3は、この工程の終了後に、第1のノンドープダイヤモンド層7の表面モフォロジーを走査型電子顕微鏡(SEM:Scanning Electron Microscope)により撮影した写真である。図3の写真に示されるとおり、本発明者らは、第1のノンドープダイヤモンド層7の表面全体にわたって10μm2未満の面積を有する三角形状の複数のファセットAが自律的に形成されていることを確認した。さらに、本発明者らは、図3に示すファセットAの主面3aに対する角度を原子間力顕微鏡(AFM:Atomic Force Microscope)により測定して、ファセットAの面方位の特定を試みた。図4は、AFM分析の結果を模式的に示した第1のノンドープダイヤモンド層7の平面図である。図4に示すように、ファセットAは、{111}面(第1の結晶面10のファセット10b)と、{100}面(第2の結晶面11のファセット11b)とを含むことを本発明者らは見出した。さらに、2つのファセット10bによって第1の結晶面10の単位領域10aが構成されるとともに、2つのファセット11bによって第2の結晶面11の単位領域11aが構成されており、単位領域10a及び11aは互いに隣接して交互に配置されていることを本発明者らは見出した。
次に、第2の実施例について説明する。本実施例では、基板3の主面3a上に第1のノンドープダイヤモンド層7を形成する第1の工程の際の成長条件を、メタン濃度0.7%以上5%以下、基板温度800度以上1200度以下、成長時間10分以上120分以下の範囲で変化させた。また、n型ダイヤモンド層5を形成する第2の工程の際の成長条件を、メタン濃度0.01%以上0.1%以下、ホスフィン濃度100ppm以上20000ppm以下、基板温度800度以上1200度以下、成長時間1分以上120分以下の範囲で変化させた。その結果、これらの成長条件の範囲内において、上記した第1実施例と同様の第1のノンドープダイヤモンド層7(図3及び図4参照)が形成されるとともに、ダイヤモンド{111}単結晶基板上にn型ダイヤモンドを成長させた場合と比べて、抵抗を低くできることが確認された。
次に、第3の実施例について説明する。本実施例では、ノンドープダイヤモンド層に挟まれたn型ダイヤモンド層5を厚さ方向に3層備えるn型半導体ダイヤモンドを形成した。すなわち、第1実施例と同様にして形成された第2のノンドープダイヤモンド層9上に、n型ダイヤモンド層を形成する工程と、その上にノンドープダイヤモンド層を形成する工程とをそれぞれ2回繰り返して、立体的なn型半導体ダイヤモンドを形成した。このとき、ノンドープダイヤモンド層の成長時間を5分とし、他の条件は第1実施例の第1の工程と同様とした。そして、抵抗値を測定した結果、シート抵抗は1.5×109Ω/□であった。これに対し、膜厚30nm(すなわち、n型ダイヤモンド層5の3倍)のn型ダイヤモンドを、実施例1の第2の工程と同様の条件でダイヤモンド{111}単結晶基板上に成長させ、このn型ダイヤモンド膜の抵抗値を測定した結果、シート抵抗値は1.0×1012Ω/□であった。従って、ノンドープダイヤモンド層に挟まれたn型ダイヤモンド層を厚さ方向に複数有する立体的なn型半導体ダイヤモンドでも、抵抗が低くなることが確認された。なお、n型ダイヤモンド層を形成する工程及びノンドープダイヤモンド層を形成する工程を繰り返す回数を2回以上50回以下の範囲で変化させた結果、本実施形態と同様にn型半導体ダイヤモンドの抵抗が低くなることが確認された。
次に、第4実施例について説明する。まず、基板3としてダイヤモンド{110}単結晶基板を用意し、その{110}面上に、メタン濃度(メタン流量/水素流量)を0.2%とする以外は第1実施例と同様の条件でダイヤモンドをエピタキシャル成長させ、第1のノンドープダイヤモンド層を形成した(第1の工程)。図6は、この工程の終了後に、第1のノンドープダイヤモンド層17の表面モフォロジーをSEMにより撮影した写真である。図6の写真に示されるとおり、本発明者らは、第1のノンドープダイヤモンド層17の表面全体にわたって10μm2未満の面積を有する三角形状の複数のファセットBが自律的に形成されていることを確認した。さらに、本発明者らは、図6に示すファセットBの主面3aに対する角度をAFMにより分析して、ファセットBの面方位を特定した。図7は、第1のノンドープダイヤモンド層17表面のAFMによる像である。また、図8は、AFMによる分析結果を模式的に示す第1のノンドープダイヤモンド層17の平面図である。図8に示すように、ファセットBは、{552}面(ファセット20b)と、{17 23 1}面(ファセット21b)とを含むことを本発明者らは見出した。さらに、2つのファセット20bによって{552}面の単位領域20aが構成されるとともに、2つのファセット21bによって{17 23 1}面の単位領域21aが構成されており、第1実施例と同様に単位領域20a及び21aは互いに隣接して交互に配置されていることを本発明者らは見出した。
次に、第5実施例について説明する。本実施例では、主面の面方位{x y z}がそれぞれ条件2:x+y+z≧3,(x,y,z)≠(1,1,1)(x,y,z:正の整数)を満たす{211}、{311}、及び{511}である3つのダイヤモンド単結晶基板を使用し、ノンドープダイヤモンド層及びn型ダイヤモンド層の形成条件は実施例1と同様の条件として、n型半導体ダイヤモンドを形成した。そして、いずれのダイヤモンド単結晶基板を用いても、第1のノンドープダイヤモンド層表面に{111}ファセット10b及び{100}ファセット11bが形成されることを本発明者らは確認した。また、表1に、3つのダイヤモンド単結晶基板それぞれを使用したときの、第1のノンドープダイヤモンド層表面における{111}面の割合、及びn型半導体ダイヤモンドのシート抵抗値を示す。表1に示すとおり、本実施例においても実施例1と同様にn型半導体ダイヤモンドのシート抵抗値を小さくできる。なお、表1には、比較のために、ダイヤモンド{111}単結晶基板上にn型ダイヤモンドを成長させた場合、及び第1実施例(基板主面の面方位:{110})の場合のシート抵抗値を同時に示す。
次に、第6実施例について説明する。本実施例では、主面の面方位{x y z}がそれぞれ前述した条件2を満たす{211}、{311}、及び{511}である3つのダイヤモンド単結晶基板を使用し、ノンドープダイヤモンド層及びn型ダイヤモンド層の形成条件は実施例4と同様の条件として、n型半導体ダイヤモンドを形成した。そして、いずれのダイヤモンド単結晶基板を用いても、第4実施例に示した条件1を満たす{x y z}ファセット20b、及び条件1を満たさないファセットであって{111}面以外のファセット21bが第1のノンドープダイヤモンド層表面に形成されることを本発明者らは確認した。また、表2に、3つのダイヤモンド単結晶基板それぞれを使用したときの、n型半導体ダイヤモンドのシート抵抗値を示す。表1に示すとおり、本実施例においても実施例4と同様にn型半導体ダイヤモンドのシート抵抗値を小さくできる。なお、表1には、比較のために、第4実施例(基板主面の面方位:{110})の場合のシート抵抗値を同時に示す。
次に、上記した第1実施例に対する比較例について説明する。本比較例では、第1の工程において、成長時間を20時間とし、他の成長条件を第1実施例と同様として第1のノンドープダイヤモンド層を形成した。第1のノンドープダイヤモンド層の表面モフォロジーをSEMで観察したところ、10μm2以上20μm2以下の面積を有する複数のファセットが形成されていた。この第1のノンドープダイヤモンド層上に、実施例1と同様にしてn型ダイヤモンド層及び第2のノンドープダイヤモンド層を形成し、抵抗値を測定した。その結果、シート抵抗値は1.2×1013Ω/□であった。従って、第1のノンドープダイヤモンド層表面に10μm2以上の面積を有するファセットが形成されると、n型半導体ダイヤモンドの抵抗は低くならないことが確認された。
Claims (10)
- ダイヤモンド基板上に形成されるn型半導体ダイヤモンドであって、
前記ダイヤモンド基板の主面上に形成され、実質的に不純物が添加されておらず、互いに等価ではない第1の結晶面及び第2の結晶面を表面に有し、前記第1の結晶面の単位領域と前記第2の結晶面の単位領域とが互いに隣接して交互に配置されたノンドープダイヤモンド層と、
n型不純物を含み、前記ダイヤモンド層の前記第1の結晶面上に形成されたn型ダイヤモンド層と
を備え、
前記第1の結晶面及び前記第2の結晶面の前記単位領域をそれぞれ構成する面の面積が、10μm2未満であることを特徴とするn型半導体ダイヤモンド。 - 前記ダイヤモンド基板が、単結晶ダイヤモンドからなることを特徴とする請求項1に記載のn型半導体ダイヤモンド。
- 前記ノンドープダイヤモンド層の前記第1の結晶面が{111}面であり、前記ノンドープダイヤモンド層の前記第2の結晶面が{100}面であることを特徴とする請求項1または2に記載のn型半導体ダイヤモンド。
- 前記ノンドープダイヤモンド層の前記第1の結晶面が、第1の条件:x+y+z≧3,x≠1,y≠1,及びz≠1(x,y,z:正の整数)を満たす{x y z}面であり、前記ノンドープダイヤモンド層の前記第2の結晶面が、前記第1の条件を満たさない面であって{111}面以外の面であることを特徴とする請求項1または2に記載のn型半導体ダイヤモンド。
- 前記ダイヤモンド基板の前記主面が{110}面であることを特徴とする請求項3または4に記載のn型半導体ダイヤモンド。
- 前記ダイヤモンド基板の前記主面が、第2の条件:x+y+z≧3,(x,y,z)≠(1,1,1)(x,y,z:正の整数)を満たす{x y z}面であることを特徴とする請求項3または4に記載のn型半導体ダイヤモンド。
- ダイヤモンド基板の{110}主面上に、メタン濃度を0.7%以上5%以下、且つ成長時間を10分以上120分以下とする条件下でノンドープダイヤモンド層をエピタキシャル成長させる第1の工程と、
前記ノンドープダイヤモンド層の表面上に、n型ダイヤモンド層をエピタキシャル成長させる第2の工程と
を備えることを特徴とするn型半導体ダイヤモンドの製造方法。 - 主面が第2の条件:第2の条件:x+y+z≧3,(x,y,z)≠(1,1,1)(x,y,z:正の整数)を満たす{x y z}面であるダイヤモンド基板の該主面上に、メタン濃度を0.7%以上5%以下、及び成長時間を10分以上120分以下とする条件下でノンドープダイヤモンド層をエピタキシャル成長させる第1の工程と、
前記ノンドープダイヤモンド層の表面上に、n型ダイヤモンド層をエピタキシャル成長させる第2の工程と
を備えることを特徴とするn型半導体ダイヤモンドの製造方法。 - 主面が{110}面であるダイヤモンド基板の該主面上に、メタン濃度を0.01%以上0.7%未満、且つ成長時間を10分以上120分以下とする条件下でノンドープダイヤモンド層をエピタキシャル成長させる第1の工程と、
前記ノンドープダイヤモンド層の表面上に、n型ダイヤモンド層をエピタキシャル成長させる第2の工程と
を備えることを特徴とするn型半導体ダイヤモンドの製造方法。 - 主面が第2の条件:第2の条件:x+y+z≧3,(x,y,z)≠(1,1,1)(x,y,z:正の整数)を満たす{x y z}面であるダイヤモンド基板の該主面上に、メタン濃度を0.01%以上0.7%未満、及び成長時間を10分以上120分以下とする条件下でノンドープダイヤモンド層をエピタキシャル成長させる第1の工程と、
前記ノンドープダイヤモンド層の表面上に、n型ダイヤモンド層をエピタキシャル成長させる第2の工程と
を備えることを特徴とするn型半導体ダイヤモンドの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003305215A JP4140487B2 (ja) | 2003-08-28 | 2003-08-28 | n型半導体ダイヤモンド及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003305215A JP4140487B2 (ja) | 2003-08-28 | 2003-08-28 | n型半導体ダイヤモンド及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005079196A true JP2005079196A (ja) | 2005-03-24 |
JP4140487B2 JP4140487B2 (ja) | 2008-08-27 |
Family
ID=34408693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003305215A Expired - Fee Related JP4140487B2 (ja) | 2003-08-28 | 2003-08-28 | n型半導体ダイヤモンド及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4140487B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013258407A (ja) * | 2008-07-01 | 2013-12-26 | National Institute Of Advanced Industrial & Technology | ダイヤモンド半導体装置及びその製造方法 |
US10170561B1 (en) | 2017-09-07 | 2019-01-01 | Kabushiki Kaisha Toshiba | Diamond semiconductor device |
-
2003
- 2003-08-28 JP JP2003305215A patent/JP4140487B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013258407A (ja) * | 2008-07-01 | 2013-12-26 | National Institute Of Advanced Industrial & Technology | ダイヤモンド半導体装置及びその製造方法 |
JP2015057824A (ja) * | 2008-07-01 | 2015-03-26 | 独立行政法人産業技術総合研究所 | ダイヤモンド半導体装置及びその製造方法 |
US10170561B1 (en) | 2017-09-07 | 2019-01-01 | Kabushiki Kaisha Toshiba | Diamond semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4140487B2 (ja) | 2008-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4218639B2 (ja) | n型半導体ダイヤモンド製造方法及び半導体ダイヤモンド | |
JP4844330B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
JP6986349B2 (ja) | n型超格子及びp型超格子を備える電子デバイス | |
US9748410B2 (en) | N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device | |
US20120175641A1 (en) | Diamond n-type semiconductor, method of manufacturing the same, semiconductor device, and electron emitting device | |
CN101604665A (zh) | 用于氮化物基膜以及其制造的掩埋接触器件 | |
US20190148496A1 (en) | Sic epitaxial wafer | |
KR100525792B1 (ko) | n형 반도체 다이아몬드 및 그 제조 방법 | |
TW202320135A (zh) | 包括鎂鍺氧化物之超寬帶隙半導體裝置 | |
JP5332609B2 (ja) | 薄膜付きダイヤモンド単結晶の製造方法、及び薄膜付きダイヤモンド単結晶 | |
JP4140487B2 (ja) | n型半導体ダイヤモンド及びその製造方法 | |
WO2016017480A1 (ja) | n型窒化アルミニウム単結晶基板 | |
JP2004189541A (ja) | ZnO系p型半導体結晶、それを用いた半導体複合体、それを用いた発光素子およびその製造方法 | |
JP2010189208A (ja) | ダイヤモンド半導体及び作製方法 | |
CN209822676U (zh) | 发光二极管 | |
JP4770105B2 (ja) | n型ダイヤモンド半導体 | |
US12027589B2 (en) | Semiconductor device including graphene and method of manufacturing the semiconductor device | |
JP5324609B2 (ja) | ダイヤモンド半導体及び作製方法 | |
JP4241174B2 (ja) | 低抵抗n型半導体ダイヤモンド | |
JP5028879B2 (ja) | 薄膜付きダイヤモンド単結晶の製造方法、及び薄膜付きダイヤモンド単結晶 | |
JP2009161436A (ja) | Iii族窒化物半導体結晶基板、iii族窒化物半導体デバイスおよびその製造方法 | |
CN100456490C (zh) | 金刚石n型半导体及其制造方法、半导体元件及电子发射元件 | |
JP2005330132A (ja) | Iii族窒化物半導体結晶基板およびその製造方法ならびにiii族窒化物半導体デバイスおよびその製造方法 | |
JP2005044634A (ja) | 電子源及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |