JP2005072170A

JP2005072170A - チップ型電子部品

Info

Publication number: JP2005072170A
Application number: JP2003298304A
Authority: JP
Inventors: Masanori Ieiri; 正憲家入
Original assignee: Toko Inc
Current assignee: Toko Inc
Priority date: 2003-08-22
Filing date: 2003-08-22
Publication date: 2005-03-17
Anticipated expiration: 2023-08-22
Also published as: JP4579515B2

Abstract

【課題】コイルの巻軸を貫通する磁束数がチップ型電子部品の素体のコイルの巻軸と平行な方向の中心にいくほど多くなり、チップ型電子部品の素体が局所的に磁気飽和する。この様にチップ型電子部品の素体が局所的に磁気飽和した場合、コイルの直流重畳特性が悪化する。そのため、定格電流を大きくすることができなかった。
【解決手段】直方体形の磁性体、磁性体の表面に形成された複数本の第１の導体パターン及び、磁性体の裏面に形成された複数本の第２の導体パターンを備える。第１の導体パターンと第２の導体パターンを磁性体に設けられたスルーホール内の導体を介して交互に接続して、その巻軸が実装面に対して平行なコイルが形成される。このコイルは、巻軸と平行な方向に配列されたスルーホール内の導体の間隔を、巻軸の端から巻軸の中心に向けて順次拡大して形成される。
【選択図】図１

Description

本発明は、フェライト等の磁性体で形成された素体、複数本の第１の導体パターン、複数本の第２の導体パターン及び、第１の導体パターンと第２の導体パターンを交互に接続する導体を備え、その巻軸が実装面に対して平行なコイルが形成されたチップ型電子部品に関する。

従来のチップ型電子部品に、例えば、図６、図７に示す様に、直方体形の磁性体６１の表面に複数本の第１の導体パターン６２を形成し、この磁性体６１の裏面に複数本の第２の導体パターン６３を形成し、第１の導体パターン６２と第２の導体パターン６３が磁性体６１に設けられたスルーホール内の導体６４を介して交互に接続されて、その巻軸が実装面に対して平行なソレノイド型のコイルが形成されたものがある（例えば、特許文献１、２を参照。）。このコイルの両端は、磁性体の端面に設けられた外部端子６５に接続される。この様なチップ型電子部品は、一般的にコイルの巻軸と平行な方向に配列されたスルーホール内の導体の間隔ｔ８〜ｔ１４が等しく形成される。
特開昭60-63906号公報特開平3-201418号公報

この様に形成された従来のチップ型電子部品は、図７に点線で示す様に、コイルの巻軸を貫通する磁束数が磁性体６１のコイルの巻軸と平行な方向の中心にいくほど多くなり、直方体形の磁性体６１が局所的に磁気飽和するという問題があった。この様にチップ型電子部品の素体が局所的に磁気飽和した場合、コイルの直流重畳特性が悪化する。従って、従来のチップ型電子部品は、定格電流を大きくすることができなかった。

本発明は、チップ型電子部品の素体が局所的に磁気飽和するのを防止して定格電流を大きくすることができるチップ型電子部品を提供することを目的とする。

本発明のチップ型電子部品は、直方体形の磁性体、磁性体の表面に形成された複数本の第１の導体パターン及び、磁性体の裏面に形成された複数本の第２の導体パターンを備え、第１の導体パターンと第２の導体パターンを磁性体に設けられたスルーホール内の導体を介して交互に接続して、その巻軸が実装面に対して平行なコイルが形成され、コイルは、巻軸と平行な方向に配列されたスルーホール内の導体の間隔を、巻軸の端から巻軸の中心に向けて順次拡大して形成される。
また、本発明のチップ型電子部品は、複数本の第１の導体パターンと複数本の第２の導体パターンとが磁性体層を介して積層され、第１の導体パターンと第２の導体パターンを磁性体層のスルーホール内の導体を介して交互に接続して、積層体内にその巻軸が実装面に対して平行なコイルが形成され、コイルは、巻軸と平行な方向に配列されたスルーホール内の導体の間隔を、巻軸の端から巻軸の中心に向けて順次拡大して形成される。

本発明のチップ型電子部品は、コイルが、巻軸と平行な方向に配列されたスルーホール内の導体の間隔を、巻軸の端から巻軸の中心に向けて順次拡大して形成されるので、チップ型電子部品の素体が局所的に磁気飽和するのを防止することができ、定格電流を大きくすることができる。

本発明のチップ型電子部品は、複数本の第１の導体パターンと複数本の第２の導体パターンとが磁性体層を介して積層される。この第１の導体パターンと第２の導体パターンは、磁性体層に設けられたスルーホール内の導体を介して交互に接続され、積層体内にその巻軸が実装面に対して平行なソレノイド型のコイルが形成される。この時、コイルは、巻軸と平行な方向に配列されたスルーホール内の導体の間隔を巻軸の端から巻軸の中心に向けて順次拡大して形成される。この様なチップ型電子部品は、第１の導体パターンと第２の導体パターンを接続する導体のうち、コイルの巻軸と平行な方向に配列された導体の間隔が、積層体の中心にいくほど大きくなる。また、これにより、第１の導体パターン同士の間隔と第２の導体パターン同士の間隔も、積層体のコイルの巻軸と平行な方向の中心にいくほど大きくなる。一般に磁束ΦはＮＩ＝Ｒ_ｍΦ（ただし、Ｎはターン数、Ｉは電流、Ｒ_ｍは磁気抵抗）の関係にあり、磁気抵抗Ｒ_ｍはＲ_ｍ＝ｌ_ｅ／μＡ_ｅ（ただし、ｌ_ｅは実効磁路長、Ａ_ｅは実効磁路断面積、μは透磁率）となる。本発明のチップ型電子部品は、コイルを構成する導体パターンやスルーホール内の導体の間隔が積層体のコイルの巻軸と平行な方向の中心にいくほど大きくなっているので、積層体のコイルの巻軸と平行な方向の中心に行くほど実効磁路長ｌ_ｅが大きくなり、磁気抵抗Ｒ_ｍが大きくなる。
従って、本発明のチップ型電子部品は、導体パターンや導体パターンを接続する導体により発生する磁束の大きさを調整して積層体の端面側の磁束密度と積層体の中心部の磁束密度をほぼ等しくすることができる。

以下、本発明のチップ型電子部品の実施例を図１乃至図５を参照して説明する。
図１は本発明のチップ型電子部品の第１の実施例を示す斜視図、図２は図１の上面図である。
図１、図２において、１１は磁性体、１２、１３は導体パターン、１４はスルーホール内の導体である。
磁性体１１は、フェライト等の磁性体によって直方体形に形成されると共に、表裏面間を貫通する複数のスルーホールが形成される。複数のスルーホールは、磁性体１１の幅方向に離間して２列、磁性体１１の長さ方向に離間して２個以上（図１、２では８個）形成される。この時、磁性体１１の長さ方向に離間して形成されたスルーホールは、磁性体１１の両端面側から磁性体１１の中心部にいくほどその間隔が大きくなるように形成される。
磁性体１１の表面には、複数本の導体パターン１２が形成される。各々の導体パターン１２は、その長さ方向が磁性体１１の幅方向に延在するように形成される。また、複数の導体パターン１２は、所定の間隔を空けて磁性体１１の長さ方向に配列される。
磁性体１１の裏面には、点線で示す様に、複数本の導体パターン１３が形成されると共に、引き出し用導体パターン１３Ａ、１３Ｂが形成される。各々の導体パターン１３は、その長さ方向が磁性体１１の幅方向に延在し、一端が導体パターン１２に、他端が別の導体パターン１２に接続できるように形成される。また、複数の導体パターン１３は、所定の間隔を空けて磁性体１１の長さ方向に配列される。引き出し用導体パターン１３Ａ、１３Ｂは、一端が磁性体１１の端面に引き出され、外部端子１５に接続される。
複数本の導体パターン１２、複数本の導体パターン１３及び、引き出し用導体パターン１３Ａ、１３Ｂは、磁性体１１に形成されたスルーホール内の導体１４によって交互に接続され、巻軸が実装面に対して平行なソレノイド型のコイルが形成される。

この様に形成されたチップ型電子部品は、図２に示す様に、コイルの巻軸と平行な方向に配列された第１の導体パターンと第２の導体パターンを接続する導体１４の間隔ｔ１〜ｔ７が、磁性体１１の長さ方向の端面側（すなわち、巻軸の一端側）からｔ１、ｔ２、ｔ３、ｔ４と磁性体１１の中心部（すなわち、巻軸の中心）にいくほど大きくなり、逆に、磁性体１１の中心部（すなわち、巻軸の中心）からｔ４、ｔ５、ｔ６、ｔ７と磁性体１１の長さ方向の端面側（すなわち、巻軸の他端側）にいくほど小さくなる様に形成されている。従って、この様なチップ型電子部品は、磁性体１１のコイルの巻軸と平行な方向の中心に行くほど磁気抵抗Ｒ_ｍが大きくなり、導体パターンや導体パターンを接続する導体によって発生する磁束の大きさが等しくなる。

図３は本発明のチップ型電子部品の第２の実施例を示す分解斜視図、図４は本発明のチップ型電子部品の第２の実施例の斜視図である。
図３において、３１Ａ〜３１Ｃは磁性体層、３２、３３は導体パターン、３４はスルーホール内の導体である。
磁性体層３１Ａ〜３１Ｃは、フェライト等の磁性体によって形成される。
磁性体層３１Ａの表面には、複数本の導体パターン３２が形成されると共に、引き出し用導体パターン３２Ａ、３２Ｂが形成される。各々の導体パターン３２は、その長さ方向が磁性体層３１Ａの幅方向に延在するように形成される。また、複数の導体パターン３２は、所定の間隔を空けて磁性体層３１Ａの長さ方向に配列される。引き出し用導体パターン３２Ａ、３２Ｂは、一端が磁性体層３１Ａの端面に引き出される。
磁性体層３１Ｂには、複数のスルーホールが形成されると共に、表面に複数本の導体パターン３３が形成される。複数のスルーホールは、磁性体層３１Ｂの幅方向に離間して２列、磁性体層３１Ｂの長さ方向に離間して８個形成され、内部に導体が形成される。この時、磁性体層３１Ｂの長さ方向に離間して形成されたスルーホールは、磁性体層３１Ｂの両端面側から磁性体層３１Ｂの中心部にいくほどその間隔が大きくなるように形成される。各々の導体パターン３３は、その長さ方向が磁性体層３１Ｂの幅方向に延在し、一端が導体パターン３２に、他端が別の導体パターン３２に接続できるように形成される。また、複数の導体パターン３３は、所定の間隔を空けて磁性体層３１Ｂの長さ方向に配列される。
磁性体層３１Ｃは、保護用の磁性体層であり、磁性体層３１Ｂ上に積層することにより、導体パターン３３を囲む磁路が形成されると共に、導体パターン３３が保護される。
複数本の導体パターン３２、複数本の導体パターン３３及び、引き出し用導体パターン３２Ａ、３２Ｂは、磁性体層３１Ｂに形成されたスルーホール内の導体３４によって交互に接続され、磁性体層３１Ａ〜３１Ｃ、複数本の導体パターン３２、複数本の導体パターン３３及び、引き出し用導体パターン３２Ａ、３２Ｂが積層された積層体内に、巻軸が実装面に対して平行なソレノイド型のコイルが形成される。このコイルは、磁性体層３１Ｂの長さ方向に配列された導体３４の間隔が、磁性体層３１Ｂの長さ方向の端面側（すなわち、巻軸の一端側）から磁性体層３１Ｂの中心部（すなわち、巻軸の中心）に向けて順次広くなる。
内部にコイルが形成された積層体の長さ方向の両端面には、図４に示す様に外部端子３５が形成される。外部端子３５は、一方の外部端子３５が引き出し用導体パターン３２Ａに接続され、他方の外部端子３５が引き出し用導体パターン３２Ｂに接続される。

この様に形成されたチップ型電子部品は、第１の導体パターンと第２の導体パターンを接続する導体のうちコイルの巻軸と平行な方向に配列された導体の間隔が積層体の中心にいくほど大きくなっているので、積層体のコイルの巻軸と平行な方向の中心に行くほど磁気抵抗Ｒ_ｍが大きくなり、導体パターンや導体パターンを接続する導体によって発生する磁束の大きさが等しくなる。

図５は本発明のチップ型電子部品の第３の実施例を示す分解斜視図である。
磁性体層５１Ａの表面には、複数本の導体パターン５２が形成されると共に、引き出し用導体パターン５２Ａ、５２Ｂが形成される。各々の導体パターン３２は、その長さ方向が磁性体層５１Ａの幅方向に延在するように形成される。また、複数の導体パターン５２は、所定の間隔を空けて磁性体層５１Ａの長さ方向に配列される。引き出し用導体パターン５２Ａ、５２Ｂは、一端が磁性体層５１Ａの端面に引き出される。
磁性体層５１Ｂには、複数のスルーホールが形成される。複数のスルーホールは、磁性体層５１Ｂの幅方向に離間して２列、磁性体層５１Ｂの長さ方向に離間して８個形成され、内部に導体が形成される。この時、磁性体層５１Ｂの長さ方向に離間して形成されたスルーホールは、磁性体層５１Ｂの長さ方向の両端面側から磁性体層５１Ｂの中心部にいくほどその間隔が大きくなるように形成される。
磁性体層５１Ｃには、複数のスルーホールが形成されるとともに、表面に複数本の導体パターン５３が形成される。複数のスルーホールは、磁性体層５１Ｃの幅方向に離間して２列、磁性体層５１Ｃの長さ方向に離間して８個形成される。この時、磁性体層５１Ｃの長さ方向に離間して形成されたスルーホールは、磁性体層５１Ｃの両端面側から磁性体層５１Ｃの中心部にいくほどその間隔が大きくなるように形成される。各々の導体パターン５３は、その長さ方向が磁性体層５１Ｃの幅方向に延在し、一端が導体パターン５２に、他端が別の導体パターン５２に接続できるように形成される。また、複数の導体パターン５３は、所定の間隔を空けて磁性体層５１Ｂの長さ方向に配列される。
磁性体層５１Ｄは、保護用の磁性体層であり、磁性体層５１Ｃ上に積層することにより、導体パターン５３を囲む磁路が形成されると共に、導体パターン５３が保護される。
複数本の導体パターン５２、複数本の導体パターン５３及び、引き出し用導体パターン５２Ａ、５２Ｂは、磁性体層５１Ｂ、５１Ｃに形成されたスルーホール内の導体５４によって交互に接続され、積層体内に巻軸が実装面に対して平行なソレノイド型のコイルが形成される。このコイルは、磁性体層５１Ｂ、５１Ｃの長さ方向に配列された導体５４の間隔が、磁性体層５１Ｂ、５１Ｃの長さ方向の両端面側（すなわち、巻軸の一端側）から磁性体層５１Ｂ、５１Ｃの中心部（すなわち、巻軸の中心）に向けて順次広くなる。
この様に形成されたチップ型電子部品は、第２の実施例のものに比較して第１の導体パターンと第２の導体パターンの間隔を広くすることができる。

以上、本発明のチップ型電子部品の実施例を述べたが、本発明はこれらの実施例に限定されるものではない。例えば、直方体形の磁性体や磁性体層に形成されるスルーホール内の導体は、１列が８個のものを示したが、コイルの巻軸と平行な方向に配列されたスルーホール内の導体の間隔をコイル巻軸の端からコイル巻軸の中心に向けて順次拡大して形成されればよく、特性に応じて１列の個数を変えることもできる。

本発明のチップ型電子部品の第１の実施例を示す斜視図である。図１の上面図である。本発明のチップ型電子部品の第２の実施例を示す分解斜視図である。本発明のチップ型電子部品の第２の実施例の斜視図である。本発明のチップ型電子部品の第３の実施例を示す分解斜視図である。従来のチップ型電子部品の斜視図である。図６の上面図である。

符号の説明

１１直方体形の磁性体
１２、１３導体パターン

Claims

直方体形の磁性体、該磁性体の表面に形成された複数本の第１の導体パターン及び、該磁性体の裏面に形成された複数本の第２の導体パターンを備え、該第１の導体パターンと該第２の導体パターンを該磁性体に設けられたスルーホール内の導体を介して交互に接続して、その巻軸が実装面に対して平行なコイルが形成され、該コイルは、該巻軸と平行な方向に配列されたスルーホール内の導体の間隔を、該巻軸の端から該巻軸の中心に向けて順次拡大して形成されたことを特徴とするチップ型電子部品。
複数本の第１の導体パターンと複数本の第２の導体パターンとが磁性体層を介して積層され、該第１の導体パターンと該第２の導体パターンを該磁性体層のスルーホール内の導体を介して交互に接続して、積層体内にその巻軸が実装面に対して平行なコイルが形成され、該コイルは、該巻軸と平行な方向に配列されたスルーホール内の導体の間隔を、該巻軸の端から該巻軸の中心に向けて順次拡大して形成されたことを特徴とするチップ型電子部品。