JP2005071001A - 設計支援装置 - Google Patents
設計支援装置 Download PDFInfo
- Publication number
- JP2005071001A JP2005071001A JP2003298291A JP2003298291A JP2005071001A JP 2005071001 A JP2005071001 A JP 2005071001A JP 2003298291 A JP2003298291 A JP 2003298291A JP 2003298291 A JP2003298291 A JP 2003298291A JP 2005071001 A JP2005071001 A JP 2005071001A
- Authority
- JP
- Japan
- Prior art keywords
- parse tree
- test
- description
- description data
- function description
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318583—Design for test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】レジスタトランスファレベルの機能記述データを入力する入力手段301と、機能記述データの構文解析し、パースツリーに展開する構文解析手段302と、構文解析手段で展開されたパースツリー306を走査、検索してロジックBISTの擬似乱数発生器から印加される擬似乱数のテストデータにより故障検出が困難である多ビットの比較演算記述を検索する手段303とを有する。また、それらに加えて、検索すべき記述形式がルール形式で格納された知識ベースのライブラリを設置してもよい。
【選択図】 図3
Description
公報記載の回路は、試験ベクトルを生成し、この試験ベクトルに応答して被試験回路から出力される信号を蓄積することにより、被試験回路の動作を試験する組込み自己試験回路(BIST)を構成する。線形帰還型シフトレジスタには、被試験回路から出力された信号を受取るために結合された第1入力と、被試験回路に試験ベクトルを送信するための出力とが含まれている。
また、特開2000−215225号公報では、ユーザ作成のテストベンチによるシミュレーション結果を基に、入力から出力までのデータ伝搬を調査してテスト容易化を検査している。
従来、このような問題に対して、ゲートレベルのネットリスト中の可制御性、可観測性の悪い箇所にテスト回路を挿入する技術がある(例えば、US6,070,261)。
しかし、この手法では、挿入されたテスト回路のために、回路機能、特にスピードの劣化が発生してしまうという問題があった。さらに、大規模回路になった場合には、可制御性、可観測性の解析ツールに実行時間が長大になるという問題も発生している。
ただし、このようにする場合には、RTLのどこの記述がランダムレジスタントであるかを事前に分かっておく必要がある。
さらに、テスト以外でも、等価検証では32ビットを越える乗算器は、等価検証ツールが扱えないという問題がある。論理合成に関しては、大規模の乗算器は実行時間が長大になってしまう。これらに対しては、分割して記述する等の対処が必要となる。ただし、このようにする場合には、RTLのどこが問題であるかを事前に分かっておく必要がある。
そこで、本発明の目的は、スキャンベースのテスト法においてテストデータが乱数であるときのテスト品質の向上を図り、また、シミュレータを使わずに静的にテスト品質を低下させる箇所を特定、抽出することができる設計支援装置を提供することにある。
また、前記警告により設計者は警告された部分の記述に関して改善を行うか、もしくは該当するブロックに対してのみTPI技術の施策やTPI後の論理圧縮によるタイミング改善を行えばよく、開発期間の増大化を抑えることができる。
テスト以外でも、等価検証や論理合成で問題になる大規模乗算器を事前に確認し、設計者に警告して修正を促すことが可能になる。
(第1の実施例)
図1は、本発明の第1の実施例(請求項1)に係る設計支援装置の構成図である。
図1において、101はメモリあるいはハードディスクであり、レジスタトランスファレベル(RTL)の機能記述データや、本発明の各手段をプログラムの形式で格納する。102は、CPUであり、本発明の実行を司る。103は、キーボード・マウスなどの入力手段であり、アーキテクチャに依存しないハードウェア機能記述の入力・編集や、本発明の各手段を実現したプログラムの実行命令を対話的に入力する。
RTLの機能記述データは、CPU102において構文解析された後、メモリもしくはハードディスク101上でパースツリーに展開されて格納される。
図2(a)がRTLの機能記述データの一例であり、図2(b)は当該RTLの記述から構文解析されてメモリもしくはハードディスク101上に展開されたパースツリーのイメージ図であり、図2(c)はパースツリー上の各ノードに構造体形式で格納される情報を示す。
パースツリーのノードは、変数のオペランドとオペレータを格納する。当該オペランドは、レジスタやネットに該当する。当該オペレータは、加算、減算、乗算、比較などの演算の種類に該当する。図2(b)中のLのノードは、記述データ中の演算式の左辺に関するパースツリーのトップノードであり、Rは右辺に関するものである。
図11表(1)は、オペレータのタイプに関する識別子の割り当て例を示す図である。
図11の表(1)中のSubOpは、“−”、DivOpは、“/”、AddOp、MultOpは、それぞれ“+”、“*”のオペレーションを示している。ノードのタイプがレジスタ、ネット、ポートの場合には、図2(c)の構造体においてビット幅の情報も格納する。
入力するRTLの機能記述データ中に複数のオペレーション式や条件分岐処理がある場合には、それぞれのオペレーションに関してパースツリーが作成され、各パースツリーのトップノードはメモリ上のリストやハッシュテーブルの形式で格納される。この場合、走査して、閲覧または参照が可能である。
すなわち、請求項1の構成要素とRTLの機能記述データおよび構文解析によりメモリもしくはハードディスク101上に展開されるパースツリー、および該パースツリーを走査、検索、閲覧可能なようにテーブルに格納する様子を示している。
301は入力するRTLの機能記述データ、302は本発明の構文解析手段、303は検出手段、304は検出結果を表示するためのCRT、305は303の検出手段がパースツリーを走査、検索、閲覧可能なようにするために設けたテーブル、306はパースツリーであり、RTLの機能記述データ中のオペレーション式や条投分岐処理を構文解析してパースツリーに展開したもの、307はテーブル305からパースツリー306を参照可能にするためのポインタ参照、308は検出手段303からテーブル305を参照可能にするためのポインタ参照である。なお、テーブル305は、リスト構造で構成してもよい。
RTLの記能記述データ内の処理フロー記述も、パースツリーの形式で格納される。
当該処理フロー記述には、例えばVerilog HDLのcase文や、if els形式の条件分岐記述が該当する。
図4中のCはコンディション式、つまり条件式に関するパースツリーの参照ポインタを格納するノードであり、当該条件式は同様にパースツリーを構成する。図4中y,nは、それぞれ条件が真、偽のときに実行されるオペレーションに関するパースツリーの参照ポインタを格納するノードであり、当該実行されるべきオペレーションはパースツリーを構成している。これらのパースツリーは、メモリ上のリストやハッシュテーブルの形式で格納され、走査して閲覧、参照可能である。
パースツリーの走査、閲覧、参照により、例えば比較演算のノードを検索し、さらにオペランドであるレジスタもしくはネットのビット幅を参照し、例えば12ビットを超えるような比較演算オペレータであれば、RTLの機能記述データのファイル名と行番号をCRTに表示する。
検索が開始されると、テーブルもしくはリストに格納されたノードを先頭からノードのポインタを走査し(501)、当該参照先のノードに関して12ビット幅以上の比較演算のオペレータを検索して、該当するものがあれば、CRTにファイル名とライン番号を表示する(502)。ここで、テーブルもしくはリストの最後まで走査したならば(503)、検索処理を終了する。
図6の1〜7行目は、ノードツリー上の各ノードが保持している情報を格納する構造体を示している。FileNameとLineNumberは、RTLの機能記述データのファイル名と行番号、Typeはオペレーション、もしくはレジスタ、ポート、ネットなどのタイプを区別するための識別子、OpeTypeはオペレータの識別子、nextはテーブルもしくはリスト構造においてパースツリーを走査可能にするための次段のノードのポインタ、subはパースツリー上でサブツリー上でサブツリーのノードへの参照を行うためのポインタの集合を格納する。
図6の10〜26行目のsearch関数は、図5のステップ502の処理を行うものである。引数parentにパースツリーのトップノードを受け、15〜25行目のwhile文によりパースツリーを探索する。15行目のget node関数は、サブツリーの集合からノードを一個だけとってくるものであり、15行目のwhile処理によって全てのサブツリーが走査される。17〜20行目の処理はノードがオペレータであり、しかも比較演算であり、かつビット幅が12ビット以上であれば、ファイル名と行番号を表示する処理である。17行目のEqOp、GtOp、LtOpはそれぞれイコール、大なり、小なりの比較演算オペレータの識別子である。18行目のget operand bit width関数は、オペランドのレジスタ、ポート、ネットのビット幅を返り値とするもので、vのノードのサブツリーを参照して行われるものである。また、shpw関数は、該当したノードに該当する記述に関し、ファイル名と行番号をCRTに表示する関数である。
以上の検索処理は22行目で、sarch関数を再起的に呼び出すことで、パースツリーの先端のノードに至るまで実施される。
表(3)中のOperatorはノードがオペレータであることを示し、Variableはレジスタ、ポート、ネットのいずれかであることを示す。また、ifElseはIf−Else型の、CaseはCaseブランチ式の条件分岐のノードであることを示している。
前記subの集合も別途リスト構造でサブツリーのノードをリスト構造で格納したものである。
第1の実施例では、乗算演算が12ビットで行われたが、第2の実施例では、32ビット以上の乗算演算を検索する場合である。この場合には、図6の17行目のOpTypeの比較先をMultOp、18行目のビット幅比較を32にしたもので実施する。
前述のsarch関数に代わり、sarch if else関数で行う。10行目において、ノードがifElseの条件分岐を行うノードがどうかを確認し、該当すれば12〜20行目のループ処理においてIf Elseのツリーを検索し、パースツリーの深さをiにカウントする。その結果、iが3以上であれば、ファイル名と行番号をCRTに表示する。
図9は、本発明の第2の実施例に係る設計支援装置の構成図である。
図9では、入力されたRTLの機能記述データと構文解析してメモリもしくはハードディスクに格納されたパースツリーのイメージを示したものである。図中、909は知識ベースライブラリであり、If Thenのルールで構成されている。検索手段903は、知識ベースライブラリ909中のルールに従って検索処理を行う。
1001は検索すべきオペレータがEqOpであることを示し、1002はビット幅が12ビット以上であることを示している。これを参照した検索手段903は、1001のEqOpを図5の17行目のオペレータマッチングの条件とし、さらに1002の12ビット以上である条件を図5の18ビット幅比較値として実施する。
図10の1003は、32ビット以上の乗算演算をルール記述したものである。
また、検索すべき記述形式が知識ベースのライブラリとして保存されるため、ツールの成長に伴って既に解決済みの記述形式に関するルールを削除することができ、テスト、等価検証、論理合成のいずれかに特化したチェックが可能となる。
104…CRT、105…システムバス、301…RTLの機能記述データ、
302…構文解析手段、303…検出手段、304…検索結果を表示するCRT、
305…パースツリーを走査、閲覧可能なテーブル、306…パースツリー、
308…ポインタ参照、901…RTLの機能記述データ、902…構文解析手段、
903…検索手段、904…検索結果を表示するCRT、905…テーブル、
906…パースツリー、908…ポインタ参照、909…知識ベースライブラリ、
1001…検索すべきオペレータがEqOpであることを示す、
1002…ビット幅が12ビット以上であることを示す、
1003…32ビット以上の乗算演算をルール記述したもの。
Claims (2)
- レジスタトランスファレベルの機能記述データを入力する入力手段と、
該機能記述データの構文解析を行い、パースツリーに展開する構文解析手段と、
該構文解析手段で展開されたパースツリーを走査および検索して、ロジックBISTの擬似乱数発生器から印加される擬似乱数のテストデータにより故障検出が困難な多ビットの比較演算記述を検索する手段とを具備したことを特徴とする設計支援装置。 - レジスタトランスファレベルの機能記述データを入力する入力手段と、
該機能記述データの構文解析を行い、パースツリーに展開する構文解析手段と、
該構文解析手段で展開されたパースツリーは走査、検索が可能であり、検索すべき記述形式がルール形式で格納された知識ベースライブラリと、
該知識ベースライブラリを参照して該当する記述形式を検索する検索手段とを具備したことを特徴とする設計支援装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003298291A JP4183182B2 (ja) | 2003-08-22 | 2003-08-22 | 設計支援装置および設計支援方法 |
US10/921,455 US7506279B2 (en) | 2003-08-22 | 2004-08-19 | Design supporting apparatus capable of checking functional description of large-scale integrated circuit to detect fault in said circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003298291A JP4183182B2 (ja) | 2003-08-22 | 2003-08-22 | 設計支援装置および設計支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005071001A true JP2005071001A (ja) | 2005-03-17 |
JP4183182B2 JP4183182B2 (ja) | 2008-11-19 |
Family
ID=34225070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003298291A Expired - Fee Related JP4183182B2 (ja) | 2003-08-22 | 2003-08-22 | 設計支援装置および設計支援方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7506279B2 (ja) |
JP (1) | JP4183182B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4453592B2 (ja) * | 2005-03-29 | 2010-04-21 | 日本電気株式会社 | Rtl入力プログラムの不具合解析支援装置及びその方法ならびに部分rtl生成装置 |
JP4707191B2 (ja) * | 2006-09-26 | 2011-06-22 | 富士通株式会社 | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 |
US8146027B1 (en) * | 2009-05-07 | 2012-03-27 | Xilinx, Inc. | Creating interfaces for importation of modules into a circuit design |
US20110047522A1 (en) * | 2009-05-21 | 2011-02-24 | Dane Mark W P | Hardware Description Language Editing Engine |
US9854436B2 (en) * | 2014-09-25 | 2017-12-26 | Intel Corporation | Location and proximity beacon technology to enhance privacy and security |
CN106293630B (zh) * | 2016-08-19 | 2018-07-27 | 四川网达科技有限公司 | 铁路信号故障分析逻辑规则生成装置与方法 |
US10706195B1 (en) * | 2018-05-25 | 2020-07-07 | Cadence Design Systems, Inc. | System, method, and computer program product for over-constraint/deadcode detection in a formal verification |
US10643012B1 (en) * | 2019-01-31 | 2020-05-05 | Synopsys, Inc. | Concurrent formal verification of logic synthesis |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03260866A (ja) | 1990-03-12 | 1991-11-20 | Ricoh Co Ltd | 統計演算装置 |
US5572437A (en) * | 1990-04-06 | 1996-11-05 | Lsi Logic Corporation | Method and system for creating and verifying structural logic model of electronic design from behavioral description, including generation of logic and timing models |
IL100990A (en) * | 1991-02-27 | 1995-10-31 | Digital Equipment Corp | Multilingual optimization compiler that uses Gladi in the production of a multi-pass cipher |
US5258985A (en) | 1991-11-12 | 1993-11-02 | Motorola, Inc. | Combinational data generator and analyzer for built-in self test |
JP2711492B2 (ja) | 1992-03-05 | 1998-02-10 | 日本電信電話株式会社 | 組込み自己試験回路 |
JPH06259496A (ja) | 1993-03-04 | 1994-09-16 | Ricoh Co Ltd | シミュレーション装置 |
US5937190A (en) * | 1994-04-12 | 1999-08-10 | Synopsys, Inc. | Architecture and methods for a hardware description language source level analysis and debugging system |
US6132109A (en) * | 1994-04-12 | 2000-10-17 | Synopsys, Inc. | Architecture and methods for a hardware description language source level debugging system |
US5572712A (en) * | 1994-09-30 | 1996-11-05 | Vlsi Technology, Inc. | Method and apparatus for making integrated circuits with built-in self-test |
US5907709A (en) * | 1996-02-08 | 1999-05-25 | Inprise Corporation | Development system with methods for detecting invalid use and management of resources and memory at runtime |
US5867395A (en) * | 1996-06-19 | 1999-02-02 | Lsi Logic Corporation | Gate netlist to register transfer level conversion tool |
US5737340A (en) | 1996-07-01 | 1998-04-07 | Mentor Graphics Corporation | Multi-phase test point insertion for built-in self test of integrated circuits |
US6169968B1 (en) * | 1997-07-09 | 2001-01-02 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method for estimating performance integrated circuit |
JPH1185828A (ja) | 1997-09-11 | 1999-03-30 | Toshiba Corp | 順序回路機能検証方法および順序回路機能検証システム |
US6256770B1 (en) * | 1997-10-17 | 2001-07-03 | Lucent Technologies Inc. | Register transfer level (RTL) based scan insertion for integrated circuit design processes |
US6175946B1 (en) * | 1997-10-20 | 2001-01-16 | O-In Design Automation | Method for automatically generating checkers for finding functional defects in a description of a circuit |
US6292765B1 (en) * | 1997-10-20 | 2001-09-18 | O-In Design Automation | Method for automatically searching for functional defects in a description of a circuit |
US6061811A (en) * | 1997-10-31 | 2000-05-09 | Texas Instruments Incorporated | Circuits, systems, and methods for external evaluation of microprocessor built-in self-test |
US6175948B1 (en) * | 1998-02-05 | 2001-01-16 | Motorola, Inc. | Method and apparatus for a waveform compiler |
US6173435B1 (en) * | 1998-02-20 | 2001-01-09 | Lsi Logic Corporation | Internal clock handling in synthesis script |
JP2000215225A (ja) | 1999-01-25 | 2000-08-04 | Nec Ic Microcomput Syst Ltd | テスト容易化検証システム |
US6477683B1 (en) * | 1999-02-05 | 2002-11-05 | Tensilica, Inc. | Automated processor generation system for designing a configurable processor and method for the same |
US6505328B1 (en) * | 1999-04-27 | 2003-01-07 | Magma Design Automation, Inc. | Method for storing multiple levels of design data in a common database |
US6823497B2 (en) * | 1999-11-30 | 2004-11-23 | Synplicity, Inc. | Method and user interface for debugging an electronic system |
US7240303B1 (en) * | 1999-11-30 | 2007-07-03 | Synplicity, Inc. | Hardware/software co-debugging in a hardware description language |
US6581191B1 (en) * | 1999-11-30 | 2003-06-17 | Synplicity, Inc. | Hardware debugging in a hardware description language |
IL138004A0 (en) | 2000-02-24 | 2001-10-31 | Internap Network Services | Private network access point router for interconnecting among internet route providers |
US7000213B2 (en) * | 2001-01-26 | 2006-02-14 | Northwestern University | Method and apparatus for automatically generating hardware from algorithms described in MATLAB |
JP2002312411A (ja) | 2001-04-10 | 2002-10-25 | Ricoh Co Ltd | 論理合成装置および論理合成方法 |
JP4078435B2 (ja) * | 2001-06-06 | 2008-04-23 | 株式会社ルネサステクノロジ | 論理集積回路及び論理集積回路設計方法及び論理集積回路のハードウェア動作記述を生成するハードウェア記述生成方法 |
JP2003006255A (ja) * | 2001-06-22 | 2003-01-10 | Fujitsu Ltd | Hdl自動修正装置およびhdl自動修正プログラム並びに同プログラムを記録したコンピュータ読取可能な記録媒体 |
US7080365B2 (en) * | 2001-08-17 | 2006-07-18 | Sun Microsystems, Inc. | Method and apparatus for simulation system compiler |
JP4039853B2 (ja) | 2001-12-26 | 2008-01-30 | 株式会社リコー | テスト容易化設計システム |
JP4097461B2 (ja) | 2002-05-15 | 2008-06-11 | 株式会社リコー | テスト容易化設計システム、テスト容易化設計方法、プログラムおよび記録媒体 |
JP2004102703A (ja) * | 2002-09-10 | 2004-04-02 | Matsushita Electric Ind Co Ltd | レジスタ転送レベル設計支援装置 |
GB0301993D0 (en) * | 2003-01-29 | 2003-02-26 | Univ Edinburgh | System and method for rapid prototyping of asic systems |
US7093231B2 (en) * | 2003-05-06 | 2006-08-15 | David H. Alderson | Grammer for regular expressions |
US7512912B1 (en) * | 2003-08-16 | 2009-03-31 | Synopsys, Inc. | Method and apparatus for solving constraints for word-level networks |
-
2003
- 2003-08-22 JP JP2003298291A patent/JP4183182B2/ja not_active Expired - Fee Related
-
2004
- 2004-08-19 US US10/921,455 patent/US7506279B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4183182B2 (ja) | 2008-11-19 |
US20050055612A1 (en) | 2005-03-10 |
US7506279B2 (en) | 2009-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10372854B2 (en) | Active trace assertion based verification system | |
US9064068B1 (en) | Debuggable opaque IP | |
US8881077B2 (en) | Method, system and computer program for hardware design debugging | |
US6754862B1 (en) | Gaining access to internal nodes in a PLD | |
US20030208721A1 (en) | Apparatus and method to facilitate hierarchical netlist checking | |
US5727187A (en) | Method of using logical names in post-synthesis electronic design automation systems | |
Chang et al. | Automatic error diagnosis and correction for RTL designs | |
JP2004240753A (ja) | 設計検証システム、設計検証方法及び設計検証プログラム | |
US7539977B1 (en) | Automatic bug isolation in computer programming languages | |
US7292970B1 (en) | Finding unexercised logic for use in code coverage testing | |
US5796990A (en) | Hierarchical fault modeling system and method | |
JP4183182B2 (ja) | 設計支援装置および設計支援方法 | |
US20100070257A1 (en) | Methods, Systems, and Computer Program Products for Evaluating Electrical Circuits From Information Stored in Simulation Dump Files | |
US8001503B2 (en) | Method and system for automatically accessing internal signals or ports in a design hierarchy | |
US7103859B2 (en) | System and method for improving testability independent of architecture | |
Borrione et al. | PSL-based online monitoring of digital systems | |
Basto | First results of ITC'99 benchmark circuits | |
Jenihhin et al. | Automated design error localization in RTL designs | |
Hekmatpour et al. | Block-based schema-driven assertion generation for functional verification | |
US7117458B1 (en) | Identifying specific netlist gates for use in code coverage testing | |
Fummi et al. | Logic-level mapping of high-level faults | |
Jiang et al. | Effective error diagnosis for RTL designs in HDLs | |
JP4183035B2 (ja) | 設計支援装置、およびソースコードカバレッジ方法、並びにそのプログラム | |
Cheung et al. | Bridging RTL and gate: correlating different levels of abstraction for design debugging | |
Ng | Cad navigation in fa and design/test data for fast fault isolation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080829 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080829 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |