JP2005070967A - 半導体装置、受信回路及び周波数逓倍回路 - Google Patents
半導体装置、受信回路及び周波数逓倍回路 Download PDFInfo
- Publication number
- JP2005070967A JP2005070967A JP2003297650A JP2003297650A JP2005070967A JP 2005070967 A JP2005070967 A JP 2005070967A JP 2003297650 A JP2003297650 A JP 2003297650A JP 2003297650 A JP2003297650 A JP 2003297650A JP 2005070967 A JP2005070967 A JP 2005070967A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay
- clock
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 230000003111 delayed effect Effects 0.000 claims abstract description 15
- 238000005070 sampling Methods 0.000 claims description 53
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 5
- 101150110971 CIN7 gene Proteins 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 4
- 101150110298 INV1 gene Proteins 0.000 description 4
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 4
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 3
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 3
- 101150070189 CIN3 gene Proteins 0.000 description 2
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 2
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 2
- 241001125929 Trisopterus luscus Species 0.000 description 2
- 101100406317 Arabidopsis thaliana BCE2 gene Proteins 0.000 description 1
- 101100493897 Arabidopsis thaliana BGLU30 gene Proteins 0.000 description 1
- 101100518161 Arabidopsis thaliana DIN4 gene Proteins 0.000 description 1
- 101100422614 Arabidopsis thaliana STR15 gene Proteins 0.000 description 1
- 102100035645 Biogenesis of lysosome-related organelles complex 1 subunit 1 Human genes 0.000 description 1
- 101100326171 Homo sapiens BLOC1S1 gene Proteins 0.000 description 1
- 101100063437 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIN7 gene Proteins 0.000 description 1
- 101100141327 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RNR3 gene Proteins 0.000 description 1
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 1
- 101150112501 din1 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
Landscapes
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】2n(nは自然数)個の単位遅延回路を含み、遅延量を制御する遅延設定信号に基づいて、入力されるクロック信号(周期がT)を遅延し、2n相分の遅延クロックを生成し出力する遅延回路と、前記入力クロック信号と所定の前記単位遅延回路の出力クロックの位相が一致するように位相をロックさせる回路であって、前記遅延回路における初段の単位遅延回路から最終段までの各段の単位遅延回路の出力クロックの位相をT/2nずつ遅延させる前記遅延量設定信号を出力する位相同期回路と、入力クロック信号と前記遅延量設定信号とが入力され、該入力クロック信号を遅延した補正クロックを生成し、前記遅延回路へ出力する補正回路と、を具備したものである。
【選択図】 図1
Description
電流量が制御される。
(2m−1)T/2n 〜 mT/n(nは自然数、mはm≦nの自然数)
となる。
Td(slow)= (Td6s+Td8s)−(Td2s+Td4s) : DLLの平均的な2段の遅延量−先頭2段の遅延量
DLL入力クロック周波数が高い場合
Td(fast)= (Td6f+Td8f)−(Td2f+Td4f) : DLLの平均的な2段の遅延量−先頭2段の遅延量
を比べた場合、明らかに
Td(slow)<Td(fast)
なので、DLL入力クロック周波数が低い場合はDLL出力クロックは、DLL入力クロック周波数が高い場合に比べ、相対的に進むことが分かる。
図17,図18の説明から、DLL入力クロック周波数が高くなると、図19に示すようにDLL基点は遅れる。
Claims (11)
- 2n(nは自然数)個の単位遅延回路を含み、遅延量を制御する遅延設定信号に基づいて、入力されるクロック信号(周期がT)を遅延し、2n相分の遅延クロックを生成し出力する遅延回路と、
前記入力クロック信号と所定の前記単位遅延回路の出力クロックの位相が一致するように位相をロックさせる回路であって、前記遅延回路における初段の単位遅延回路から最終段までの各段の単位遅延回路の出力クロックの位相をT/2nずつ遅延させる前記遅延量設定信号を出力する位相同期回路と、
入力クロック信号と前記遅延量設定信号とが入力され、該入力クロック信号を遅延した補正クロックを生成し、前記遅延回路へ出力する補正回路と、
を具備することを特徴とする半導体装置。 - 前記遅延回路から出力される2以上の遅延クロックに基づいて、第1レベルの期間が(2m−1)T/2n と mT/n(mは自然数)であるサンプリング信号を出力するサンプリング信号生成回路を具備することを特徴とする請求項1に記載の半導体装置。
- 前記補正回路は、
遅延量設定信号が入力され遅延量制御信号を出力する遅延量制御回路と、
入力クロック信号と前記遅延量制御信号とが入力され前記補正クロックを生成し、前記遅延回路へ出力するクロック補正回路と、
を具備することを特徴とする請求項1又は2に記載の半導体装置。 - 前記遅延回路は、
前記補正クロックが入力される1以上の単位遅延回路を有するサブ遅延回路と、
前記サブ遅延回路の出力が入力され2n相分の遅延クロックを生成し出力する2n個の単位遅延回路を有するメイン遅延回路と、
を有することを特徴とする請求項1又は2に記載の半導体装置。 - 前記遅延量制御信号に基づいて第1,第2の遅延量設定信号を生成して、前記遅延回路に供給するバイアス回路を具備したことを特徴とする請求項1乃至4のいずれか1つに記載の半導体装置。
- 前記補正回路は、前記の入力されるクロック信号の周波数に基づいて補正クロックを生成し出力することを特徴とする請求項1乃至5のいずれか1つに記載の半導体装置。
- 前記補正回路は、前記遅延量設定信号に基づいて補正クロックを生成して出力することを特徴とする請求項1乃至6のいずれか1つに記載の半導体装置。
- 前記クロック補正回路は、可変抵抗素子で構成され、前記遅延量制御回路は、前記可変抵抗素子のバイアスを制御する回路で構成されることを特徴とする請求項3に記載の半導体装置。
- 前記クロック補正回路は、電流制御素子で構成され、前記遅延量制御回路は、前記電流制御素子のバイアスを制御する回路で構成されることを特徴とする請求項3に記載の半導体装置。
- 請求項1〜9のいずれか1つの半導体装置を有して構成される受信回路。
- 請求項1〜9のいずれか1つの半導体装置を有して構成される周波数逓倍回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003297650A JP4001085B2 (ja) | 2003-08-21 | 2003-08-21 | 半導体装置、受信回路及び周波数逓倍回路 |
US10/922,381 US7098711B2 (en) | 2003-08-21 | 2004-08-19 | Semiconductor device, receiver circuit, and frequency multiplier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003297650A JP4001085B2 (ja) | 2003-08-21 | 2003-08-21 | 半導体装置、受信回路及び周波数逓倍回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005070967A true JP2005070967A (ja) | 2005-03-17 |
JP4001085B2 JP4001085B2 (ja) | 2007-10-31 |
Family
ID=34385916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003297650A Expired - Fee Related JP4001085B2 (ja) | 2003-08-21 | 2003-08-21 | 半導体装置、受信回路及び周波数逓倍回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7098711B2 (ja) |
JP (1) | JP4001085B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013534744A (ja) * | 2010-06-03 | 2013-09-05 | インテル コーポレイション | 遅延ロックループ及び位相ロックループに関する方法及び装置 |
KR20170119784A (ko) * | 2016-04-19 | 2017-10-30 | 삼성전자주식회사 | 딜레이 코드를 발생하는 전압 모니터 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004063199B4 (de) * | 2004-12-23 | 2010-11-25 | Atmel Automotive Gmbh | Pulsgenerator und Verfahren zur Erzeugung einer Pulsfolge |
US7525358B1 (en) * | 2005-06-17 | 2009-04-28 | National Semiconductor Corporation | Duty-cycle correction for clock receiver |
US7593496B2 (en) * | 2005-12-27 | 2009-09-22 | Intel Corporation | Phase interpolator |
US7327174B2 (en) * | 2006-03-14 | 2008-02-05 | Intel Corporation | Fast locking mechanism for delay lock loops and phase lock loops |
US7795927B2 (en) * | 2007-08-17 | 2010-09-14 | Raytheon Company | Digital circuits with adaptive resistance to single event upset |
KR101212724B1 (ko) * | 2010-05-31 | 2012-12-14 | 에스케이하이닉스 주식회사 | 클럭발생회로 및 그를 이용한 지연고정루프 |
US8779815B2 (en) * | 2012-06-25 | 2014-07-15 | Intel Corporation | Low power oversampling with delay locked loop implementation |
KR102059467B1 (ko) * | 2013-06-28 | 2019-12-27 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 반도체 시스템 |
TWI537965B (zh) * | 2014-11-07 | 2016-06-11 | Phison Electronics Corp | 取樣電路模組、記憶體控制電路單元及資料取樣方法 |
CN105654986B (zh) * | 2014-11-14 | 2020-02-07 | 群联电子股份有限公司 | 取样电路模块、存储器控制电路单元及数据取样方法 |
CN116131818B (zh) * | 2023-04-18 | 2023-06-16 | 芯翼成科技(成都)有限公司 | 二倍频参考时钟电路、芯片及电子设备 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4358741A (en) * | 1979-09-17 | 1982-11-09 | Ilc Data Device Corporation | Micro time and phase stepper |
US5712884A (en) * | 1995-03-31 | 1998-01-27 | Samsung Electronics Co., Ltd. | Data receiving method and circuit of digital communication system |
JP3157791B2 (ja) * | 1998-11-27 | 2001-04-16 | 日本電気アイシーマイコンシステム株式会社 | 可変遅延回路およびその遅延時間設定方法 |
JP3380206B2 (ja) * | 1999-03-31 | 2003-02-24 | 沖電気工業株式会社 | 内部クロック発生回路 |
JP2002232490A (ja) | 2001-01-30 | 2002-08-16 | Ricoh Co Ltd | クロック信号伝送方式 |
DE10149585C2 (de) * | 2001-10-08 | 2003-11-20 | Infineon Technologies Ag | Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung |
JP3849485B2 (ja) | 2001-10-18 | 2006-11-22 | セイコーエプソン株式会社 | パルス処理回路および周波数逓倍回路 |
US6788119B1 (en) * | 2003-03-27 | 2004-09-07 | Xilinx, Inc. | Delay line circuit providing clock pulse width restoration in delay lock loops |
-
2003
- 2003-08-21 JP JP2003297650A patent/JP4001085B2/ja not_active Expired - Fee Related
-
2004
- 2004-08-19 US US10/922,381 patent/US7098711B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013534744A (ja) * | 2010-06-03 | 2013-09-05 | インテル コーポレイション | 遅延ロックループ及び位相ロックループに関する方法及び装置 |
KR20170119784A (ko) * | 2016-04-19 | 2017-10-30 | 삼성전자주식회사 | 딜레이 코드를 발생하는 전압 모니터 |
KR102512819B1 (ko) * | 2016-04-19 | 2023-03-23 | 삼성전자주식회사 | 딜레이 코드를 발생하는 전압 모니터 |
Also Published As
Publication number | Publication date |
---|---|
JP4001085B2 (ja) | 2007-10-31 |
US20050073344A1 (en) | 2005-04-07 |
US7098711B2 (en) | 2006-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7202721B2 (en) | Delay locked loop and semiconductor memory device having the same | |
KR100810070B1 (ko) | 지연고정루프 | |
US7629829B2 (en) | Phase mixing device for use in duty cycle correction | |
EP1104110B1 (en) | Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission | |
JP4001085B2 (ja) | 半導体装置、受信回路及び周波数逓倍回路 | |
JP4049511B2 (ja) | 位相合成回路およびタイミング信号発生回路 | |
KR101995389B1 (ko) | 위상 혼합 회로, 이를 포함하는 반도체 장치 및 반도체 시스템 | |
US7282978B2 (en) | Duty cycle correction device | |
US20050093598A1 (en) | Delay-locked loop circuit | |
US6680635B2 (en) | Apparatus and method for generating output clock signal having controlled timing | |
CN109427379B (zh) | 半导体器件 | |
JP2002190724A (ja) | クロックアンドデータリカバリ回路とそのクロック制御方法 | |
US7234069B1 (en) | Precise phase shifting using a DLL controlled, multi-stage delay chain | |
JP2005312053A (ja) | 相互結合型の電圧制御発振器 | |
US20030052719A1 (en) | Digital delay line and delay locked loop using the digital delay line | |
JPH1127116A (ja) | 半導体集積回路、電圧コントロールディレイライン、ディレイロックドループ、自己同期パイプライン式デジタルシステム、電圧制御発振器、およびフェーズロックドループ | |
US5365128A (en) | High-resolution synchronous delay line | |
CN111667873B (zh) | 移位寄存器 | |
JP2009044579A (ja) | クロック生成回路及び電子機器 | |
US11611362B2 (en) | Duobinary receiver for receiving a duobinary signal | |
JP2007081694A (ja) | 差動増幅回路、レシーバ回路、発振回路及びドライバ回路 | |
US8428112B2 (en) | Parameter control circuit | |
KR19990036456A (ko) | 집적 회로 장치 | |
KR100995315B1 (ko) | 래치 회로 및 이를 구비한 주파수 분주기 | |
JP2006101091A (ja) | 差動遅延回路及びdll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070130 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070806 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4001085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |