JP2005067981A

JP2005067981A - 誘電体セラミックスおよびその製法、並びに積層型電子部品およびその製法

Info

Publication number: JP2005067981A
Application number: JP2003302925A
Authority: JP
Inventors: Yoichi Yamazaki; 洋一山崎
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2003-08-27
Filing date: 2003-08-27
Publication date: 2005-03-17

Abstract

【課題】
誘電体層を構成するセラミックス粒子の小径化とともに、粒界層の厚みまでも制御した誘電体セラミックスとその製法、並びにそれを用いて、高温負荷試験および湿中負荷試験での信頼性を高めることのできる積層型電子部品およびその製法を提供する
【解決手段】
ＢａＴｉＯ_３を主成分とする複数のセラミック粒子Ａが粒界相Ｂにより結合されてなる誘電体セラミックスであって、前記セラミック粒子Ａの粒径の標準偏差σ１が０．０１３以下であり、かつ前記粒界相Ｂの幅の標準偏差σ２が０．１５以下である。
【選択図】図１

Description

本発明は、誘電体セラミックスおよびその製法、並びに積層型電子部品およびその製法に関し、特に、積層セラミックコンデンサに好適に用いられる誘電体セラミックスおよびその製法、並びに、このような誘電体セラミックスを用いて形成され、薄層化された誘電体層を具備してなる積層型電子部品およびその製法に関する。

近年、電子機器の小型化、実装の高密度化が図られている。このような電子機器用として用いられる積層型電子部品のうち、例えば、積層セラミックコンデンサは、小型、高容量化を達成すべく、誘電体層の薄層化と積層数の増加が図られ、しかも高い信頼性が求められている。

こうした中、誘電体層となる誘電体セラミックスについても薄層化に対応するために微粒化が図られているが、例えば、下記の特許文献１によれば、微粒子化したセラミック素粉末を所定の条件下で凝集させて粒径範囲の狭い凝集単位の群を形成させ、その群を焼結させて、粒度範囲の狭いセラミック粒子からなる誘電体セラミックスを形成している。
特開２００２−２６５２７７号公報

しかしながら、上記特許文献１に開示されたセラミック素粉末を用いた積層型電子部品では、誘電体層を構成するセラミックス粒子の平均粒径を０．５μｍ以下、ばらつき（σ／平均粒径）を２５％以下としても、粒界層の厚みが制御されていないために、誘電体層の絶縁抵抗が低く、特に、高温負荷試験および湿中負荷試験での信頼性が低いという問題があった。

従って、本発明は、誘電体層を構成するセラミックス粒子の小径化とともに、粒界層の厚みまでも制御した誘電体セラミックスとその製法、並びにそれを用いて、高温負荷試験および湿中負荷試験での信頼性を高めることのできる積層型電子部品およびその製法を提供することを目的とする。

本発明の誘電体セラミックスは、ＢａＴｉＯ_３を主成分とする複数のセラミック粒子が粒界相により結合されてなる誘電体セラミックスであって、前記セラミック粒子の粒径の標準偏差σ１が０．０１３以下であり、かつ前記粒界相の幅の標準偏差σ２が０．１５以下であることを特徴とする。

そして、上記誘電体セラミックスでは、セラミックス粒子のアスペクト比（最長／最短）が１．０〜１．５の範囲であること、セラミック粒子の平均粒径が０．３μｍ以下であること、粒界相の平均幅が０．５ｎｍ以下であることが望ましい。

本発明の誘電体セラミックスの製法は、少なくともＢａおよびＴｉを含む素原料粉末を仮焼してＢａＴｉＯ_３を主成分とするセラミック素粉末を調製し、該セラミック素粉末にＳｉを主成分とするガラス粉末を加えて成形し焼成して調製する誘電体セラミックスの製法であって、前記セラミックス素粉末の粒径の標準偏差σ３が０．０８以下であり、かつガラス粉末の標準偏差σ４が０．０７以下であることを特徴とするものである。そして、前記セラミック素粉末の平均粒径が０．１μｍ以下であること、素原料粉末を仮焼する際の密度が１．２〜１．４ｇ／ｃｍ^３の範囲であることが望ましい。

本発明の積層型電子部品は、誘電体層と内部電極層とを交互に積層してなり、該内部電極層が積層方向に交互に導出された電子部品本体を具備してなる積層型電子部品において、前記誘電体層が上記の誘電体セラミックスからなることを特徴とするものであり、その誘電体層の厚みが３μｍ以下であること、積層数が１００層以上であることが望ましい。

さらに、本発明の積層型電子部品の製法は、誘電体グリーンシート上に矩形状の導体パターンを複数形成する工程と、該導体パターンを形成した前記誘電体グリーンシートを複数積層して母体積層体を形成する工程と、該母体積層体を切断後、焼成する工程と、を具備する積層型電子部品の製法であって、前記誘電体グリーンシートが上記の誘電体セラミックスの製法により調製されたセラミック素粉末およびガラス粉末を含むことを特徴とし、この誘電体グリーンシートの厚みが５．０μｍ以下であることが望ましい。

このような構成によれば、誘電体セラミックスを構成するセラミック粒子の粒径の標準偏差のみならず、セラミックス粒子を結合させている粒界相の幅の標準偏差までも所定の範囲に規定することにより、誘電体セラミックスの絶縁抵抗を高くでき、特に、積層型電子部品の高温負荷試験および湿中負荷試験での信頼性を高めることができる。そして、このような誘電体セラミックスの製法としては、焼成後にセラミック粒子となる素原料粉末および粒界相となるガラス粉末の両粉末の標準偏差を規定することにより容易に作製することができる。また、本発明では、素原料粉末を仮焼する際の密度を所定の範囲に規定することにより、さらに標準偏差の小さいセラミック粒子および粒界相の幅を有する誘電体セラミックスを形成できる。こうして、絶縁抵抗が高く、特に、高温負荷試験および湿中不可試験での信頼性を向上できる。

本発明の誘電体セラミックスについて図1の概略断面図をもとに詳細に説明する。本発明の誘電体セラミックスは、ＢａＴｉＯ_３を主成分とする複数のセラミック粒子Ａが粒界相Ｂにより結合されており、セラミック粒子Ａの標準偏差σ１が０．０１３以下であり、かつ粒界相Ｂの標準偏差σ２が０．１５以下であることが重要である。特に、標準偏差σ１は０．０１２以下、標準偏差σ２は０．１４以下であることがより望ましい。

また、本発明のセラミック粒子Ａのアスペクト比（最長／最短）は１〜１．５、特に、１．１〜１．４の範囲であることがより望ましい。

さらには、セラミックス粒子Ａの平均粒径は０．３μｍ以下、特に、０．２μｍ以下、粒界相Ｂの幅は０．５ｎｍ以下、特に、０．４ｎｍ以下であることがより望ましい。本発明において焼結体の結晶粒子の結晶径、標準偏差およびアスペクト比は電子顕微鏡観察の画像処理によって求めた。

本発明の誘電体セラミックスは、まず、少なくともＢａおよびＴｉを含む素原料粉末を仮焼してＢａＴｉＯ_３を主成分とするセラミック素粉末を調製する。素原料粉末の合成法は、固相法、液相法（シュウ酸塩を経過する方法等）、水熱合成法等があるが、そのうち粒度分布が狭く、結晶性が高いという理由から水熱合成法が望ましく、このように水熱合成で得られた素原料粉末を用い粉体密度を制御して８００〜１０００℃で仮焼し、解砕してセラミック素粉末を得る。この場合、の素粉末の密度は１．２〜１．４ｇ／ｃｍ^３の範囲に設定することが均一粒径で均質な組成のセラミック素粉末が得られるという理由から望ましい。また、素原料粉末の粒径の標準偏差σ３は０．０８以下、特に、０．０７以下であることがより望ましく、さらに、これらの素原料粉末を調製して得られるセラミック素粉末の平均粒径は０．１μｍ以下、特に、０．０６以下であることがより望ましい。素原料粉末の粒径および標準偏差は粒度分析結果より求めた。

次に、本発明の誘電体セラミックスを構成する粒界相Ｂとなるガラス粉末は、Ｓｉ，Ｌｉおよびアルカリ土類元素と、希土類元素の酸化物とを所定の組成で調製する。ガラス粉末を調製するときの仮焼温度は９００〜１１００℃が好ましい。次いで、この仮焼粉末を解砕する。ガラス粉末の標準偏差σ４は、０．０７以下、特に、０．０６以下であることがより望ましい。

次に、上記したセラミック素粉末にガラス粉末を加えて所定の形状に成形し、１２００〜１３００℃で焼成して磁器を得る。

本発明の積層型電子部品について、図２の概略断面図をもとに詳細に説明する。本発明の積層型電子部品は、電子部品本体１の両端部に外部電極３を形成して構成されている。電子部品本体１は、内部電極層５と誘電体層７を交互に積層して構成されている。

この誘電体層７は、シート状のセラミック焼結体であり、例えば、ＢａＴｉＯ_３を主成分とする誘電体グリーンシートを焼成して形成した誘電体磁器からなる。誘電体層７の厚みは３μｍ以下であることが望ましく、高誘電率および高絶縁性という理由から誘電体層７の厚みは１．５〜２．５μｍがより望ましい。

このように誘電体層７の厚みを３μｍ以下としても、Ｓｉ，Ｌｉおよびアルカリ土類金属とを含むガラス粉末と希土類元素で構成される複合酸化物からなる粒界相が薄層化され、また厚みも均一化されることで高い絶縁抵抗を維持することができ、高温負荷試験および湿中負荷試験における絶縁抵抗の低下を抑制できる。この誘電体層７を構成するセラミック粒子の平均粒径は高い絶縁抵抗をすると同時に誘電体層７を３μｍ以下とするためには、特に０．３μｍ以下が望ましい。

内部電極層５は導電性ペーストの膜を焼結させた金属膜からなり、導電性ペーストとしては、例えば、Ｎｉ、Ｃｏ、Ｃｕ等の卑金属が使用されている。また、内部電極層５は卑金属を主成分とし、概略矩形状の導体膜であり、上から第１層目、第３層目、第５層目・・・の奇数層の内部電極層５は、その一端が電子部品本体１の一方端面に露出しており、上から第２層目、第４層目、第６層目・・・の内部電極層５は、その一端が電子部品本体１の他方端面に露出している。尚、外部電極３と内部電極層５は必ずしも同一材料から構成される必要はない。

また、内部電極層５の厚みは２μｍ以下が望ましく、この内部電極層５に含まれる金属量の低減が図れるとともに、充分な有効面積を確保するという理由から、特に、０．５〜１．５μｍであることが望ましい。

また、本発明の積層型電子部品の積層数は、その積層型電子部品を構成する誘電体層７が薄層多層化され、例えば、積層セラミックコンデンサの小型高容量化に対してその積層数は１００層以上が望ましい。

上記のような積層型電子部品は、以下のように作製される。まず、上記のセラミック素粉末およびガラス粉末を含むセラミックスラリを用いて誘電体グリーンシートを形成する。次に、この誘電体グリーンシート上に、前記導電性粉末を含有するペーストを印刷して矩形状の導体パターンを複数形成し、次に、この導体パターンを形成した前記誘電体グリーンシートを複数積層して母体積層体を形成し、切断し焼成して本発明の電子部品本体を作製する。ここで用いる誘電体グリーンシートの厚みは５．０μｍ以下、特に、３μｍ以下であることが望ましい。

先ず、誘電体層となる誘電体グリーンシートを作製する。この誘電体グリーンシートは、水熱合成で得られたセラミック素粉末を粉体密度１〜１．６ｇ／ｃｍ^３に調整して９００℃で仮焼したのち所定の条件で解砕し、セラミック素粉末であるＢａＴｉＯ_３原料粉末を得た。

次に、副成分は、Ｓｉ，Ｌｉおよびアルカリ土類金属とを含むガラス粉末を秤量して混合した後、１０００℃の温度にて仮焼し、解砕した。

そして、本発明の誘電体セラミックスを作製するには、ＢａＴｉＯ_３原料粉末１００重量部に対して、酸化マグネシウム（ＭｇＯ）を０．５質量部、炭酸マンガン（ＭｎＣＯ_３）を０．１質量部、酸化イットリウム（Ｙ_２Ｏ_３）を０．５質量部の割合で混合し、さらに、Ｓｉ，Ｌｉおよびアルカリ土類金属とを含むガラス粉末を、ＢａＴｉＯ_３粉１００質量部に対して１質量部添加し、公知の分散剤、分散媒とともに直径が１０ｍｍのＺｒＯ_２ボールを用いたボールミルにて湿式にて粉砕混合し、原料スラリーを調製した。

次に、このセラミック粉末と有機バインダを混合し、スラリーを得た後、ドクターブレード法により、厚さ３μｍの誘電体グリーンシートを成形した。

次に、この誘電体グリーンシート上に、ニッケル粉末と、エチルセルロース、テルピネオールとからなる内部電極ペーストを用いてスクリーン印刷した。その際、電極の有効面積は０．４０ｍｍ^２である。該内部電極ペーストを印刷した誘電体グリーンシートを１００枚積層し、その上下面に、内部電極ペーストを印刷していない誘電体グリーンシートをそれぞれ２０枚積層し、ホットプレスして一体化し、所定寸法に切断して電子部品本体を作製した。

そして、この電子部品本体を大気中で４００℃にて脱バインダ処理を行い、その後１２５０℃（酸素分圧１０^−１１ａｔｍ）で２時間焼成し、続いて大気雰囲気中１０００℃で再酸化処理をして焼成体を作製した。

次に、外部電極を形成するために、まず焼成した電子部品本体をバレル研磨した後、電子部品本体の両端部にＣｕ粉末を含んだ外部電極ペーストを塗布した。

そして８５０℃、窒素中で焼き付け外部電極とし、その後、外部電極上に順にＮｉメッキ層、Ｓｎメッキ層を施した。

次に、仮焼時の粉体密度は、仮焼に用いるセラミック容器に詰めた状態でその質量を測定して求めた。本発明において積層セラミックコンデンサの誘電体層について、その結晶径、標準偏差およびアスペクト比は電子顕微鏡観察の画像処理によって求めた。また、素原料粉末の粒径および標準偏差は粒度分析結果より求めた。

これらの積層セラミックコンデンサ各１００個の静電容量（Ｃ）は、基準温度２５℃で行い、静電容量は、周波数１．０ｋＨｚ、入力信号レベル０．５Ｖｒｍｓの条件で測定した。絶縁抵抗（Ｒ）は、直流電圧１０Ｖを１分間印加して測定した。静電容量の温度特性は、温度−５５℃〜８５℃で、２５℃の静電容量を基準として、その温度に対する温度変化率が±１５％以内に入る即ち、ＪＩＳに規定されているＸ５Ｒ特性を満足する場合を良とした。

高温負荷試験は、試料数１００個について、温度８５℃、電圧は９．５Ｖの条件で１０００時間行い、不良無しを良とした。湿中負荷試験は、試料数１００個について、温度６５℃、湿度９０％、電圧は６．３Ｖの条件で５００時間行い、不良無しを良とした。

表1の結果から明らかなように、セラミック素粉末を調製する際の素原料粉末の仮焼の充填密度を１．２〜１．４として、誘電体層を構成するセラミック粒子の標準偏差σ１および粒界相の標準偏差σ２、並びにアスペクト比を本発明の規定値とした試料Ｎｏ．２〜４では、静電容量の温度特性、絶縁抵抗、高温負荷試験、湿中負荷試験において良好な結果が得られた。これに対して、本発明の範囲外の試料Ｎｏ．１、５〜７では、静電容量の温度特性が−１５％より大きいか、絶縁抵抗が２０００ＭΩより低いか、高温負荷試験、湿中負荷試験において不良が発生した。

本発明の誘電体セラミックスは、小型高容量の積層セラミックコンデンサに好適である。

本発明の誘電体セラミックスの概略断面図である。本発明の積層型電子部品の概略断面図である。

符号の説明

Ａセラミック粒子
Ｂ粒界相
１電子部品本体
３外部電極
５内部電極層
７誘電体層

Claims

ＢａＴｉＯ_３を主成分とする複数のセラミック粒子が粒界相により結合されてなる誘電体セラミックスであって、前記セラミック粒子の粒径の標準偏差σ１が０．０１３以下であり、かつ前記粒界相の幅の標準偏差σ２が０．１５以下であることを特徴とする誘電体セラミックス。
セラミックス粒子のアスペクト比（最長／最短）が１．０〜１．５の範囲であることを特徴とする請求項１に記載の誘電体セラミックス。
セラミックス粒子の平均粒径が０．３μｍ以下であることを特徴とする請求項１または２に記載の誘電体セラミックス。
粒界相の平均幅が０．５ｎｍ以下であることを特徴とする請求項１乃至３のうちいずれか記載の誘電体セラミックス。
少なくともＢａおよびＴｉを含む素原料粉末を仮焼してＢａＴｉＯ_３を主成分とするセラミック素粉末を調製し、該セラミック素粉末にＳｉを主成分とするガラス粉末を加えて成形し焼成して調製する誘電体セラミックスの製法であって、前記セラミック素粉末の粒径の標準偏差σ３が０．０８以下であり、かつガラス粉末の標準偏差σ４が０．０７以下であることを特徴とする誘電体セラミックスの製法。
前記セラミック素粉末の平均粒径が０．１μｍ以下であることを特徴とする請求項５に記載の誘電体セラミックスの製法。
素原料粉末を仮焼する際の密度が１．２〜１．４ｇ／ｃｍ^３の範囲であることを特徴とする請求項５または６に記載の誘電体セラミックスの製法。
誘電体層と内部電極層とを交互に積層してなり、該内部電極層が積層方向に交互に導出された電子部品本体を具備してなる積層型電子部品において、前記誘電体層が請求項１乃至４のうちいずれか記載の誘電体セラミックスからなることを特徴とする積層型電子部品。
誘電体層の厚みが３μｍ以下であることを特徴とする請求項８に記載の積層型電子部品。
積層数が１００層以上であることを特徴とする請求項８または９に記載の積層型電子部品。
誘電体グリーンシート上に矩形状の導体パターンを複数形成する工程と、該導体パターンを形成した前記誘電体グリーンシートを複数積層して母体積層体を形成する工程と、該母体積層体を切断後、焼成する工程と、を具備する積層型電子部品の製法であって、前記誘電体グリーンシートが請求項５乃至７のうちいずれか記載の誘電体セラミックスの製法により調製されたセラミック素粉末およびガラス粉末を含むことを特徴とする積層型電子部品の製法。
誘電体グリーンシートの厚みが５．０μｍ以下であることを特徴とする請求項１１に記載の積層型電子部品の製法。