JP2005051369A - シンセサイザ装置及びこれを備える携帯通信端末 - Google Patents
シンセサイザ装置及びこれを備える携帯通信端末 Download PDFInfo
- Publication number
- JP2005051369A JP2005051369A JP2003204141A JP2003204141A JP2005051369A JP 2005051369 A JP2005051369 A JP 2005051369A JP 2003204141 A JP2003204141 A JP 2003204141A JP 2003204141 A JP2003204141 A JP 2003204141A JP 2005051369 A JP2005051369 A JP 2005051369A
- Authority
- JP
- Japan
- Prior art keywords
- synthesizer
- pll
- signal line
- pll synthesizer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】プリント基板13上には第1及び第のPLLシンセサイザ部11及び12が配置され、第1及び第2のPLLシンセサイザ部には基板に形成された配線パターン13aを介して基準発振器14から基準信号が与えられ、選択スイッチ(SW)45によって第1及び第2のPLLシンセサイザ部からの出力信号のうちいずれか一方が選択される。配線パターンのインダクタンスとこのインダクタンスと対向するアースパターンからなる第1及び第2のコンデンサとによってローパスフィルタが構成される。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、時分割多元接続(Time Division MultipleAccess:TDMA)で用いられるシンセサイザ装置及びこのシンセサイザ装置を用いた携帯通信端末に関するものである。
【0002】
【従来の技術】
一般に、TDMAでは、複数のタイムスロット(通信スロット)を用いて通信を行っており、TDMAで用いられる通信装置では、高速に周波数を切り替えることができるPLL周波数シンセサイザとしてデュアルシンセサイザ装置が用いられている。
【0003】
そして、デュアルシンセサイザ装置では、二つのPLL周波数シンセサイザ部を備えて、これらPLLシンセサイザ部からの出力信号のいずれか一方を選択スイッチによって選択する。つまり、PLLシンセサイザ部は交互にロックアップ動作を行って、ロックアップ動作が完了したPLLシンセサイザ部の出力信号を選択スイッチで選択する。
【0004】
ところで、デュアルシンセサイザ装置においては、各PLLシンセサイザ部間の周波数干渉を防止する必要がある。つまり、各PLLシンセサイザ部の出力信号周波数は同一周波数帯であり、選択スイッチと各PLLシンセサイザ部との間のアイソレーションが不十分であると、選択スイッチで選択された出力信号には、選択側のPLLシンセサイザ部の出力信号と非選択側のPLLシンセサイザ部の出力信号とがスプリアス信号として作用し、信号歪み及び不要輻射成分となる。
【0005】
また、アンテナ切換回路において、入出力端子RCから受信端子RXに信号を伝送する第1伝送経路と、送信端子TXから入出力端子RCに信号を伝送する第2伝送経路との間のアイソレーションを得るために、受信端子RXと送信端子TXとの間に、共振回路を構成するインダクタを設けるものが記載されている(特許文献1参照)。
【0006】
【特許文献1】
特開平9−107203号公報
【0007】
【発明が解決しようとする課題】
ところで、従来のデュアルシンセサイザ装置においては、データ線又はクロック信号線の分岐点に信号減衰部を配置して、アイソレーションを向上させているものの、基板上にデュアルシンセサイザ装置を形成した場合には、基板自体の定在波比(VSWR)が劣化すると、これに起因してアイソレーションが低下してしまい、スプリアス信号が発生してしまう。
【0008】
さらに、基板に形成される配線パターンが微細化されるにつれて、配線パターン間における相互作用が無視できなくなって、アイソレーションが低下してしまうという課題もある。
【0009】
本発明の目的は、VSWRが劣化した基板においても所望のアイソレーションを得ることのできるシンセサイザ装置及びこのシンセサイザ装置用いた携帯通信端末を提供することにある。
【0010】
【課題を解決するための手段】
本発明によれば、基板上に配置された複数のPLLシンセサイザ部と、前記基板上に配置され、前記複数のPLLシンセサイザ部からの出力信号のうちいずれかを選択する選択手段と、前記複数のPLLシンセサイザ部それぞれに与える基準信号を発生する基準発振器とを有するシンセサイザ装置において、前記基準発振器から前記複数のPLLシンセサイザ部それぞれに至る信号ラインの途中にローパスフィルタが設けられていることを特徴とするシンセサイザ装置が得られる。
【0011】
本発明では、前記ローパスフィルタは、前記信号ラインであるプリント基板のパターンが形成するインダクタと、前記信号ラインとアースとの間に接続されたキャパシタとにより構成される。
【0012】
本発明では、前記基板は多層基板であり、前記アースは前記信号ラインのパターンと異なる層に設けられ、前記ローパスフィルタは前記インダクタと、前記信号ラインのパターンと該信号ラインのパターンに対向するアースパターンとが形成するキャパシタとにより構成される。
【0013】
さらに、本発明によれば、基板上に配置された複数のPLLシンセサイザ部と、前記基板上に配置され、前記複数のPLLシンセサイザ部からの出力信号のうちいずれか一つを選択する選択手段と、前記複数のPLLシンセサイザ部それぞれに与える基準信号を発生する基準発振器とを有するシンセサイザ装置を備える携帯通信端末において、前記選択手段から前記複数のPLLシンセサイザ部にそれぞれ至る信号ラインをプリント基板上に配置し、前記信号ラインのプリント配線パターンが形成するインダクタと、前記信号ラインとアースとの間に接続されたキャパシタとにより構成されるローパスフィルタを有することを特徴とする携帯通信端末が得られる。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。但し、この実施の形態に記載されている構成部品等は特に特定的な記載がない限り、この発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。
【0015】
まず、図1を参照して、本発明によるデュアルシンセサイザ装置について説明する。図示のデュアルシンセサイザ装置は、TDMAにおいて、タイムスロット毎に異なる出力周波数を設定するために用いられ、第1及び第2のPLLシンセサイザ部11及び12を備えている。これら第1及び第2のPLLシンセサイザ部11及び12は交互にTDMAのタイムスロットを担当しており、第1及び第2のPLLシンセサイザ部11及び12はプリント基板13の一面側に搭載されている。
【0016】
第1及び第2のPLLシンセサイザ部11及び12は、プリント基板13に形成された配線パターン13aを介して、プリント基板13の他面側に配置された基準信号発生器(基準発振器:TCXO)14に接続され、基準発振器14から基準信号が与えられる。
【0017】
さらに、プリント基板13の一面側には選択スイッチ(SW:選択手段)45が配置され、選択SW45は第1及び第2のPLLシンセサイザ部11及び12の間に配置されている。選択SW45は第1及び第2のPLLシンセサイザ部11及び12からの出力信号を受けていずれか一方を選択する。また、第1及び第2のPLLシンセサイザ部11及び12のアース線には第1及び第2のコンデンサ11a及び12aが挿入されている(これら第1及び第2のコンデンサ11a及び12aについては後述する)。
【0018】
ここで、図2を参照すると、第1のPLLシンセサイザ部11は第1のPLLIC15を有しており、この第1のPLLIC15は、第1及び第2の分周器21及び22と第1の位相比較器23とを備えている。同様に、第2のPLLシンセサイザ部12は第2のPLLIC16を有しており、第2のPLLIC16は、第3及び第4の分周器31及び32と第2の位相比較器33とを備えている。そして、第1及び第2のPLLIC15及び16は共通アース線111によってアースされている。
【0019】
第1及び第2の分周器21及び31には基準発振器14から基準信号が与えられ、図示の例では、第1及び第3の分周器21及び31は、基準信号を1/R分周(Rは2以上の整数)してそれぞれ第1及び第3の分周信号を第1及び第2の位相比較器23及び33に与えている。
【0020】
一方、第2及び第4の分周器22及び32からはそれぞれ第2及び第4の分周信号が第1及び第2の位相比較器23及び33に与えられる。第1の位相比較器23は第1及び第3の分周信号の位相比較を行って、その位相差を表す第1の位相比較信号を出力する。同様にして、第2の位相比較器33は第2及び第4の分周信号の位相比較を行って、その位相差を表す第2の位相比較信号を出力する。
【0021】
これら第1及び第2の位相比較信号はそれぞれ第1及び第2のループフィルタ41及び42を介して第1及び第2の電圧制御発振器(VCO)43及び44に与えられる。そして、第1及び第2のVCO43及び44では、第1及び第2のループフィルタ41及び42の出力信号に応じてそれぞれ第1及び第2の電圧制御信号を出力する。第1及び第2の電圧制御信号は選択スイッチ(SW)45に与えられ、選択SW45は第1及び第2の電圧制御信号のいずれか一方を選択信号として選択して出力する。
【0022】
なお、第1及び第2の電圧制御信号はそれぞれ第2及び第4の分周器22及び32に帰還されて、第2及び第4の分周器22及び32ではそれぞれ第1及び第2の電圧制御信号を1/N(Nは2以上の整数)分周して、前述の第2及び第4の分周信号とする。上述のデュアルシンセサイザ装置では、第1及び第2のPLLIC15及び16は、第1及び第2のVCO43及び44の出力周波数を所定の発振周波数にロックして、周波数を安定に保っている。
【0023】
第1及び第2のPLLIC15及び16はそれぞれ電源フィルタ46及び47を介して電源48に接続されており、基準発振器14から第1及び第3の分周器21及び31に基準信号を供給する基準信号供給ライン49は第1及び第2のコンデンサ11a及び12aを介して接地されている。なお、第1及び第2のコンデンサ11a及び12aのアースは共通である。
【0024】
前述の基準信号供給ライン49は配線パターン13aの一部であり、基準信号は配線パターン13aを介して第1及び第2のPLLIC15及び16に与えられる。プリント基板13に形成された配線パターン13aはインダクタとみることができ、このインダクタ成分と第1及び第2のコンデンサ11a及び12aとによってローパスフィルタが構成されることになる。さらに、プリント基板13は多層基板であり、配線パターン13aとアースパターン13b,13cとは異なる層に形成されている。異なる層に形成され対向して設けられた配線パターン13aとアースパターン13b,13cとはキャパシタを形成するので、第1及び第2のコンデンサ11a及び12aとみなすことができる(図5参照)。この際も、第1及び第2のコンデンサ11a及び12aのアースは共通である。
【0025】
つまり、図3に示すように、基準信号供給ライン49には、インダクタンス49aが含まれており、このインダクタンス49aとプリント基板13に形成された第1及び第2のコンデンサ11a及び12aとによってローパスフィルタ(LPF)が構成されて、このLPFによって高周波成分が除去されることになる(高周波成分を減衰させる)。これによって、プリント基板13自体のVSWRが劣化しても、アイソレーションが低下することがなく、スプリアス信号の発生を防止できることになる(なお、図3においては、電源フィルタ46及び47と電源48とは省略されている)。
【0026】
上述のようにして、基準信号を供給する基準信号供給ライン49の配線パターン13aとこの配線パターン13aと対向するアースパターン13b,13cとによって形成される第1及び第2のコンデンサ11a及び12aを利用して、LPFを構成すれば、極めて簡単な構成で、不要な高周波成分を除去することができ、結果的に、プリント基板13におけるVSWRが改善されて、アイソレーションの低下を防止できることになる(つまり、LPFはアイソレーションフィルタとして機能することになる)。また、PLLIC15及び16のアースラインを分離する必要がなくなり、基板設計、製作時の手間が軽減される。
【0027】
この結果、図4に示すようなアイソレーション特性を得ることができる(なお、図4において、符号”A”は第1のPLLシンセサイザ部11のアイソレーション特性を示し、符号”B”は第2のPLLシンセサイザ部12のアイソレーション特性を示す)。
【0028】
さらに、基準信号供給ライン49上の高周波成分を簡単な構成で除去できる結果、電源ラインに乗る基準信号を減衰させるための電源フィルタにおけるコンデンサを小容量のものとすることができる。また、インダクタンス49aをプリント基板のパターンを利用し、コンデンサ11a、12aをプリント基板のパターンにより形成しているので、部品としてのコイルやコンデンサを使用せずに済み、これらの部品を取り付けるためのスペースが必要ない。よって、PLLシンセサイザ装置を小型軽量なものにすることができる。加えて、取付け作業も必要ないのでコスト低減ができる。そして、コイルとコンデンサ部品自体が取付けられていないので製品化後も半田付け不良などのトラブルが発生することがなく、信頼性の高いシンセサイザ装置をユーザーに提供することができる。
【0029】
図6に本発明の他の実施の形態を示す。図6は、TDMA方式の携帯通信端末を示しており、この携帯通信端末は、アンテナ51、送受信周波数を共用するための共用器(DUP)52、高周波増幅器53、不要波を除去するための受信用バンドパスフィルタ(BPF)54、受信周波数を受信中間周波数にダウンコンバージョンするための受信用ミキサ55、中間周波フィルタ(BPF)56、中間周波増幅器57、復調器(DEMOD)58、受信用第2局部発振回路60、基準発振器14、第1のPLLシンセサイザ部11、第2のPLLシンセサイザ部12、送信用第2局部発振回路61、変調器(MOD)62、送信周波数にアップコンバージョンするための送信用ミキサ63、前置増幅器64、送信用バンドパスフィルタ(BPF)65、電力増幅器66、ベースバンド処理部(BASE BAND)59を有している。
【0030】
第1のPLLシンセサイザ部11及び第2のPLLシンセサイザ部12は基準発振器14から入力された基準信号からそれぞれ所定の周波数にロックした信号を発生する。第1及び第2のシンセサイザ部11及び12はそれぞれ予め設定されたTDMAのタイムスロットを受け持っており、図示されていない制御部の指示によって第1及び第2のシンセサイザ部11及び12の受け持ちタイムスロットの間、選択スイッチ45が第1のPLLシンセサイザ部11からの出力又は第2のPLLシンセサイザ部12からの出力を選択して出力する。
【0031】
選択スイッチ45から第1又は第2のPLLシンセサイザ部11又は12にそれぞれ至る信号ラインはプリント基板上に配置されており、この信号ラインのプリント配線パターンとアースとの間にはコンデンサ11a及び12a(キャパシタ)が接続され、それぞれ信号ラインのプリント配線パターンが形成するインダクタとによってローパスフィルタ(LPF)が構成される。なお、第1及び第2のPLLシンセサイザ部11及び12のアースは共通であり、第1及び第2のコンデンサ11a及び12aのアースも共通である。
【0032】
選択スイッチ45によって選択された信号を用いて、被変調波が送信用ミキサ63でアップコンバージョンされ、電力増幅器66で最終出力まで出力が増幅された後、アンテナ51から送信される。
【0033】
また、受信信号を受信する際には、選択スイッチ45によって選択された周波数の信号を用いて、受信用ミキサ55によってダウンコンバージョンされて、中間周波数信号となる。
【0034】
携帯通信端末において、上述のような回路構成とすることによって、インダクタンス49aと第1のコンデンサ11a及び第2のコンデンサ12aとによって構成された2つのLPFによって、第1のPLLシンセサイザ部11と第2のPLLシンセサイザ部12とのアイソレーションの低下を防止でき、その結果、第1のPLLシンセサイザ部11と第2のPLLシンセサイザ部12とのアースを分離しなくても、プリント基板13自体のVSWRが劣化した場合にもスプリアス信号の発生を防止することができる。
【0035】
さらに、インダクタンス49aはプリント基板のパターンを利用して形成しているので、部品としてのコイルを使用せずに済み、これらの部品を取り付けるスペースが必要ない。よって、携帯通信端末を小型軽量なものにすることができる。また、部品としてのコイルを使用しないから、取付け作業も必要なく、コスト低減ができる。そして、部品としてのコイル自体が取付けられていないので、製品化後も半田付け不良などのトラブルが発生することがなく、信頼性の高い携帯通信端末をユーザーに提供することができる。
【0036】
【発明の効果】
以上説明したように、本発明によれば、基板の定在波比が劣化したとしても、極めて簡単な構成でアイソレーションの低下を防止できるという効果がある。
【図面の簡単な説明】
【図1】本発明によるシンセサイザ装置の一例を一部破断して概略的に示す図である。
【図2】図1に示すシンセサイザ装置の構成を示すブロック図である。
【図3】図2に示すシンセサイザ装置において配線パターンの等価的回路を示すブロック図である。
【図4】図1に示すシンセサイザ装置のアイソレーション特性を示す図である。
【図5】図1に示すシンセサイザ装置で用いられるプリント基板にキャパシタを形成した例を示す図である。
【図6】本発明による携帯通信端末の一例を示すブロック図である。
【符号の説明】
11,12 PLLシンセサイザ部
11a,12a コンデンサ
13 プリント基板
14 基準発振器(基準信号発生器)
15,16 PLLIC
21,22,31,32 分周器
23,33 位相比較器
41,42 ループフィルタ
43,44 電圧制御発振器(VCO)
45 選択スイッチ(SW)
46,47 電源フィルタ
48 電源
49 基準信号供給ライン
49a インダクタンス
51 アンテナ
52 共用器(DUP)
53 高周波増幅器
54,65 バンドパスフィルタ(BPF)
55 受信用ミキサ
56 中間周波フィルタ(BPF)
57 中間周波増幅器
58 復調器(DEMOD)
59 ベースバンド処理部(BASE BAND)
60 受信用第2局部発振器
61 送信用第2局部発振器
62 変調器(MOD)
63 送信用ミキサ
64 前置増幅器
66 電力増幅器
Claims (4)
- 基板上に配置された複数のPLLシンセサイザ部と、前記基板上に配置され、前記複数のPLLシンセサイザ部からの出力信号のうちいずれかを選択する選択手段と、前記複数のPLLシンセサイザ部それぞれに与える基準信号を発生する基準発振器とを有するシンセサイザ装置において、
前記基準発振器から前記複数のPLLシンセサイザ部それぞれに至る信号ラインの途中にローパスフィルタが設けられていることを特徴とするシンセサイザ装置。 - 前記ローパスフィルタは、前記信号ラインであるプリント基板のパターンが形成するインダクタと、前記信号ラインとアースとの間に接続されたキャパシタとにより構成されることを特徴とする請求項1記載のシンセサイザ装置。
- 前記基板は多層基板であり、前記アースは前記信号ラインのパターンと異なる層に設けられ、前記ローパスフィルタは前記インダクタと、前記信号ラインのパターンと該信号ラインのパターンに対向するアースパターンとが形成するキャパシタとにより構成されることを特徴とする請求項2記載のシンセサイザ装置。
- 基板上に配置された複数のPLLシンセサイザ部と、前記基板上に配置され、前記複数のPLLシンセサイザ部からの出力信号のうちいずれかを選択する選択手段と、前記複数のPLLシンセサイザ部それぞれに与える基準信号を発生する基準発振器とを有するシンセサイザ装置を備える携帯通信端末において、
前記選択手段から前記複数のPLLシンセサイザ部にそれぞれ至る信号ラインをプリント基板上に配置し、
前記信号ラインのプリント配線パターンが形成するインダクタと、前記信号ラインとアースとの間に接続されたキャパシタとにより構成されるローパスフィルタを有することを特徴とする携帯通信端末。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003204141A JP2005051369A (ja) | 2003-07-30 | 2003-07-30 | シンセサイザ装置及びこれを備える携帯通信端末 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003204141A JP2005051369A (ja) | 2003-07-30 | 2003-07-30 | シンセサイザ装置及びこれを備える携帯通信端末 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008225493A Division JP2008295102A (ja) | 2008-09-03 | 2008-09-03 | シンセサイザ装置及びこれを備える携帯通信端末 |
JP2008225492A Division JP4698711B2 (ja) | 2008-09-03 | 2008-09-03 | シンセサイザ装置及びこれを備える携帯通信端末 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005051369A true JP2005051369A (ja) | 2005-02-24 |
Family
ID=34263224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003204141A Pending JP2005051369A (ja) | 2003-07-30 | 2003-07-30 | シンセサイザ装置及びこれを備える携帯通信端末 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005051369A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100722738B1 (ko) | 2006-01-24 | 2007-05-30 | 포스데이타 주식회사 | 무선 통신 시스템에서 tdd를 위한 발진 장치 및 방법 |
JP2008271161A (ja) * | 2007-04-20 | 2008-11-06 | Japan Radio Co Ltd | 周波数シンセサイザ回路 |
JP2008301410A (ja) * | 2007-06-04 | 2008-12-11 | Nec Corp | 発振回路 |
-
2003
- 2003-07-30 JP JP2003204141A patent/JP2005051369A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100722738B1 (ko) | 2006-01-24 | 2007-05-30 | 포스데이타 주식회사 | 무선 통신 시스템에서 tdd를 위한 발진 장치 및 방법 |
JP2008271161A (ja) * | 2007-04-20 | 2008-11-06 | Japan Radio Co Ltd | 周波数シンセサイザ回路 |
JP2008301410A (ja) * | 2007-06-04 | 2008-12-11 | Nec Corp | 発振回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6985701B2 (en) | Frequency synthesizer and multi-band radio apparatus using said frequency synthesizer | |
TW408526B (en) | RF architecture for cellular dual-band telephone | |
JP4083116B2 (ja) | 低漏洩局部発振器システム | |
JP3360004B2 (ja) | 無線受信装置 | |
US8013681B2 (en) | Wide spectrum radio transmit architecture | |
US8374283B2 (en) | Local oscillator with injection pulling suppression and spurious products filtering | |
US20070149143A1 (en) | Local oscillation frequency generation apparatus and wireless transceiver having the same | |
KR20000070694A (ko) | 통신 시스템과, 통신 장치, 및 주파수 신시사이저 | |
US6868261B2 (en) | Transmitter method, apparatus, and frequency plan for minimizing spurious energy | |
CA2771958C (en) | Unified frequency synthesizer for direct conversion receiver or transmitter | |
JP2005051369A (ja) | シンセサイザ装置及びこれを備える携帯通信端末 | |
JP4698711B2 (ja) | シンセサイザ装置及びこれを備える携帯通信端末 | |
US20060116085A1 (en) | VLIF transmitter for Bluetooth | |
JP2008295102A (ja) | シンセサイザ装置及びこれを備える携帯通信端末 | |
TW200527914A (en) | Television tuner and method of processing a received RF signal | |
JP3441049B2 (ja) | 高周波モジュール | |
JP2000244360A (ja) | 複数周波数帯域移動無線装置 | |
JP2007134833A (ja) | Pll周波数シンセサイザ | |
JP3801493B2 (ja) | 局部発振器を用いた送受信装置 | |
KR100712677B1 (ko) | 복수의 lo 주파수를 사용하여 스퍼를 줄이는 방법 및이를 이용한 송수신기 | |
JP2000295303A (ja) | 送信装置 | |
EP2624445A1 (en) | Frequency generation | |
JPWO2007102300A1 (ja) | 周波数シンセサイザ | |
Roberts | Frequency control devices in a novel architecture and frequency plan for a wideband UHF portable radio | |
JP2000078051A (ja) | トランシーバー装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080711 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081128 |