JP2005050850A - 超電導回路作製方法 - Google Patents

超電導回路作製方法 Download PDF

Info

Publication number
JP2005050850A
JP2005050850A JP2003202870A JP2003202870A JP2005050850A JP 2005050850 A JP2005050850 A JP 2005050850A JP 2003202870 A JP2003202870 A JP 2003202870A JP 2003202870 A JP2003202870 A JP 2003202870A JP 2005050850 A JP2005050850 A JP 2005050850A
Authority
JP
Japan
Prior art keywords
superconducting
circuit
circuit pattern
film
calcining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003202870A
Other languages
English (en)
Inventor
Masanobu Kusunoki
正暢 楠
Keitaro Harada
啓太郎 原田
Masayoshi Yokoo
政好 横尾
Yoshinobu Takano
祥暢 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Seiki Ind Ltd
Original Assignee
Tohoku Seiki Ind Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Seiki Ind Ltd filed Critical Tohoku Seiki Ind Ltd
Priority to JP2003202870A priority Critical patent/JP2005050850A/ja
Priority to PCT/JP2004/004347 priority patent/WO2005011008A1/ja
Publication of JP2005050850A publication Critical patent/JP2005050850A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0548Processes for depositing or forming copper oxide superconductor layers by deposition and subsequent treatment, e.g. oxidation of pre-deposited material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

【課題】高価な真空蒸着装置、フォトリソグラフィ技術、及びエッチング手段を必要としない超電導回路作製方法を提供する。
【解決手段】誘電体基板もしくは絶縁体基板の片面又は両面上に、超電導膜形成用の塗布溶液をインクジェットプリンター又はバブルジェットプリンターで直接塗布して回路パターンを描画する工程と、該描画された回路パターンを仮焼する工程と、前記仮焼した後本焼する工程とを有することを特徴とする超電導回路作製方法である。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、超電導回路(例えば超電導マイクロ波回路)の作製方法に関し、特に、超電導膜形成用の塗布溶液をインクジェットプリンター又はバブルジェットプリンターで直接基板に塗布して回路パターンを描画し、該描画された回路パターンに熱を加えて平面形回路を形成する超電導マイクロ波回路作製方法に適用して有効な技術に関するものである。
【0002】
【従来の技術】
従来の超電導マイクロ波回路は、例えば、図3に示すように、誘電体基板もしくは絶縁基板1の片面又は両面に超電導薄膜2を形成し、該誘電体基板1上に形成された超電導薄膜2をエッチングして超電導薄膜回路パターン(回路素子)3を形成したものである。
前記超電導マイクロ波回路の作製方法は、例えば、図4に示すように、まず、回路を設計し(S101)、この設計図に基づいてフォトマスクを製作する(S102)。一方、誘電体基板もしくは絶縁基板1の両面に蒸着、LPE、MOD等既存の各種成膜法を用いて、第1面、第2面各々に超電導薄膜2を形成する(S103)。
次に、超電導薄膜2上に前記フォトマスク及びフォトリソグラフィ技術を用いて、回路パターンを描画し(S104)、この描画された回路パターンに沿って前記超電導薄膜2をエッチングして超電導薄膜回路パターン3を形成する(S105)。このエッチングには、エッチング設備と技術的に高度なダメージレス加工プロセスが必要である。
【0003】
【発明が解決しようとする課題】
前記従来の超電導マイクロ波回路の作製方法では、多くの場合、高価な真空蒸着装置などを用い、誘電体基板もしくは絶縁基板1の第1面(表面)、第2面(裏面)各々に超電導薄膜2を形成する成膜手段が必要である。
また、フォトリソグラフィ技術等の回路パターンを描画・形成する手段、及びフォトマスクの作製、エッチング設備、技術的に高度なダメージレス加工プロセス等のエッチング手段が必要である。
本発明の目的は、高価な真空蒸着装置、高度の回路パターンを描画・形成する手段、及びエッチング手段を必要としない効率的な超電導回路作製方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【0004】
【課題を解決するための手段】
本願において開示される発明の概要を簡単に説明すれば、以下のとおりである。
第1の発明は、誘電体基板もしくは絶縁体基板の片面又は両面上に、超電導膜形成用の塗布溶液をインクジェットプリンター又はバブルジェットプリンターで直接塗布して回路パターンを描画する工程と、該描画された回路パターンを仮焼する工程と、前記仮焼した後本焼する工程とを有することを特徴とする超電導回路作製方法である。
【0005】
第2の発明は、誘電体基板もしくは絶縁体基板の片面に超電導膜を形成する工程と、前記誘電体基板もしくは絶縁体基板の前記超電導膜と反対面側の面に、超電導膜形成用の塗布溶液をインクジェットプリンター又はバブルジェットプリンターで直接塗布して回路パターンを描画する工程と、該描画された回路パターンを仮焼する工程と、前記仮焼した後本焼する工程とを有することを特徴とする超電導回路作製方法である。
【0006】
第3の発明は、前記第1又は2の発明の超電導回路作製方法において、前記超電導膜形成用の塗布溶液は、超電導膜の組成金属が所定の金属比の金属有機酸塩のメタノール溶液、金属ナフテン系酸塩溶液を含む溶液、トリフルオロ酢酸塩溶液(TFA−MOD)のうちいずれかであることを特徴とする。
【0007】
第4の発明は、前記第1乃至3のうちいずれか1つの発明の超電導回路作製方法において、前記回路パターンを描画する工程は、前記回路パターンを描画しながら前記誘電体基板もしくは絶縁体基板を加熱することを特徴とする。
【0008】
第5の発明は、前記第1乃至4のうちいずれか1つの発明の超電導回路作製方法において、前記超電導回路は超電導マイクロ波回路であることを特徴とする。
【0009】
以下、図面を参照して、本発明について、実施形態(実施例)とともに詳細に説明する。
なお、実施形態(実施例)を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0010】
【実施の形態】
(実施形態1)
図1は本発明の実施形態1の超電導回路(例えば超電導マイクロ波回路)作製方法を説明するための工程説明図である。
本実施形態1の誘電体基板もしくは絶縁基板(例えば、エピタキシャル成長用基板、回路作製用基板)上に超電導膜を形成する作製方法は、まず、誘電体基板もしくは絶縁基板の表面に塗布する超電導膜形成用の塗布溶液(塗布材料)を作製する。
【0011】
この塗布溶液は、超電導膜の組成金属が所定の金属比、例えば、Y,Ba,Cuの元素のモル比が1:2:3となるようにした金属有機酸塩(アセチルアセトナート系錯体)のメタノール溶液、金属ナフテン系酸塩溶液を含む塗布溶液、トリフルオロ酢酸塩溶液(TFA−MOD)のうちいずれかの塗布溶液からなる。
【0012】
次に、図1(a)に示すように、誘電体基板(もしくは絶縁基板)11上に、前記超電導膜形成用の塗布溶液(酢酸塩(CFCOOH)+Y,Ba,Cu)12Aをスピンコート(Spin coat)法により超電導膜形成用の塗布層12を形成してグランド膜を形成する。このグランド膜が形成された誘電体基板(もしくは絶縁基板)11を裏返して、前記誘電体基板(もしくは絶縁基板)11のグランド膜側が裏面となるように配置する(図1(b))。
【0013】
前記グランド膜の形成にスピンコート(Spin coat)法を用いるのは、コストが安価であり、その厚さ制御(回転数、粘性等の制御)が容易である。前記グランド膜の形成にもインクジェットプリンター又はバブルジェットプリンターで直接塗布する方法を用いてもよいことは勿論である。
【0014】
次に、図1(b)に示すように、前記グランド膜側を裏面とした誘電体基板(もしくは絶縁基板)11の表面上に、例えば、湿式塗布法に用いる超電導膜形成用の塗布溶液をインクジェットプリンター又はバブルジェットプリンターで直接塗布して回路パターン13Bを描画する。
【0015】
前記回路パターン13Bの描画は、コンピュータによる電磁界解析シュミュレータ及び回路シュミュレータ等の設計ツールにより、回路設計したパターンを直接CADデータとし、このCADデータに基づいて、インクジェットプリンターもしくはバブルジェットプリンターの各組成材料を収納した組成材料収納容器(カートリッジ:移動可能に設置されている)14からの噴射量をコンピューター制御により組成比調節して超電導回路(例えば超電導マイクロ波回路)の回路パターン(設計図)13Bを描画する。
【0016】
前記組成材料収納容器14に収納される各塗布溶液材料の代りに、湿式塗布法に用いられる回路パターン形成用の塗布溶液を所定の組成比で混合された混合液を1つの容器に収納したものであってもよい。すなわち、1つの収納容器から混合液の噴射量をコンピューター制御により超電導回路(例えば超電導マイクロ波回路)の回路パターン(設計図)13Bを描画してもよい。
【0017】
前記誘電体基板もしくは絶縁基板11上の超電導膜形成用の塗布層12の表面上に超電導回路パターン13Bを描画する場合に、仮焼用ヒータ15により誘電体基板もしくは絶縁基板11を150℃〜200℃の温度に加熱しながら回路パターン13Bを描画する。
これは、塗布される回路パターン塗布溶液がにじまないようにするため、塗布溶液12A及び回路パターン13Bの描画用塗布溶液に含まれている液体成分(水にかぎらずアルコールや溶剤その他ウェット成分)をとばして乾燥・定着させるためである。
【0018】
次に、前記誘電体基板もしくは絶縁基板11上に描画された回路パターン13Bとを常温(25℃)から500℃位まで上昇させ、その約500℃を保持した状態で2〜5時間の間仮焼(Pre anneal)し、Y+Ba+CuOからなる非晶質前駆体を作製する。
【0019】
次に、図1(c)に示すように、前記塗布層12とその上に描画された回路パターン13Bの仮焼成膜を高温(例えば770℃)で(例えば約10時間程度)最終熱処理(本焼:Post anneal)して固相反応により超電導回路パターン13(例えば、YBaCu7−d)を形成する。
次に、図1(d)に示すように、冷却する(例えば、770℃から常温の25℃位まで冷却する)。
【0020】
図2は前記実施形態1の絶縁体基板上に超電導膜(グランド膜)を形成する実施例の作製方法を説明するための工程説明図である。
本実施例の誘電体基板もしくは絶縁基板上に超電導膜を形成する作製方法は、まず、誘電体基板もしくは絶縁基板の表面に塗布する超電導膜形成用の塗布溶液(塗布材料)を作製する。
【0021】
この塗布溶液は、超電導膜の組成金属が所定の金属比、例えば、Y,Ba,Cuの元素のモル比が1:2:3となるようにした金属有機酸塩(アセチルアセトナート系錯体)のメタノール溶液、金属ナフテン系酸塩溶液を含む塗布溶液、トリフルオロ酢酸塩溶液(TFA−MOD)のうちいずれかの塗布溶液からなる。
【0022】
次に、図2(a)に示すように、誘電体基板もしくは絶縁基板11の表面に、前記超電導膜形成用の塗布溶液(酢酸塩(CFCOOH)+Y,Ba,Cu)12Aをスピンコート(Spin coat)法により塗布して溶液塗布層12を形成する。
次に、図2(b)に示すように、前記溶液塗布層12が塗布された誘電体基板(絶縁基板)を25℃から上昇させて500℃で仮焼(Pre anneal)し、Y+Ba+CuOからなる非晶質前駆体を作製する。
【0023】
次に、図2(c)に示すように、前記仮焼成膜を高温(例えば770℃)で最終熱処理(本焼:Post anneal)して固相反応により超電導膜13A、例えば、YBaCu7−dを形成する。
次に、図2(d)に示すように、例えば、770℃から常温の25℃位まで冷却する。
【0024】
(実施形態2)
本発明による実施形態2の超電導回路作製方法は、前記実施形態1の超電導回路作製方法と同様にして、前記誘電体基板もしくは絶縁基板11の表面に、例えば、湿式塗布法に用いる超電導膜形成用の塗布溶液(混合液可)をインクジェットプリンター又はバブルジェットプリンターで直接塗布して回路パターン13Bを描画する。
【0025】
前記回路パターン13Bの描画は、回路設計したパターンを直接CADデータとし、このCADデータに基づいて、インクジェットプリンターもしくはバブルジェットプリンターの各組成材料を収納した組成材料収納容器(カートリッジ:移動可能に設置されている)14からの噴射量をコンピューター制御により超電導膜の組成金属が所定の金属比を調節して超電導回路の回路パターン(設計図)13Bを描画する。
【0026】
また、前記組成材料収納容器14に収納される塗布材料の代りに、超電導膜の組成金属が所定の金属比で混合された混合液(湿式塗布法に用いられる塗布溶液)を1つの容器に収納したものであってもよい。すなわち、1つの収納容器から混合液の噴射量をコンピューター制御により超電導回路パターン(設計図)13Bを描画してもよい。
【0027】
次に、前記誘電体基板もしくは絶縁基板11を裏返して、前記超電導回路の回路パターン(設計図)13Bが描画された面側が裏面となるように配置し、前述した作製方法で前記誘電体基板もしくは絶縁基板11の他面に超電導回路パターン(設計図)13Bを描画する。すなわち、前記誘電体基板もしくは絶縁基板11の両面に超電導回路パターン(設計図)13Bが描画される。
【0028】
次に、前記実施形態1と同様に前記仮焼成膜を高温(例えば770℃)で最終熱処理(本焼:Post anneal)して固相反応により超電導膜の回路パターン13(例えば、YBaCu7−d膜)を形成し(図1(c)参照)、例えば、770℃から常温の25℃位まで冷却する。
【0029】
前記超電導回路形成用の回路パターン13Bを描画する場合に、仮焼用ヒータ15により誘電体基板(もしくは絶縁基板)11を150℃〜200℃の温度に加熱しながら回路パターン13Bを描画する。これは、描画される回路パターン13Bの塗布溶液がにじまないようにするため、塗布層12に含まれている液体成分(水にかぎらずアルコールや溶剤その他ウェット成分)をとばして乾燥・定着させるためである。
【0030】
なお、前記誘電体基板もしくは絶縁基板(例えば、エピタキシャル成長用基板、回路作製用基板)11に両面成膜を行う場合は、片面ずつの塗布、熱分解工程を繰り返して絶縁基板上に仮焼成膜を形成する。
すなわち、本発明による実施形態2の超電導回路作製方法は、誘電体基板もしくは絶縁体基板の両面に、超電導膜形成用の塗布溶液をインクジェットプリンター又はバブルジェットプリンターで直接塗布して回路パターンを描画し、該描画された回路パターンを仮焼し、前記仮焼した後本焼することより、超電導回路(例えば超電導マイクロ波回路)13を形成するものである。
【0031】
本実施形態1及び2の超電導回路(例えば超電導マイクロ波回路)作製方法によれば、回路設計したパターンを直接CADデータとし、このCADデータに基づいて、インクジェットプリンターもしくはバブルジェットプリンターをコンピューターにより制御して超電導回路(例えば超電導マイクロ波回路)のパターンを描画するため、超電導回路の作製工程を簡単にすることができる。また、その作製の際に、従来の高度で高価なプロセスを必要としない。これにより、超電導回路の設計の効率化をはかることができる。
【0032】
以上、本発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0033】
【発明の効果】
本願において開示される発明によって得られる効果を簡単に説明すれば、以下のとおりである。
本発明によれば、回路設計したパターンを直接CADデータとし、このCADデータに基づいて、インクジェットプリンターもしくはバブルジェットプリンターをコンピューターにより制御して超電導回路(例えば超電導マイクロ波回路)のパターンを描画するため、超電導回路の作製工程を簡単にすることができ、かつ、従来の高度で高価なプロセスを必要としないので、超電導回路の設計の効率化をはかることができる。
また、MOD等湿式プロセスは、スピンコートの際、飛び散る原材料(液)を程々捨てることになるが、本発明によれば、必要な分量のみ消費するので、効率的(経済的)となる。
【図面の簡単な説明】
【図1】本発明の実施形態1の超電導回路(例えば超電導マイクロ波回路)作製方法を説明するための工程説明図である。
【図2】本実施形態1の誘電体基板もしくは絶縁体基板上に超電導膜を形成する作製方法を説明するための工程説明図である。
【図3】従来の超電導マイクロ波回路の概略構成を示す模式図である。
【図4】従来の超電導マイクロ波回路の作製方法の工程を説明するための説明図である。
【符号の説明】
1…誘電体基板もしくは絶縁基板 2…超電導薄膜
3…超電導薄膜回路パターン(回路素子)
11…誘電体基板もしくは絶縁基板 12A…塗布溶液
12…溶液塗布層 13A…超電導膜(グランド膜)
13B…回路パターン 13…超電導回路パターン
14…組成材料収納容器 15…仮焼用ヒータ

Claims (5)

  1. 誘電体基板もしくは絶縁体基板の片面又は両面上に、超電導膜形成用の塗布溶液をインクジェットプリンター又はバブルジェットプリンターで直接塗布して回路パターンを描画する工程と、該描画された回路パターンを仮焼する工程と、前記仮焼した後本焼する工程とを有することを特徴とする超電導回路作製方法。
  2. 誘電体基板もしくは絶縁体基板の片面に超電導膜を形成する工程と、前記誘電体基板もしくは絶縁体基板の前記形成された超電導膜と反対側の面に、超電導膜形成用の塗布溶液をインクジェットプリンター又はバブルジェットプリンターで直接塗布して回路パターンを描画する工程と、該描画された回路パターンを仮焼する工程と、前記仮焼した後本焼する工程とを有することを特徴とする超電導回路作製方法。
  3. 前記超電導膜形成用の塗布溶液は、超電導膜の組成金属が所定の金属比の金属有機酸塩のメタノール溶液、金属ナフテン系酸塩溶液を含む溶液、トリフルオロ酢酸塩溶液(TFA−MOD)のうちいずれかであることを特徴とする請求項1又は2に記載の超電導回路作製方法。
  4. 前記回路パターンを描画する工程は、前記回路パターンを描画しながら前記誘電体基板もしくは絶縁体基板を加熱することを特徴とする請求項1乃至3のうちいずれか1項に記載の超電導回路作製方法。
  5. 前記超電導回路は超電導マイクロ波回路であることを特徴とする請求項1乃至4のうちいずれか1項に記載の超電導回路作製方法。
JP2003202870A 2003-07-29 2003-07-29 超電導回路作製方法 Pending JP2005050850A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003202870A JP2005050850A (ja) 2003-07-29 2003-07-29 超電導回路作製方法
PCT/JP2004/004347 WO2005011008A1 (ja) 2003-07-29 2004-03-26 超電導回路作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003202870A JP2005050850A (ja) 2003-07-29 2003-07-29 超電導回路作製方法

Publications (1)

Publication Number Publication Date
JP2005050850A true JP2005050850A (ja) 2005-02-24

Family

ID=34100612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003202870A Pending JP2005050850A (ja) 2003-07-29 2003-07-29 超電導回路作製方法

Country Status (2)

Country Link
JP (1) JP2005050850A (ja)
WO (1) WO2005011008A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006030787A1 (de) * 2006-06-30 2008-01-03 Trithor Gmbh Negativstrukturierung von Dünnschicht Hochtemperatur-Supraleitern

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3644381B1 (en) * 2018-10-26 2021-05-05 Oxolutia, S.L. Superconductor material and process for producing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0761868B2 (ja) * 1988-09-05 1995-07-05 昭栄化学工業株式会社 Ba▲下2▼YCu▲下3▼O▲下7▼−δ超電導薄膜の製造方法
JPH03155185A (ja) * 1989-11-13 1991-07-03 Kokusai Chiyoudendou Sangyo Gijutsu Kenkyu Center 酸化物超電導回路の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006030787A1 (de) * 2006-06-30 2008-01-03 Trithor Gmbh Negativstrukturierung von Dünnschicht Hochtemperatur-Supraleitern
DE102006030787B4 (de) * 2006-06-30 2008-11-27 Zenergy Power Gmbh Negativstrukturierung von Dünnschicht Hochtemperatur-Supraleitern

Also Published As

Publication number Publication date
WO2005011008A1 (ja) 2005-02-03

Similar Documents

Publication Publication Date Title
JP5014131B2 (ja) 高度に組織化されたテープ状高温超電導体の製造方法
JP2013251490A (ja) 強誘電体結晶膜、電子部品、強誘電体結晶膜の製造方法及び強誘電体結晶膜の製造装置
TW200811891A (en) Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof
US20080044673A1 (en) Method of making a metal oxide film, laminates and electronic devices
JP4963062B2 (ja) Aサイト層状秩序化型ペロブスカイトMn酸化物薄膜の製造方法
TW201125445A (en) Print compatible designs and layout schemes for printed electronics
JP2005050850A (ja) 超電導回路作製方法
JP2004079607A (ja) 誘電体素子および誘電体素子の製造方法
US20140087090A1 (en) Method for manufacturing pattern structure
JP2010147206A (ja) 薄膜トランジスタ、及びその製造方法
JP2001144263A (ja) 誘電体素子および誘電体素子の製造方法
JP2004079606A5 (ja)
US8043889B1 (en) Patterned chemical bath deposition of a textured thin film from a printed seed layer
CN208240501U (zh) 薄膜器件
CN109378267B (zh) 一种硫化钼薄膜及其制备方法
JP2010165888A (ja) 抵抗体皮膜の製造方法および抵抗体皮膜
JP6216808B2 (ja) 強誘電体結晶膜及びその製造方法
TWI306838B (ja)
JP2001053224A (ja) 薄膜キャパシタおよびその製造方法
KR100779378B1 (ko) 교류손실 저감용 다심 초전도 박막 선재 및 이의 제조 방법
JP2011124167A (ja) 超電導線材とその製造方法および超電導線材用基板
JP2003308745A (ja) 酸化物超電導線材の製造方法および製造装置
JP4808824B1 (ja) パターン構造体の製造方法
JP6455913B2 (ja) 抵抗体材料、抵抗体膜及びその製造方法
KR101433187B1 (ko) 용액 공정을 이용한 다층 패시베이션막 형성 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070807