JP2005044859A - マルチチップモジュール構造 - Google Patents
マルチチップモジュール構造 Download PDFInfo
- Publication number
- JP2005044859A JP2005044859A JP2003200601A JP2003200601A JP2005044859A JP 2005044859 A JP2005044859 A JP 2005044859A JP 2003200601 A JP2003200601 A JP 2003200601A JP 2003200601 A JP2003200601 A JP 2003200601A JP 2005044859 A JP2005044859 A JP 2005044859A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- chip
- wiring
- module structure
- laminated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】フリップチップ実装により積層回路基板にＭＭＩＣ等の素子を接合したとき、素子の接地電極を熱拡散板に接合し、熱拡散と接地電極の接地との双方を実現し、ＭＭＩＣの配線と積層回路基板の配線とをバンプまたはスルーホールにて接続する構造を提供する。
【解決手段】本発明の構造は、接地され、所定の深さの溝部が実装面に形成された導電性の熱拡散板１と、積層回路基板５０と、積層回路基板にフリップチップ実装されたチップ２とを有し、チップが溝部に対応して係合され、チップの裏面である接地電極２Ｃと、溝部の底部１Ｃとを密着させ、積層回路基板の実装面と熱拡散板の実装面とが接合された構造である。
【選択図】図１
【解決手段】本発明の構造は、接地され、所定の深さの溝部が実装面に形成された導電性の熱拡散板１と、積層回路基板５０と、積層回路基板にフリップチップ実装されたチップ２とを有し、チップが溝部に対応して係合され、チップの裏面である接地電極２Ｃと、溝部の底部１Ｃとを密着させ、積層回路基板の実装面と熱拡散板の実装面とが接合された構造である。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波帯からミリ波帯にわたる電磁波が利用される複数のマイクロ波・ミリ波集積回路（以下、ＭＭＩＣ：Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：とする）が実装された集積回路基板と、ＭＭＩＣ等からの熱を大気に発散させる熱拡散板とからなるマルチチップモジュール構造に関するものである。
【０００２】
【従来の技術】
従来より、複数のＭＭＩＣが実装されたマルチチップモジュールでは、増幅器や発振器などの単一回路、または逓倍器・増幅器などの複合回路、ミキサと増幅器等の複合回路が金属導波管回路や立体配線構造により相互に接続されている。
しかしながら、上記各回路は高い周波数で動作させるため、発熱量が大きくなるものがあり、この発熱に基づいた温度上昇により、回路の破壊及び誤動作の要因となる。
このため、マルチチップモジュールは、上記複合回路からの発熱を大気に放射して発散させるため、複合回路に対して放熱手段が設けられ、放熱面積を大きくして、放熱効率を向上させる構造が採られている（特許文献１，２）。
【０００３】
【特許文献１】
特許第３１２９２８８号公報
【特許文献２】
特許第２６１６６９８号公報
【０００４】
【発明が解決しようとする課題】
しかし、上述の特許文献１のマルチチップモジュールは、図４に示すように、チップを熱拡散板（放熱手段）上の積層回路基板にフリップチップ実装した場合、このチップに発生する熱が直接に熱拡散板へ伝達されないため、この熱を効率良く大気中に放射することができない。
このため、上記チップ裏面にフィン付き放熱板やサーマルビアを設けて、チップの発生する熱量を大気中に放射する必要がある。
さらに、フリップチップは実装されている表面とすると、裏面を接地する必要があり、放熱板に加えて別途、接地のための配線を考慮する必要がある。
したがって、上述したマルチチップモジュールは、実装における工程数が増加することにより、コストが上昇し、また、放熱板やサーマルビアを設けることにより、全体的にモジュールの厚さが増加し、モジュール全体のサイズが大きくなるという欠点がある。
【０００５】
また、上述の特許文献２のマルチチップモジュールは、図５に示すように、ＭＭＩＣ積層回路基板に実装した場合、熱拡散板（放熱手段）表面に、ＭＭＩＣの設置電極である裏面を貼着し、ＭＭＩＣの表面の配線と積層回路基板の配線とをワイヤードボンディングにより接続される。
そして、このマルチチップモジュールは、ワイヤーのリアクタンス、すなわちワイヤーに起因する寄生インダクタンスにより、実質的なＭＭＩＣの周波数特性等が変化し、素子特性上の問題となる。
また、このマルチチップモジュールは、ＭＭＩＣだけでなく、抵抗やコンデンサ等などの受動素子を含めると、積層回路基板が厚くなり、この素子の厚さの違いによりワイヤー条件が変わってしまい、実装における工程数が増加することにより、コストが上昇すると言う欠点がある。
【０００６】
本発明はこのような事情に鑑みてなされたもので、フリップチップ実装により積層回路基板にＭＭＩＣ等の素子を接合した構成において、素子の接地電極を熱拡散板に接合することで、熱拡散と接地電極の接地との双方を実現し、ＭＭＩＣの配線と積層回路基板の配線とをバンプまたはスルーホールにて接続するマルチチップモジュール構造を提供する。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明のマルチチップモジュール構造は、接地され、所定の深さの溝部が実装面に形成された導電性の熱拡散板と、積層回路基板と、前記積層回路基板にフリップチップ実装されたチップとを有し、前記チップが前記溝部に対応して係合され、前記チップの裏面である接地電極と、前記溝部の底部とを密着させ、前記積層回路基板の実装面と前記熱拡散板の実装面とが接合され、チップを積層回路基板に実装している構成のため、チップの配線のコンタクトと積層回路基板の配線のコンタクトとがバンプを介し、対向して接続されるので、ワイヤボンディングによる配線接続を行う必要が無く、従来例における寄生インダクタンスによる信号の伝達特性の劣化を抑えることができ、また、チップの接地電極が熱拡散板に密着して接続されているため、発生する熱を効率よくチップの接地と放熱手段へ接続の双方が同一処理で行われることにより、実装の工程数が減少し、製造コストを低下させることができ、かつ、チップに対して従来例のような特別な接地手段を必要としなくなるため、モジュールサイズが大きくなることを防止する。
【０００８】
本発明のマルチチップモジュール構造は、前記積層回路基板の裏面に形成した配線と、前記チップとの配線が、前記積層回路基板を貫通するスルーホールを介して接続されているため、ワイヤーボンディングに対してリアクタンス成分を少なくすることができ、従来のワイヤーボンディングを使用した場合に比較し、寄生インダクタンスに起因する信号伝達特性の劣化を抑えることができる。
【０００９】
本発明のマルチチップモジュール構造は、前記積層回路基板の裏面の配線とチップの配線とが、バンプ（金バンプやハンダバンプ）により接続されることにより、上記スルーホールによる接続と同様に、ワイヤーボンディングに対してリアクタンス成分を少なくすることができ、従来のワイヤーボンディングを使用した場合に比較し、寄生インダクタンスに起因する信号伝達特性の劣化を抑えることができる。
なお、ここでチップはアクティブチップのみならず、バンプチップにも適用可能である。
【００１０】
本発明のマルチチップモジュール構造は、前記積層回路基板が低誘電率及び低低誘電損失の電気的特性を有する樹脂で構成されており、これらの電気特性を有する樹脂は高周波領域における周波数特性を向上させ、電力輸送の効率を向上させるため、ミリ波帯においても対応可能なモジュールを構成することができる。
【００１１】
誘電損失 ∝ ｆ・ｔａｎδ・√ε
ここで、ｆが周波数であり、εが比誘電率であり、ｔａｎδが誘電正接である。
この式が示すように、周波数を高くした場合、誘電損失を増加させないために、比誘電率及び誘電正接を低下させる必要のあることが判る。
【００１２】
本発明のマルチチップモジュール構造においては、前記樹脂がポリ４フッ化エチレン樹脂（例えば、テフロン（登録商標）樹脂）またはＢＴ樹脂もしくはＬＣＰ樹脂のいずれかが用いられる。
【００１３】
【発明の実施の形態】
以下、図を用いて、本発明の一実施形態によるマルチチップモジュールの説明を行う。図１は、本発明の一実施形態によるマルチチップモジュールの断面を示す概念図である。
本発明のマルチチップモジュール構造は、接地され、所定の深さの溝部１ａが実装面１ｂに形成された導電性の熱拡散板１と、素子２がフリップチップ実装されている積層回路基板５０とから構成されている。
ここで、溝部１ａの所定の深さは、積層回路基板５０の厚さと、素子２（チップ）の厚さに対応した深さに形成されている。
また、熱拡散板１と積層回路基板５０とが、素子２を溝部１ａに対応して（熱拡散板１と積層回路基板５０と双方の実装面が対向するように）係合させて、素子２の裏面である接地電極２ｃと、溝部の底部１ｃとが密着するように、重ね合わせられて接合された構造となっている。
【００１４】
上記熱拡散板１は、実装面１ｂ及び上記底部１ｃ表面が金（Ａｕ）メッキ（例えば５００ｎｍの厚さ）された銅（Ｃｕ、例えば、７００μｍ）であり、ＭＭＩＣ等の素子２を埋め込む所定の深さの溝１ａが形成されており、電気的に接地電位とされている。以下この熱拡散板１の実装面１ｂ及び上記底部１ｃ表面の金メッキを導体３として説明する。
この溝１ａは、表面からの深さが埋め込む素子２の厚さに応じて設定されるものであり、埋め込んだ状態で素子２の表面と熱拡散１の表面との高さが、ほぼ一致する程度の深さにエッチング等により構成される。
【００１５】
次に、図２を用いて、図１において、熱拡散板１に接合されている積層回路基板５０（ＭＭＩＣ等の素子２が実装されている）の構成を説明する。図２は、図１における積層回路基板５０の断面図である。
ポリ４フッ化エチレン樹脂フィルム（以下、フィルムとする）７（誘電体層）と、片面に導体６の層が形成され、他面の導体９が形成されたフィルム８（誘電体層）とは、導体６がフィルム７とフィルム８との間に挟まれる構成となるように接合されている。
また、フィルム７は、片面に導体１２が形成されており、他面には導体が形成されていない。
【００１６】
ここで、フィルム６及び７は、各々１００μｍの厚さを有し、比誘電率εが２．６であり、誘電正接ｔａｎδ（誘電体損失を示しており、値が低いと誘電体損失が小さい）が０．００２であるものを使用する。
また、導体６の層は、パターンニング工程及びエッチング工程を経て、回路に対応したパターンに加工されている。
説明のため、以下、積層回路基板５０において、フィルム７の接合面に対して反対の面を、積層回路基板５０の実装面とし、フィルム８の接合面に対して反対の面を、積層回路基板５０の裏面とする。
【００１７】
フィルム７と８との接合された積層回路基板５０において、これらフィルム７及び８に挟まれた導体６と、積層回路基板５０の実装面及び裏面に形成される導体１２，９各々の配線パターンとを電気的に接続するため、導体６に達するスルホール２０，２１がそれぞれフィルム７及び８に、エッチング等の加工処理により形成されている。
例えば、導体６，９，１２が、Ｃｕ／Ｎｉ／Ａｕの複数の導体の積層により構成され、各層の厚さが９μｍ／３μｍ／０．５μｍで形成されている。
【００１８】
また、スルホール２０及び２１が直径２５０μｍで形成され、このスルホール２０，２１各々には、Ｃｕ／Ｎｉ／Ａｕ等の複数の積層された導体１０，１１がそれぞれ充填されている。
積層回路基板５０（フィルム７面）実装面に導体１２の層が形成され、積層回路基板５０（フィルム８面）裏面に導体９が形成され、導体９及び１２はともに、パターンニング工程及びエッチング工程を経て、回路に対応した配線パターンに加工されている。
【００１９】
導体１２と導体１０と導体６とは、熱処理等により電気的に接続されており、同様に、導体９と導体１１と導体６とは熱処理等により電気的に接続されており、積層回路基板５０の実装面の導体１２と裏面の導体９とは、上記スルホール２０，２１に充填された各導体を介して電気的に接続されている。
これにより、素子２の配線パターン２ａのコンタクト部分は、スルホール２０及びスルホール２１に各々充填されている導体１０，１１を介して、積層回路基板５０の裏面の導体９による配線パターンと電気的に接続されている。
【００２０】
また、積層回路基板５０においては、素子２を実装面の導体１２へ接続させ、実装するとき、素子２の配線パターン２ａに対向する部位に、パンチング（くり抜き加工）の機械加工により、フィルム７及び８の双方を貫通する貫通孔３０が形成されている。
この貫通孔３０は、フィルム７と素子２との接合界面に、素子２の発熱により熱が蓄積されないように、配線パターン２ａにより発生した熱量を、大気中に放射するために設けられている。
【００２１】
素子２は、フリップチップであり、例えば、サイドカップル型Ｕ字共振器ＢＰＦ（バンドパスフィルタ）等とすると、アルミナ等の厚さ２５０μｍの絶縁体２ｂの表面に、配線パターン２ａが形成されており、この絶縁体２ｂの裏面に接地電極２ｃが形成されている。
そして、素子２は、積層回路基板５０（フィルム７側）の実装面にフリップチップ実装され、すなわち、積層回路基板５０実装面の導体１２のパターンのコンタクト部分と、配線パターン２ａのコンタクト部分とが対向して接合され、バンプ５、例えばＡｕスタッドバンプ（またはハンダバンプ）により電気的に接続されている。
ここで、Ａｕスタッドバンプを用いた場合、接合条件としては、２９５℃に過熱した状態で１８秒の間、１００ｇ／ｃｍ２の圧力を印加して加圧処理を行う。
【００２２】
配線パターン２ａ及び接地電極２ｃは、例えば、Ｔｉ（チタン）／Ｎｉ（ニッケル）／Ａｕ（金）の積層構造で形成されており、例えば各層の厚さ５０ｎｍ／２μｍ／５０ｎｍ／２５０ｎｍで形成されている。
素子２の側壁と溝１ａの側壁との間には、素子２を固定するため、樹脂などが絶縁体４として設けられている。
【００２３】
溝１ａの底部と素子２の接地電極２ｃとは、Ａｇ（銀）ペースト３を介して、電気的に接続されている。
ここで、Ａｇペースト３を用いた場合、接合条件としては、Ｎ２雰囲気のオーブン焼成において、１５０℃に過熱した状態で３０分の間、１５０ｇ／ｃｍ２の圧力を印加して加圧処理を行う。
【００２４】
図１に戻り、積層回路基板５０の実装面は熱拡散板１の実装面に接続されて、導体１２が導体３に電気的に接続され、接地電位となる。
しかしながら、導体１２を１部パターンニングにより分割して、配線パターンまたは電源線として用いる場合、導体１２をパターンニングした後、積層回路基板５０と熱拡散板１とを接合させ、モジュール構造としたときに、この配線パターンまたは電源線が導体３及び熱拡散板１と電気的に絶縁される必要があるため、導体１２による配線パターンと導体３（及び熱拡散板１）との間に絶縁層１３が形成されている。
【００２５】
上述したように、本発明のマルチチップモジュール構造は、従来のワイヤーボンディングにより、素子２と積層回路基板５０との配線パターンを接続する従来の場合に比較して、電気的接続におけるリアクタンス成分を削減することができ、高周波特性が向上することになる。
また、本発明のマルチチップモジュール構造は、積層回路基板５０にフリップチップ実装された素子２の接地電極２ｃが、溝１ａの底部１ｃにおいて接地され、かつ放熱板としての積層回路基板５０に熱的に接続されているため、十分な放熱が可能であり、従来のフリップチップ実装した場合に用いるヒートシンク等の余分な部品が必要なく、モジュールを小型化することが出来るとともに、実装の工程数を減少させ、製造コストを低減させることができる。
さらに、本発明のマルチチップモジュール構造は、導体１２を配線パターンまたは電源線として用いることが可能なため、電源線及び配線の配線位置の自由度を向上させることができるため、配線密度を高くすることができ、よりモジュールのサイズを小さくすることが可能である。
【００２６】
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
図３は、本発明の他の実施形態であるマルチチップモジュールの一構造例を示す断面図である。同様の構成に対しては、同一の符号を付し、この構成の説明を省略する。
一実施形態と異なる点は、熱拡散板１の実装面１ｂと積層回路基板５０の実装面とを接合したモジュール構造において、熱拡散板１の裏面と、素子２の配線パターン２ａとの高さが同様となる深さに溝１ａが形成されていることである。
【００２７】
すなわち、素子２は、一実施形態のように、積層回路基板５０の実装面と、配線パターン２ａとが対向してフリップ実装されておらず、積層回路基板５０に配線パッドを残して形成された貫通孔３０に挿入されて係合されおり、積層回路基板５０の裏面の導体９による配線パターンと電気的に接続されている。
これにより、素子２の配線パターン２ａは、スルホール２０，２１に充填された導体１０，１１を介して積層回路基板５０の裏面の導体９と接続されるのではなく、バンプ５を介して直接接続される構成となる。
【００２８】
このため、この他の実施形態によるマルチチップモジュール構造は、素子２の配線パターン２ａがバンプ５のみを介して導体９による配線パターンに接続されているため、一実施形態の効果に加えて、より信号線と素子２との接続間における寄生インダクタンスが低下することになり、モジュールとしての高周波特性を向上させ、素子２の配線パターン２ａが貫通孔３０の底でなく、積層回路基板５０の裏面において直接大気と接することになり、素子２の発生する熱量を、より大気中に放射し易い構造とすることが可能となる。
【００２９】
上述の一実施形態及び他の実施形態において、素子チップとしてＭＭＩＣを例にとり説明したが、抵抗やコンデンサ等の受動素子についても同様の構成として応用することが可能である。
また、積層回路基板における誘電体層をポリ４フッ化エチレン樹脂のフィルムにより構成するとして説明してきたが、ＢＴ樹脂（ビススレイドトリアジン樹脂）またはＬＣＰ樹脂（液晶ポリマー樹脂）のフィルムを使用することも可能である。
【００３０】
【発明の効果】
以上説明したように、本発明によるマルチチップモジュール構造によれば、チップが溝部に対応して係合され、チップの裏面である接地電極と、溝部の底部とを密着させ、積層回路基板の実装面と熱拡散板の実装面とが接合され、チップを積層回路基板に実装している構成のため、ワイヤボンディングによる配線接続を行う必要が無く、従来例における寄生インダクタンスによる信号の伝達特性の劣化を抑えることができ、また、チップの接地電極が熱拡散板に密着して接続されているため、チップの接地と放熱手段へ接続の双方が同一処理で行われることになり、従来例に比較して、実装の工程数が減少し、製造コストを低下させることができ、かつ、チップに対して従来例のような特別な接地手段を必要としなくなるため、モジュールサイズが大きくなることを防止する効果がある。
【図面の簡単な説明】
【図１】本発明の一実施形態によるマルチチップモジュール構造の構成例の断面を示す概念図である。
【図２】図１における積層回路基板５０の構成例の断面を示す概念図である。
【図３】本発明の他の実施形態によるマルチチップモジュール構造の構成例の断面を示す概念図である。
【図４】従来例によるマルチチップモジュール構造の構成の断面を示す概念図である。
【図５】従来例によるマルチチップモジュール構造の構成の断面を示す概念図である。
【符号の説明】
１ 熱拡散板 １ｂ 実装面
１ａ 溝部 １ｃ 溝部の底部
２ 素子 ２ａ 配線パターン
２ｂ，４，１３ 絶縁体 ２ｃ 接地電極
３，６，９，１０，１１，１２ 導体
５ バンプ ７，８ フィルム
２０，２１ スルホール ５０ 積層回路基板
【発明の属する技術分野】
本発明は、マイクロ波帯からミリ波帯にわたる電磁波が利用される複数のマイクロ波・ミリ波集積回路（以下、ＭＭＩＣ：Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：とする）が実装された集積回路基板と、ＭＭＩＣ等からの熱を大気に発散させる熱拡散板とからなるマルチチップモジュール構造に関するものである。
【０００２】
【従来の技術】
従来より、複数のＭＭＩＣが実装されたマルチチップモジュールでは、増幅器や発振器などの単一回路、または逓倍器・増幅器などの複合回路、ミキサと増幅器等の複合回路が金属導波管回路や立体配線構造により相互に接続されている。
しかしながら、上記各回路は高い周波数で動作させるため、発熱量が大きくなるものがあり、この発熱に基づいた温度上昇により、回路の破壊及び誤動作の要因となる。
このため、マルチチップモジュールは、上記複合回路からの発熱を大気に放射して発散させるため、複合回路に対して放熱手段が設けられ、放熱面積を大きくして、放熱効率を向上させる構造が採られている（特許文献１，２）。
【０００３】
【特許文献１】
特許第３１２９２８８号公報
【特許文献２】
特許第２６１６６９８号公報
【０００４】
【発明が解決しようとする課題】
しかし、上述の特許文献１のマルチチップモジュールは、図４に示すように、チップを熱拡散板（放熱手段）上の積層回路基板にフリップチップ実装した場合、このチップに発生する熱が直接に熱拡散板へ伝達されないため、この熱を効率良く大気中に放射することができない。
このため、上記チップ裏面にフィン付き放熱板やサーマルビアを設けて、チップの発生する熱量を大気中に放射する必要がある。
さらに、フリップチップは実装されている表面とすると、裏面を接地する必要があり、放熱板に加えて別途、接地のための配線を考慮する必要がある。
したがって、上述したマルチチップモジュールは、実装における工程数が増加することにより、コストが上昇し、また、放熱板やサーマルビアを設けることにより、全体的にモジュールの厚さが増加し、モジュール全体のサイズが大きくなるという欠点がある。
【０００５】
また、上述の特許文献２のマルチチップモジュールは、図５に示すように、ＭＭＩＣ積層回路基板に実装した場合、熱拡散板（放熱手段）表面に、ＭＭＩＣの設置電極である裏面を貼着し、ＭＭＩＣの表面の配線と積層回路基板の配線とをワイヤードボンディングにより接続される。
そして、このマルチチップモジュールは、ワイヤーのリアクタンス、すなわちワイヤーに起因する寄生インダクタンスにより、実質的なＭＭＩＣの周波数特性等が変化し、素子特性上の問題となる。
また、このマルチチップモジュールは、ＭＭＩＣだけでなく、抵抗やコンデンサ等などの受動素子を含めると、積層回路基板が厚くなり、この素子の厚さの違いによりワイヤー条件が変わってしまい、実装における工程数が増加することにより、コストが上昇すると言う欠点がある。
【０００６】
本発明はこのような事情に鑑みてなされたもので、フリップチップ実装により積層回路基板にＭＭＩＣ等の素子を接合した構成において、素子の接地電極を熱拡散板に接合することで、熱拡散と接地電極の接地との双方を実現し、ＭＭＩＣの配線と積層回路基板の配線とをバンプまたはスルーホールにて接続するマルチチップモジュール構造を提供する。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明のマルチチップモジュール構造は、接地され、所定の深さの溝部が実装面に形成された導電性の熱拡散板と、積層回路基板と、前記積層回路基板にフリップチップ実装されたチップとを有し、前記チップが前記溝部に対応して係合され、前記チップの裏面である接地電極と、前記溝部の底部とを密着させ、前記積層回路基板の実装面と前記熱拡散板の実装面とが接合され、チップを積層回路基板に実装している構成のため、チップの配線のコンタクトと積層回路基板の配線のコンタクトとがバンプを介し、対向して接続されるので、ワイヤボンディングによる配線接続を行う必要が無く、従来例における寄生インダクタンスによる信号の伝達特性の劣化を抑えることができ、また、チップの接地電極が熱拡散板に密着して接続されているため、発生する熱を効率よくチップの接地と放熱手段へ接続の双方が同一処理で行われることにより、実装の工程数が減少し、製造コストを低下させることができ、かつ、チップに対して従来例のような特別な接地手段を必要としなくなるため、モジュールサイズが大きくなることを防止する。
【０００８】
本発明のマルチチップモジュール構造は、前記積層回路基板の裏面に形成した配線と、前記チップとの配線が、前記積層回路基板を貫通するスルーホールを介して接続されているため、ワイヤーボンディングに対してリアクタンス成分を少なくすることができ、従来のワイヤーボンディングを使用した場合に比較し、寄生インダクタンスに起因する信号伝達特性の劣化を抑えることができる。
【０００９】
本発明のマルチチップモジュール構造は、前記積層回路基板の裏面の配線とチップの配線とが、バンプ（金バンプやハンダバンプ）により接続されることにより、上記スルーホールによる接続と同様に、ワイヤーボンディングに対してリアクタンス成分を少なくすることができ、従来のワイヤーボンディングを使用した場合に比較し、寄生インダクタンスに起因する信号伝達特性の劣化を抑えることができる。
なお、ここでチップはアクティブチップのみならず、バンプチップにも適用可能である。
【００１０】
本発明のマルチチップモジュール構造は、前記積層回路基板が低誘電率及び低低誘電損失の電気的特性を有する樹脂で構成されており、これらの電気特性を有する樹脂は高周波領域における周波数特性を向上させ、電力輸送の効率を向上させるため、ミリ波帯においても対応可能なモジュールを構成することができる。
【００１１】
誘電損失 ∝ ｆ・ｔａｎδ・√ε
ここで、ｆが周波数であり、εが比誘電率であり、ｔａｎδが誘電正接である。
この式が示すように、周波数を高くした場合、誘電損失を増加させないために、比誘電率及び誘電正接を低下させる必要のあることが判る。
【００１２】
本発明のマルチチップモジュール構造においては、前記樹脂がポリ４フッ化エチレン樹脂（例えば、テフロン（登録商標）樹脂）またはＢＴ樹脂もしくはＬＣＰ樹脂のいずれかが用いられる。
【００１３】
【発明の実施の形態】
以下、図を用いて、本発明の一実施形態によるマルチチップモジュールの説明を行う。図１は、本発明の一実施形態によるマルチチップモジュールの断面を示す概念図である。
本発明のマルチチップモジュール構造は、接地され、所定の深さの溝部１ａが実装面１ｂに形成された導電性の熱拡散板１と、素子２がフリップチップ実装されている積層回路基板５０とから構成されている。
ここで、溝部１ａの所定の深さは、積層回路基板５０の厚さと、素子２（チップ）の厚さに対応した深さに形成されている。
また、熱拡散板１と積層回路基板５０とが、素子２を溝部１ａに対応して（熱拡散板１と積層回路基板５０と双方の実装面が対向するように）係合させて、素子２の裏面である接地電極２ｃと、溝部の底部１ｃとが密着するように、重ね合わせられて接合された構造となっている。
【００１４】
上記熱拡散板１は、実装面１ｂ及び上記底部１ｃ表面が金（Ａｕ）メッキ（例えば５００ｎｍの厚さ）された銅（Ｃｕ、例えば、７００μｍ）であり、ＭＭＩＣ等の素子２を埋め込む所定の深さの溝１ａが形成されており、電気的に接地電位とされている。以下この熱拡散板１の実装面１ｂ及び上記底部１ｃ表面の金メッキを導体３として説明する。
この溝１ａは、表面からの深さが埋め込む素子２の厚さに応じて設定されるものであり、埋め込んだ状態で素子２の表面と熱拡散１の表面との高さが、ほぼ一致する程度の深さにエッチング等により構成される。
【００１５】
次に、図２を用いて、図１において、熱拡散板１に接合されている積層回路基板５０（ＭＭＩＣ等の素子２が実装されている）の構成を説明する。図２は、図１における積層回路基板５０の断面図である。
ポリ４フッ化エチレン樹脂フィルム（以下、フィルムとする）７（誘電体層）と、片面に導体６の層が形成され、他面の導体９が形成されたフィルム８（誘電体層）とは、導体６がフィルム７とフィルム８との間に挟まれる構成となるように接合されている。
また、フィルム７は、片面に導体１２が形成されており、他面には導体が形成されていない。
【００１６】
ここで、フィルム６及び７は、各々１００μｍの厚さを有し、比誘電率εが２．６であり、誘電正接ｔａｎδ（誘電体損失を示しており、値が低いと誘電体損失が小さい）が０．００２であるものを使用する。
また、導体６の層は、パターンニング工程及びエッチング工程を経て、回路に対応したパターンに加工されている。
説明のため、以下、積層回路基板５０において、フィルム７の接合面に対して反対の面を、積層回路基板５０の実装面とし、フィルム８の接合面に対して反対の面を、積層回路基板５０の裏面とする。
【００１７】
フィルム７と８との接合された積層回路基板５０において、これらフィルム７及び８に挟まれた導体６と、積層回路基板５０の実装面及び裏面に形成される導体１２，９各々の配線パターンとを電気的に接続するため、導体６に達するスルホール２０，２１がそれぞれフィルム７及び８に、エッチング等の加工処理により形成されている。
例えば、導体６，９，１２が、Ｃｕ／Ｎｉ／Ａｕの複数の導体の積層により構成され、各層の厚さが９μｍ／３μｍ／０．５μｍで形成されている。
【００１８】
また、スルホール２０及び２１が直径２５０μｍで形成され、このスルホール２０，２１各々には、Ｃｕ／Ｎｉ／Ａｕ等の複数の積層された導体１０，１１がそれぞれ充填されている。
積層回路基板５０（フィルム７面）実装面に導体１２の層が形成され、積層回路基板５０（フィルム８面）裏面に導体９が形成され、導体９及び１２はともに、パターンニング工程及びエッチング工程を経て、回路に対応した配線パターンに加工されている。
【００１９】
導体１２と導体１０と導体６とは、熱処理等により電気的に接続されており、同様に、導体９と導体１１と導体６とは熱処理等により電気的に接続されており、積層回路基板５０の実装面の導体１２と裏面の導体９とは、上記スルホール２０，２１に充填された各導体を介して電気的に接続されている。
これにより、素子２の配線パターン２ａのコンタクト部分は、スルホール２０及びスルホール２１に各々充填されている導体１０，１１を介して、積層回路基板５０の裏面の導体９による配線パターンと電気的に接続されている。
【００２０】
また、積層回路基板５０においては、素子２を実装面の導体１２へ接続させ、実装するとき、素子２の配線パターン２ａに対向する部位に、パンチング（くり抜き加工）の機械加工により、フィルム７及び８の双方を貫通する貫通孔３０が形成されている。
この貫通孔３０は、フィルム７と素子２との接合界面に、素子２の発熱により熱が蓄積されないように、配線パターン２ａにより発生した熱量を、大気中に放射するために設けられている。
【００２１】
素子２は、フリップチップであり、例えば、サイドカップル型Ｕ字共振器ＢＰＦ（バンドパスフィルタ）等とすると、アルミナ等の厚さ２５０μｍの絶縁体２ｂの表面に、配線パターン２ａが形成されており、この絶縁体２ｂの裏面に接地電極２ｃが形成されている。
そして、素子２は、積層回路基板５０（フィルム７側）の実装面にフリップチップ実装され、すなわち、積層回路基板５０実装面の導体１２のパターンのコンタクト部分と、配線パターン２ａのコンタクト部分とが対向して接合され、バンプ５、例えばＡｕスタッドバンプ（またはハンダバンプ）により電気的に接続されている。
ここで、Ａｕスタッドバンプを用いた場合、接合条件としては、２９５℃に過熱した状態で１８秒の間、１００ｇ／ｃｍ２の圧力を印加して加圧処理を行う。
【００２２】
配線パターン２ａ及び接地電極２ｃは、例えば、Ｔｉ（チタン）／Ｎｉ（ニッケル）／Ａｕ（金）の積層構造で形成されており、例えば各層の厚さ５０ｎｍ／２μｍ／５０ｎｍ／２５０ｎｍで形成されている。
素子２の側壁と溝１ａの側壁との間には、素子２を固定するため、樹脂などが絶縁体４として設けられている。
【００２３】
溝１ａの底部と素子２の接地電極２ｃとは、Ａｇ（銀）ペースト３を介して、電気的に接続されている。
ここで、Ａｇペースト３を用いた場合、接合条件としては、Ｎ２雰囲気のオーブン焼成において、１５０℃に過熱した状態で３０分の間、１５０ｇ／ｃｍ２の圧力を印加して加圧処理を行う。
【００２４】
図１に戻り、積層回路基板５０の実装面は熱拡散板１の実装面に接続されて、導体１２が導体３に電気的に接続され、接地電位となる。
しかしながら、導体１２を１部パターンニングにより分割して、配線パターンまたは電源線として用いる場合、導体１２をパターンニングした後、積層回路基板５０と熱拡散板１とを接合させ、モジュール構造としたときに、この配線パターンまたは電源線が導体３及び熱拡散板１と電気的に絶縁される必要があるため、導体１２による配線パターンと導体３（及び熱拡散板１）との間に絶縁層１３が形成されている。
【００２５】
上述したように、本発明のマルチチップモジュール構造は、従来のワイヤーボンディングにより、素子２と積層回路基板５０との配線パターンを接続する従来の場合に比較して、電気的接続におけるリアクタンス成分を削減することができ、高周波特性が向上することになる。
また、本発明のマルチチップモジュール構造は、積層回路基板５０にフリップチップ実装された素子２の接地電極２ｃが、溝１ａの底部１ｃにおいて接地され、かつ放熱板としての積層回路基板５０に熱的に接続されているため、十分な放熱が可能であり、従来のフリップチップ実装した場合に用いるヒートシンク等の余分な部品が必要なく、モジュールを小型化することが出来るとともに、実装の工程数を減少させ、製造コストを低減させることができる。
さらに、本発明のマルチチップモジュール構造は、導体１２を配線パターンまたは電源線として用いることが可能なため、電源線及び配線の配線位置の自由度を向上させることができるため、配線密度を高くすることができ、よりモジュールのサイズを小さくすることが可能である。
【００２６】
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
図３は、本発明の他の実施形態であるマルチチップモジュールの一構造例を示す断面図である。同様の構成に対しては、同一の符号を付し、この構成の説明を省略する。
一実施形態と異なる点は、熱拡散板１の実装面１ｂと積層回路基板５０の実装面とを接合したモジュール構造において、熱拡散板１の裏面と、素子２の配線パターン２ａとの高さが同様となる深さに溝１ａが形成されていることである。
【００２７】
すなわち、素子２は、一実施形態のように、積層回路基板５０の実装面と、配線パターン２ａとが対向してフリップ実装されておらず、積層回路基板５０に配線パッドを残して形成された貫通孔３０に挿入されて係合されおり、積層回路基板５０の裏面の導体９による配線パターンと電気的に接続されている。
これにより、素子２の配線パターン２ａは、スルホール２０，２１に充填された導体１０，１１を介して積層回路基板５０の裏面の導体９と接続されるのではなく、バンプ５を介して直接接続される構成となる。
【００２８】
このため、この他の実施形態によるマルチチップモジュール構造は、素子２の配線パターン２ａがバンプ５のみを介して導体９による配線パターンに接続されているため、一実施形態の効果に加えて、より信号線と素子２との接続間における寄生インダクタンスが低下することになり、モジュールとしての高周波特性を向上させ、素子２の配線パターン２ａが貫通孔３０の底でなく、積層回路基板５０の裏面において直接大気と接することになり、素子２の発生する熱量を、より大気中に放射し易い構造とすることが可能となる。
【００２９】
上述の一実施形態及び他の実施形態において、素子チップとしてＭＭＩＣを例にとり説明したが、抵抗やコンデンサ等の受動素子についても同様の構成として応用することが可能である。
また、積層回路基板における誘電体層をポリ４フッ化エチレン樹脂のフィルムにより構成するとして説明してきたが、ＢＴ樹脂（ビススレイドトリアジン樹脂）またはＬＣＰ樹脂（液晶ポリマー樹脂）のフィルムを使用することも可能である。
【００３０】
【発明の効果】
以上説明したように、本発明によるマルチチップモジュール構造によれば、チップが溝部に対応して係合され、チップの裏面である接地電極と、溝部の底部とを密着させ、積層回路基板の実装面と熱拡散板の実装面とが接合され、チップを積層回路基板に実装している構成のため、ワイヤボンディングによる配線接続を行う必要が無く、従来例における寄生インダクタンスによる信号の伝達特性の劣化を抑えることができ、また、チップの接地電極が熱拡散板に密着して接続されているため、チップの接地と放熱手段へ接続の双方が同一処理で行われることになり、従来例に比較して、実装の工程数が減少し、製造コストを低下させることができ、かつ、チップに対して従来例のような特別な接地手段を必要としなくなるため、モジュールサイズが大きくなることを防止する効果がある。
【図面の簡単な説明】
【図１】本発明の一実施形態によるマルチチップモジュール構造の構成例の断面を示す概念図である。
【図２】図１における積層回路基板５０の構成例の断面を示す概念図である。
【図３】本発明の他の実施形態によるマルチチップモジュール構造の構成例の断面を示す概念図である。
【図４】従来例によるマルチチップモジュール構造の構成の断面を示す概念図である。
【図５】従来例によるマルチチップモジュール構造の構成の断面を示す概念図である。
【符号の説明】
１ 熱拡散板 １ｂ 実装面
１ａ 溝部 １ｃ 溝部の底部
２ 素子 ２ａ 配線パターン
２ｂ，４，１３ 絶縁体 ２ｃ 接地電極
３，６，９，１０，１１，１２ 導体
５ バンプ ７，８ フィルム
２０，２１ スルホール ５０ 積層回路基板
Claims (5)
- 接地され、所定の深さの溝部が実装面に形成された導電性の熱拡散板と、
積層回路基板と、
前記積層回路基板にフリップチップ実装されたチップとを有し、
前記チップが前記溝部に対応して係合され、
前記チップの裏面である接地電極と、前記溝部の底部とを密着させ、
前記積層回路基板の実装面と前記熱拡散板の実装面とが接合された構造であることを特徴とするマルチチップモジュール構造。 - 前記積層回路基板の裏面に形成した配線と、前記チップとの配線が、前記積層回路基板を貫通するスルーホールを介して接続されていることを特徴とする請求項１記載のマルチチップモジュール構造。
- 前記積層回路基板の裏面の配線とチップの配線とが、バンプにより接続されていることを特徴とする請求項１記載のマルチチップモジュール構造。
- 前記積層回路基板が低誘電率及び低誘電損失の電気的特性を有する樹脂で構成されていることを特徴とする請求項１から３の何れかに記載のマルチチップモジュール構造。
- 前記樹脂がポリ４フッ化エチレン樹脂またはＢＴ樹脂もしくはＬＣＰ樹脂のいずれかであることを特徴とする請求項４記載のマルチチップモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003200601A JP2005044859A (ja) | 2003-07-23 | 2003-07-23 | マルチチップモジュール構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003200601A JP2005044859A (ja) | 2003-07-23 | 2003-07-23 | マルチチップモジュール構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005044859A true JP2005044859A (ja) | 2005-02-17 |
Family
ID=34260961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003200601A Withdrawn JP2005044859A (ja) | 2003-07-23 | 2003-07-23 | マルチチップモジュール構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005044859A (ja) |
-
2003
- 2003-07-23 JP JP2003200601A patent/JP2005044859A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100367936B1 (ko) | 적층체를구비한고주파집적회로장치 | |
| US7268426B2 (en) | High-frequency chip packages | |
| KR100283636B1 (ko) | 반도체패키지및반도체실장부품 | |
| US5717249A (en) | RF power amplifying circuit device | |
| JP3235452B2 (ja) | 高周波集積回路装置 | |
| EP1351301A2 (en) | Semiconductor built-in millimeter-wave band module | |
| KR20010110421A (ko) | 집적 고주파 능력을 갖는 다중 칩 모듈 | |
| JP2004140286A (ja) | 半導体装置及びその製造方法 | |
| JP2001508235A (ja) | 電子素子の実装手段及び実装方法 | |
| TW202006900A (zh) | 半導體裝置 | |
| JP5577694B2 (ja) | 部品内蔵モジュール | |
| JP5354394B2 (ja) | 部品内蔵基板及びその製造方法 | |
| JP4010881B2 (ja) | 半導体モジュール構造 | |
| KR20210001950A (ko) | 전자부품 모듈, 전자부품 유닛, 및 전자부품 모듈의 제조 방법 | |
| JP2616698B2 (ja) | 複合高周波回路モジュール | |
| JPH08335836A (ja) | 高周波電力増幅回路装置 | |
| JP2004071597A (ja) | 半導体モジュール | |
| JP4018575B2 (ja) | 半導体内蔵ミリ波帯モジュール | |
| JP2005044859A (ja) | マルチチップモジュール構造 | |
| JP2004071772A (ja) | 高周波パッケージ | |
| JP2004111938A (ja) | 半導体装置 | |
| JP3438715B2 (ja) | マイクロ波回路基板 | |
| JP2005340713A (ja) | マルチチップモジュール | |
| JP2007027684A (ja) | 電子部品モジュール | |
| JP2004047866A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |