JP2005039086A - トランジスタ、表示装置、トランジスタの製造方法、および、表示装置の製造方法 - Google Patents

トランジスタ、表示装置、トランジスタの製造方法、および、表示装置の製造方法 Download PDF

Info

Publication number
JP2005039086A
JP2005039086A JP2003275371A JP2003275371A JP2005039086A JP 2005039086 A JP2005039086 A JP 2005039086A JP 2003275371 A JP2003275371 A JP 2003275371A JP 2003275371 A JP2003275371 A JP 2003275371A JP 2005039086 A JP2005039086 A JP 2005039086A
Authority
JP
Japan
Prior art keywords
electrode
dendrimer
organic layer
forming
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003275371A
Other languages
English (en)
Other versions
JP4408030B2 (ja
Inventor
Masanobu Mizusaki
真伸 水崎
Motohiro Yamahara
基裕 山原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003275371A priority Critical patent/JP4408030B2/ja
Publication of JP2005039086A publication Critical patent/JP2005039086A/ja
Application granted granted Critical
Publication of JP4408030B2 publication Critical patent/JP4408030B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Polyoxymethylene Polymers And Polymers With Carbon-To-Carbon Bonds (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 電気特性が高く、製造コストの低いトランジスタおよびその製造方法、ならびに上記トランジスタを用いた表示装置およびその製造方法を提供する。
【解決手段】 本発明のトランジスタ10は、第1電極4と、第2電極5と、第1電極4と第2電極5との間に設けられた有機層6と、有機層6に電界を印加するための第3電極2とを備え、有機層6は、主鎖と、デンドリマーを含む側鎖とを有する高分子を含む。
【選択図】 図1

Description

本発明は、トランジスタおよびそれを用いた表示装置に関し、特に半導体層として導電性有機材料を含む有機層を有するトランジスタおよびそれを用いた表示装置に関する。
近年、薄膜トランジスタ(Thin Film Transistor;TFT)に代表されるアクティブ素子を用いたアクティブマトリクス型液晶表示装置は、CRTと同等以上の高画質、CRTよりも低消費電力で省スペースという利点を有するため、ノート型パソコン、デスクトップ型パソコン、ワークステーション等のモニタや液晶テレビ等に利用されている。しかし、アクティブマトリクス型液晶表示装置は、CRTと比較して価格が高いという問題があるため、更なる普及のために、一層の低価格化が求められている。
また、最近では有機エレクトロルミネッセンス(有機EL、OLED)の発光素子についてもアクティブ素子を用いて駆動させるアクティブマトリクス有機ELの開発が盛んであり、有機ELのアクティブ素子においても低価格化が求められている。
低価格化の手法の一つとして、有機薄膜半導体を用いた薄膜トランジスタ(有機TFT)のうち、例えば電界効果型トランジスタ(有機FET)をアクティブ素子に適用することが挙げられる。有機TFTは、比較的簡便な方法で作製できるという利点を有する。
現行のアモルファスシリコンやポリシリコンTFTの絶縁層や半導体層を作製するプラズマ化学気相成長(CVD)装置や、電極形成に使用するスパッタ装置は高額である。また、CVD法は230度〜350度の高温条件を必要とし、また、クリーニング等の保守を頻繁に行う必要があり、スループットが低い。これに対して、有機TFTを作製する塗布装置、インクジェット装置等はCVD装置やスパッタ装置と比較して安価であり、成膜温度が低く、メンテナンスが簡単である。従って、液晶表示素子や有機EL等の表示素子に有機FETを適用すれば、大幅な低コスト化を実現できる。
一般的な有機TFTは、ガラス等の透明基板、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、及び有機半導体膜の構成からなる。ゲート電極への印加電圧を変化させることで、ゲート絶縁層と有機半導体膜の界面の電荷量を調節し、ソース電極−有機半導体膜−ドレイン電極間を流れる電流値を変化させ、スイッチングを行う(有機FET)。
ペンタセンのような低分子系有機半導体材料は、一般に、薄膜形成の過程において蒸着法を用いなければならず、製造効率が低く、結晶化が不充分であるため、キャリア移動度及び電流−電圧特性において高い特性が得られていない。
一方、ポリチオフェンやポリチオフェン誘導体のようなπ共役系高分子を用いた有機半導体は、電解重合法や溶液塗布法等により、容易に薄膜状にできるなど、成形性に優れることから、応用開発が進められているが、キャリア移動度が低く、また電流‐電圧特性におけるオン/オフ比も小さく、充分な特性は得られていない。
また特許文献1では、配向膜上に導電性有機薄膜を形成させることにより、半導体層の配向性を高め、キャリアの流れる道筋を作り、キャリア移動度を上げる方法が開示されているが、アモルファスシリコンを用いたTFT素子に比べてキャリア移動度が小さく、電流−電圧特性が悪い。
特開平7−206599号公報
従来のπ共役系高分子は、現状のアモルファスシリコンを用いたTFTに比べて、移動度が一桁以上低い。また、酸素や水分の影響を受け易く、劣化し易いという問題がある。従って、一般に知られているπ共役系高分子を用いて作製した有機TFT素子では、充分な電気特性が得られておらず、安定性に乏しく、寿命が短いという問題がある。
本発明は、上記の諸点に鑑みてなされたものであり、その目的は、電気特性が高く、製造コストの低いトランジスタおよびその製造方法、ならびに上記トランジスタを用いた表示装置およびその製造方法を提供することにある。
本発明のトランジスタは、第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた有機層と、前記有機層に電界を印加するための第3電極とを備え、前記有機層は、主鎖と、デンドリマーを含む側鎖とを有する高分子を含み、これにより上記課題が解決される。
前記デンドリマーのコアに結合する重合性官能基は、高分子化することによって主鎖を構成することが好ましい。
前記主鎖は非π共役系を含み、前記デンドリマーはπ共役系を含んでもよい。
前記主鎖はπ共役系を含み、前記デンドリマーは非π共役系を含んでもよい。
前記第3電極によって印加された電界に対する前記有機層の電界効果を利用する電界効果型トランジスタであってもよい。
本発明のトランジスタは、ナノメータスケールの大きさを有し得る。
本発明の表示装置は、上記のトランジスタと、前記トランジスタに接続された画素とを備え、これにより上記の課題が解決される。
本発明の表示装置は、基板と、前記基板上に形成された薄膜トランジスタとを有し、前記薄膜トランジスタは、主鎖と、デンドリマーを含む側鎖とを有する高分子を含む有機層を備え、これにより上記の課題が解決される。
前記デンドリマーのコアに結合する重合性官能基は、高分子化することによって主鎖を構成することが好ましい。
前記主鎖は非π共役系を含み、前記デンドリマーはπ共役系を含んでもよい。
前記主鎖はπ共役系を含み、前記デンドリマーは非π共役系を含んでもよい。
ゲート電極、ソース電極及びドレイン電極と、前記ゲート電極、前記ソース電極及び前記ドレイン電極の間に設けられたゲート絶縁層とを更に有し、前記有機層は、前記ソース電極及び前記ドレイン電極上に設けられていてもよい。
前記有機層は、前記ソース電極及び前記ドレイン電極と直接接触していてもよい。
ゲート電極、ソース電極およびドレイン電極を更に有し、前記有機層と前記ゲート電極、前記ソース電極および前記ドレイン電極とのいずれの間にも絶縁層が設けられていなくてもよい。
前記有機層は、前記ゲート電極、前記ソース電極および前記ドレイン電極のそれぞれと直接接触していてもよい。
本発明の薄膜トランジスタの形成方法は、基板を用意する工程と、前記基板上に薄膜トランジスタを形成する工程であって、主鎖と、デンドリマーを含む側鎖とを有する高分子を含む有機層を形成する工程とを包含し、これにより上記の課題が解決される。
ゲート電極を形成する工程と、ソース電極を形成する工程と、ドレイン電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程とを更に含み、前記有機層は前記ソース電極および前記ドレイン電極間に形成されてもよい。
ゲート電極を形成する工程と、ソース電極を形成する工程と、ドレイン電極を形成する工程とを更に含み、前記ゲート電極、前記ソース電極および前記ドレイン電極の間に絶縁層が形成されなくてもよい。
前記有機層は、前記ゲート電極、前記ソース電極および前記ドレイン電極のそれぞれと直接接触していてもよい。
前記有機層は前記ゲート電極を覆い、前記ソース電極および前記ドレイン電極は前記有機層上に形成されていてもよい。
前記有機層を形成する工程は、スピンコート法、ディップコート法、キャスティング法、印刷法、マイクロパターニング法およびインクジェット法を含む溶液塗布プロセスの少なくとも1つを用いて、前記高分子の溶液を基板上に付与または印刷することによって、前記高分子の膜を形成する工程を包含してもよい。
本発明の表示装置の製造方法は、上記のいずれかに記載の薄膜トランジスタの形成方法によってトランジスタを形成する工程と、前記トランジスタに接続されるように画素を形成する工程と、を包含し、これにより上記の課題が解決される。
本発明により、電気特性が高く、製造コストの低いトランジスタおよびその製造方法、ならびに上記トランジスタを用いた表示装置およびその製造方法が提供される。
以下、図面を参照しながら本発明による実施形態のトランジスタを説明する。尚、本明細書において、導電性とは、導体または半導体の性質を有する材料をいう。
まず、トランジスタの有機層を構成する高分子について説明する。この有機層は、半導体層として機能することができる。また、半導体層として機能するとともに、ゲート絶縁層として機能することができる場合もある。
本発明のトランジスタの有機層を構成する高分子は、主鎖と、デンドリマーを含む側鎖とを有する。この高分子では、デンドリマーが共有結合を介して主鎖に結合されているので、デンドリマー間の相互作用によって形成される配向構造(自己組織化構造)の安定性を高くすることができる。従って、上記高分子の主鎖が導電性を有している場合、および側鎖のデンドリマーが導電性を有している場合のいずれにおいても、上記高分子を用いて形成されるトランジスタは、従来の導電性有機高分子に比べて、キャリア移動度及び電流‐電圧特性のオン/オフ比が高い。また、有機層の製造工程は、例えばシリコンで半導体層を形成する場合に比べて容易であるため、製造コストが低い。
以下、本発明に用いる高分子を、デンドリマー重合体と称する場合がある。ここで、デンドリマー重合体(例えば後述する(化4))とは、重合性デンドリマー(例えば後述する(化3))を重合することによって得られる高分子であり、側鎖にデンドリマーを有する。重合性デンドリマーは、重合性モノマーにデンドリマーが導入されたものであり、反応性デンドリマー(例えば後述する(化2))と、重合性モノマー(例えば後述する(化1))とを反応させることによって得られる。反応性デンドリマーとは、重合性モノマーにデンドリマーを導入するための反応基を有するデンドリマーをいう。
本発明のトランジスタの有機層を構成するデンドリマー重合体の主鎖は、デンドリマーのコアに結合した重合性官能基が重合反応(高分子化)することによって構成されることが好ましい。
デンドリマーのコアに結合した重合性官能基が高分子化することによって、高分子の主鎖を構成すると、高分子の中心部に共有結合の軸が形成されるので、安定性を高くすることができるからである。また、時間の経過に伴って解離することがないため、時間に対する安定性も高くすることもできる。
なお、デンドリマー重合体は、典型的にはホモポリマーであるが、コポリマーであってもよい。
以下、上記トランジスタの有機層に含まれるデンドリマー重合体を具体的に説明する。
本発明に用いられるデンドリマー重合体には、例えば以下の2つのタイプが挙げられる。第1のタイプは、図2(a)に示すように、デンドリマー重合体の主鎖20は非π共役系を含み、側鎖22に含まれるデンドリマーはπ共役系を含む。第2のタイプは、図2(b)に示すように、デンドリマー重合体の主鎖20はπ共役系を含み、側鎖22に含まれるデンドリマーは非π共役系を含む。
まず、第1のタイプのデンドリマー重合体を説明する。
第1のタイプは、図2(a)に示すように、デンドリマー重合体の主鎖20は非π共役系を含み、側鎖22に含まれるデンドリマーはπ共役系を含む。ここで、主鎖が非π共役系を含むとは、主鎖が非π共役結合を含み、π共役系を形成していないことをいい、デンドリマーがπ共役系を含むとは、デンドリマーが、π共役系を形成していればよく、一部に非π共役結合を含んでいても良い。π共役系を含むデンドリマーは、例えば、コアと主鎖との結合はπ共役系を形成する必要がない。また、π共役系を含むデンドリマーは、例えば、最外殻はπ共役系を形成する必要がない。
従来の有機トランジスタに用いられていたπ共役系高分子は、キャリア移動度及び電流‐電圧特性のオン/オフ比がシリコンなどの無機材料に比べて著しく低いという問題を有していた。この原因は、π共役系高分子は分子配向性が低いため、π電子雲の重なり確率が低く、キャリアのホッピング確率が低いこと等にあると考えられてきた。従って、π共役系高分子の分子配向度を向上させるために、例えば液晶性分子やメソゲン、或いは水素結合性官能基を導入するような工夫がなされてきた。しかしながら、π共役系高分子間の相互作用は、上記所定の導入基を介した非共有結合的相互作用のため、安定性が低いという問題がある。
これに対して、第1のタイプのデンドリマー重合体の主鎖20は、結合力の強い共有結合を含み、主鎖20の周囲に存在する側鎖22にデンドリマーが含まれるため、デンドリマー間の平均距離は一定に保たれる。従って、π電子雲の重なり度合いは、上述した所定の非共有結合性基が導入された従来のπ共役系高分子の場合に比べて大きくなる。結果として、第1のタイプのデンドリマー重合体では、従来のπ共役系高分子に比べてキャリアのホッピングがスムーズに行われ、移動度が向上する。
以下、第1のタイプのデンドリマー重合体をより具体的に説明する。
側鎖に含まれるデンドリマー22には、キャリア輸送性分子が導入される。キャリア輸送性分子は、目的に応じて、ホール輸送性分子、または電子輸送性分子が選択される。
ホール輸送性分子としては、一般に、チオフェン、フェニレンビニレン、トリフェニルアミン、フタロシアニン系化合物、ナフタロシアニン系化合物、ポルフィリン系化合物、オキサジアゾール、トリアゾール、イミダゾール、テトラヒドロイミダゾール、オキサゾール、スチルベン、ブタジエン等が挙げられるが、これらに限定されるものではない。また電子輸送性分子としては、フルオレノン、アントラキノジメタン、シフェノキノン、チオピランジオキシド、オキサジアゾール、チアジアゾール、テトラゾール、ペリレンテトラカルボン酸、アントラキノジメタン、アントロン等とそれらの誘導体が挙げられるが、これらに限定されるものではない。
デンドリマーは、世代数が3または4であることが望ましいが、1または2程度の少ない世代数でも目的の特性を充分発揮できると考えられる。
非π共役系を含む主鎖20は、図3(a)〜(d)に示すようにビニル基であることが好ましく、その他、図3(e)〜(g)に示すようにアジン類でもよい。また、重合性デンドリマー(1モノマーユニット)が持つデンドリマーの数は、図3(a)〜(g)に示すように、1個から最大4個まで考えられ、目的に応じて使い分ければ良い。また、デンドロン末端に溶解性分子を導入する場合、アルキル基、アルコキシル基、メソゲン、トリフェニルアミン等が挙げられるが、これらに限定されるものではない。
第2のタイプのデンドリマー重合体は、図2(b)に示すように、主鎖24はπ共役系を有し、側鎖26に含まれるデンドリマーは非π共役系を有する。ここで、デンドリマーが非π共役系を含むとは、デンドリマーが非π共役結合を含み、π共役系を形成していないことをいい、主鎖がπ共役系を含むとは、主鎖が、π共役系を形成していればよく、一部に非π共役結合を含んでいても良い。
π共役系を有する主鎖24の周囲に絶縁性分子(非π共役系を有するデンドリマー26)が存在することにより、主鎖24に含まれる分子の運動が束縛される結果、コンフォメーションが限定される。その結果、第2のタイプのデンドリマー重合体では、π共役系高分子中に所定の非共有結合基が導入された従来の導電性高分子に比べて、主鎖24に沿った方向のキャリア移動度が大きくなる。
また、異なるデンドリマー重合体の主鎖24間では、キャリア移動が優先的に起こり、キャリアのホッピングは、異なるデンドリマー重合体の主鎖24の末端でのみで起こる。従って、余計なキャリアのホッピングを抑制できるので、分子内キャリア移動が優先し、従来の有機高分子系材料を用いた場合に比べて移動度が飛躍的に大きくなる。
また、第2のタイプのデンドリマー重合体は、π共役を有する主鎖24の周囲に、絶縁性を有するデンドリマー26が存在するため、半導体層として機能するとともに、絶縁層としても機能することができる。従って、TFT素子を作製する場合、絶縁層(例えばゲート絶縁層)を形成する必要がない(例えば、図1(b)のトランジスタ20参照)。結果として、素子のサイズを従来よりも小さくすることができとともに、製造プロセスを少なくすることができるため、低コスト化を実現できる。
以下、より具体的に第2のタイプのデンドリマー重合体を説明する。
デンドリマー重合体の主鎖に導入するキャリア輸送性分子としては、チオフェン、フェニレンビニレン、フルオレン、チオナフテン、アニリン、ピロール、フラン、セレノフェン等が挙げられるが、これらに限定されるものではない。
絶縁性のデンドロンとしては、ベンジルエーテル、アミド、アミン、イミン及びこれらの誘導体が挙げられるが、これらに限定されるものではない。また側鎖のデンドリマー26は、重合性デンドリマー(一モノマーユニット)に最低一個以上あることが望ましいが、これに限る必要はない。またデンドロンの世代数は、TFT素子において絶縁膜を設けない場合、絶縁膜の厚みに相当する。従ってTFT素子全体のサイズや半導体材料の導電性に応じて、世代数を調節するようにする。
以上、第1のタイプのデンドリマー重合体および第2のタイプのデンドリマー重合体を説明したが、本発明に用いられるデンドリマー重合体はこれらに限られない。例えば、第1のタイプのデンドリマー重合体(図2(a))の主鎖20にかえて、π共役系を有する主鎖を用いても良い。
本発明に用いられるデンドリマー重合体を用いて有機層を形成する方法には、公知の成膜方法を広く適用することができる。特に、上記第1および第2のタイプのデンドリマー重合体は、一般的な導電性高分子に比べて溶媒に対する溶解性に優れるので、種々の溶媒を用いて溶液を調整することができる。なお、上記デンドリマー重合体の溶解性をより大きくするために、デンドロン末端部に溶解性の高い分子を導入しても良い。
有機層は、具体的には、デンドリマー重合体を含む溶液を、スピンコーティング法、ディップコーティング法、キャスティング法、印刷法、マイクロパターニング法、およびインクジェット法等を含む溶液塗布プロセスの少なくとも1つを用いて基板上に付与または印刷し、乾燥後、必要に応じて加熱処理することにより形成される。また、有機層を支持体上に形成し、支持体から基板に転写してもよい。
次に、本発明のトランジスタの構成を説明する。
以下では、アクティブ駆動型の表示装置のアクティブ素子として好適に用いられる電界効果型トランジスタ(以下、FETという。)を例示するが、本発明はFETに限られず、他のトランジスタにも適用される。
本発明によるFET10及びFET20の模式的な断面図をそれぞれ、図1(a)および(b)に示す。
図1(a)に示すFET10は、ボトムゲート型のトランジスタである。FET10は、絶縁性基板1上に形成されたゲート電極2と、ゲート電極2を覆うように形成されたゲート絶縁層3と、ゲート絶縁層3上に形成されたソース電極4及びドレイン電極5との間に設けられた有機層6とを有している。また、有機層6は、ソース電極4及びドレイン電極5のそれぞれの一部を覆うように形成されている。有機層6には、第1のタイプのデンドリマー重合体を用いることができる。
図1(b)に示すFET20は、主として、ゲート絶縁層を有しない点でFET10と異なる。FET20は、絶縁性基板1上に形成されたゲート電極2と、ゲート電極2を覆うように形成された有機層6と、有機層6上に形成されたソース電極4及びドレイン電極5とを有している。有機層6には、半導体性と絶縁性とを兼ね備える第2のタイプのデンドリマー重合体を用いることができる。
FET10は、例えば以下のようにして製造される。
まず、絶縁性基板1上にゲート電極2を形成する。ゲート電極2の材料としては、Cr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやこれらの合金、ポリシリコン、非晶質シリコン、錫酸化物、酸化インジウム、インジウム錫酸化物(ITO; Indium Tin Oxide)等の無機材料や、ドープされた導電性高分子(例えば、ポリエチレンジオキシチオフェン(PEDOT)とポリスチレンスルホン酸ナトリウムとの混合物等)等の有機材料が挙げられる。また二層以上の膜を積層しても良い。蒸着法やスパッタリング法、塗布法、印刷法またはインクジェット法等材料に応じた公知の成膜方法を用いて導電性の膜を堆積した後、フォトリソグラフィー行程及びエッチング工程によって、この導電性膜をゲート電極2の所定の形状に加工する。
次に、ゲート電極2を覆うようにゲート絶縁層3を形成する。ゲート絶縁層3の材料としては、SiO2、SiN、Al23、等の無機材料や、ポリクロロピレンポリエチレンテレフタレート、ポリオキシメチレン、ポリビニルクロライド、ポリ弗化ビニリデン、ポリメチルメタクリレート、ポリカーボネート、ポリイミド、ポリサルフォン、ポリオルガノシロキサン等の高分子が挙げられる。また二層以上の膜を積層しても良い。ゲート絶縁層3も公知の成膜方法で堆積され、必要に応じてパターニングされる。
次に、ゲート絶縁層3上にソース電極4及びドレイン電極5を形成する。ソース電極及びドレイン電極5は、ゲート電極2と同様の材料を用いて、同様の方法で形成され得る。もちろん、ゲート電極2の材料とソース電極4及びドレイン電極5の材料とは異なっても良いし同じでも良い。二層以上の膜を積層しても良い。
次いで、本発明に用いられるデンドリマー重合体を含む有機層6を形成する。有機層6は、例えば上述したように、所定のデンドリマー重合体を含む溶液を調整し、この溶液を用いて種々の塗布方法及び印刷法で形成することができる。乾燥後、必要に応じて加熱処理することにより、有機層6を形成することができる。
以上の工程により、FET10が作製される。
FET20を作製するには、絶縁性基板1上にゲート電極2を形成した後、ゲート電極2を覆うように有機層6を形成し、さらに、有機層6上にソース電極4及びドレイン電極5を形成する。ゲート電極2、ソース電極4、及びドレイン電極5は、FET20と同様の材料および方法を用いて形成される。FET20はゲート絶縁層を必要としないので、FET10に比べて製造方法をより簡略化できる。
本発明のFETの構造は、上記の例に限られず、トップゲート型、コブラナー型、或いはソース電極/ゲート電極/ドレイン電極を積層し、ソース−ドレイン間に有機層を形成する縦型構造であってもよく、さらにはドレイン電極/ゲート電極/ソース電極が同じ層に並んで配置された構造でも構わない。
また、本発明はFETに限られず、種々のトランジスタに適用可能である。本発明のトランジスタが有する有機層6は、高いキャリア移動度を有する。また、この有機層6は、本発明に用いられるデンドリマー重合体を含む溶液を、塗布または印刷することにより、容易に形成することができる。さらに、シリコンなどを含む半導体層を形成するのに比べて低い温度で形成可能であるため、プラスティック基板上にも容易に形成できる。
また、本発明に用いるデンドリマー重合体において、デンドリマー中のコアやデンドロン分子の種類を適宜選択することにより、あるいは、本発明に用いるデンドリマー重合体にドーパントを添加することによって、電極として利用可能なレベルの導電性を有する膜を形成することもできる。従って、本発明に用いるデンドリマー重合体を利用してゲート電極2、ソース電極4及びドレイン電極5のすべてを形成することもできる。
尚、電極材料として用いられる従来の導電性高分子としては、例えば、ポリスチレン鎖、ポリシロキサン鎖、ポリエーテル鎖、ポリエステル鎖、ポリアミド鎖やポリイミド鎖等の主鎖に、フタロシアニン系誘導体、アゾ化合物系誘導体、ぺリレン系誘導体、キナクリドン系誘導体、多環キノン系誘導体、シアニン系誘導体、フラーレン誘導体、インドール、カルバゾール等の含窒素環式化合物誘導体、ヒドラゾン誘導体、トリフェニルアミン誘導体、多環芳香族化合物誘導体等の側鎖が導入されたものが挙げられる。更に、共役高分子鎖である、ポリ(p−フェニレン)等の芳香族系共役系高分子、ポリアセチレン等の脂肪族系共役系高分子、ポリピロールやポリチオフェン等の複素環式共役系高分子、ポリ(p−フェニレンビニレン)やポリ(アリーレンビニレン)や、ポリ(チエニレンビニレン)等の上記共役系高分子の構成単位が交互に結合した構造を有する複合型共役系高分子等の炭素型共役系高分子や、ポリシラン類や、ジシラニレンポリマー類、ジシラニレン−炭素系共役性ポリマー構造等が挙げられる。
本発明のトランジスタは、液晶表示装置や有機EL表示装置に好適に用いられる。
例えば、表示装置を作製するには、FET10及びFET20のドレイン電極5に接続された画素電極を形成する。画素電極は、透過型液晶表示装置の場合、錫酸化物、酸化インジウム、ITO等の透明導電膜を用いて形成される。反射型液晶表示装置の場合、AlやAg等の金属膜を用いて形成される。また、有機EL表示装置を作製する際には、Mg、Ca、Al、Au等を金属膜に用いる。画素電極にドレイン電極やソース電極と同じ材料を用いると、画素電極をドレイン電極やソース電極と同じ工程で形成することができるという利点がある。異なる材料を用いる場合は、ドレイン電極やソース電極を形成する前、或いは後に画素電極を形成する。
次に、本実施形態におけるトランジスタ、液晶表示装置および有機EL素子の実施例を説明する。
(実施例1)
下記の重合性モノマー(化1)と反応性デンドリマー(化2、フェニレンビニレン系デンドリマー)とを反応させて、重合性デンドリマー(単量体)(化3)を得た。この重合性デンドリマーは、デンドロン部分が主にフェニレンビニレンからなるアクリルアミド系モノマーである。これを重合して、実施例1に用いるデンドリマー重合体(化4)を合成した。
(化4)のデンドリマー重合体は、主鎖と、デンドリマーを含む側鎖とを有しており、デンドリマーのコア30に結合する重合性官能基32が、高分子化することによって主鎖を構成している。主鎖は非π共役系を含み、デンドリマーはπ共役系を含む。このデンドリマー重合体のキャリア移動度をTime of Flight(TOF)法で測定したところ、移動度は10-2cm2/Vsであった。
一方、(化2)に示したフェニレンビニレン系デンドリマーのキャリア移動度をTOF法で測定したところ、10-5〜10-4cm2/Vsであった。
これらの比較により、デンドリマー重合体(化4)は、反応性デンドリマー(化2)に比べて移動度が2桁以上大きいことがわかる。
Figure 2005039086
Figure 2005039086
Figure 2005039086
Figure 2005039086
(化4)のデンドリマー重合体を用いて、図1に示す逆スタガー構造のFET10を作製した。ゲート電極2にはTaを用い、ソース電極4及びドレイン電極5にはAuを用いた。また絶縁層3にはシリコン酸化膜を用いた。
実施例1のFET10は、以下の手順で作製した。
(1)マスクを用いた蒸着法でTaを基板1上に堆積し、ゲート電極2を形成する。
(2)ゲート電極2上に、ゲート絶縁膜3としてシリコン酸化膜を形成する。
(3)マスクを用いた蒸着法でAuを堆積し、ソース電極4及びドレイン電極5を形成する。このとき、チャネル長が8mとなるように、ソース電極とドレイン電極5との間隔を設定した。
(4)(化4)のデンドリマー重合体を含む溶液を、インクジェット法を用いて所定の位置に付与し、乾燥することによって、有機層6(半導体層)を形成する。この有機層6は単分子層以上であればよく、100nm以上1000nm以下の範囲にあることが好ましい。
上記の製造方法によって得られたFET10を用いると、電流−電圧特性としては、およそ105のオン/オフ電流比を得ることができ、またキャリア移動度として、0.5cm2/Vsを得ることができた。オン/オフ電流比、キャリア移動度の両結果は共に現行のa−Siトランジスタの性能に匹敵するものであった。
(比較例)
(化2)に示したフェニレンビニレン系デンドリマーを用いて、図1(a)に示す逆スタガー構造のFET10を作製した。作製手順は全て実施例1と同じである。
電流−電圧特性としては、およそ104のオン/オフ電流比が得られ、またキャリア移動度として、10-2cm2/Vsが得られた。
実施例1と比較例とを比較することにより、オン/オフ電流比およびキャリア移動度のいずれについても、実施例1の方が優れていることが分かる。また、実施例1と比較例のトランジスタの寿命を比較したところ、実施例1の方が比較例よりも5倍以上長かった。
(実施例2)
実施例2の液晶表示装置100の模式的な断面図を図4に示す。
液晶表示装置100は、典型的なTNモードのTFT型液晶表示装置であり、TFTとして、例えば上記(化4)のデンドリマー重合体を含む有機層16を有するFET10Aを用いた点以外は公知の構成を有しており、公知の方法で製造される。
液晶表示装置100は、アクティブマトリクス基板と、対向基板と、これらの間に配置された液晶層20とを有する。
アクティブマトリクス基板では、ガラス基板11上に、ゲート電極12、ゲート絶縁層13、ソース電極14、ドレイン電極15及び有機層16を有するFET10Aが形成されている。FET10Aのドレイン電極15には、ITOを用いて形成された画素電極17が接続されている。
対向基板のガラス基板11には、ITOを用いて形成された対向電極19が設けられている。
液晶層20の液晶分子は、アクティブマトリクス基板の液晶層側表面と、対向基板の液晶層側表面とに設けられた配向膜18によってTN配向されている。なお、液晶材料には、正の誘電率異方性を持つネマティック液晶を用い、配向膜18にはプレチルト角が2°のポリイミド配向膜を用いた。
液晶表示装置100は、4Vで駆動することができた。液晶表示装置100に用いたFET10Aは、従来の導電性高分子を用いたTFTに比べて、オーダーで大きいキャリア移動度を有し、更にオン/オフ電流比が大きく、a−SiTFT並みであることから、液晶TV、ゲーム機器、カーナビゲーションシステム等のような大型動画用表示装置として好適に用いることができる。
また、FET10Aは、a−SiTFTよりも小型化可能であるため、開口率を従来の65%から85%まで向上することができた。その結果、冷陰管バックライトを用いたときの輝度は、従来の300Cd/m2から500Cd/m2に向上することができた。
以上説明したように、有機層16を含むFET10Aを用いることによって、液晶表示装置を高性能化することができる。また、FETの製造工程を簡略化することができるので、液晶表示装置を安価に製造することができる。
なお、本発明のトランジスタは、本実施例2に例示した液晶表示装置に限られず、種々のタイプの液晶表示装置に用いることができる。
(実施例3)
実施例3の有機EL表示装置200の模式的な断面図を図5に示す。
有機EL表示装置200は、典型的なTFT型有機EL表示装置であり、TFTとして、例えば上記(化4)のデンドリマー重合体を含む有機層106を有するFET10Bを用いた点以外は公知の構成を有しており、公知の方法で製造される。
有機EL表示装置200では、透明電極(ITO)107で被覆された透明基板101上に有機薄膜からなる電界発光層111及び正孔輸送層112が積層され、その上にマトリックス状に分離された画素電極113が形成されており、各画素電極113上には、ドレイン電極105を介してFET10Bが配置されている。
FET10Bは、従来の有機高分子を用いたトランジスタや、シリコンを用いトランジスタに比べて小型化可能であるため、有機EL表示装置200の開口率を従来よりも高くすることができる。層間絶縁層114は平坦化層として機能するので、フルカラー表示装置を構成する場合、各画素のFET10Bは平坦な層の上に形成される。
有機EL表示装置200は、例えば、ソース電圧5V、ゲート電圧5Vで駆動することができ、2000〜3000Cd/m2と、現行のアモルファスシリコンタイプのトランジスタを用いた場合と同レベルの輝度を得ることができた。また、動画表示も可能である。
(実施例4)
本実施例4に用いるデンドリマー重合体を下記(化5)に示す。このデンドリマー重合体は、ポリチオフェンの側鎖にベンジルエーテル系デンドリマーを有する。
(化5)のデンドリマー重合体は、主鎖(ポリチオフェン)と、デンドリマー(ベンジルエーテル系デンドリマー)を含む側鎖とを有しており、デンドリマーのコア30に結合する重合性官能基が、高分子化することによって主鎖を構成している。主鎖はπ共役系を含み、デンドリマーは非π共役系を含む。このデンドリマー重合体のキャリア移動度をTOF法で測定したところ、10-2cm2/Vsであった。
一方、通常のポリチオフェンのキャリア移動度をTOF法で測定したところ、10-6〜10-5cm2/Vsであった。
これらの比較により、デンドリマー重合体(化5)は、オーダーで大きくなることが確認された。
Figure 2005039086
(化5)の重合性デンドリマーを用いて、図1(b)のFET20を作製した。FET20は、ゲート絶縁膜を含まないトランジスタである。
ゲート電極2にはTaを用い、ソース電極4及びドレイン電極5にはAuを用いた。FET20の作製手順は、ゲート絶縁膜を設けない点以外は、実施例1のFET10と同様である。
本実施例では、世代数が1であるデンドリマーを含む重合体(化6)と、世代数が2であるデンドリマーを含む重合体(化7)と、世代数が3であるデンドリマーを含む重合体(化8)とをそれぞれ用いて、三種類のFET20を作製した。なお、上記3種類のデンドリマーを含む重合体において、ベンジルエーテル系デンドリマーは、全てのチオフェンモノマーユニットに接続されている。各FET素子のオン/オフ比および移動度を表1に示す。
Figure 2005039086
Figure 2005039086
Figure 2005039086
上記三種類の世代数のデンドリマー重合体をそれぞれ用いて作製したFET素子のオン/オフ比、および移動度を表1に示す。
Figure 2005039086
表1の結果より、第3世代のベンジルエーテル系デンドリマーでπ共役系主鎖が覆われたデンドリマー重合体を用いると、FET素子にゲート絶縁膜がなくても、現行のゲート絶縁膜付きFET素子と同等の電気特性が得られることが分かった。
(a)および(b)は、本発明の実施形態にかかるFETの模式的な断面図である。 (a)および(b)は、本発明の実施形態に用いるデンドリマー重合体を説明するための模式図である。 (a)、(b)、(c)、(d)、(e)、(f)および(g)は、デンドリマー重合体の非π共役系を含む主鎖を説明するための模式図である。 実施例2の液晶表示装置の模式的な断面図である。 実施例3の有機EL表示装置の模式的な断面図である。
符号の説明
1 基板
2 ゲート電極
3 ゲート絶縁膜
4 ソース電極
5 ドレイン電極
6 有機層
10 FET
10A FET
10B FET
11 ガラス基板
12 ゲート電極
13 ゲート絶縁層
14 ドレイン電極
15 ソース電極
16 有機層
20 主鎖
22 側鎖
24 主鎖
26 側鎖
101 透明性基板
102 ゲート電極
103 ゲート絶縁層
104 ドレイン電極
105 ソース電極
106 有機層

Claims (22)

  1. 第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた有機層と、前記有機層に電界を印加するための第3電極とを備えるトランジスタであって
    前記有機層は、主鎖と、デンドリマーを含む側鎖とを有する高分子を含む、トランジスタ。
  2. 前記デンドリマーのコアに結合する重合性官能基は、高分子化することによって主鎖を構成する、請求項1に記載のトランジスタ。
  3. 前記主鎖は非π共役系を含み、前記デンドリマーはπ共役系を含む、請求項1または2に記載のトランジスタ。
  4. 前記主鎖はπ共役系を含み、前記デンドリマーは非π共役系を含む、請求項1または2に記載のトランジスタ。
  5. 前記第3電極によって印加された電界に対する前記有機層の電界効果を利用する電界効果型トランジスタである、請求項1から4のいずれかに記載のトランジスタ。
  6. ナノメータスケールの大きさを有する、請求項1から5のいずれかに記載のトランジスタ。
  7. 請求項1から6のいずれかに記載のトランジスタと、前記トランジスタに接続された画素とを備える表示装置。
  8. 基板と、前記基板上に形成された薄膜トランジスタとを有し、前記薄膜トランジスタは、主鎖と、デンドリマーを含む側鎖とを有する高分子を含む有機層を備える表示装置。
  9. 前記デンドリマーのコアに結合する重合性官能基は、高分子化することによって主鎖を構成する、請求項8に記載のトランジスタ。
  10. 前記主鎖は非π共役系を含み、前記デンドリマーはπ共役系を含む、請求項8または9に記載のトランジスタ。
  11. 前記主鎖はπ共役系を含み、前記デンドリマーは非π共役系を含む、請求項8または9に記載のトランジスタ。
  12. ゲート電極、ソース電極及びドレイン電極と、
    前記ゲート電極、前記ソース電極及び前記ドレイン電極の間に設けられたゲート絶縁層とを更に有し、
    前記有機層は、前記ソース電極及び前記ドレイン電極上に設けられている、請求項8から10のいずれかに記載の表示装置。
  13. 前記有機層は、前記ソース電極及び前記ドレイン電極と直接接触している請求項12記載の表示装置。
  14. ゲート電極、ソース電極およびドレイン電極を更に有し、前記有機層と前記ゲート電極、前記ソース電極および前記ドレイン電極とのいずれの間にも絶縁層が設けられていない、請求項8、9および11のいずれかに記載の表示装置。
  15. 前記有機層は、前記ゲート電極、前記ソース電極および前記ドレイン電極のそれぞれと直接接触している、請求項14に記載の表示装置。
  16. 基板を用意する工程と、
    前記基板上に薄膜トランジスタを形成する工程であって、主鎖と、デンドリマーを含む側鎖とを有する高分子を含む有機層を形成する工程とを包含する薄膜トランジスタの形成方法。
  17. ゲート電極を形成する工程と、
    ソース電極を形成する工程と、
    ドレイン電極を形成する工程と、
    前記ゲート電極上にゲート絶縁層を形成する工程とを更に含み、前記有機層は前記ソース電極および前記ドレイン電極間に形成される、請求項16に記載の薄膜トランジスタの形成方法。
  18. ゲート電極を形成する工程と、
    ソース電極を形成する工程と、
    ドレイン電極を形成する工程とを更に含み、
    前記ゲート電極、前記ソース電極および前記ドレイン電極の間に絶縁層が形成されない、請求項16に記載の薄膜トランジスタの形成方法。
  19. 前記有機層は、前記ゲート電極、前記ソース電極および前記ドレイン電極のそれぞれと直接接触している、請求項18に記載の薄膜トランジスタの形成方法。
  20. 前記有機層は前記ゲート電極を覆い、前記ソース電極および前記ドレイン電極は前記有機層上に形成されている、請求項19に記載の薄膜トランジスタの形成方法。
  21. 前記有機層を形成する工程は、スピンコート法、ディップコート法、キャスティング法、印刷法、マイクロパターニング法およびインクジェット法を含む溶液塗布プロセスの少なくとも1つを用いて、前記高分子の溶液を基板上に付与または印刷することによって、前記高分子の膜を形成する工程を包含する、請求項16から20のいずれかに記載の薄膜トランジスタの形成方法。
  22. 請求項16から21のいずれかに記載の薄膜トランジスタの形成方法によってトランジスタを形成する工程と、
    前記トランジスタに接続されるように画素を形成する工程と、を包含する表示装置の製造方法。
JP2003275371A 2003-07-16 2003-07-16 トランジスタ、表示装置、トランジスタの製造方法、および、表示装置の製造方法 Expired - Fee Related JP4408030B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003275371A JP4408030B2 (ja) 2003-07-16 2003-07-16 トランジスタ、表示装置、トランジスタの製造方法、および、表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003275371A JP4408030B2 (ja) 2003-07-16 2003-07-16 トランジスタ、表示装置、トランジスタの製造方法、および、表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005039086A true JP2005039086A (ja) 2005-02-10
JP4408030B2 JP4408030B2 (ja) 2010-02-03

Family

ID=34212041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003275371A Expired - Fee Related JP4408030B2 (ja) 2003-07-16 2003-07-16 トランジスタ、表示装置、トランジスタの製造方法、および、表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP4408030B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006062226A1 (ja) * 2004-12-07 2006-06-15 Sumitomo Chemical Company, Limited 高分子材料およびそれを用いた素子
WO2006075724A1 (en) * 2005-01-11 2006-07-20 Seiko Epson Coporation Conductive polymer, conductive layer, electronic device, and electronic equipment
WO2006132354A1 (ja) * 2005-06-10 2006-12-14 Sumitomo Chemical Company, Limited 芳香族重合体
JP2007254625A (ja) * 2006-03-24 2007-10-04 Fujifilm Corp インク組成物、インクジェット記録方法、印刷物、平版印刷版の製造方法、及び、平版印刷版
JP2008244022A (ja) * 2007-03-26 2008-10-09 Kyushu Univ 有機半導体素子およびその製造方法
US7719009B2 (en) 2006-07-11 2010-05-18 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacture
US8049211B2 (en) 2007-03-14 2011-11-01 Ricoh Company, Ltd. Laminate structure and its manufacturing method, including wettability variable layer of material of variable critical surface tension
US8173997B2 (en) 2006-08-07 2012-05-08 Ricoh Company, Ltd. Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006062226A1 (ja) * 2004-12-07 2006-06-15 Sumitomo Chemical Company, Limited 高分子材料およびそれを用いた素子
GB2435194A (en) * 2004-12-07 2007-08-15 Sumitomo Chemical Co Polymer material and device using same
GB2435194B (en) * 2004-12-07 2009-12-02 Sumitomo Chemical Co Polymer material and device using the same
WO2006075724A1 (en) * 2005-01-11 2006-07-20 Seiko Epson Coporation Conductive polymer, conductive layer, electronic device, and electronic equipment
WO2006132354A1 (ja) * 2005-06-10 2006-12-14 Sumitomo Chemical Company, Limited 芳香族重合体
US7852434B2 (en) 2005-06-10 2010-12-14 Sumitomo Chemical Company, Limited Aromatic polymer
JP2007254625A (ja) * 2006-03-24 2007-10-04 Fujifilm Corp インク組成物、インクジェット記録方法、印刷物、平版印刷版の製造方法、及び、平版印刷版
US7719009B2 (en) 2006-07-11 2010-05-18 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacture
US8399311B2 (en) 2006-07-11 2013-03-19 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacture
US8173997B2 (en) 2006-08-07 2012-05-08 Ricoh Company, Ltd. Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit
US8049211B2 (en) 2007-03-14 2011-11-01 Ricoh Company, Ltd. Laminate structure and its manufacturing method, including wettability variable layer of material of variable critical surface tension
JP2008244022A (ja) * 2007-03-26 2008-10-09 Kyushu Univ 有機半導体素子およびその製造方法

Also Published As

Publication number Publication date
JP4408030B2 (ja) 2010-02-03

Similar Documents

Publication Publication Date Title
US7498084B2 (en) Macromolecular structure, functional device having the same, transistor, and display apparatus using the same
JP4360801B2 (ja) トランジスタおよびそれを用いた表示装置
US7605396B2 (en) Field effect type organic transistor and process for production t hereof
Choi et al. Polymers for flexible displays: From material selection to device applications
JP5499422B2 (ja) 有機半導体材料、有機半導体膜、有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
CN1841808A (zh) 有机薄膜晶体管和包括有机薄膜晶体管的平板显示装置
WO2007088768A1 (ja) 有機薄膜トランジスタ、有機半導体材料、有機半導体膜、及び有機半導体デバイス
JP4408030B2 (ja) トランジスタ、表示装置、トランジスタの製造方法、および、表示装置の製造方法
JP4139096B2 (ja) トランジスタ及びそれを用いた表示装置
JP2003324203A (ja) 静電誘導型トランジスタ
JP4419425B2 (ja) 有機薄膜トランジスタ素子
JP2004335932A (ja) 有機薄膜トランジスタ及びその製造方法
JP2005075962A (ja) 超分岐高分子、超分岐高分子組成物、超分岐高分子構造体および電子デバイス素子
JP2006028055A (ja) 有機半導体材料、有機トランジスタ、電界効果トランジスタ及びスイッチング素子
JP4570341B2 (ja) 薄膜トランジスタおよびそれを用いた表示素子、ならびに液晶表示素子
JP2004273678A (ja) 有機薄膜トランジスタ
JP5426274B2 (ja) トランジスタおよびそれを用いた表示素子、ならびに液晶表示素子
JP5835386B2 (ja) 有機半導体材料、有機半導体膜及び有機薄膜トランジスタ
JP5949815B2 (ja) 有機薄膜トランジスタ
JP2004273676A (ja) 有機薄膜トランジスタ及びその製造方法
JP2014078730A (ja) 有機半導体材料、有機半導体膜、有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees