JP2005037607A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】プラズマディスプレイ装置において、各ドライバ回路における素子および銅箔パターンのインピーダンス、インダクタンスによる維持パルスの波形歪み量の差によって生じる輝度ムラや色度ムラなどの画質低下を改善することを目的とする。
【解決手段】本発明のプラズマディスプレイ装置においては、スキャンドライバ回路にのみ維持パルス発生回路１２１を設け、維持放電時に放電電流がスキャンドライバ回路からパネル内電極を通してサステインドライバ回路へ流れるときも、サステインドライバ回路からパネル内電極を通してスキャンドライバ回路に流れ込むときも維持パルス発生回路以外では同じスイッチ素子、同じ銅箔パターンを経由するように回路を構成する。
【選択図】 図３

Description

【０００１】
【発明の属する技術分野】
本発明は、大画面で、薄型、軽量のディスプレイ装置として知られているプラズマディスプレイ装置に関するものである。
【０００２】
【従来の技術】
プラズマディスプレイ装置は、液晶パネルに比べて高速の表示が可能であり、視野角が広いこと、大型化が容易であること、自発光型であるため表示品質が高いことなどの理由から、フラットパネルディスプレイ技術の中で最近特に注目を集めている。
【０００３】
一般に、このプラズマディスプレイ装置では、ガス放電により紫外線を発生させ、この紫外線で蛍光体を励起して発光させカラー表示を行っている。そして、基板上に隔壁によって区画された表示セルが設けられており、これに蛍光体層が形成されている構成を有する。
【０００４】
このプラズマディスプレイ装置には、大別して、駆動的にはＡＣ型とＤＣ型があり、放電形式では画放電型と対向放電型の２種類があるが、高精細化、大画面化および製造の簡便性から、現状では、プラズマディスプレイ装置の主流は、３電極構造の画放電型のもので、その構造は、一方の基板上に平行に隣接した表示電極対を有し、もう一方の基板上に表示電極と交差する方向に配列されたデータ電極と、隔壁、蛍光体層を有するもので、比較的蛍光体層を厚くすることができ、蛍光体によるカラー表示に適している。
【０００５】
従来のＡＣ型プラズマディスプレイパネル（以下、パネルという）の一部斜視図を図６に示す。図６に示すように、第一のガラス基板１上には誘電体層２および保護膜３で覆われたスキャン電極４とサステイン電極５とが対を成して互いに平行に付設されている。第二のガラス基板６上には絶縁体層７で覆われたデータ電極８が付設され、データ電極８の間の絶縁体層７上にデータ電極８と平行して隔壁９が設けられている。また、絶縁体層７の表面からと隔壁９の側面にかけて蛍光体１０が設けられ、スキャン電極４およびサステイン電極５とデータ電極８とが直交するように第一のガラス基板１と第二のガラス基板６とが放電空間１１を挟んで対向して配置されている。放電空間１１には、放電ガスとして、ヘリウム、ネオン、アルゴン、キセノンの内少なくとも１種類の希ガスが封入されており、隣接する二つの隔壁９に挟まれ、データ電極８と対向する対をなすスキャン電極４とサステイン電極５との交差部の放電空間には放電セル１２が構成されている。
【０００６】
次に、このパネルの電極配列図を図７に示す。図７に示すように、このパネルの電極配列はｍ×ｎのマトリックス構成である、列方向にはｍ列のデータ電極Ｄ１〜Ｄｍが配列されており、行方向にはｎ行のスキャン電極ＳＣＮ１〜ＳＣＮｎおよびサステイン電極ＳＵＳ１〜ＳＵＳｎが配列されている。また、図６に示した放電セル１２は図７に示すように構成されている。
【０００７】
このパネルを駆動するための従来の駆動方法の動作タイミング図を図８に示す。この駆動方法は２５６階調の階調表示を行うためのものであり、１フィールド期間を８個のサブフィールドで構成している。以下、従来のパネルの駆動方法について図６〜図８を用いて説明する。
【０００８】
図８に示すように、第１ないし第８のサブフィールドはそれぞれ初期化期間、書き込み期間、維持期間および消去期間から構成されている。まず、第１のサブフィールドにおける動作について説明する。
【０００９】
図８に示すように、初期化期間の前半の初期化動作において、全てのデータ電極Ｄ１〜Ｄｍおよび全てのサステイン電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に保持し、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎには、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎに対して放電開始電圧以下となる電圧Ｖｐ（Ｖ）から、放電開始電圧を超える電圧Ｖｒ（Ｖ）に向かって緩やかに上昇するランプ電圧を印加する。このランプ電圧が上昇する間に、全ての放電セル１２において、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎから全てのデータ電極Ｄ１〜Ｄｍおよび全てのサステイン電極ＳＵＳ１〜ＳＵＳｎにそれぞれ一回目の微弱な初期化放電が起こり、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３の表面に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上の絶縁体層７の表面およびサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３の表面には正の壁電圧が蓄積される。
【００１０】
さらに、初期化期間の後半の初期化動作において、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎを正電圧Ｖｈ（Ｖ）に保ち、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎには、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎに対して放電開始電圧以下となる電圧Ｖｑ（Ｖ）から放電開始電圧を超える−Ｖａ（Ｖ）に向かって緩やかに下降するランプ電圧を印加する。このランプ電圧が下降する間に、再び全ての放電セル１２において、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎから全てのスキャン電極ＳＣＮ１〜ＳＣＮｎにそれぞれ二回目の微弱な初期化放電が起こり、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負の壁電圧およびサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正の壁電圧が弱められる。一方、データ電極Ｄ１〜Ｄｍ上の絶縁体層７の表面の正の壁電圧はそのまま保たれる。以上により初期化期間の初期化動作が終了する。
【００１１】
次の書き込み期間の書き込み動作において、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎをＶｓ（Ｖ）に保持し、データ電極Ｄ１〜Ｄｍのうち、第一行目に表示すべき放電セル１２に対応する所定のデータ電極に正の書き込みパルス電圧Ｖｗ（Ｖ）を、第一行目のスキャン電極ＳＣＮ１にスキャンパルス電圧−Ｖａ（Ｖ）をそれぞれ印加する。このとき、所定のデータ電極とスキャン電極ＳＣＮ１との交差部における絶縁体層７の表面とスキャン電極ＳＣＮ１上の保護膜３の表面との間の電圧は、書き込みパルス電圧Ｖｗ（Ｖ）にデータ電極Ｄ１〜Ｄｍ上の絶縁体層７の表面の正の壁電圧が加算されたものとなるため、この交差部において、所定のデータ電極とスキャン電極ＳＣＮ１との間およびサステイン電極ＳＵＳ１とスキャン電極ＳＣＮ１との間に書き込み放電が起こり、この交差部のスキャン電極ＳＣＮ１上の保護膜３表面に正電圧が蓄積され、サステイン電極ＳＵＳ１上の保護膜３表面に負電圧が蓄積され、書き込み放電が起こったデータ電極上の絶縁体層７の表面に負電圧が蓄積される。
【００１２】
次に、データ電極Ｄ１〜Ｄｍのうち、第二行目に表示すべき放電セル１２に対応する所定のデータ電極に正の書き込みパルス電圧Ｖｗ（Ｖ）を、第二行目のスキャン電極ＳＣＮ２にスキャンパルス電圧−Ｖａ（Ｖ）をそれぞれ印加する。このとき、所定のデータ電極とスキャン電極ＳＣＮ２との交差部における絶縁体層７の表面とスキャン電極ＳＣＮ２上の保護膜３の表面との間の電圧は、書き込みパルス電圧Ｖｗ（Ｖ）に所定のデータ電極上の絶縁体層７の表面の正の壁電圧が加算されたものとなるため、この交差部において、所定のデータ電極とスキャン電極ＳＣＮ２との間およびサステイン電極ＳＵＳ２とスキャン電極ＳＣＮ２との間に書き込み放電が起こり、この交差部のスキャン電極ＳＣＮ２上の保護膜３表面に正電圧が蓄積され、サステイン電極ＳＵＳ２上の保護膜３表面に負電圧が蓄積される。
【００１３】
同様な動作が引き続いて行われ、最後に、データ電極Ｄ１〜Ｄｍのうち、第ｎ行目に表示すべき放電セル１２に対応する所定のデータ電極に正の書き込みパルス電圧Ｖｗ（Ｖ）を、第ｎ行目のスキャン電極ＳＣＮｎにスキャンパルス電圧−Ｖａ（Ｖ）をそれぞれ印加する。このとき、所定のデータ電極とスキャン電極ＳＣＮｎとの交差部において、所定のデータ電極とスキャン電極ＳＣＮｎとの間およびサステイン電極ＳＵＳｎとスキャン電極ＳＣＮｎとの間に書き込み放電が起こり、この交差部のスキャン電極ＳＣＮｎ上の保護膜３表面に正電圧が蓄積され、サステイン電極ＳＵＳｎ上の保護膜３表面に負電圧が蓄積され、書き込み放電が起こったデータ電極上の絶縁体層７の表面に負電圧が蓄積される。以上により書き込み期間における書き込み動作が終了する。
【００１４】
続く維持期間において、先ず、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎおよびサステイン電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に一旦戻した後、全てのスキャン電極群ＳＣＮ１〜ＳＣＮｎに正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、書き込み放電を起こした放電セル１２におけるスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３とサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に、書き込み期間において蓄積されたスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の正電圧およびサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の負電圧が加算されたものとなる。このため、書き込み放電を起こした放電セルにおいて、スキャン電極ＳＣＮ１〜ＳＣＮｎとサステイン電極ＳＵＳ１〜ＳＵＳｎとの間に維持放電が起こり、この維持放電を起こした放電セルにおけるスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面に負電圧が蓄積され、サステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面に正電圧が蓄積される。その後、維持パルス電圧は０（Ｖ）に戻る。
【００１５】
続いて、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎに正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、維持放電を起こした放電セル１２におけるサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３とスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に、直前の維持放電によって蓄積されたスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負電圧およびサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正電圧が加算されたものとなる。このため、この維持放電を起こした放電セルにおいて、サステイン電極ＳＵＳ１〜ＳＵＳｎとスキャン電極ＳＣＮ１〜ＳＣＮｎとの間に維持放電が起こることにより、その放電セルにおけるサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面に負電圧が蓄積され、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面に正電圧が蓄積される。その後、前記維持パルス電圧は０（Ｖ）に戻る。
【００１６】
以降同様に、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎと全てのサステイン電極ＳＵＳ１〜ＳＵＳｎとに正の維持パルス電圧Ｖｍ（Ｖ）を交互に印加することにより、維持放電が継続して行われ、維持期間の最終において、全てのスキャン電極ＳＣＮ１〜ＳＣＮｎに正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、維持放電を起こした放電セル１２におけるスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３とサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に、直前の維持放電によって蓄積されたスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の正電圧とサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の負電圧が加算されたものとなる。このため、この維持放電を起こした放電セルにおいて、スキャン電極ＳＣＮ１〜ＳＣＮｎとサステイン電極ＳＵＳ１〜ＳＵＳｎとの間に維持放電が起こることにより、その放電セルにおけるスキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面に負電圧が蓄積され、サステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面に正電圧が蓄積される。その後、維持パルス電圧は０（Ｖ）に戻る。以上により維持期間の維持動作が終了する。この維持放電により発生する紫外線で励起された蛍光体１０からの可視発光を表示に用いている。
【００１７】
続く消去期間において、全てのサステイン電極ＳＵＳ１〜ＳＵＳｎに０（Ｖ）からＶｅ（Ｖ）に向かって緩やかに上昇するランプ電圧を印加すると、維持放電を起こした放電セル１２において、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３とサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３との間の電圧は、維持期間の最終時点における、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負電圧およびサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正電圧がこのランプ電圧に加算されたものとなる。このため、維持放電を起こした放電セルにおいて、サステイン電極ＳＵＳ１〜ＳＵＳｎとスキャン電極ＳＣＮ１〜ＳＣＮｎとの間に微弱な消去放電が起こり、スキャン電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負電圧とサステイン電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正電圧が弱められて維持放電は停止する。以上により消去期間における消去動作が終了する。
【００１８】
ただし、以上の動作において、表示が行われない放電セルに関しては、初期化期間に初期化放電は起こるが、書き込み放電、維持放電および消去放電は行われず、表示が行われない放電セルのスキャン電極ＳＣＮ１〜ＳＣＮｎとサステイン電極ＳＵＳ１〜ＳＵＳｎの保護膜３の表面の壁電圧、およびデータ電極Ｄ１〜Ｄｍ上の絶縁体層７の表面の壁電圧は、初期化期間の終了時の状態のまま保たれる。
【００１９】
次に回路動作について説明する。ただし回路簡略化のためＶｐ（Ｖ）＝Ｖｑ（Ｖ）＝Ｖｍ（Ｖ）、Ｖｈ（Ｖ）＝Ｖｅ（Ｖ）とする。
【００２０】
図９は従来のパネルおよび回路の構成図である。図９のプラズマディスプレイ装置は、ＰＤＰ（プラズマディスプレイパネル）１００、データドライバ回路２００、スキャンドライバ回路３００、およびサステインドライバ回路４００を備えている。
【００２１】
データドライバ回路２００は、ＰＤＰ１００の複数のデータ電極８に接続されている。スキャンドライバ回路３００は、ＰＤＰ１００の複数のスキャン電極４に接続されている。サステインドライバ回路４００は、ＰＤＰ１００の複数のサステイン電極５に接続されている。また、複数のスキャンドライバ回路３００は、維持期間において、周期的な維持パルスをＰＤＰ１００の複数のスキャン電極４に印加する。一方サステインドライバ回路４００は維持期間において、ＰＤＰ１００の複数のサステイン電極５にスキャン電極４の維持パルスに対して１８０度位相のずれた維持パルスを印加する。これにより、該当する放電セル１２において維持放電が行われる。
【００２２】
図１０は、図９に示すスキャンドライバ回路３００に用いられる回路構成を示す回路図である。スキャンドライバ回路３００は、トランジスタＱ１１〜Ｑ２０、コンデンサＣ１１〜Ｃ１３、回収コイルＬ１１、ダイオードＤ１１、Ｄ１２、スキャンドライバＩＣＤＩを有し、スキャンドライバＩＣＤＩは内部にトランジスタＱ２１、Ｑ２２を有している。コンデンサＣ１１はパネル１０２の容量Ｃｐｓに対して、十分大きな容量値に設定されている。コンデンサＣ１１、トランジスタＱ１１〜Ｑ１４、ダイオードＤ１１、Ｄ１２、回収コイルＬ１１により維持パルス発生回路１０１が構成されている。
【００２３】
コンデンサＣ１１はノード１１と接地端子との間に接続されている。トランジスタＱ１１およびダイオードＤ１１は、ノードＮ１１とノードＮ１２との間に直列に接続され、ダイオードＤ１２およびトランジスタＱ１２は、ノードＮ１２とノードＮ１１との間に直列に接続されている。トランジスタＱ１１のゲートには制御信号Ｓ１１が入力され、トランジスタＱ１２のゲートには制御信号Ｓ１２が入力される。また、回収コイルＬ１１は、ノードＮ１２とノードＮ１３との間に接続されている。
【００２４】
トランジスタＱ１３は、電源Ｖｍ（Ｖ）とノードＮ１３との間に接続され、そのゲートには制御信号Ｓ１３が入力される。トランジスタＱ１４は、ノードＮ１３と接地端子の間に接続され、そのゲートには制御信号Ｓ１４が入力される。
【００２５】
トランジスタＱ１５は、電源Ｖｒ（Ｖ）とノードＮ１４に接続され、そのゲートには制御信号Ｓ１５が入力される。コンデンサＣ１２は、トランジスタＱ１５のゲート−ドレイン間に接続される。トランジスタＱ１６は、ノードＮ１３とノードＮ１４との間に接続され、そのゲートには制御信号Ｓ１６が入力される。
【００２６】
トランジスタＱ１７は、ノードＮ１４とノードＮ１５との間に接続され、そのゲートには制御信号Ｓ１７が入力される。トランジスタＱ１８は、ノードＮ１５と電源−Ｖａ（Ｖ）との間に接続され、そのゲートには制御信号Ｓ１８が入力される。コンデンサＣ１３は、トランジスタＱ１８のゲート−ドレイン間に接続される。
【００２７】
トランジスタＱ１９は電源Ｖｓ（Ｖ）とノードＮ１６との間に接続され、そのゲートには制御信号Ｓ１９が入力される。トランジスタＱ２０は、ノードＮ１５とノードＮ１６との間に接続され、そのゲートには制御信号Ｓ２０が接続されている。
【００２８】
スキャンドライバＩＣＤＩの入力側は、ノードＮ１６およびノードＮ１７に接続され、出力側はＰＤＰ１００、すなわちスキャン電極４と接地端子との容量に相当するパネル容量Ｃｐｓに接続される。なお、制御信号Ｓ１１〜Ｓ２０は、垂直同期信号および水平同期信号を基にスキャンドライバ回路３００内で発生する信号であり、制御信号Ｓ１１〜Ｓ２０によりトランジスタＱ１１〜Ｑ２０のオン／オフ状態が制御される。
【００２９】
図１１は、図９に示すサステインドライバ回路４００の構成を示す回路図である。図１１に示すサステインドライバ回路４００は、トランジスタＱ３１〜Ｑ３５、ダイオードＤ３１からＤ３３、コンデンサＣ３１、Ｃ３２および回収コイルＬ３１を有している。コンデンサＣ３１はパネル１１２の容量Ｃｐｕに対して、十分大きな容量値に設定されている。また、コンデンサＣ３１、トランジスタＱ３１〜Ｑ３４、ダイオードＤ３１、Ｄ３２、回収コイルＬ３１により維持パルス発生回路１１１が構成されている。
【００３０】
コンデンサＣ３１は、ノードＮ３１と接地端子との間に接続され、トランジスタＱ３１およびダイオードＤ３１は、ノードＮ３１とノードＮ３２との間に直列に接続され、ダイオードＤ３２およびトランジスタＱ３２は、ノードＮ３２とノードＮ３１との間に直列に接続されている。トランジスタＱ３１のゲートには制御信号Ｓ３１が入力され、トランジスタＱ３２のゲートには制御信号Ｓ３２が入力される。回収コイルＬ３１は、ノードＮ３２とノードＮ３３との間に接続されている。
【００３１】
トランジスタＱ３３は、電源Ｖｍ（Ｖ）とノードＮ３３との間に直列に接続され、トランジスタＱ３３のゲートには制御信号Ｓ３３が入力される。トランジスタＱ３４は、ノードＮ３３と接地端子との間に接続され、そのゲートには制御信号Ｓ３４が入力される。ダイオードＤ３３とトランジスタＱ３５は電源Ｖｅ（Ｖ）とノードＮ３３との間に接続され、そのゲートには制御信号Ｓ３５が入力される。コンデンサＣ３２はトランジスタＱ３５のゲート−ドレイン間に接続されている。ノードＮ３３は、ＰＤＰ１００すなわちサステイン電極５と接地端子との間の全容量に相当するパネル容量Ｃｐｕに接続されている。なお、制御信号Ｓ３１〜Ｓ３５は、垂直同期信号および水平同期信号等を基にサステインドライバ回路４００内で発生される信号であり、制御信号Ｓ３１〜Ｓ３５によりトランジスタＱ３１〜Ｑ３５のオン／オフ状態が制御される。
【００３２】
図８は図１のＰＤＰ１００におけるデータ電極８、スキャン電極４およびサステイン電極５の駆動電圧の一例を示すタイミング図である。
【００３３】
まず、初期状態は、すべてのトランジスタはオフ状態とし、コンデンサＣ１１、Ｃ１２にはＶｍ／２（Ｖ）の電荷が充電されているものとする。また、スキャンドライバＩＣＤＩ内のトランジスタＱ２１、Ｑ２２は、書き込み期間以外ではトランジスタＱ２１がオフ、トランジスタＱ２２がオンを維持しているものとする。第１のサブフィールドにおける初期化期間の前半の初期化動作において、データドライバ回路２００によりすべてのデータ電極を０（Ｖ）に保持し、サステインドライバ回路４００のトランジスタＱ３４がオンし、すべてのサステイン電極５を０（Ｖ）に保持する。このとき、スキャンドライバ回路３００のトランジスタＱ１１、Ｑ１６、Ｑ１７がオンし、各スキャン電極４の電圧がスキャンドライバＩＣＤＩ内のトランジスタＱ２２を介して回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振によりすべてのサステイン電極に対して放電開始電圧以下となるＶｍ（Ｖ）まで上昇する。続いてトランジスタＱ１３がオンし、スキャン電極４に対しＶｍ（Ｖ）を安定して供給する。
【００３４】
その後、スキャンドライバ回路３００のトランジスタＱ１３がオン、トランジスタＱ１６がオフ、トランジスタＱ１５がオンしてミラー積分回路を構成するトランジスタＱ１５、コンデンサＣ１２により、電圧Ｖｍ（Ｖ）から放電開始電圧を超える電圧Ｖｒ（Ｖ）に向かって緩やかに上昇するランプ電圧がスキャンドライバＩＣＤＩ内のトランジスタＱ２２を介して各スキャン電極４に印加される。このランプ電圧が上昇する間に、すべての放電セル１２において、すべてのスキャン電極４からすべてのデータ電極８およびすべてのサステイン電極５にそれぞれ１回目の微弱な初期化放電が起こり、スキャン電極４の壁電圧が蓄積されると共に、データ電極８およびサステイン電極５に正の壁電荷が蓄積される。
【００３５】
次に、初期化期間の後半の初期化動作において、サステインドライバ回路４００のトランジスタＱ３４がオフ、トランジスタＱ３５がオンしてミラー積分回路を構成するトランジスタＱ３５、コンデンサＣ３２によりすべてのサステイン電極５が電圧Ｖｅ（Ｖ）に保持される。このとき、スキャンドライバ回路３００のトランジスタＱ１６がオン、トランジスタＱ１５がオフ、すべてのスキャン電極４の電圧が、スキャンドライバＩＣＤＩ内のトランジスタＱ２２を介して回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振により、すべてのサステイン電極５に対して放電開始電圧以下となる電圧Ｖｍ（Ｖ）まで降下する。
【００３６】
その後、スキャンドライバ回路３００のトランジスタＱ１７がオフ、トランジスタＱ１８がオンし、ミラー積分回路を構成するトランジスタＱ１８とコンデンサＣ１３により、電圧Ｖｍ（Ｖ）から放電開始電圧を超える−Ｖａ（Ｖ）に向かって緩やかに降下するランプ電圧がスキャンドライバＩＣＤＩ内のトランジスタＱ２２を介して各スキャン電極４に印加される。このランプ電圧が降下する間に、再びすべての放電セル１２において、すべてのサステイン電極５からすべてのスキャン電極４にそれぞれ２回目の微弱な初期化放電が起こり、スキャン電極４の負の壁電圧、およびサステイン電極５の正の壁電圧が弱められる。このとき、スキャン電極４とデータ電極８との間にも同じ放電が起こり、スキャン電極４の負の壁電圧およびデータ電極８の正の壁電荷がわずかに弱められる。以上により、初期化期間の初期化動作が終了する。
【００３７】
次に書き込み期間の書き込み動作において、スキャンドライバ回路３００のトランジスタＱ１９がオン、Ｑ２０がオフし、スキャンドライバＩＣＤＩにベース電圧として電圧−Ｖａ（Ｖ）が供給され、電源電圧として電圧Ｖｓ（Ｖ）が供給される。また、スキャンドライバＩＣＤＩの内部回路のトランジスタＱ２１、Ｑ２２が所定のタイミングでオン／オフされ、書き込み期間の初期には、すべてのスキャン電極４を電圧Ｖｓ（Ｖ）に保持する。その後、映像信号に応じてオンまたはオフする書き込みパルス電圧Ｖｗ（Ｖ）がデータドライバ回路２００により各データ電極８に印加され、この書き込みパルスに同期してスキャンドライバ回路３００のスキャンドライバＩＣＤＩ内のトランジスタＱ２１、Ｑ２２が所定のタイミングでオン／オフされ、複数のスキャン電極４にスキャンパルス電圧−Ｖａ（Ｖ）が順に印加される。
【００３８】
このとき、表示すべき放電セル１２に対応するデータ電極８とスキャン電極４との間の電圧は、書き込みパルス電圧Ｖｗ（Ｖ）と電圧−Ｖａ（Ｖ）との差電圧に、初期化期間にスキャン電極４とデータ電極８のそれぞれに蓄積された壁電圧が、さらに加算されたものとなる。したがって、データ電極８とスキャン電極４との間およびサステイン電極５とスキャン電極４との間に書き込み放電が起こり、スキャン電極４に正の壁電圧が蓄積され、サステイン電極５に負の壁電圧が蓄積され、データ電極８の負の壁電圧が蓄積される。
【００３９】
次に、維持期間においてスキャンドライバ回路３００のトランジスタＱ１１、Ｑ１３、Ｑ１９がオフ、トランジスタＱ１４、Ｑ１６、Ｑ１７がオンして、スキャン電極４に０（Ｖ）が供給された後、トランジスタＱ１４がオフ、トランジスタＱ１１がオンし、すべてのスキャン電極４には、回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振によりスキャンドライバＩＣＤＩ内部のトランジスタＱ２２を介して０（Ｖ）から維持パルス電圧Ｖｍ（Ｖ）まで上昇する維持パルスが印加され、続いてトランジスタＱ１３がオンし、維持パルス電圧Ｖｍ（Ｖ）が安定して供給される。一方、サステインドライバ回路４００のトランジスタＱ３５がオフし、トランジスタＱ３２がオンし、続いてトランジスタＱ３４がオンしてすべてのサステイン電極５は回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振により０（Ｖ）が供給される。
【００４０】
このとき書き込み放電を起こした放電セル１２におけるスキャン電極４とサステイン電極５との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に書き込み期間において蓄積されたスキャン電極４の正の壁電圧およびサステイン電極５の負の壁電圧が加算されたものとなる。このため、書き込み放電を起こした放電セル１２において、スキャン電極４とサステイン電極５との間に維持放電が起こり、この維持放電を起こした放電セル１２におけるスキャン電極４に負の壁電圧が蓄積され、サステイン電極５に正の壁電圧が蓄積される。
【００４１】
続いてスキャンドライバ回路３００のトランジスタＱ１１、Ｑ１３がオフ、トランジスタＱ１２がオンし、すべてのスキャン電極４には、回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振により、スキャンドライバＩＣＤＩ内部のトランジスタＱ２２を介して維持パルス電圧Ｖｍ（Ｖ）から０（Ｖ）まで下降する維持パルスが印加され、続いてトランジスタＱ１４がオンし、０（Ｖ）が安定して供給される。一方サステインドライバ回路４００のトランジスタＱ３２、Ｑ３４がオフし、トランジスタＱ３１がオンし、さらにトランジスタＱ３３がオンし、回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振により、すべてのサステイン電極５に正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、維持放電を起こした放電セル１２におけるサステイン電極５とスキャン電極４との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に直前の維持放電により蓄積されたスキャン電極４の負の壁電圧およびサステイン電極５の正の壁電圧が加算されたものとなる。このため、この維持放電を起こした放電セル１２において、サステイン電極５とスキャン電極４との間に維持放電が起こる。
【００４２】
以降、同様にスキャンドライバ回路３００およびサステインドライバ回路４００により維持パルス電圧Ｖｍ（Ｖ）をスキャン電極４とサステイン電極５とに交互に印加し、維持放電が継続して行われる。維持期間の最後には、スキャン電極４はＶｍ（Ｖ）から０（Ｖ）に下降させた電圧が印加され、サステイン電極５には０（Ｖ）が印加された状態で終了する。
【００４３】
続いて消去期間においてスキャンドライバ回路３００のトランジスタＱ１２、Ｑ１４がオンし、それ以外のトランジスタはオフする。一方、サステインドライバ回路４００のトランジスタＱ３５がオンしてミラー積分回路を構成するトランジスタＱ３５、コンデンサＣ３２によりすべてのサステイン電極５が電圧Ｖｅ（Ｖ）に保持される。
【００４４】
従来のプラズマディスプレイ装置は、スキャンドライバ回路とサステインドライバ回路の回路構成が大きく異なっている。スキャンドライバ回路にはスキャン電極４に対して複数の電圧を供給するためスイッチ素子数が多く、維持パルス発生回路で発生した維持パルスはそれらのスイッチ素子を通る。一方、サステインドライバ回路は、維持パルス発生回路で発生した維持パルスはスイッチ素子を通ることなくサステイン電極に供給される。そのため回路および銅箔パターンのインピーダンス、インダクタンスの影響によって、維持期間中に維持放電が発生したとき、スキャンドライバ回路からパネル内電極を通してサステインドライバ回路に電流が流れ込むときと、それとは逆に、サステインドライバ回路からパネル内電極を通してスキャンドライバ回路に電流を流し込むときのスキャン電極−サステイン電極間の電位差が異なってしまい、輝度ムラや色度ムラなどの画質低下が発生していた。
【００４５】
図１２はスキャン電極４、サステイン電極５に印加される維持パルスと、そのときの発光波形を示した図であり、維持パルスの波形歪み量が異なるため、発光波形がスキャン電極４がＶｍ（Ｖ）供給されるときと、サステイン電極がＶｍ（Ｖ）供給されているときの発光波形も異なってしまい、歪み量が大きいと、１回の維持パルス供給にもかかわらず、発光が分散してしまう。一方、パネル電極のインピーダンスやインダクタンスによる輝度ムラ、画質ムラを改善する技術として、特許文献１に示す技術が知られている。
【００４６】
【特許文献１】
特開平１０−２１４０５６号公報
【００４７】
【発明が解決しようとする課題】
本発明は上記課題に鑑みなされたもので、大幅なコストアップをすることなく、しかも電力を上げることなく高画質化を図ることを目的とする。
【００４８】
【課題を解決するための手段】
上記目的を達成するため、本発明のプラズマディスプレイ装置は維持放電に必要な維持パルス電圧を発生する維持パルス発生回路をスキャンドライバ回路にのみ設けたもので、維持放電時に放電電流がスキャンドライバ回路からパネル内電極を通してサステインドライバ回路へ流れるときと、サステインドライバ回路からパネル内電極を通してスキャンドライバ回路に流れ込むときに、維持パルス発生回路以外では同じスイッチ素子、同じ銅箔パターンを経由するように回路を構成したものである。
【００４９】
【発明の実施の形態】
以下、本発明の一実施の形態によるプラズマディスプレイ装置について図面を参照しながら説明する。
【００５０】
図１は、本発明の一実施の形態によるプラズマディスプレイ装置の構成を示すブロック図であり、ＰＤＰ１００、データドライバ回路２００、スキャンドライバ回路５００、およびサステインドライバ回路６００を備える。
【００５１】
データドライバ回路２００は、ＰＤＰ１００の複数のデータ電極８に接続されている。スキャンドライバ回路５００は、ＰＤＰ１００の複数のスキャン電極４に接続されている。サステインドライバ回路６００は、ＰＤＰ１００の複数のサステイン電極５に接続されている。
【００５２】
図２は本発明の駆動方法の動作タイミング図であり、図２に示すようにスキャンドライバ回路５００は維持期間に０（Ｖ）からＶｍ（Ｖ）と、−Ｖｍ（Ｖ）から０（Ｖ）の振幅の維持パルスを発生するように構成され、サステインドライバ回路６００は維持期間にパルスを発生しない構成としている。
【００５３】
図３は、図１に示すスキャンドライバ回路５００に用いられる回路構成を示す回路図である。スキャンドライバ回路５００は、トランジスタＱ１１〜Ｑ２０およびトランジスタＱ４１〜Ｑ４３、コンデンサＣ１１〜Ｃ１３、およびコンデンサＣ４１、回収コイルＬ１１、ダイオードＤ１１、Ｄ１２、Ｄ４２、スキャンドライバＩＣＤＩを有し、スキャンドライバＩＣＤＩは、内部にトランジスタＱ２１、Ｑ２２を有している。コンデンサＣ１１は、ＰＤＰ１００のパルス容量Ｃｐｓに対して、十分大きな容量値に設定されている。
【００５４】
また、コンデンサＣ１１は、ノード１１とノード４２との間に接続され、トランジスタＱ１１およびダイオードＤ１１は、ノードＮ１１とノードＮ１２との間に直列に接続され、ダイオードＤ１２およびトランジスタＱ１２は、ノードＮ１２とノードＮ１１との間に直列に接続されている。トランジスタＱ１１のゲートには制御信号Ｓ１１が入力され、トランジスタＱ１２のゲートには、制御信号Ｓ１２が入力される。回収コイルＬ１１は、ノードＮ１２とノードＮ１３との間に接続されている。
【００５５】
また、トランジスタＱ１３は、ノードＮ１３とノードＮ４１との間に接続され、そのゲートには制御信号Ｓ１３が入力される。トランジスタＱ１４は、ノードＮ１３とノードＮ４２との間に接続され、そのゲートには制御信号Ｓ１４が入力される。トランジスタＱ４１は電源Ｖｍ（Ｖ）とノードＮ４１の間に接続され、そのゲートには制御信号Ｓ４１が入力される。また、トランジスタＱ４２はノードＮ４１と接地端子との間に接続され、そのゲートには制御信号Ｓ４２が入力される。コンデンサＣ４１はノードＮ４１とノードＮ４２の間に接続され、ダイオードＤ４１とトランジスタＱ４３はノードＮ４２と接地端子との間に直列に接続されている。そして、スイッチ素子としてのトランジスタＱ１１〜Ｑ１４およびトランジスタＱ４１〜Ｑ４３と、ダイオードＤ１１、Ｄ１２、Ｄ４１と、コンデンサＣ１１、Ｃ４１と、回収コイルＬ１１とによって維持パルス発生回路１２１が構成され、コンデンサＣ１１、Ｃ４１、回収コイルＬ１１により電力回収回路が構成されている。
【００５６】
トランジスタＱ１５は、電源Ｖｒ（Ｖ）とノードＮ１４に接続され、そのゲートには制御信号Ｓ１５が入力される。コンデンサＣ１２は、トランジスタＱ１５のゲート−ドレイン間に接続され、トランジスタＱ１６は、ノードＮ１３とノードＮ１４との間に接続されており、そのゲートには制御信号Ｓ１６が入力される。トランジスタＱ１７は、ノードＮ１４とノードＮ１５との間に接続され、そのゲートには制御信号Ｓ１７が入力される。トランジスタＱ１８とダイオードＤ４２は、ノードＮ１５と電源−Ｖａ（Ｖ）との間に直列に接続され、そのゲートには制御信号Ｓ１８が入力される。コンデンサＣ１３は、トランジスタＱ１８のゲート−ドレイン間に接続されている。トランジスタＱ１９は電源Ｖｓ（Ｖ）とノードＮ１６との間に接続され、そのゲートには制御信号Ｓ１９が入力される。トランジスタＱ２０は、ノードＮ１６とノードＮ１７との間に接続され、そのゲートには制御信号Ｓ２０が入力されている。
【００５７】
また、スキャンドライバＩＣＤＩの入力側は、ノードＮ１６およびノードＮ１５に接続され、出力側はＰＤＰ１００、すなわちスキャン電極４と接地端子との容量に相当するパネル容量Ｃｐｓに接続されている。なお、制御信号Ｓ１１〜Ｓ２０、Ｓ４１〜Ｓ４３は、垂直同期信号および水平同期信号を基にスキャンドライバ回路５００内で発生する信号であり、制御信号Ｓ１１〜Ｓ２０、Ｓ４１〜Ｓ４３によりトランジスタＱ１１〜Ｑ２０およびトランジスタＱ４１〜Ｑ４３のオン／オフ状態が制御される。
【００５８】
図４は、図１に示すサステインドライバ回路６００の構成を示す回路図である。図４に示すサステインドライバ回路６００は、トランジスタＱ３４、Ｑ３５、コンデンサＣ３２を有しており、トランジスタＱ３４は、ノードＮ３３と接地端子との間に接続され、そのゲートには制御信号Ｓ３４が入力される。トランジスタＱ３５は電源Ｖｅ（Ｖ）とノードＮ３３との間に接続され、そのゲートには制御信号Ｓ３５が入力される。コンデンサＣ３２はトランジスタＱ３５のゲート−ドレイン間に接続されている。ノードＮ３３は、ＰＤＰ１００、すなわちサステイン電極５と接地端子との間の全容量に相当するパネル容量Ｃｐｕに接続されている。なお、制御信号Ｓ３４、Ｓ３５は、垂直同期信号および水平同期信号等を基にサステインドライバ回路６００内で発生される信号であり、制御信号Ｓ３４、Ｓ３５によりトランジスタＱ３４、Ｑ３５のオン／オフ状態が制御される。
【００５９】
次に、図２、図５を用いて本発明のプラズマディスプレイ装置の回路動作について説明する。初期状態は、すべてのトランジスタはオフ状態とし、コンデンサＣ１１にはＶｍ／２（Ｖ）の電荷が充電されているものとする。また、スキャンドライバＩＣＤＩ内のトランジスタＱ２１、Ｑ２２は、書き込み期間以外ではトランジスタＱ２１がオフ、トランジスタＱ２２がオンを維持しているものとする。
【００６０】
まず、第１のサブフィールドにおける初期化期間の前半の初期化動作において、データドライバ回路２００によりすべてのデータ電極を０（Ｖ）に保持し、サステインドライバ回路６００のトランジスタＱ３４がオンし、すべてのサステイン電極５を０（Ｖ）に保持する。このとき、スキャンドライバ回路５００のトランジスタＱ１１、Ｑ１６、Ｑ１７がオンし、各スキャン電極４の電圧がスキャンドライバＩＣＤＩ内のトランジスタＱ２２を介して、回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振によりすべてのサステイン電極に対して放電開始電圧以下となるＶｍ（Ｖ）まで上昇する。その後、トランジスタＱ４１、Ｑ１３がオンしてスキャン電極４に対しＶｍ（Ｖ）を安定して供給する。
【００６１】
続いて、トランジスタＱ１６がオフ、トランジスタＱ１５がオンしてミラー積分回路を構成するトランジスタＱ１５、コンデンサＣ１２により電圧Ｖｍ（Ｖ）から放電開始電圧を超える電圧Ｖｒ（Ｖ）に向かって緩やかに上昇するランプ電圧がスキャンドライバＩＣＤＩ内のトランジスタＱ２２を介して各スキャン電極４に印加される。このランプ電圧が上昇する間に、すべての放電セル１２において、すべてのスキャン電極４からすべてのデータ電極８およびすべてのサステイン電極５にそれぞれ１回目の微弱な初期化放電が起こり、スキャン電極４の壁電圧が蓄積されると共に、データ電極８およびサステイン電極５に正の壁電荷が蓄積される。
【００６２】
次に、初期化期間の後半の初期化動作においてサステインドライバ回路６００のトランジスタＱ３４がオフ、トランジスタＱ３５がオンしてミラー積分回路を構成するトランジスタＱ３５、コンデンサＣ３２によりすべてのサステイン電極５が電圧Ｖｅ（Ｖ）に保持される。このとき、スキャンドライバ回路５００のトランジスタＱ１６がオン、トランジスタＱ１５がオフし、すべてのスキャン電極４の電圧が、スキャンドライバＩＣＤＩ内のトランジスタＱ２２を介して回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振により、すべてのサステイン電極５に対して放電開始電圧以下となる電圧Ｖｍ（Ｖ）まで降下する。
【００６３】
その後、スキャンドライバ回路５００のトランジスタＱ１７がオフ、トランジスタＱ１８がオンし、ミラー積分回路を構成するトランジスタＱ１８とコンデンサＣ１３により電圧Ｖｍ（Ｖ）から放電開始電圧を超える−Ｖａ（Ｖ）に向かって緩やかに降下するランプ電圧がスキャンドライバＩＣＤＩ内のトランジスタＱ２２を介して各スキャン電極４に印加される。このランプ電圧が降下する間に、再びすべての放電セル１２において、すべてのサステイン電極５からすべてのスキャン電極４にそれぞれ２回目の微弱な初期化放電が起こり、スキャン電極４の負の壁電圧、およびサステイン電極５の正の壁電圧が弱められる。このとき、スキャン電極４とデータ電極８との間にも同じ放電が起こり、スキャン電極４の負の壁電圧およびデータ電極８の正の壁電荷がわずかに弱められる。以上により、初期化期間の初期化動作が終了する。
【００６４】
次に書き込み期間の書き込み動作において、スキャンドライバ回路５００のトランジスタＱ１９がオン、Ｑ２０がオフし、スキャンドライバＩＣＤＩにベース電圧として電圧−Ｖａ（Ｖ）が供給され、電源電圧として電圧Ｖｓ（Ｖ）が供給される。また、スキャンドライバＩＣＤＩの内部回路のトランジスタＱ２１、Ｑ２２が所定のタイミングでオン／オフされ、書き込み期間の初期には、すべてのスキャン電極４を電圧Ｖｓ（Ｖ）に保持する。その後、映像信号に応じてオンまたはオフする書き込みパルス電圧Ｖｗ（Ｖ）がデータドライバ回路２００により各データ電極８に印加され、この書き込みパルスに同期してスキャンドライバ回路５００のスキャンドライバＩＣＤＩ内のトランジスタＱ２１、Ｑ２２が所定のタイミングでオン／オフされ、複数のスキャン電極４にスキャンパルス電圧−Ｖａ（Ｖ）が順に印加される。
【００６５】
このとき、表示すべき放電セル１２に対応するデータ電極８とスキャン電極４との間の電圧は、書き込みパルス電圧Ｖｗ（Ｖ）と電圧−Ｖａ（Ｖ）との差電圧に、初期化期間にスキャン電極４とデータ電極８のそれぞれに蓄積された壁電圧がさらに加算されたものとなる。したがって、データ電極８とスキャン電極４との間およびサステイン電極５とスキャン電極４との間に書き込み放電が起こり、スキャン電極４に正の壁電圧が蓄積され、サステイン電極５に負の壁電圧が蓄積され、データ電極８の負の壁電圧が蓄積される。
【００６６】
次に、維持期間において、スキャンドライバ回路５００のトランジスタＱ１１、Ｑ１３、Ｑ１９がオフ、トランジスタＱ１４、Ｑ１６、Ｑ１７、Ｑ４３がオンして、スキャン電極４に０（Ｖ）が供給された後、トランジスタＱ１４がオフ、トランジスタＱ１１がオンし、すべてのスキャン電極４には、回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振によりスキャンドライバＩＣＤＩ内部のトランジスタＱ２２を介して０（Ｖ）から維持パルス電圧Ｖｍ（Ｖ）まで上昇する維持パルスが印加され、続いてトランジスタＱ１３、Ｑ４１がオンし、維持パルス電圧Ｖｍ（Ｖ）が安定して供給される。一方、サステインドライバ回路６００のトランジスタＱ３５がオフし、続いてトランジスタＱ３４がオンしてすべてのサステイン電極５は０（Ｖ）が供給され、維持期間中、これを保持する。
【００６７】
このとき書き込み放電を起こした放電セル１２におけるスキャン電極４とサステイン電極５との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に、書き込み期間において蓄積されたスキャン電極４の正の壁電圧およびサステイン電極５の負の壁電圧が加算されたものとなる。このため、書き込み放電を起こした放電セル１２において、スキャン電極４とサステイン電極５との間に維持放電が起こり、この維持放電を起こした放電セル１２におけるスキャン電極４に負の壁電圧が蓄積され、サステイン電極５に正の壁電圧が蓄積される。
【００６８】
続いて、スキャンドライバ回路５００のトランジスタＱ１１、Ｑ１３がオフ、トランジスタＱ１２がオンし、すべてのスキャン電極４には、回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振により、スキャンドライバＩＣＤＩ内部のトランジスタＱ２２を介して維持パルス電圧Ｖｍ（Ｖ）から０（Ｖ）まで下降する維持パルスが印加され、続いてトランジスタＱ１４がオンし０（Ｖ）が安定して供給される。
【００６９】
続いて、スキャンドライバ回路５００のトランジスタＱ１２、Ｑ１４、Ｑ４１、Ｑ４３がオフ、Ｑ４２がオンすると、コンデンサＣ４１には、電圧Ｖｍ（Ｖ）分の電荷が蓄積されているため、ノードＮ４２は電圧−Ｖｍ（Ｖ）となっている。次にトランジスタＱ１２をオンすると、回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振により、０（Ｖ）から電圧−Ｖｍ（Ｖ）まで下降する維持パルスが印加される。次にトランジスタＱ１４をオンすることで、電圧−Ｖｍ（Ｖ）が安定して供給される。
【００７０】
維持パルス電圧Ｖｍ（Ｖ）に直前の維持放電により蓄積されたスキャン電極４の負の壁電圧およびサステイン電極５の正の壁電圧が加算されたものとなるため、この維持放電を起こした放電セル１２において、サステイン電極５とスキャン電極との間に維持放電が起こる。
【００７１】
続いて、トランジスタＱ１２、Ｑ１４をオフし、トランジスタＱ１１をオンすることで、回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共振により、電圧−Ｖｍ（Ｖ）から０（Ｖ）まで上昇する維持パルスが印加され、次にトランジスタＱ１３がオンすることで安定して０（Ｖ）が供給される。
【００７２】
続いて、トランジスタＱ１１、Ｑ１３、Ｑ４２をオフし、トランジスタＱ４１、Ｑ４３、そしてトランジスタＱ１１をオンすることで、再び回収コイルＬ１１とパネル容量ＣｐｓとでＬＣ共振を行い、次にトランジスタＱ１３がオンすることにより、安定して電圧Ｖｍ（Ｖ）が供給される。
【００７３】
以降、同様にスキャンドライバ回路５００がスキャン電極４に対して、維持パルス振幅Ｖｍ（Ｖ）のパルスを正極性、負極性に印加し、サステインドライバ回路６００はサステイン電極５を０（Ｖ）に固定することで、スキャン電極４とサステイン電極５とに交互に印加し、維持放電が継続して行われる。維持期間の最後にはスキャン電極４はＶｍ（Ｖ）から０（Ｖ）に下降された電圧が供給され、サステイン電極５には０（Ｖ）が印加された状態で終了する。
【００７４】
続いて、消去期間においてスキャンドライバ回路５００のトランジスタＱ１２、Ｑ１４、Ｑ４３がオンし、それ以外のトランジスタはオフする。一方、サステインドライバ回路６００のトランジスタＱ３５がオンしてミラー積分回路を構成するトランジスタＱ３５、コンデンサＣ３２によりすべてのサステイン電極５が電圧Ｖｅ（Ｖ）に保持される。
【００７５】
上記回路構成とすることで、維持パルスによる放電電流は、スキャンドライバ回路５００内の維持パルス発生回路１２１以外では、パネル内の電極へ流れ込むときにも、パネル内電極から流れ込むときにも全く同じトランジスタを経由することになり、これにより、図５の本発明のプラズマディスプレイ装置の駆動波形と発光波形図の通り、スキャン電極４に対して、電圧Ｖｍ（Ｖ）印加するときも、電圧−Ｖｍ（Ｖ）印加するときも、維持パルスの波形歪み量を同じにすることができる。
【００７６】
【発明の効果】
以上の説明から明らかなように、本発明によるプラズマディスプレイ装置によれば、維持放電に必要な維持パルス電圧を発生する維持パルス発生回路をスキャンドライバ回路にのみ設け、維持放電時に放電電流がスキャンドライバ回路からパネル内電極を通してサステインドライバ回路へ流れるときと、サステインドライバ回路からパネル内電極を通してスキャンドライバ回路に流れ込むときに、維持パルス発生回路以外では同じスイッチ素子、同じ銅箔パターンを経由するように回路を構成することで、回路および銅箔パターンのインピーダンス、インダクタンスの影響による維持パルス波形の歪み量を等しくすることができ、輝度ムラや色度ムラなどの画質低下を改善することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるプラズマディスプレイ装置のパネルの構成を示すブロック図
【図２】同プラズマディスプレイ装置の駆動方法の動作タイミング図
【図３】同プラズマディスプレイ装置のスキャンドライバ回路の回路構成図
【図４】同プラズマディスプレイ装置のサステインドライバ回路の回路構成図
【図５】同プラズマディスプレイ装置の維持パルス波形と発光波形を示す波形図
【図６】従来のＡＣ型プラズマディスプレイパネルを示す斜視図
【図７】従来のＡＣ型プラズマディスプレイパネルの電極配列図
【図８】従来のプラズマディスプレイ装置の駆動方法の動作タイミング図
【図９】従来のプラズマディスプレイ装置のパネルの構成を示すブロック図
【図１０】従来のプラズマディスプレイ装置のスキャンドライバ回路の回路構成図
【図１１】従来のプラズマディスプレイ装置のサステインドライバ回路の回路構成図
【図１２】従来のプラズマディスプレイ装置の維持パルス波形と発光波形を示す波形図
【符号の説明】
１００ プラズマディスプレイパネル
２００ データドライバ回路
５００ スキャンドライバ回路
６００ サステインドライバ回路
１２１ 維持パルス発生回路

Claims (3)

1. 放電空間を形成して対向する一対の基板のうち一方の基板上に複数のスキャン電極と、サステイン電極を設けるとともに他方の基板上に前記スキャン電極とサステイン電極に交差するように対向配置される複数のデータ電極を設けて複数の放電セルを構成したプラズマディスプレイパネルと、このプラズマディスプレイパネルの各電極に対して電圧駆動するためのデータドライバ回路、スキャンドライバ回路およびサステインドライバ回路とを有し、維持放電に必要な維持パルス電圧を発生する維持パルス発生回路をスキャンドライバ回路にのみ設けたことを特徴とするプラズマディスプレイ装置。
2. 維持パルス発生回路は、プラズマディスプレイパネルの静電容量に対して電荷の充放電を行うための電力回収回路と、この電力回収回路からプラズマディスプレイパネルへの放電電流を制御するスイッチ素子とを有し、かつ維持パルス発生回路は逆極性の２種類の維持パルスを供給するように構成したことを特徴とする請求項１記載のプラズマディスプレイ装置。
3. 電力回収回路に２種類の電位に切り換え可能なコンデンサを設けたことを特徴とする請求項２のプラズマディスプレイ装置。

Images