JP2005033349A - ディジタルアンプ及びこれを用いたオーディオ再生装置 - Google Patents
ディジタルアンプ及びこれを用いたオーディオ再生装置 Download PDFInfo
- Publication number
- JP2005033349A JP2005033349A JP2003194032A JP2003194032A JP2005033349A JP 2005033349 A JP2005033349 A JP 2005033349A JP 2003194032 A JP2003194032 A JP 2003194032A JP 2003194032 A JP2003194032 A JP 2003194032A JP 2005033349 A JP2005033349 A JP 2005033349A
- Authority
- JP
- Japan
- Prior art keywords
- dead time
- switch elements
- digital amplifier
- sound source
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Circuit For Audible Band Transducer (AREA)
Abstract
【課題】本発明は、使用状況に応じて電力効率向上と音質向上との好適な均衡を図ることが可能なディジタルアンプ、及びこれを用いたオーディオ再生装置を提供することを目的とする。
【解決手段】本発明に係るディジタルアンプは、ブリッジ型出力回路７と、該ブリッジ出力回路７のＦＥＴＱ１〜Ｑ４をプッシュプル駆動するドライブ回路６と、ＦＥＴＱ１〜Ｑ４のスイッチングに際して上側、下側の同時オフ期間（デッドタイム）を生成するデッドタイム生成部５と、を有して成り、入力音源としてＣＤ再生部１が選択されるとデッドタイムを第１の期間とし、放送受信部２が選択されるとデッドタイムを第１の期間よりも長い第２の期間とする構成である。
【選択図】 図１
【解決手段】本発明に係るディジタルアンプは、ブリッジ型出力回路７と、該ブリッジ出力回路７のＦＥＴＱ１〜Ｑ４をプッシュプル駆動するドライブ回路６と、ＦＥＴＱ１〜Ｑ４のスイッチングに際して上側、下側の同時オフ期間（デッドタイム）を生成するデッドタイム生成部５と、を有して成り、入力音源としてＣＤ再生部１が選択されるとデッドタイムを第１の期間とし、放送受信部２が選択されるとデッドタイムを第１の期間よりも長い第２の期間とする構成である。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、入力された信号をディジタル増幅するディジタルアンプ及びこれを用いたオーディオ再生装置に関するものである。
【０００２】
【従来の技術】
近年、変復調技術の進歩やパワー素子の応答性改善等を背景として、アナログアンプ（Ａ級アンプ等）より電力効率の高いディジタルアンプ（Ｄ級アンプ等）がオーディオ再生装置に搭載され始めている。特に、本願出願人は、アナログオーディオ信号や多ビットディジタルオーディオ信号を１ビットディジタルオーディオ信号に変換するΔΣ変換部と、該１ビットディジタルオーディオ信号を電力増幅（振幅変換）するスイッチング増幅部（異なる２電位間に少なくとも一対のスイッチ素子を直列接続して成るブリッジ回路）と、増幅された１ビットディジタルオーディオ信号をアナログ変換するディジタル／アナログ変換部と、を有して成る１ビットディジタルアンプを開示・提案するとともに（例えば、特許文献１を参照）、該アンプを搭載したオーディオ再生装置の実用化を果たしている。
【０００３】
なお、従来の１ビットディジタルアンプは、前記スイッチング増幅部を構成する一対のスイッチ素子が同時にオン状態となって貫通電流による電力効率の低下や素子破壊を防ぐために、そのスイッチングに際して、両スイッチ素子が同時にオフ状態となるデッドタイムＴｄｔを設けていた（図３を参照）。
【０００４】
通常、デッドタイムＴｄｔを長くすると、貫通電流が減るので電力効率は向上するが、その反面、本来の信号とは異なってくるので音質は悪化してしまう。反対に、デッドタイムＴｄｔを短くすると、貫通電流が増えるので電力効率は低下するが、本来の信号に近くなるので音質に与える影響は少なくなる。すなわち、電力効率向上と音質向上はトレードオフの関係にあり、両方を同時に満たすことはできなかった。
【０００５】
そのため、上記１ビットディジタルアンプを搭載した従来のオーディオ再生装置では、音質の維持が第１優先とされ、デッドタイムＴｄｔが必要最小限（電力効率の低下が許容範囲内に収まる最小値）に固定設定されていた。例えば、ＣＤ再生部と放送受信部を有して成るオーディオ再生装置では、より高音質なオーディオ信号（この場合はＣＤ再生信号）を基準として、その音質を維持し得るデッドタイムＴｄｔが固定設定されていた。
【０００６】
【特許文献１】
特開２００２−２４６８５２号公報
【０００７】
【発明が解決しようとする課題】
確かに、上記構成から成る１ビットディジタルアンプであれば、アナログアンプや多ビットディジタルアンプよりも原音を忠実に再生することが可能である。
【０００８】
しかしながら、上記構成から成る１ビットディジタルアンプは、デッドタイムＴｄｔが必要最小限に固定設定されていたが故に、前記スイッチング増幅部での貫通電流が比較的大きく、スイッチング駆動に際して生じる輻射ノイズも比較的大きい、という課題を有していた。そのため、先に例示した放送受信部を有して成るオーディオ再生装置では、自らに搭載された１ビットディジタルアンプから発生する輻射ノイズが放送受信部の受信性能に影響を及ぼすさないよう、多くの輻射対策部品が必要となり、コストアップや装置の大型化等が招かれていた。
【０００９】
また、上記構成から成る１ビットディジタルアンプは、デッドタイムＴｄｔが必要最小限に固定設定されていたが故に、大出力時の貫通電流が大きく、出力レベルを大きくすると、前記スイッチング増幅部の発熱を伴う著しい電力効率低下を生じる、という課題も有していた。
【００１０】
本発明は、上記の問題点に鑑み、使用状況に応じて電力効率向上と音質向上との好適な均衡を図ることが可能なディジタルアンプ、及びこれを用いたオーディオ再生装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明では、異なる２電位間に少なくとも一対のスイッチ素子を直列接続して成るブリッジ出力回路と、入力信号に応じて前記スイッチ素子をプッシュプル駆動するドライブ回路と、前記スイッチ素子のスイッチングに際して両スイッチ素子が同時にオフ状態となるデッドタイムを生成するデッドタイム生成手段と、を有して成るディジタルアンプにおいて、前記デッドタイム生成手段は、前記ディジタルアンプの入力音源に応じて、前記デッドタイムを可変制御する構成としている。例えば、前記デッドタイム生成手段は、前記ディジタルアンプへの入力音源がアナログ信号である場合には、前記入力音源がディジタル信号であるときよりも前記デッドタイムを長く設定する構成とすればよい。このような構成とすることにより、その入力音源が何であるかに応じて、電力効率向上と音質向上との好適な均衡を図ることが可能となる。例えば、入力音源が放送受信部である場合には、ディジタルアンプから発生する輻射ノイズが放送受信部の受信性能に影響を及ぼすさないよう、デッドタイムを通常より長くして、輻射ノイズの低減を図ることが可能となる。
【００１２】
また、本発明では、異なる２電位間に少なくとも一対のスイッチ素子を直列接続して成るブリッジ出力回路と、入力信号に応じて前記スイッチ素子をプッシュプル駆動するドライブ回路と、前記スイッチ素子のスイッチングに際して両スイッチ素子が同時にオフ状態となるデッドタイムを生成するデッドタイム生成手段と、を有して成るディジタルアンプにおいて、前記デッドタイム生成手段は、前記ディジタルアンプの出力レベルに応じて、前記デッドタイムを可変制御する構成としている。このような構成とすることにより、その出力レベルの大小に応じて、電力効率向上と音質向上との好適な均衡を図ることが可能となる。すなわち大出力時には、スイッチング増幅部の発熱を伴う著しい電力効率低下が招かれぬよう、デッドタイムを通常より長くして、貫通電流の低減を図ることができる。
【００１３】
また、本発明に係るオーディオ再生装置は、上記構成から成るディジタルアンプを用いた構成にするとよい。より具体的に述べると、本発明に係るオーディオ再生装置は、メディアを再生して第１オーディオ信号を得る第１音源と、放送波を受信して第２オーディオ信号を得る第２音源と、第１、第２オーディオ信号のいずれか一方をディジタル増幅する請求項１に記載のディジタルアンプと、を有して成るオーディオ再生装置であって、前記デッドタイム生成手段は、前記ディジタルアンプの入力音源として第１音源が選択されると前記デッドタイムを第１の期間とし、第２音源が選択されると前記デッドタイムを第１の期間よりも長い第２の期間とする構成としている。このような構成とすることにより、入力音源として第２音源が選択された場合には、ディジタルアンプから発生する輻射ノイズが第２音源の受信性能に影響を及ぼすさないよう、デッドタイムを通常より長くして、輻射ノイズの低減を図ることが可能となる。従って、輻射対策部品が必要なくなるので、コストダウンや装置の小型化等を実現することができる。
【００１４】
【発明の実施の形態】
図１は本発明に係る１ビットディジタルアンプを搭載したオーディオ再生装置の一実施形態を示すブロック図（一部に回路図を含む）である。本図に示すように、本実施形態のオーディオ再生装置は、ＣＤ再生部１と、放送受信部２と、信号処理部３と、１ビットディジタルアンプ（ΔΣ変換部４、デッドタイム生成部５、ゲートドライブ回路６、スイッチング増幅回路７、ディジタル／アナログ変換回路８（以下、Ｄ／Ａ［Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ］変換回路８と呼ぶ））と、スピーカ９と、を有して成る。
【００１５】
ＣＤ再生部１は、ＣＤを再生して多ビットディジタルオーディオ信号であるＰＣＭ［Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ］信号を得る第１の音源である。放送受信部２は、放送波を受信してアナログオーディオ信号を得る第２の音源である。信号処理部３は、ＣＤ再生部１や放送受信部２で得られた各種オーディオ信号のレベル調整処理や周波数特性調整処理等を行う手段である。
【００１６】
ΔΣ変換部４は、ΔΣ変調方式を用いて、信号処理部３から入力されるアナログオーディオ信号や多ビットディジタルオーディオ信号を１ビットディジタルオーディオ信号であるＰＤＭ［Ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ］信号やＰＷＭ［Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ］信号に変換し、次段のデッドタイム生成部５を介して、後段のゲートドライブ回路６に出力する。なお、本実施形態のΔΣ変換部４では、２系統（正相、逆相）の１ビットディジタルオーディオ信号が生成される。
【００１７】
スイッチング増幅回路７の構造は、４つのＮチャネルＭＯＳ型電界効果トランジスタＱ１〜Ｑ４から成るフルブリッジ型（Ｈ型）とされている。トランジスタＱ１、Ｑ２のドレインは互いに接続されており、その接続ノードは電源電圧ラインに接続されている。トランジスタＱ１、Ｑ２のソースは、各々トランジスタＱ３、Ｑ４のドレインに接続されている。トランジスタＱ３、Ｑ４のソースは、各々接地されている。
【００１８】
ゲートドライブ回路６は、デッドタイム生成部５から入力される１ビットディジタルオーディオ信号に基づいて、上記トランジスタＱ１〜Ｑ４の制御信号を生成する。該制御信号により、対角位置のトランジスタＱ１、Ｑ４同士、並びにトランジスタＱ２、Ｑ３同士は互いに同相駆動され、上側のトランジスタＱ１、Ｑ２同士、並びに下側のトランジスタＱ３、Ｑ４同士は互いに逆相駆動される。その結果、スイッチング増幅回路７のプッシュプル動作が実現され、１ビットディジタルオーディオ信号は必要な出力レベルに増幅される。
【００１９】
Ｄ／Ａ変換回路８は、所定のカットオフ周波数（例えば１００［ｋＨｚ］）を有するローパスフィルタであり、スイッチング増幅回路７の正相出力端（トランジスタＱ１のソースとトランジスタＱ３のドレインとの接続ノード）、及び逆相出力端（トランジスタＱ２のソースとトランジスタＱ４のドレインとの接続ノード）から入力される増幅１ビットディジタルオーディオ信号をアナログ出力信号に変換して、後段のスピーカ９に送出する。
【００２０】
続いて、本発明の特徴部分であるデッドタイム生成部５について詳細に説明する。デッドタイム生成部５は、トランジスタＱ１〜Ｑ４のスイッチングに際して上側、下側の両スイッチ素子が同時にオフ状態となるデッドタイムＴｄｔを生成する信号調整回路であり、本図に示すように、抵抗Ｒａ、Ｒｂと、ダイオードＤａ、Ｄｂと、コンデンサＣａ１、Ｃａ２、Ｃｂ１、Ｃｂ２と、ｎｐｎ型バイポーラトランジスタＱａ１、Ｑａ２、Ｑｂ１、Ｑｂ２と、を有して成る。
【００２１】
抵抗Ｒａの一端及びダイオードＤａのカソードは、ΔΣ変換部４の正相出力端に接続されている。抵抗Ｒａの他端及びダイオードＤａのアノードは、ゲートドライブ回路６の正相入力端に接続されている。抵抗Ｒｂの一端及びダイオードＤｂのカソードは、ΔΣ変換部４の逆相出力端に接続されている。抵抗Ｒｂの他端及びダイオードＤｂのアノードは、ゲートドライブ回路６の逆相入力端に接続されている。トランジスタＱａ１、Ｑａ２のコレクタは、各々コンデンサＣａ１、Ｃａ２を介して、ゲートドライブ回路６の正相入力端に接続されている。トランジスタＱｂ１、Ｑｂ２のコレクタは、各々コンデンサＣｂ１、Ｃｂ２を介して、ゲートドライブ回路６の逆相入力端に接続されている。トランジスタＱａ１、Ｑａ２、Ｑｂ１、Ｑｂ２のエミッタは、いずれも接地されている。トランジスタＱａ１、Ｑｂ１のベースには、ＣＤ再生時にハイレベルとなるＣＤ再生時制御信号が入力されている。トランジスタＱａ２、Ｑｂ２のベースには、放送受信時にハイレベルとなる放送受信時制御信号が入力されている。
【００２２】
上記構成から成るデッドタイム生成部５は、ΔΣ変換部４で得られた正相側、逆相側の１ビットディジタルオーディオ信号について、各々のパルス立上げタイミングを所定時間だけ遅延させることにより、トランジスタＱ１〜Ｑ４のスイッチングに際して、トランジスタＱ１、Ｑ３或いはトランジスタＱ２、Ｑ４が同時にオフ状態となるデッドタイムＴｄｔを生成する。
【００２３】
ここで、入力音源としてＣＤ再生部１が選択されている場合には、ＣＤ再生時制御信号がハイレベルとなってトランジスタＱａ１、Ｑｂ１の各ベースに電流が流れるため、両トランジスタＱａ１、Ｑｂ１がオン状態となり、抵抗Ｒａ、ＲｂとコンデンサＣａ１、Ｃｂ１によって第１デッドタイムＴｄｔ１が設定される。該第１デッドタイムＴｄｔ１は、従来と同様、音質の維持を第１優先とし、電力効率の低下が許容範囲内に収まる必要最低限の長さとされている。
【００２４】
一方、入力音源として放送受信部２が選択されている場合には、放送受信時制御信号がハイレベルとなってトランジスタＱａ２、Ｑｂ２の各ベースに電流が流れるため、両トランジスタＱａ２、Ｑｂ２がオン状態となり、抵抗Ｒａ、ＲｂとコンデンサＣａ２、Ｃｂ２によって第２デッドタイムＴｄｔ２が設定される。該第２デッドタイムＴｄｔ２は、第１デッドタイムＴｄｔ１よりも長く設定されている。このように、放送受信時のデッドタイムＴｄｔ２を通常値（すなわちデッドタイムＴｄｔ１）よりも長くすることにより、１ビットディジタルアンプから発生する輻射ノイズを低減することができるので、該輻射ノイズが放送受信部２の受信性能に影響を及ぼすおそれが少なくなる。従って、輻射対策部品が必要なくなるので、コストダウンや装置の小型化等を実現することが可能となる。
【００２５】
なお、放送受信部２で得られるアナログオーディオ信号は、ＣＤ再生部１で得られる多ビットディジタルオーディオ信号に比べて、音質に関わる特性（Ｓ／Ｎや歪み率など）が劣っている。そのため、ＣＤ再生部１で得られる多ビットディジタルオーディオ信号の音質維持を優先して第１デッドタイムＴｄｔ１を設定していた１ビットディジタルアンプにおいては、放送受信時に限り、電力効率の向上（輻射ノイズの低減）を優先し、第１デッドタイムＴｄｔ１よりも長い第２デッドタイムＴｄｔ２を設定したとしても、放送受信部２で得られるアナログオーディオ信号の音質には殆ど影響を及ぼすことがないと言える。
【００２６】
また、上記の実施形態では、ＣＤ再生部１と放送受信部２のいずれが入力音源であるかに応じて、デッドタイムＴｄｔを可変制御する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、出力レベルに応じてデッドタイムＴｄｔを可変制御する構成としてもよい。具体的には、出力レベルが小さければトランジスタＱａ１、Ｑｂ１をオン状態として第１デッドタイムＴｄｔ１に設定し、出力レベルが大きければトランジスタＱａ２、Ｑｂ２をオン状態として第２デッドタイムＴｄｔ２に設定すればよい。このような構成とすることにより、大出力時における電力効率の低下を未然に回避することができる。
【００２７】
また、上記の実施形態では、ΔΣ変換部やＤ／Ａ変換回路を有して成るオーディオ再生装置を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、１ビットディジタルオーディオ信号が外部から直接入力される構成であってもよいし、Ｄ／Ａ変換回路を装置外部に有する構成であってもよい。
【００２８】
また、上記の実施形態では、スイッチング増幅回路７を４つのＮチャネルＭＯＳ型電界効果トランジスタＱ１〜Ｑ４から成るフルブリッジ型（Ｈ型）とした場合を例示して説明を行ったが、本発明の構成はこれに限定されるものではなく、２つのトランジスタから成るハーフブリッジ型としてもよいし、ＰチャネルＭＯＳ型電界効果トランジスタを用いた構成としても構わない。
【００２９】
また、上記の実施形態では、スイッチング増幅回路７について、上側トランジスタＱ１、Ｑ２を電源ラインに接続し、下側トランジスタＱ３、Ｑ４を接地した正電源構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、上側トランジスタＱ１、Ｑ２を接地し、下側トランジスタＱ３、Ｑ４を電源ラインに接続した負電源構成としても構わない。
【００３０】
また、上記の実施形態では、デッドタイム生成部５をゲートドライブ回路６の前段に設けた構成を例示して説明を行ったが、本発明の構成はこれに限定されるものではなく、同様のデッドタイムを生成可能な全ての構成に適用可能である。
【００３１】
【発明の効果】
上記したように、本発明に係るディジタルアンプ、及びこれを用いたオーディオ再生装置であれば、使用状況に応じて電力効率向上と音質向上との好適な均衡を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明に係る１ビットディジタルアンプを搭載したオーディオ再生装置の一実施形態を示すブロック図（一部に回路図を含む）である。
【図２】本実施形態のデッドタイム設定例を示す図である。
【図３】従来のデッドタイム設定例を示す図である。
【符号の説明】
１ ＣＤ再生部（第１の音源）
２ 放送受信部（第２の音源）
３ 信号処理部
４ ΔΣ変換部
５ デッドタイム生成部
６ ゲートドライブ回路
７ スイッチング増幅回路
８ ディジタル／アナログ変換回路（Ｄ／Ａ変換回路）
９ スピーカ
Ｑ１〜Ｑ４ ＮチャネルＭＯＳ型電界効果トランジスタ
Ｒａ、Ｒｂ 抵抗
Ｄａ、Ｄｂ ダイオード
Ｃａ１、Ｃａ２、Ｃｂ１、Ｃｂ２ コンデンサ
Ｑａ１、Ｑａ２、Ｑｂ１、Ｑｂ２ ｎｐｎ型バイポーラトランジスタ
【発明の属する技術分野】
本発明は、入力された信号をディジタル増幅するディジタルアンプ及びこれを用いたオーディオ再生装置に関するものである。
【０００２】
【従来の技術】
近年、変復調技術の進歩やパワー素子の応答性改善等を背景として、アナログアンプ（Ａ級アンプ等）より電力効率の高いディジタルアンプ（Ｄ級アンプ等）がオーディオ再生装置に搭載され始めている。特に、本願出願人は、アナログオーディオ信号や多ビットディジタルオーディオ信号を１ビットディジタルオーディオ信号に変換するΔΣ変換部と、該１ビットディジタルオーディオ信号を電力増幅（振幅変換）するスイッチング増幅部（異なる２電位間に少なくとも一対のスイッチ素子を直列接続して成るブリッジ回路）と、増幅された１ビットディジタルオーディオ信号をアナログ変換するディジタル／アナログ変換部と、を有して成る１ビットディジタルアンプを開示・提案するとともに（例えば、特許文献１を参照）、該アンプを搭載したオーディオ再生装置の実用化を果たしている。
【０００３】
なお、従来の１ビットディジタルアンプは、前記スイッチング増幅部を構成する一対のスイッチ素子が同時にオン状態となって貫通電流による電力効率の低下や素子破壊を防ぐために、そのスイッチングに際して、両スイッチ素子が同時にオフ状態となるデッドタイムＴｄｔを設けていた（図３を参照）。
【０００４】
通常、デッドタイムＴｄｔを長くすると、貫通電流が減るので電力効率は向上するが、その反面、本来の信号とは異なってくるので音質は悪化してしまう。反対に、デッドタイムＴｄｔを短くすると、貫通電流が増えるので電力効率は低下するが、本来の信号に近くなるので音質に与える影響は少なくなる。すなわち、電力効率向上と音質向上はトレードオフの関係にあり、両方を同時に満たすことはできなかった。
【０００５】
そのため、上記１ビットディジタルアンプを搭載した従来のオーディオ再生装置では、音質の維持が第１優先とされ、デッドタイムＴｄｔが必要最小限（電力効率の低下が許容範囲内に収まる最小値）に固定設定されていた。例えば、ＣＤ再生部と放送受信部を有して成るオーディオ再生装置では、より高音質なオーディオ信号（この場合はＣＤ再生信号）を基準として、その音質を維持し得るデッドタイムＴｄｔが固定設定されていた。
【０００６】
【特許文献１】
特開２００２−２４６８５２号公報
【０００７】
【発明が解決しようとする課題】
確かに、上記構成から成る１ビットディジタルアンプであれば、アナログアンプや多ビットディジタルアンプよりも原音を忠実に再生することが可能である。
【０００８】
しかしながら、上記構成から成る１ビットディジタルアンプは、デッドタイムＴｄｔが必要最小限に固定設定されていたが故に、前記スイッチング増幅部での貫通電流が比較的大きく、スイッチング駆動に際して生じる輻射ノイズも比較的大きい、という課題を有していた。そのため、先に例示した放送受信部を有して成るオーディオ再生装置では、自らに搭載された１ビットディジタルアンプから発生する輻射ノイズが放送受信部の受信性能に影響を及ぼすさないよう、多くの輻射対策部品が必要となり、コストアップや装置の大型化等が招かれていた。
【０００９】
また、上記構成から成る１ビットディジタルアンプは、デッドタイムＴｄｔが必要最小限に固定設定されていたが故に、大出力時の貫通電流が大きく、出力レベルを大きくすると、前記スイッチング増幅部の発熱を伴う著しい電力効率低下を生じる、という課題も有していた。
【００１０】
本発明は、上記の問題点に鑑み、使用状況に応じて電力効率向上と音質向上との好適な均衡を図ることが可能なディジタルアンプ、及びこれを用いたオーディオ再生装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明では、異なる２電位間に少なくとも一対のスイッチ素子を直列接続して成るブリッジ出力回路と、入力信号に応じて前記スイッチ素子をプッシュプル駆動するドライブ回路と、前記スイッチ素子のスイッチングに際して両スイッチ素子が同時にオフ状態となるデッドタイムを生成するデッドタイム生成手段と、を有して成るディジタルアンプにおいて、前記デッドタイム生成手段は、前記ディジタルアンプの入力音源に応じて、前記デッドタイムを可変制御する構成としている。例えば、前記デッドタイム生成手段は、前記ディジタルアンプへの入力音源がアナログ信号である場合には、前記入力音源がディジタル信号であるときよりも前記デッドタイムを長く設定する構成とすればよい。このような構成とすることにより、その入力音源が何であるかに応じて、電力効率向上と音質向上との好適な均衡を図ることが可能となる。例えば、入力音源が放送受信部である場合には、ディジタルアンプから発生する輻射ノイズが放送受信部の受信性能に影響を及ぼすさないよう、デッドタイムを通常より長くして、輻射ノイズの低減を図ることが可能となる。
【００１２】
また、本発明では、異なる２電位間に少なくとも一対のスイッチ素子を直列接続して成るブリッジ出力回路と、入力信号に応じて前記スイッチ素子をプッシュプル駆動するドライブ回路と、前記スイッチ素子のスイッチングに際して両スイッチ素子が同時にオフ状態となるデッドタイムを生成するデッドタイム生成手段と、を有して成るディジタルアンプにおいて、前記デッドタイム生成手段は、前記ディジタルアンプの出力レベルに応じて、前記デッドタイムを可変制御する構成としている。このような構成とすることにより、その出力レベルの大小に応じて、電力効率向上と音質向上との好適な均衡を図ることが可能となる。すなわち大出力時には、スイッチング増幅部の発熱を伴う著しい電力効率低下が招かれぬよう、デッドタイムを通常より長くして、貫通電流の低減を図ることができる。
【００１３】
また、本発明に係るオーディオ再生装置は、上記構成から成るディジタルアンプを用いた構成にするとよい。より具体的に述べると、本発明に係るオーディオ再生装置は、メディアを再生して第１オーディオ信号を得る第１音源と、放送波を受信して第２オーディオ信号を得る第２音源と、第１、第２オーディオ信号のいずれか一方をディジタル増幅する請求項１に記載のディジタルアンプと、を有して成るオーディオ再生装置であって、前記デッドタイム生成手段は、前記ディジタルアンプの入力音源として第１音源が選択されると前記デッドタイムを第１の期間とし、第２音源が選択されると前記デッドタイムを第１の期間よりも長い第２の期間とする構成としている。このような構成とすることにより、入力音源として第２音源が選択された場合には、ディジタルアンプから発生する輻射ノイズが第２音源の受信性能に影響を及ぼすさないよう、デッドタイムを通常より長くして、輻射ノイズの低減を図ることが可能となる。従って、輻射対策部品が必要なくなるので、コストダウンや装置の小型化等を実現することができる。
【００１４】
【発明の実施の形態】
図１は本発明に係る１ビットディジタルアンプを搭載したオーディオ再生装置の一実施形態を示すブロック図（一部に回路図を含む）である。本図に示すように、本実施形態のオーディオ再生装置は、ＣＤ再生部１と、放送受信部２と、信号処理部３と、１ビットディジタルアンプ（ΔΣ変換部４、デッドタイム生成部５、ゲートドライブ回路６、スイッチング増幅回路７、ディジタル／アナログ変換回路８（以下、Ｄ／Ａ［Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ］変換回路８と呼ぶ））と、スピーカ９と、を有して成る。
【００１５】
ＣＤ再生部１は、ＣＤを再生して多ビットディジタルオーディオ信号であるＰＣＭ［Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ］信号を得る第１の音源である。放送受信部２は、放送波を受信してアナログオーディオ信号を得る第２の音源である。信号処理部３は、ＣＤ再生部１や放送受信部２で得られた各種オーディオ信号のレベル調整処理や周波数特性調整処理等を行う手段である。
【００１６】
ΔΣ変換部４は、ΔΣ変調方式を用いて、信号処理部３から入力されるアナログオーディオ信号や多ビットディジタルオーディオ信号を１ビットディジタルオーディオ信号であるＰＤＭ［Ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ］信号やＰＷＭ［Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ］信号に変換し、次段のデッドタイム生成部５を介して、後段のゲートドライブ回路６に出力する。なお、本実施形態のΔΣ変換部４では、２系統（正相、逆相）の１ビットディジタルオーディオ信号が生成される。
【００１７】
スイッチング増幅回路７の構造は、４つのＮチャネルＭＯＳ型電界効果トランジスタＱ１〜Ｑ４から成るフルブリッジ型（Ｈ型）とされている。トランジスタＱ１、Ｑ２のドレインは互いに接続されており、その接続ノードは電源電圧ラインに接続されている。トランジスタＱ１、Ｑ２のソースは、各々トランジスタＱ３、Ｑ４のドレインに接続されている。トランジスタＱ３、Ｑ４のソースは、各々接地されている。
【００１８】
ゲートドライブ回路６は、デッドタイム生成部５から入力される１ビットディジタルオーディオ信号に基づいて、上記トランジスタＱ１〜Ｑ４の制御信号を生成する。該制御信号により、対角位置のトランジスタＱ１、Ｑ４同士、並びにトランジスタＱ２、Ｑ３同士は互いに同相駆動され、上側のトランジスタＱ１、Ｑ２同士、並びに下側のトランジスタＱ３、Ｑ４同士は互いに逆相駆動される。その結果、スイッチング増幅回路７のプッシュプル動作が実現され、１ビットディジタルオーディオ信号は必要な出力レベルに増幅される。
【００１９】
Ｄ／Ａ変換回路８は、所定のカットオフ周波数（例えば１００［ｋＨｚ］）を有するローパスフィルタであり、スイッチング増幅回路７の正相出力端（トランジスタＱ１のソースとトランジスタＱ３のドレインとの接続ノード）、及び逆相出力端（トランジスタＱ２のソースとトランジスタＱ４のドレインとの接続ノード）から入力される増幅１ビットディジタルオーディオ信号をアナログ出力信号に変換して、後段のスピーカ９に送出する。
【００２０】
続いて、本発明の特徴部分であるデッドタイム生成部５について詳細に説明する。デッドタイム生成部５は、トランジスタＱ１〜Ｑ４のスイッチングに際して上側、下側の両スイッチ素子が同時にオフ状態となるデッドタイムＴｄｔを生成する信号調整回路であり、本図に示すように、抵抗Ｒａ、Ｒｂと、ダイオードＤａ、Ｄｂと、コンデンサＣａ１、Ｃａ２、Ｃｂ１、Ｃｂ２と、ｎｐｎ型バイポーラトランジスタＱａ１、Ｑａ２、Ｑｂ１、Ｑｂ２と、を有して成る。
【００２１】
抵抗Ｒａの一端及びダイオードＤａのカソードは、ΔΣ変換部４の正相出力端に接続されている。抵抗Ｒａの他端及びダイオードＤａのアノードは、ゲートドライブ回路６の正相入力端に接続されている。抵抗Ｒｂの一端及びダイオードＤｂのカソードは、ΔΣ変換部４の逆相出力端に接続されている。抵抗Ｒｂの他端及びダイオードＤｂのアノードは、ゲートドライブ回路６の逆相入力端に接続されている。トランジスタＱａ１、Ｑａ２のコレクタは、各々コンデンサＣａ１、Ｃａ２を介して、ゲートドライブ回路６の正相入力端に接続されている。トランジスタＱｂ１、Ｑｂ２のコレクタは、各々コンデンサＣｂ１、Ｃｂ２を介して、ゲートドライブ回路６の逆相入力端に接続されている。トランジスタＱａ１、Ｑａ２、Ｑｂ１、Ｑｂ２のエミッタは、いずれも接地されている。トランジスタＱａ１、Ｑｂ１のベースには、ＣＤ再生時にハイレベルとなるＣＤ再生時制御信号が入力されている。トランジスタＱａ２、Ｑｂ２のベースには、放送受信時にハイレベルとなる放送受信時制御信号が入力されている。
【００２２】
上記構成から成るデッドタイム生成部５は、ΔΣ変換部４で得られた正相側、逆相側の１ビットディジタルオーディオ信号について、各々のパルス立上げタイミングを所定時間だけ遅延させることにより、トランジスタＱ１〜Ｑ４のスイッチングに際して、トランジスタＱ１、Ｑ３或いはトランジスタＱ２、Ｑ４が同時にオフ状態となるデッドタイムＴｄｔを生成する。
【００２３】
ここで、入力音源としてＣＤ再生部１が選択されている場合には、ＣＤ再生時制御信号がハイレベルとなってトランジスタＱａ１、Ｑｂ１の各ベースに電流が流れるため、両トランジスタＱａ１、Ｑｂ１がオン状態となり、抵抗Ｒａ、ＲｂとコンデンサＣａ１、Ｃｂ１によって第１デッドタイムＴｄｔ１が設定される。該第１デッドタイムＴｄｔ１は、従来と同様、音質の維持を第１優先とし、電力効率の低下が許容範囲内に収まる必要最低限の長さとされている。
【００２４】
一方、入力音源として放送受信部２が選択されている場合には、放送受信時制御信号がハイレベルとなってトランジスタＱａ２、Ｑｂ２の各ベースに電流が流れるため、両トランジスタＱａ２、Ｑｂ２がオン状態となり、抵抗Ｒａ、ＲｂとコンデンサＣａ２、Ｃｂ２によって第２デッドタイムＴｄｔ２が設定される。該第２デッドタイムＴｄｔ２は、第１デッドタイムＴｄｔ１よりも長く設定されている。このように、放送受信時のデッドタイムＴｄｔ２を通常値（すなわちデッドタイムＴｄｔ１）よりも長くすることにより、１ビットディジタルアンプから発生する輻射ノイズを低減することができるので、該輻射ノイズが放送受信部２の受信性能に影響を及ぼすおそれが少なくなる。従って、輻射対策部品が必要なくなるので、コストダウンや装置の小型化等を実現することが可能となる。
【００２５】
なお、放送受信部２で得られるアナログオーディオ信号は、ＣＤ再生部１で得られる多ビットディジタルオーディオ信号に比べて、音質に関わる特性（Ｓ／Ｎや歪み率など）が劣っている。そのため、ＣＤ再生部１で得られる多ビットディジタルオーディオ信号の音質維持を優先して第１デッドタイムＴｄｔ１を設定していた１ビットディジタルアンプにおいては、放送受信時に限り、電力効率の向上（輻射ノイズの低減）を優先し、第１デッドタイムＴｄｔ１よりも長い第２デッドタイムＴｄｔ２を設定したとしても、放送受信部２で得られるアナログオーディオ信号の音質には殆ど影響を及ぼすことがないと言える。
【００２６】
また、上記の実施形態では、ＣＤ再生部１と放送受信部２のいずれが入力音源であるかに応じて、デッドタイムＴｄｔを可変制御する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、出力レベルに応じてデッドタイムＴｄｔを可変制御する構成としてもよい。具体的には、出力レベルが小さければトランジスタＱａ１、Ｑｂ１をオン状態として第１デッドタイムＴｄｔ１に設定し、出力レベルが大きければトランジスタＱａ２、Ｑｂ２をオン状態として第２デッドタイムＴｄｔ２に設定すればよい。このような構成とすることにより、大出力時における電力効率の低下を未然に回避することができる。
【００２７】
また、上記の実施形態では、ΔΣ変換部やＤ／Ａ変換回路を有して成るオーディオ再生装置を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、１ビットディジタルオーディオ信号が外部から直接入力される構成であってもよいし、Ｄ／Ａ変換回路を装置外部に有する構成であってもよい。
【００２８】
また、上記の実施形態では、スイッチング増幅回路７を４つのＮチャネルＭＯＳ型電界効果トランジスタＱ１〜Ｑ４から成るフルブリッジ型（Ｈ型）とした場合を例示して説明を行ったが、本発明の構成はこれに限定されるものではなく、２つのトランジスタから成るハーフブリッジ型としてもよいし、ＰチャネルＭＯＳ型電界効果トランジスタを用いた構成としても構わない。
【００２９】
また、上記の実施形態では、スイッチング増幅回路７について、上側トランジスタＱ１、Ｑ２を電源ラインに接続し、下側トランジスタＱ３、Ｑ４を接地した正電源構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、上側トランジスタＱ１、Ｑ２を接地し、下側トランジスタＱ３、Ｑ４を電源ラインに接続した負電源構成としても構わない。
【００３０】
また、上記の実施形態では、デッドタイム生成部５をゲートドライブ回路６の前段に設けた構成を例示して説明を行ったが、本発明の構成はこれに限定されるものではなく、同様のデッドタイムを生成可能な全ての構成に適用可能である。
【００３１】
【発明の効果】
上記したように、本発明に係るディジタルアンプ、及びこれを用いたオーディオ再生装置であれば、使用状況に応じて電力効率向上と音質向上との好適な均衡を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明に係る１ビットディジタルアンプを搭載したオーディオ再生装置の一実施形態を示すブロック図（一部に回路図を含む）である。
【図２】本実施形態のデッドタイム設定例を示す図である。
【図３】従来のデッドタイム設定例を示す図である。
【符号の説明】
１ ＣＤ再生部（第１の音源）
２ 放送受信部（第２の音源）
３ 信号処理部
４ ΔΣ変換部
５ デッドタイム生成部
６ ゲートドライブ回路
７ スイッチング増幅回路
８ ディジタル／アナログ変換回路（Ｄ／Ａ変換回路）
９ スピーカ
Ｑ１〜Ｑ４ ＮチャネルＭＯＳ型電界効果トランジスタ
Ｒａ、Ｒｂ 抵抗
Ｄａ、Ｄｂ ダイオード
Ｃａ１、Ｃａ２、Ｃｂ１、Ｃｂ２ コンデンサ
Ｑａ１、Ｑａ２、Ｑｂ１、Ｑｂ２ ｎｐｎ型バイポーラトランジスタ
Claims (5)
- 異なる２電位間に少なくとも一対のスイッチ素子を直列接続して成るブリッジ出力回路と、入力信号に応じて前記スイッチ素子をプッシュプル駆動するドライブ回路と、前記スイッチ素子のスイッチングに際して両スイッチ素子が同時にオフ状態となるデッドタイムを生成するデッドタイム生成手段と、を有して成るディジタルアンプにおいて、
前記デッドタイム生成手段は、前記ディジタルアンプの入力音源に応じて、前記デッドタイムを可変制御することを特徴とするディジタルアンプ。 - 異なる２電位間に少なくとも一対のスイッチ素子を直列接続して成るブリッジ出力回路と、入力信号に応じて前記スイッチ素子をプッシュプル駆動するドライブ回路と、前記スイッチ素子のスイッチングに際して両スイッチ素子が同時にオフ状態となるデッドタイムを生成するデッドタイム生成手段と、を有して成るディジタルアンプにおいて、
前記デッドタイム生成手段は、前記ディジタルアンプへの入力音源がアナログ信号である場合には、前記入力音源がディジタル信号であるときよりも前記デッドタイムを長く設定することを特徴とするディジタルアンプ。 - 異なる２電位間に少なくとも一対のスイッチ素子を直列接続して成るブリッジ出力回路と、入力信号に応じて前記スイッチ素子をプッシュプル駆動するドライブ回路と、前記スイッチ素子のスイッチングに際して両スイッチ素子が同時にオフ状態となるデッドタイムを生成するデッドタイム生成手段と、を有して成るディジタルアンプにおいて、
前記デッドタイム生成手段は、前記ディジタルアンプの出力レベルに応じて、前記デッドタイムを可変制御することを特徴とするディジタルアンプ。 - 請求項１〜請求項３のいずれかに記載のディジタルアンプを用いたオーディオ再生装置。
- メディアを再生して第１オーディオ信号を得る第１音源と、放送波を受信して第２オーディオ信号を得る第２音源と、第１、第２オーディオ信号のいずれか一方をディジタル増幅する請求項１に記載のディジタルアンプと、を有して成るオーディオ再生装置であって、前記デッドタイム生成手段は、前記ディジタルアンプの入力音源として第１音源が選択されると前記デッドタイムを第１の期間とし、第２音源が選択されると前記デッドタイムを第１の期間よりも長い第２の期間とすることを特徴とするオーディオ再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003194032A JP4027276B2 (ja) | 2003-07-09 | 2003-07-09 | ディジタルアンプ及びこれを用いたオーディオ再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003194032A JP4027276B2 (ja) | 2003-07-09 | 2003-07-09 | ディジタルアンプ及びこれを用いたオーディオ再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005033349A true JP2005033349A (ja) | 2005-02-03 |
| JP4027276B2 JP4027276B2 (ja) | 2007-12-26 |
Family
ID=34205302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003194032A Expired - Fee Related JP4027276B2 (ja) | 2003-07-09 | 2003-07-09 | ディジタルアンプ及びこれを用いたオーディオ再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4027276B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009105703A (ja) * | 2007-10-24 | 2009-05-14 | Yamaha Corp | 信号生成装置およびｄ級増幅装置 |
| WO2011001591A1 (ja) * | 2009-06-29 | 2011-01-06 | パナソニック株式会社 | Ｄ級増幅装置 |
| JP6235182B1 (ja) * | 2017-03-22 | 2017-11-22 | 中田 宏 | 音声再生装置 |
-
2003
- 2003-07-09 JP JP2003194032A patent/JP4027276B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009105703A (ja) * | 2007-10-24 | 2009-05-14 | Yamaha Corp | 信号生成装置およびｄ級増幅装置 |
| WO2011001591A1 (ja) * | 2009-06-29 | 2011-01-06 | パナソニック株式会社 | Ｄ級増幅装置 |
| CN102460960A (zh) * | 2009-06-29 | 2012-05-16 | 松下电器产业株式会社 | D类放大装置 |
| JP5430025B2 (ja) * | 2009-06-29 | 2014-02-26 | パナソニック株式会社 | Ｄ級増幅装置 |
| US9077295B2 (en) | 2009-06-29 | 2015-07-07 | Panasonic Intellectual Property Management Co., Ltd. | Class D amplification device |
| JP6235182B1 (ja) * | 2017-03-22 | 2017-11-22 | 中田 宏 | 音声再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4027276B2 (ja) | 2007-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446603B2 (en) | Differential input Class D amplifier | |
| US6795004B2 (en) | Delta-sigma modulation apparatus and signal amplification apparatus | |
| JP2828543B2 (ja) | スピーカ駆動回路 | |
| US7750731B2 (en) | PWM loop filter with minimum aliasing error | |
| US7068103B2 (en) | Operational transconductance amplifier input driver for class D audio amplifiers | |
| US6593806B1 (en) | Circuits and methods for compensating switched mode amplifiers | |
| CN111512544B (zh) | 可配置模态放大器系统 | |
| Jiang | Fundamentals of audio class D amplifier design: A review of schemes and architectures | |
| US8433078B2 (en) | High perceived audio quality class D amplifier | |
| JPWO2006132202A1 (ja) | オーディオ信号増幅回路およびそれを用いた電子機器 | |
| US8212612B2 (en) | Closed-loop class-D amplifier with modulated reference signal and related method | |
| TW201018082A (en) | Audio amplifier and method for reconfiguring an audio amplifier | |
| WO2008105592A1 (en) | Switching amplification driver for reducing starting noise and audio amplifier including the same | |
| JP2880372B2 (ja) | スピーカ駆動装置 | |
| JP4027276B2 (ja) | ディジタルアンプ及びこれを用いたオーディオ再生装置 | |
| US7492218B2 (en) | Digital amplifier apparatus and method of resetting a digital amplifier apparatus | |
| CN110011624B (zh) | 高集成度复合类型音频功率放大电路结构 | |
| JP2008048305A (ja) | ハーフスイングパルス幅変調を備えたｄ級音響増幅器 | |
| CN102571000A (zh) | 放大器及放大器控制方法 | |
| JP2004312606A (ja) | Ｄ級増幅回路 | |
| JP2009005301A (ja) | Ｄ級アンプ装置 | |
| WO2003096527A1 (fr) | Dispositif d'amplification de puissance | |
| JP4043430B2 (ja) | オーディオ再生装置及びオーディオ再生方法 | |
| JPH07283662A (ja) | 電力増幅回路 | |
| JP6405759B2 (ja) | 信号処理装置および信号処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071009 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |