JP2005033241A - 画像形成装置およびクロック信号制御装置 - Google Patents
画像形成装置およびクロック信号制御装置 Download PDFInfo
- Publication number
- JP2005033241A JP2005033241A JP2003192603A JP2003192603A JP2005033241A JP 2005033241 A JP2005033241 A JP 2005033241A JP 2003192603 A JP2003192603 A JP 2003192603A JP 2003192603 A JP2003192603 A JP 2003192603A JP 2005033241 A JP2005033241 A JP 2005033241A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- output
- generation circuit
- system clock
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Facsimiles In General (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】システムのダウンタイムをなるべく削減することができるようにした画像形成装置およびクロック制御装置を提供することを目的とする。
【解決手段】ＰＬＬエラーが発生した場合には、ＰＬＬ回路への入力クロック信号をシステムクロック信号として用いているので、システムの動作パフォーマンスは低下するものの、システムダウンを発生する頻度を低減することができ、より運用性の高いシステムを実現することができる。
【選択図】 図４
【解決手段】ＰＬＬエラーが発生した場合には、ＰＬＬ回路への入力クロック信号をシステムクロック信号として用いているので、システムの動作パフォーマンスは低下するものの、システムダウンを発生する頻度を低減することができ、より運用性の高いシステムを実現することができる。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、システムからのメッセージを表示する表示手段を備えた画像形成装置、および、システムクロック信号を発生するクロック信号発生回路を監視するクロック信号制御装置に関する。
【０００２】
【従来の技術】
一般に、画像形成装置では、動作制御の機能を有するシステム制御手段等は、外部より供給されるシステムクロック信号に基づいて、その動作が行われている。
【０００３】
このようなシステムクロック信号は、通常、周知のＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路により形成される。また、このＰＬＬ回路は、基準クロック信号発生回路から出力される基準クロック信号を逓倍して、システムクロック信号を形成している。
【０００４】
一方、近年では、システム制御手段等を実現する制御装置は、大規模集積回路装置により構成されており、いわゆるＡＳＩＣの技術により、複数の要素回路が組み合わされて１つの装置として構成されている。
【０００５】
上述したＰＬＬ回路は、ＡＳＩＣに組み込まれる要素回路の１つであり、ＣＰＵ（中央処理装置）、ＲＡＭ（ランダム・アクセス・メモリ）、ＲＯＭ（リード・オンリ・メモリ）等とともに、制御装置を構成する。
【０００６】
さて、上述したようにＰＬＬ回路は、システムクロック信号を形成しているので、このＰＬＬ回路に何らかの不具合が生じて、出力されるシステムクロック信号が不安定になったりすると、システムが正常に動作することができない。
【０００７】
そこで、従来、ＰＬＬ回路の動作不良を検知するようにして、かかる事態に対処するようにしていた（特許文献１，２参照）。
【０００８】
【特許文献１】
特開平１０−９０３１７号
【特許文献２】
特開２０００−２０６１９６号
【０００９】
【発明が解決しようとする課題】
さて、このようにＰＬＬ回路の不良を検出し、重大な不具合を生じる前の段階で装置を停止して、サービスマンコール等の表示を行い、ユーザに発生した不具合を通知することは、装置を安全に運用する上で非常に効果的である。
【００１０】
しかしながら、このようなサービスマンコールを行う必要がある状況がしばしば発生すると、修理のためのダウンタイムがしばしば発生することとなり、装置のユーザが不便を感じるという事態を生じる。
【００１１】
本発明はこのような課題を解決するために、システムのダウンタイムをなるべく削減することができるようにした画像形成装置およびクロック制御装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、システムからのメッセージを表示する表示手段を備えた画像形成装置において、システムクロック信号を発生するクロック信号発生回路から出力されるシステムクロック信号を監視し、当該システムクロック信号が所定の状態から外れたことを検出したときには、当該発生したエラーを上記表示手段へ表示するようにしたものである。
【００１３】
また、システムからのメッセージを表示する表示手段を備えた画像形成装置において、基準クロック信号発生回路から出力される基準クロック信号を逓倍してシステムクロック信号を発生するクロック信号発生回路から出力されるシステムクロック信号を監視し、当該システムクロック信号が所定の状態から外れたことを検出したときには、当該発生したエラーを上記表示手段へ表示するとともに、上記クロック信号発生回路から発生される信号に代えて上記基準クロック信号をシステムクロック信号として出力するようにしたものである。
【００１４】
また、基準クロック信号発生回路から出力される基準クロック信号を逓倍してシステムクロック信号を発生するクロック信号発生回路から出力されるシステムクロック信号を監視し、当該システムクロック信号が所定の状態から外れたことを検出したときには、当該発生したエラーをシステム制御手段へ通知するようにしたものである。
【００１５】
また、基準クロック信号発生回路から出力される基準クロック信号を逓倍してシステムクロック信号を発生するクロック信号発生回路から出力されるシステムクロック信号を監視し、当該システムクロック信号が所定の状態から外れたことを検出したときには、当該発生したエラーをシステム制御手段へ通知するとともに、上記クロック信号発生回路から発生される信号に代えて上記基準クロック信号をシステムクロック信号としてシステムへ出力するようにしたものである。
【００１６】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態を詳細に説明する。
【００１７】
図１は、本発明の一実施例にかかるグループ３ファクシミリ装置を示している。
【００１８】
同図において、システム制御部１は、このグループ３ファクシミリ装置の各部の制御処理、および、所定のグループ３ファクシミリ伝送制御手順処理を行うものであり、システムメモリ２は、システム制御部１が実行する制御処理プログラム、および、処理プログラムを実行するときに必要な各種データなどを記憶するとともに、システム制御部１のワークエリアを構成するものであり、パラメータメモリ３は、このグループ３ファクシミリ装置に固有な各種の情報を記憶するためのものであり、時計回路４は、現在時刻情報を出力するためのものである。
【００１９】
スキャナ５は、所定の解像度で原稿画像を読み取るためのものであり、プロッタ６は、所定の解像度で画像を記録出力するためのものであり、操作表示部７は、このグループ３ファクシミリ装置を操作するためのもので、各種の操作キー、および、各種の表示器からなる。
【００２０】
符号化復号化部８は、画信号を符号化圧縮するとともに、符号化圧縮されている画情報を元の画信号に復号化するためのものであり、画像蓄積装置９は、符号化圧縮された状態の画情報を多数記憶するためのものである。
【００２１】
グループ３ファクシミリモデム１０は、グループ３ファクシミリのモデム機能を実現するためのものであり、伝送手順信号をやりとりするための低速モデム機能（Ｖ．２１モデム）、および、おもに画情報をやりとりするための高速モデム機能（Ｖ．１７モデム、Ｖ．３４モデム、Ｖ．２９モデム、Ｖ．２７ｔｅｒモデムなど）を備えている。
【００２２】
網制御装置１１は、このグループ３ファクシミリ装置をアナログ公衆網ＰＳＴＮに接続するためのものであり、自動発着信機能を備えている。
【００２３】
これらの、システム制御部１、システムメモリ２、パラメータメモリ３、時計回路４、スキャナ５、プロッタ６、操作表示部７、符号化復号化部８、画像蓄積装置９、グループ３ファクシミリモデム１０、および、網制御装置１１は、内部バス１２に接続されており、これらの各要素間でのデータのやりとりは、主としてこの内部バス１２を介して行われている。
【００２４】
また、網制御装置１１とグループ３ファクシミリモデム１０との間のデータのやりとりは、直接行なわれている。
【００２５】
図２は、本発明の一実施例にかかるシステム制御部１等で使用するシステムクロック信号を発生するクロック発生回路の一例を示している。
【００２６】
このクロック発生回路は、基本的には、発振器２１から出力される基準クロック信号ｆｉに基づいて、クロック信号ｆｏを形成するＰＬＬ回路２２から構成されている。
【００２７】
また、発振器２１から出力される基準クロック信号ｆｉは、カウンタ制御部２３および同期信号発生部２４にも加えられており、また、ＰＬＬ回路２２から出力されるクロック信号ｆｏは、カウンタ制御部２３およびゲート回路２５に加えられている。
【００２８】
カウンタ制御部２３は、図示しないリセット信号が加えられると、内蔵しているロックタイムレジスタ（ロックタイム期間を規定するための値を保存しているレジスタ；システム制御部１等によりその値の書換が可能）にセットされている計数値になるまで基準クロック信号ｆｉを計数し、その後、ゲート回路２５に出力しているカウントイネーブル信号Ｃｅｎを論理Ｈレベルに立ち上げる（図３（ａ），（ｂ）参照）。
【００２９】
ゲート回路２５は、カウントイネーブル信号Ｃｅｎが論理Ｌレベルになっている間は、ＰＬＬ回路２２から加えられるクロック信号ｆｏを外へ出力せず、カウントイネーブル信号Ｃｅｎが論理Ｈレベルになると、クロック信号ｆｏをシステムクロック信号ｆｍとして外部へ出力する（図３（ｃ），（ｄ）参照）。
【００３０】
一方、同期信号発生部２４は、クロック信号ｆｉを計数し、所定間隔で同期信号ＳＹＣを発生してカウンタ制御部２３へ出力する。カウンタ制御部２３は、同期信号ＳＹＣが加えられるようになると、同期信号ＳＹＣが加えられる間隔で計数したクロック信号ｆｏを計数し、その計数値Ｄｃｔをカウント値記憶部２６へ順次記憶する。
【００３１】
アンロック検出部２７は、カウント値記憶６に記憶されている値Ｄｃｍを読み出して、その値が所定範囲の値になっているかどうかを調べ、値Ｄｃｍが所定範囲の値から逸脱している場合には、エラー信号ＥＲをシステムへ出力する。
【００３２】
ここで、例えば、発振器２１の基準クロック信号ｆｉの周波数を１０ＭＨｚ、ＰＬＬ回路２２から出力されるクロック信号ｆｉの周波数を４０ＭＨｚ、同期信号発生部２４から出力される同期信号ＳＹＣの周期を１００（マイクロ秒）とすると、アンクロック検出部２７に設定される値の範囲は、例えば、４０００±１パーセントであるとすると、「３９６０」〜「４０４０」である。また、ロックタイムレジスタに２３ａにセットされる値は、「１００００」程度である。
【００３３】
一方、システム制御部１は、エラー信号ＥＲを検出すると、操作表示部７に、例えば、「ＰＬＬエラー」というメッセージを表示して、ユーザにシステムクロック信号ｆｍが不安定になっている旨を通知する。
【００３４】
このようにして、本実施例では、ＰＬＬ回路２２の動作が不安定になっている立上り動作期間（図３（ｄ）参照）では、システムクロック信号ｆｍを出力しないようにしているので、システム制御部等の動作が不安定になるような事態を回避することができる。
【００３５】
また、立上り動作期間を経過した後には、同期信号ＳＹＣの周期でクロック信号ｆｉの出力数を監視するようにしているので、ＰＬＬ回路２２の動作が安定しているかどうかの監視を、システムで要求される精度で行うことができる。
【００３６】
図４は、本発明の他の実施例にかかるシステム制御部１等で使用するシステムクロック信号を発生するクロック発生回路の一例を示している。なお、同図において、図２と同一部分および相当する部分には、同一符号を付している。
【００３７】
このクロック発生回路は、基本的には、発振器２１から出力される基準クロック信号ｆｉに基づいて、クロック信号ｆｏを形成するＰＬＬ回路２２から構成されている。
【００３８】
また、発振器２１から出力される基準クロック信号ｆｉは、カウンタ制御部２３、同期信号発生部２４、および、セレクタ２８の一方の入力端にも加えられており、また、ＰＬＬ回路２２から出力されるクロック信号ｆｏは、カウンタ制御部２３およびゲート回路２５に加えられている。また、ゲート回路２５から出力されるシステムクロック信号ｆｍは、セレクタ２８の他方の入力端に加えられている。
【００３９】
以上の構成で、セレクタ２８は、外部システム（システム制御部１）より加えられる信号ＳＥＬにより、通常時には、システムクロック信号ｆｍを選択しており、その選択された信号は、システムクロック信号ｆｍｅとして、外部へ出力されている。
【００４０】
カウンタ制御部２３は、図示しないリセット信号が加えられると、内蔵しているロックタイムレジスタにセットされている計数値になるまで基準クロック信号ｆｉを計数し、その後、ゲート回路２５に出力しているカウントイネーブル信号Ｃｅｎを論理Ｈレベルに立ち上げる（図３（ａ），（ｂ）参照）。
【００４１】
ゲート回路２５は、カウントイネーブル信号Ｃｅｎが論理Ｌレベルになっている間は、ＰＬＬ回路２２から加えられるクロック信号ｆｏを外へ出力せず、カウントイネーブル信号Ｃｅｎが論理Ｈレベルになると、クロック信号ｆｏをシステムクロック信号ｆｍとして外部へ出力する（図３（ｃ），（ｄ）参照）。
【００４２】
したがって、この状態では、システムクロック信号ｆｍが、セレクタ２８を介して、システムクロック信号ｆｍｅとして、外部へ出力される。
【００４３】
一方、同期信号発生部２４は、クロック信号ｆｉを計数し、所定間隔で同期信号ＳＹＣを発生してカウンタ制御部２３へ出力する。カウンタ制御部２３は、同期信号ＳＹＣが加えられるようになると、同期信号ＳＹＣが加えられる間隔で計数したクロック信号ｆｏを計数し、その計数値Ｄｃｔをカウント値記憶部２６へ順次記憶する。
【００４４】
アンロック検出部２７は、カウント値記憶６に記憶されている値Ｄｃｍを読み出して、その値が所定範囲の値になっているかどうかを調べ、値Ｄｃｍが所定範囲の値から逸脱している場合には、エラー信号ＥＲをシステムへ出力する。
【００４５】
これにより、システム制御部１は、信号ＳＥＬによりセレクタ２８での選択態様を切換える。したがって、セレクタ２８は、基準クロック信号ｆｉを選択し、システムクロック信号ｆｍｅとして、外部へ出力する。
【００４６】
ここで、例えば、発振器２１の基準クロック信号ｆｉの周波数を１０ＭＨｚ、ＰＬＬ回路２２から出力されるクロック信号ｆｉの周波数を４０ＭＨｚ、同期信号発生部２４から出力される同期信号ＳＹＣの周期を１００（マイクロ秒）とすると、アンクロック検出部２７に設定される値の範囲は、例えば、４０００±１パーセントであるとすると、「３９６０」〜「４０４０」である。また、ロックタイムレジスタに２３ａにセットされる値は、「１００００」程度である。
【００４７】
一方、システム制御部１は、エラー信号ＥＲを検出すると、上述したように、信号ＳＥＬを切換えるとともに、操作表示部７に、例えば、「ＰＬＬエラー。現在、低パフォーマンス運転中です。サービスマンを呼んでください。」というメッセージを表示して、ユーザにシステムクロック信号ｆｍが不安定になっている旨を通知するとともに、サービスマンを呼ぶように促す。
【００４８】
このようにして、本実施例では、ＰＬＬ回路２２の動作が不安定になっている立上り動作期間（図３（ｄ）参照）では、システムクロック信号ｆｍを出力しないようにしているので、システム制御部等の動作が不安定になるような事態を回避することができる。
【００４９】
また、立上り動作期間を経過した後で、ＰＬＬ回路２２から出力されるクロック信号ｆｉが不安定になっている場合には、システムクロック信号ｆｍｅとして基準クロック信号ｆｉを選択して、低パフォーマンス運転を行うとともに、ユーザに対してサービスマンコールを促すので、このグループ３ファクシミリ装置がダウンしている時間を低減することができる。
【００５０】
ところで、アンロック検出部２７でＰＬＬ動作エラーと診断された場合、ＰＬＬ回路２２のロックができていないのか、ロック後にアンロック状態になってしまうのかを診断することもできる。
【００５１】
その場合、先ずは、ＰＬＬ回路２２に対して再度リセットを行い、次いで、ロックタイム期間中のクロック信号ｆｏのパルス数を同期信号ＳＹＣの周期単位で計測する。この時、信号Ｃｅｎは論理Ｈレベルに固定して、ロックタイムカウント機能は使用しない。したがって、システムクロック信号ｆｍは、クロック信号ｆｏと等しい。また、「ＳＹＣ周期×Ｎ回＝ロックタイム期間」とほぼ同じ値になるようにＮの値を決めれば、Ｎ回目のカウント数は、ロックタイム期間経過後のパルス数（周波数）と同じ値になる。例えば、ロックタイム期間を１ｍｓ、基準クロック信号ｆｉの周波数を１０ＭＨｚ、クロック信号ｆｏの周波数を２０ＭＨｚ、同期信号ＳＹＣの周期を１００μｓとすれば、Ｎ＝１０回目のパルスカウント数が２０００であれば正常動作をしていると判定できる。
【００５２】
そして、ＰＬＬロックまでの機能が正常であれば、ロックタイム有効期間の終了時点では最終的に必要とするクロック信号ｆｏのパルス数（周波数）とほぼ同じ値を示す。したがって、クロック信号ｆｏのパルスの計測結果がアンロック検出部２７により許容範囲外と判定された場合には、エラー信号ＥＲを出力して外部に動作エラーであることを通知する。
【００５３】
また、正常と判断された場合には、ロックタイム期間以降（ｔｂ以降）のクロックｆｏのパルス数をカウントして、そのカウント値を調べる。その結果、ロックタイム期間後にアンロック検出部２７がエラー検知した後、ＰＬＬ回路２２を再起動して正常と判断され、さらに、アンロック検出部２７がエラー検知した場合には、ＰＬＬ回路２２がＰＬＬロック後に動作不安定したと診断することができる。
【００５４】
一方、ロックタイム期間後にアンロック検出部２７がエラー検知した後、ＰＬＬ回路２２を再起動して正常と判断され、さらに、アンロック検出部２７がエラー検知しなかった場合には、ＰＬＬ回路２２の突発的な異常と判断することができ、その場合には、それ以降は通常動作を行う。
【００５５】
ところで、上述した実施例では、グループ３ファクシミリ装置に本発明を適用した場合について説明したが、本発明は、それ以外の画像形成装置およびＰＬＬ回路を用いてシステムクロックを発生する全ての装置について、同様にして適用することができる。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、ＰＬＬのロックタイム設定に使用するカウンタをロック後のアンロック等の異常動作検知に使用しているので、小規模で簡易なシステムでＰＬＬ動作検知を実現することが可能であるという効果を得る。
【００５７】
また、ＰＬＬエラー動作を検知した場合に、ＰＬＬ動作を再起動させて、ロックタイム期間中にエラーが発生しているか否かを検知する故障診断機能を備えているので、搭載されたシステムでの異常検知を効率的に行うことが可能であり、また、突発的なＰＬＬ異常動作については内容を記憶するとともに再起動をかけるので、システムの復元を可能にすることが可能であるという効果も得る。
【００５８】
また、ＰＬＬエラーが発生した場合には、ＰＬＬ回路への入力クロック信号をシステムクロック信号として用いているので、システムの動作パフォーマンスは低下するものの、システムダウンを発生する頻度を低減することができ、より運用性の高いシステムを実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例にかかるグループ３ファクシミリ装置を示したブロック図。
【図２】本発明の一実施例にかかるシステム制御部１等で使用するシステムクロック信号を発生するクロック発生回路の一例を示したブロック図。
【図３】図２の回路の動作を説明するための動作波形図。
【図４】本発明の他の実施例にかかるシステム制御部１等で使用するシステムクロック信号を発生するクロック発生回路の一例を示したブロック図。
【符号の説明】
１ システム制御部
２１ 発振器
２２ ＰＬＬ回路
２３ カウンタ制御部
２３ａ ロックタイムレジスタ
２４ 同期信号発生部
２５ ゲート回路
２６ カウント値記憶部
２７ アンロック検出部
２８ セレクタ
【発明の属する技術分野】
本発明は、システムからのメッセージを表示する表示手段を備えた画像形成装置、および、システムクロック信号を発生するクロック信号発生回路を監視するクロック信号制御装置に関する。
【０００２】
【従来の技術】
一般に、画像形成装置では、動作制御の機能を有するシステム制御手段等は、外部より供給されるシステムクロック信号に基づいて、その動作が行われている。
【０００３】
このようなシステムクロック信号は、通常、周知のＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路により形成される。また、このＰＬＬ回路は、基準クロック信号発生回路から出力される基準クロック信号を逓倍して、システムクロック信号を形成している。
【０００４】
一方、近年では、システム制御手段等を実現する制御装置は、大規模集積回路装置により構成されており、いわゆるＡＳＩＣの技術により、複数の要素回路が組み合わされて１つの装置として構成されている。
【０００５】
上述したＰＬＬ回路は、ＡＳＩＣに組み込まれる要素回路の１つであり、ＣＰＵ（中央処理装置）、ＲＡＭ（ランダム・アクセス・メモリ）、ＲＯＭ（リード・オンリ・メモリ）等とともに、制御装置を構成する。
【０００６】
さて、上述したようにＰＬＬ回路は、システムクロック信号を形成しているので、このＰＬＬ回路に何らかの不具合が生じて、出力されるシステムクロック信号が不安定になったりすると、システムが正常に動作することができない。
【０００７】
そこで、従来、ＰＬＬ回路の動作不良を検知するようにして、かかる事態に対処するようにしていた（特許文献１，２参照）。
【０００８】
【特許文献１】
特開平１０−９０３１７号
【特許文献２】
特開２０００−２０６１９６号
【０００９】
【発明が解決しようとする課題】
さて、このようにＰＬＬ回路の不良を検出し、重大な不具合を生じる前の段階で装置を停止して、サービスマンコール等の表示を行い、ユーザに発生した不具合を通知することは、装置を安全に運用する上で非常に効果的である。
【００１０】
しかしながら、このようなサービスマンコールを行う必要がある状況がしばしば発生すると、修理のためのダウンタイムがしばしば発生することとなり、装置のユーザが不便を感じるという事態を生じる。
【００１１】
本発明はこのような課題を解決するために、システムのダウンタイムをなるべく削減することができるようにした画像形成装置およびクロック制御装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、システムからのメッセージを表示する表示手段を備えた画像形成装置において、システムクロック信号を発生するクロック信号発生回路から出力されるシステムクロック信号を監視し、当該システムクロック信号が所定の状態から外れたことを検出したときには、当該発生したエラーを上記表示手段へ表示するようにしたものである。
【００１３】
また、システムからのメッセージを表示する表示手段を備えた画像形成装置において、基準クロック信号発生回路から出力される基準クロック信号を逓倍してシステムクロック信号を発生するクロック信号発生回路から出力されるシステムクロック信号を監視し、当該システムクロック信号が所定の状態から外れたことを検出したときには、当該発生したエラーを上記表示手段へ表示するとともに、上記クロック信号発生回路から発生される信号に代えて上記基準クロック信号をシステムクロック信号として出力するようにしたものである。
【００１４】
また、基準クロック信号発生回路から出力される基準クロック信号を逓倍してシステムクロック信号を発生するクロック信号発生回路から出力されるシステムクロック信号を監視し、当該システムクロック信号が所定の状態から外れたことを検出したときには、当該発生したエラーをシステム制御手段へ通知するようにしたものである。
【００１５】
また、基準クロック信号発生回路から出力される基準クロック信号を逓倍してシステムクロック信号を発生するクロック信号発生回路から出力されるシステムクロック信号を監視し、当該システムクロック信号が所定の状態から外れたことを検出したときには、当該発生したエラーをシステム制御手段へ通知するとともに、上記クロック信号発生回路から発生される信号に代えて上記基準クロック信号をシステムクロック信号としてシステムへ出力するようにしたものである。
【００１６】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態を詳細に説明する。
【００１７】
図１は、本発明の一実施例にかかるグループ３ファクシミリ装置を示している。
【００１８】
同図において、システム制御部１は、このグループ３ファクシミリ装置の各部の制御処理、および、所定のグループ３ファクシミリ伝送制御手順処理を行うものであり、システムメモリ２は、システム制御部１が実行する制御処理プログラム、および、処理プログラムを実行するときに必要な各種データなどを記憶するとともに、システム制御部１のワークエリアを構成するものであり、パラメータメモリ３は、このグループ３ファクシミリ装置に固有な各種の情報を記憶するためのものであり、時計回路４は、現在時刻情報を出力するためのものである。
【００１９】
スキャナ５は、所定の解像度で原稿画像を読み取るためのものであり、プロッタ６は、所定の解像度で画像を記録出力するためのものであり、操作表示部７は、このグループ３ファクシミリ装置を操作するためのもので、各種の操作キー、および、各種の表示器からなる。
【００２０】
符号化復号化部８は、画信号を符号化圧縮するとともに、符号化圧縮されている画情報を元の画信号に復号化するためのものであり、画像蓄積装置９は、符号化圧縮された状態の画情報を多数記憶するためのものである。
【００２１】
グループ３ファクシミリモデム１０は、グループ３ファクシミリのモデム機能を実現するためのものであり、伝送手順信号をやりとりするための低速モデム機能（Ｖ．２１モデム）、および、おもに画情報をやりとりするための高速モデム機能（Ｖ．１７モデム、Ｖ．３４モデム、Ｖ．２９モデム、Ｖ．２７ｔｅｒモデムなど）を備えている。
【００２２】
網制御装置１１は、このグループ３ファクシミリ装置をアナログ公衆網ＰＳＴＮに接続するためのものであり、自動発着信機能を備えている。
【００２３】
これらの、システム制御部１、システムメモリ２、パラメータメモリ３、時計回路４、スキャナ５、プロッタ６、操作表示部７、符号化復号化部８、画像蓄積装置９、グループ３ファクシミリモデム１０、および、網制御装置１１は、内部バス１２に接続されており、これらの各要素間でのデータのやりとりは、主としてこの内部バス１２を介して行われている。
【００２４】
また、網制御装置１１とグループ３ファクシミリモデム１０との間のデータのやりとりは、直接行なわれている。
【００２５】
図２は、本発明の一実施例にかかるシステム制御部１等で使用するシステムクロック信号を発生するクロック発生回路の一例を示している。
【００２６】
このクロック発生回路は、基本的には、発振器２１から出力される基準クロック信号ｆｉに基づいて、クロック信号ｆｏを形成するＰＬＬ回路２２から構成されている。
【００２７】
また、発振器２１から出力される基準クロック信号ｆｉは、カウンタ制御部２３および同期信号発生部２４にも加えられており、また、ＰＬＬ回路２２から出力されるクロック信号ｆｏは、カウンタ制御部２３およびゲート回路２５に加えられている。
【００２８】
カウンタ制御部２３は、図示しないリセット信号が加えられると、内蔵しているロックタイムレジスタ（ロックタイム期間を規定するための値を保存しているレジスタ；システム制御部１等によりその値の書換が可能）にセットされている計数値になるまで基準クロック信号ｆｉを計数し、その後、ゲート回路２５に出力しているカウントイネーブル信号Ｃｅｎを論理Ｈレベルに立ち上げる（図３（ａ），（ｂ）参照）。
【００２９】
ゲート回路２５は、カウントイネーブル信号Ｃｅｎが論理Ｌレベルになっている間は、ＰＬＬ回路２２から加えられるクロック信号ｆｏを外へ出力せず、カウントイネーブル信号Ｃｅｎが論理Ｈレベルになると、クロック信号ｆｏをシステムクロック信号ｆｍとして外部へ出力する（図３（ｃ），（ｄ）参照）。
【００３０】
一方、同期信号発生部２４は、クロック信号ｆｉを計数し、所定間隔で同期信号ＳＹＣを発生してカウンタ制御部２３へ出力する。カウンタ制御部２３は、同期信号ＳＹＣが加えられるようになると、同期信号ＳＹＣが加えられる間隔で計数したクロック信号ｆｏを計数し、その計数値Ｄｃｔをカウント値記憶部２６へ順次記憶する。
【００３１】
アンロック検出部２７は、カウント値記憶６に記憶されている値Ｄｃｍを読み出して、その値が所定範囲の値になっているかどうかを調べ、値Ｄｃｍが所定範囲の値から逸脱している場合には、エラー信号ＥＲをシステムへ出力する。
【００３２】
ここで、例えば、発振器２１の基準クロック信号ｆｉの周波数を１０ＭＨｚ、ＰＬＬ回路２２から出力されるクロック信号ｆｉの周波数を４０ＭＨｚ、同期信号発生部２４から出力される同期信号ＳＹＣの周期を１００（マイクロ秒）とすると、アンクロック検出部２７に設定される値の範囲は、例えば、４０００±１パーセントであるとすると、「３９６０」〜「４０４０」である。また、ロックタイムレジスタに２３ａにセットされる値は、「１００００」程度である。
【００３３】
一方、システム制御部１は、エラー信号ＥＲを検出すると、操作表示部７に、例えば、「ＰＬＬエラー」というメッセージを表示して、ユーザにシステムクロック信号ｆｍが不安定になっている旨を通知する。
【００３４】
このようにして、本実施例では、ＰＬＬ回路２２の動作が不安定になっている立上り動作期間（図３（ｄ）参照）では、システムクロック信号ｆｍを出力しないようにしているので、システム制御部等の動作が不安定になるような事態を回避することができる。
【００３５】
また、立上り動作期間を経過した後には、同期信号ＳＹＣの周期でクロック信号ｆｉの出力数を監視するようにしているので、ＰＬＬ回路２２の動作が安定しているかどうかの監視を、システムで要求される精度で行うことができる。
【００３６】
図４は、本発明の他の実施例にかかるシステム制御部１等で使用するシステムクロック信号を発生するクロック発生回路の一例を示している。なお、同図において、図２と同一部分および相当する部分には、同一符号を付している。
【００３７】
このクロック発生回路は、基本的には、発振器２１から出力される基準クロック信号ｆｉに基づいて、クロック信号ｆｏを形成するＰＬＬ回路２２から構成されている。
【００３８】
また、発振器２１から出力される基準クロック信号ｆｉは、カウンタ制御部２３、同期信号発生部２４、および、セレクタ２８の一方の入力端にも加えられており、また、ＰＬＬ回路２２から出力されるクロック信号ｆｏは、カウンタ制御部２３およびゲート回路２５に加えられている。また、ゲート回路２５から出力されるシステムクロック信号ｆｍは、セレクタ２８の他方の入力端に加えられている。
【００３９】
以上の構成で、セレクタ２８は、外部システム（システム制御部１）より加えられる信号ＳＥＬにより、通常時には、システムクロック信号ｆｍを選択しており、その選択された信号は、システムクロック信号ｆｍｅとして、外部へ出力されている。
【００４０】
カウンタ制御部２３は、図示しないリセット信号が加えられると、内蔵しているロックタイムレジスタにセットされている計数値になるまで基準クロック信号ｆｉを計数し、その後、ゲート回路２５に出力しているカウントイネーブル信号Ｃｅｎを論理Ｈレベルに立ち上げる（図３（ａ），（ｂ）参照）。
【００４１】
ゲート回路２５は、カウントイネーブル信号Ｃｅｎが論理Ｌレベルになっている間は、ＰＬＬ回路２２から加えられるクロック信号ｆｏを外へ出力せず、カウントイネーブル信号Ｃｅｎが論理Ｈレベルになると、クロック信号ｆｏをシステムクロック信号ｆｍとして外部へ出力する（図３（ｃ），（ｄ）参照）。
【００４２】
したがって、この状態では、システムクロック信号ｆｍが、セレクタ２８を介して、システムクロック信号ｆｍｅとして、外部へ出力される。
【００４３】
一方、同期信号発生部２４は、クロック信号ｆｉを計数し、所定間隔で同期信号ＳＹＣを発生してカウンタ制御部２３へ出力する。カウンタ制御部２３は、同期信号ＳＹＣが加えられるようになると、同期信号ＳＹＣが加えられる間隔で計数したクロック信号ｆｏを計数し、その計数値Ｄｃｔをカウント値記憶部２６へ順次記憶する。
【００４４】
アンロック検出部２７は、カウント値記憶６に記憶されている値Ｄｃｍを読み出して、その値が所定範囲の値になっているかどうかを調べ、値Ｄｃｍが所定範囲の値から逸脱している場合には、エラー信号ＥＲをシステムへ出力する。
【００４５】
これにより、システム制御部１は、信号ＳＥＬによりセレクタ２８での選択態様を切換える。したがって、セレクタ２８は、基準クロック信号ｆｉを選択し、システムクロック信号ｆｍｅとして、外部へ出力する。
【００４６】
ここで、例えば、発振器２１の基準クロック信号ｆｉの周波数を１０ＭＨｚ、ＰＬＬ回路２２から出力されるクロック信号ｆｉの周波数を４０ＭＨｚ、同期信号発生部２４から出力される同期信号ＳＹＣの周期を１００（マイクロ秒）とすると、アンクロック検出部２７に設定される値の範囲は、例えば、４０００±１パーセントであるとすると、「３９６０」〜「４０４０」である。また、ロックタイムレジスタに２３ａにセットされる値は、「１００００」程度である。
【００４７】
一方、システム制御部１は、エラー信号ＥＲを検出すると、上述したように、信号ＳＥＬを切換えるとともに、操作表示部７に、例えば、「ＰＬＬエラー。現在、低パフォーマンス運転中です。サービスマンを呼んでください。」というメッセージを表示して、ユーザにシステムクロック信号ｆｍが不安定になっている旨を通知するとともに、サービスマンを呼ぶように促す。
【００４８】
このようにして、本実施例では、ＰＬＬ回路２２の動作が不安定になっている立上り動作期間（図３（ｄ）参照）では、システムクロック信号ｆｍを出力しないようにしているので、システム制御部等の動作が不安定になるような事態を回避することができる。
【００４９】
また、立上り動作期間を経過した後で、ＰＬＬ回路２２から出力されるクロック信号ｆｉが不安定になっている場合には、システムクロック信号ｆｍｅとして基準クロック信号ｆｉを選択して、低パフォーマンス運転を行うとともに、ユーザに対してサービスマンコールを促すので、このグループ３ファクシミリ装置がダウンしている時間を低減することができる。
【００５０】
ところで、アンロック検出部２７でＰＬＬ動作エラーと診断された場合、ＰＬＬ回路２２のロックができていないのか、ロック後にアンロック状態になってしまうのかを診断することもできる。
【００５１】
その場合、先ずは、ＰＬＬ回路２２に対して再度リセットを行い、次いで、ロックタイム期間中のクロック信号ｆｏのパルス数を同期信号ＳＹＣの周期単位で計測する。この時、信号Ｃｅｎは論理Ｈレベルに固定して、ロックタイムカウント機能は使用しない。したがって、システムクロック信号ｆｍは、クロック信号ｆｏと等しい。また、「ＳＹＣ周期×Ｎ回＝ロックタイム期間」とほぼ同じ値になるようにＮの値を決めれば、Ｎ回目のカウント数は、ロックタイム期間経過後のパルス数（周波数）と同じ値になる。例えば、ロックタイム期間を１ｍｓ、基準クロック信号ｆｉの周波数を１０ＭＨｚ、クロック信号ｆｏの周波数を２０ＭＨｚ、同期信号ＳＹＣの周期を１００μｓとすれば、Ｎ＝１０回目のパルスカウント数が２０００であれば正常動作をしていると判定できる。
【００５２】
そして、ＰＬＬロックまでの機能が正常であれば、ロックタイム有効期間の終了時点では最終的に必要とするクロック信号ｆｏのパルス数（周波数）とほぼ同じ値を示す。したがって、クロック信号ｆｏのパルスの計測結果がアンロック検出部２７により許容範囲外と判定された場合には、エラー信号ＥＲを出力して外部に動作エラーであることを通知する。
【００５３】
また、正常と判断された場合には、ロックタイム期間以降（ｔｂ以降）のクロックｆｏのパルス数をカウントして、そのカウント値を調べる。その結果、ロックタイム期間後にアンロック検出部２７がエラー検知した後、ＰＬＬ回路２２を再起動して正常と判断され、さらに、アンロック検出部２７がエラー検知した場合には、ＰＬＬ回路２２がＰＬＬロック後に動作不安定したと診断することができる。
【００５４】
一方、ロックタイム期間後にアンロック検出部２７がエラー検知した後、ＰＬＬ回路２２を再起動して正常と判断され、さらに、アンロック検出部２７がエラー検知しなかった場合には、ＰＬＬ回路２２の突発的な異常と判断することができ、その場合には、それ以降は通常動作を行う。
【００５５】
ところで、上述した実施例では、グループ３ファクシミリ装置に本発明を適用した場合について説明したが、本発明は、それ以外の画像形成装置およびＰＬＬ回路を用いてシステムクロックを発生する全ての装置について、同様にして適用することができる。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、ＰＬＬのロックタイム設定に使用するカウンタをロック後のアンロック等の異常動作検知に使用しているので、小規模で簡易なシステムでＰＬＬ動作検知を実現することが可能であるという効果を得る。
【００５７】
また、ＰＬＬエラー動作を検知した場合に、ＰＬＬ動作を再起動させて、ロックタイム期間中にエラーが発生しているか否かを検知する故障診断機能を備えているので、搭載されたシステムでの異常検知を効率的に行うことが可能であり、また、突発的なＰＬＬ異常動作については内容を記憶するとともに再起動をかけるので、システムの復元を可能にすることが可能であるという効果も得る。
【００５８】
また、ＰＬＬエラーが発生した場合には、ＰＬＬ回路への入力クロック信号をシステムクロック信号として用いているので、システムの動作パフォーマンスは低下するものの、システムダウンを発生する頻度を低減することができ、より運用性の高いシステムを実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例にかかるグループ３ファクシミリ装置を示したブロック図。
【図２】本発明の一実施例にかかるシステム制御部１等で使用するシステムクロック信号を発生するクロック発生回路の一例を示したブロック図。
【図３】図２の回路の動作を説明するための動作波形図。
【図４】本発明の他の実施例にかかるシステム制御部１等で使用するシステムクロック信号を発生するクロック発生回路の一例を示したブロック図。
【符号の説明】
１ システム制御部
２１ 発振器
２２ ＰＬＬ回路
２３ カウンタ制御部
２３ａ ロックタイムレジスタ
２４ 同期信号発生部
２５ ゲート回路
２６ カウント値記憶部
２７ アンロック検出部
２８ セレクタ
Claims (4)
- システムからのメッセージを表示する表示手段を備えた画像形成装置において、
システムクロック信号を発生するクロック信号発生回路から出力されるシステムクロック信号を監視し、当該システムクロック信号が所定の状態から外れたことを検出したときには、当該発生したエラーを上記表示手段へ表示することを特徴とする画像形成装置。 - システムからのメッセージを表示する表示手段を備えた画像形成装置において、
基準クロック信号発生回路から出力される基準クロック信号を逓倍してシステムクロック信号を発生するクロック信号発生回路から出力されるシステムクロック信号を監視し、当該システムクロック信号が所定の状態から外れたことを検出したときには、当該発生したエラーを上記表示手段へ表示するとともに、上記クロック信号発生回路から発生される信号に代えて上記基準クロック信号をシステムクロック信号として出力するようにしたことを特徴とする画像形成装置。 - 基準クロック信号発生回路から出力される基準クロック信号を逓倍してシステムクロック信号を発生するクロック信号発生回路から出力されるシステムクロック信号を監視し、当該システムクロック信号が所定の状態から外れたことを検出したときには、当該発生したエラーをシステム制御手段へ通知するようにしたことを特徴とするクロック信号制御装置。
- 基準クロック信号発生回路から出力される基準クロック信号を逓倍してシステムクロック信号を発生するクロック信号発生回路から出力されるシステムクロック信号を監視し、当該システムクロック信号が所定の状態から外れたことを検出したときには、当該発生したエラーをシステム制御手段へ通知するとともに、上記クロック信号発生回路から発生される信号に代えて上記基準クロック信号をシステムクロック信号としてシステムへ出力するようにしたことを特徴とするクロック信号制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003192603A JP2005033241A (ja) | 2003-07-07 | 2003-07-07 | 画像形成装置およびクロック信号制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003192603A JP2005033241A (ja) | 2003-07-07 | 2003-07-07 | 画像形成装置およびクロック信号制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005033241A true JP2005033241A (ja) | 2005-02-03 |
Family
ID=34204338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003192603A Pending JP2005033241A (ja) | 2003-07-07 | 2003-07-07 | 画像形成装置およびクロック信号制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005033241A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161775A (ja) * | 2009-01-06 | 2010-07-22 | Safenet Inc | 自走発振器のロックを検出するシステム及び方法 |
| JP2015115928A (ja) * | 2013-12-16 | 2015-06-22 | 株式会社メガチップス | 遅延同期ループ回路 |
-
2003
- 2003-07-07 JP JP2003192603A patent/JP2005033241A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161775A (ja) * | 2009-01-06 | 2010-07-22 | Safenet Inc | 自走発振器のロックを検出するシステム及び方法 |
| US9594541B2 (en) | 2009-01-06 | 2017-03-14 | Inside Secure | System and method for detecting FRO locking |
| JP2015115928A (ja) * | 2013-12-16 | 2015-06-22 | 株式会社メガチップス | 遅延同期ループ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100727975B1 (ko) | 시스템 온 칩의 고장 진단 장치 및 방법과 고장 진단이가능한 시스템 온 칩 | |
| US5642069A (en) | Clock signal loss detection and recovery apparatus in multiple clock signal system | |
| US6636702B2 (en) | Identifying apparatus, apparatus to be identified, identifying method, and printing apparatus | |
| JP2013175056A (ja) | 発振回路、集積回路、及び異常検出方法 | |
| TW201715245A (zh) | 半導體裝置及診斷測試方法 | |
| JP2017199104A (ja) | 半導体装置および半導体装置の制御方法 | |
| JP2005033241A (ja) | 画像形成装置およびクロック信号制御装置 | |
| JPH06255207A (ja) | ファンモータ故障検出手段を有する画像形成装置 | |
| JP3506329B2 (ja) | 映像切替検出回路 | |
| JP3631606B2 (ja) | 通信装置のクロック切替回路 | |
| KR100400928B1 (ko) | 망동기 장비의 자기진단/주파수 변이 측정 장치 및 그 방법 | |
| JPH04283840A (ja) | 情報処理装置の診断方法 | |
| JPH11316615A (ja) | Ｍｃｕのパワ―ノイズ防止回路 | |
| JP2003289554A (ja) | テレビジョンカメラ装置の故障診断方法 | |
| JP2891188B2 (ja) | 信号送出回路 | |
| JP2536789Y2 (ja) | マイクロコンピュータシステムの誤動作防止装置 | |
| JP7334605B2 (ja) | Ｆａｘ送受信装置、ｆａｘ送受信の制御方法および制御プログラム | |
| JP3637510B2 (ja) | 障害監視方法とその回路 | |
| KR20070010366A (ko) | 화상형성장치의 저전력 아날로그 디지털 변환시스템 및시스템 에러 검출방법 | |
| JP2596356B2 (ja) | 疑似障害発生装置 | |
| JPH1027290A (ja) | アラーム管理装置 | |
| JPH11261900A (ja) | 固体撮像装置 | |
| JP2677084B2 (ja) | エラー検出機能付交番信号回路 | |
| JP2006031133A (ja) | 半導体装置 | |
| JP2015103222A (ja) | 電子機器 |