JP2005032928A - n−InGaAs半導体及びIII−V族化合物半導体装置の製造方法 - Google Patents
n−InGaAs半導体及びIII−V族化合物半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005032928A JP2005032928A JP2003195222A JP2003195222A JP2005032928A JP 2005032928 A JP2005032928 A JP 2005032928A JP 2003195222 A JP2003195222 A JP 2003195222A JP 2003195222 A JP2003195222 A JP 2003195222A JP 2005032928 A JP2005032928 A JP 2005032928A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ingaas
- source
- semiconductor
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】従来技術で成長したものと同じように、低い値の接触抵抗をそのまま維持し、また表面の凹凸も同じレベルに維持しながら、4×1019cm−3という高キャリア濃度のn−InGaAsを成長させると共に、その際のn型ドーパント流量を少なくし、効率的にエピタキシャル成長させるn−InGaAs半導体及びIII−V族化合物半導体装置の製造方法を提供する。
【解決手段】基板10上にバッファ層11、チャネル層12、スペーサ層13、キャリア供給層14及びコンタクト層15bを順次エピタキシャル成長させてHEMTを形成する際に、In源の材料と、Ga源の材料と、As源の材料とを供給してInGaAs半導体層を成長させ、このInGaAs半導体層の成長中にDESeを供給することによりInGaAs半導体層にSeをドープしてn−InGaAs半導体コンタクト層を形成する。
【選択図】 図1
【解決手段】基板10上にバッファ層11、チャネル層12、スペーサ層13、キャリア供給層14及びコンタクト層15bを順次エピタキシャル成長させてHEMTを形成する際に、In源の材料と、Ga源の材料と、As源の材料とを供給してInGaAs半導体層を成長させ、このInGaAs半導体層の成長中にDESeを供給することによりInGaAs半導体層にSeをドープしてn−InGaAs半導体コンタクト層を形成する。
【選択図】 図1
Description
【0001】
【発明の属する分野】
本発明は、III−V族化合物半導体装置の製造方法、特にn−InGaAs半導体の製造方法に関するものである。
【0002】
【従来の技術】
ガリウム砒素(GaAs)やインジウムガリウム砒素(InGaAs)等の化合物半導体はシリコン(Si)半導体に比べて電子移動度が高いという特長がある。このような特長をいかしてGaAsやInGaAsは高速動作や高効率動作が要求されるデバイスに多用されている。代表例としてHEMT(High Electron Mobility Transistor)が挙げられる。
【0003】
図3は、HEMTの大まかな構造を示す。このHEMTは、基板10上にバッファ層11、チャネル層12、スペーサ層13、キャリア供給層14及びコンタクト層15aを順次エピタキシャル成長させたものである。ここで、バッファ層11は基板10の表面の残留不純物によるデバイス特性劣化を防止する層である。チャネル層12は自由電子が流れる層であり、高純度である必要がある。スペーサ層13はチャネル層12の自由電子がキャリア供給層14のn型不純物によるイオン散乱されるのを抑止する層である。キャリア供給層14はn型不純物がドーピングされており、放出した自由電子をチャネル層12へ供給する層である。コンタクト層15aは、電極を形成するための層である。
【0004】
コンタクト層15aは、電極を形成するための層であり、低抵抗であることが重要である。コンタクト層の抵抗を下げるためには、キャリア濃度を高くしなければならない。GaAsはコンタクト層として使用されているが、GaAsでは5×1018cm−3以上のキャリア濃度を得るのは難しい。一方、InGaAsを使用すれば、4×1019cm−3という高キャリア濃度を実現することができ、電極との接触抵抗を小さくすることができる。
【0005】
表1は、コンタクト層にInGaAsを用いたHEMTの構造例を示す。
【0006】
【表1】
【0007】
ここで、結晶成長のことをエピタキシャルと言う。エピタキシャル層の名称の「n−」や「i−」はエピタキシャル層がそれぞれn型、半絶縁性であることを表す。層の厚さの単位は「nm」(10−9m)である。キャリア濃度の単位は「cm−3」である。なお、キャリア供給層とコンタクト層の間に設けられたi−Al0.25Ga0.75As層は、電極を設けるためにコンタクト層を選択的にエッチング除去する際、キャリア供給層がエッチングされないように保護するための層である。また、AlAsとGaAsはほぼ同じ格子定数を有するので、任意の組成のAlxGa1−xAsがGaAs基板上に整合成長可能である。
【0008】
表1に示したHEMTエピタキシャルウェハの成長方法を以下に述べる。
【0009】
エピタキシャル層を成長させる基板10を図示しないサセプタにセットし、図示しない成長炉内で加熱する。成長炉内に原料ガスを供給すると、原料ガスが熱により分解し、基板10上にエピタキシャル層が成長する。原料としてi−GaAsを成長させる場合には、Ga原料のトリメチルガリウム(Ga(CH3)3)とAs原料のアルシン(AsH3)を基板10に供給する。尚、Ga原料として他にトリエチルガリウム(Ga(CH3CH2)3 )がある。As原料として他にトリメチル砒素(As(CH3)3)、ターシャリーブチルアルシン(TBA)がある。
【0010】
i−Al0.25Ga0.75Asを成長させる場合には、Ga(CH3)3 、AsH3 及びAl原料のトリメチルアルミニウム(Al(CH3)3)を基板に供給する。なお、Al原料として他にトリエチルアルミニウム(Al(CH3CH2)3)がある。
【0011】
i−In0.20Ga0.80Asを成長させる場合には、Ga(CH3)3 、AsH3及びIn原料のトリメチルインジウム(In(CH3)3)を基板に供給する。
【0012】
n−InGaAsを成長させる場合には、Ga(CH3)3 、In(CH3)3、AsH3 及びn型ドーパントを基板に供給する。n型ドーパントの元素としてはSiやセレン(Se)がある。Si原料としてはモノシラン(SiH4 )、ジシラン(Si2H6 )がある。Se原料としてはセレン化水素(H2Se)、ジエチルセレン(DESe)がある。
【0013】
また、スペーサ層に酸素か、あるいは水素をドーピングすることによりHEMTの電子移動度を高くさせるIII−V族化合物半導体製造方法が提案されている(例えば、特許文献1参照)。また、GaAs基板上に順次形成されたサブコレクタ層、コレクタ層、ベース層、エミッタ層、およびエミッタ層のオーミックコンタクト抵抗を低減させるためのSeドープしたn−InGaAsエミッタキャップ層からなるHBT(Heterojunction Bipolar Transistor)が記載されている(例えば、特許文献2参照)。
【0014】
【特許文献1】
特開2001−144285号公報
【特許文献2】
特開2001−230262号公報
【0015】
【発明が解決しようとする課題】
しかし、従来技術によれば、n−InGaAsを成長させる場合のn型ドーパントとして、Si原料であるSiH4、Si2H6、或いはSe原料であるH2Seを使用するが、これらを使用して4×1019cm−3という高キャリア濃度を実現させようとすると、使用流量が400cm3/分と大量の原料を必要としてしまうという問題がある。
【0016】
従って、本発明の目的は、従来技術で成長したものと同じように、低い値の接触抵抗をそのまま維持し、また格子不整合によって生じる表面の凹凸も同じレベルに維持しながら、4×1019cm−3という高キャリア濃度のn−InGaAsを成長させると共に、その際のn型ドーパント流量を少なくし、効率的にエピタキシャル成長させるn−InGaAs半導体及びIII−V族化合物半導体装置の製造方法を提供することにある。
【0017】
【課題を解決するための手段】
本発明は、上記の目的を達成するため、In源の材料と、Ga源の材料と、As源の材料とを供給してInGaAs半導体を成長させるステップと、
前記InGaAs半導体を成長させるステップ中にDESeを供給することにより前記InGaAs半導体にSeをドープしてn−InGaAs半導体を成長させるステップを有することを特徴とするn−InGaAs半導体の製造方法を提供する。
【0018】
さらに、本発明は、GaAs系半導体基板上にGaAs系半導体層を積層してIII−V族化合物半導体装置を形成するIII−V族化合物半導体装置の製造方法において、
In源の材料と、Ga源の材料と、As源の材料とを供給してInGaAs半導体層を成長させるステップと、
前記InGaAs半導体層を成長させるステップ中にDESeを供給することにより前記InGaAs半導体層にSeをドープしてn−InGaAs半導体コンタクト層を、所定のGaAs系化合物半導体層上に形成するステップを有することを特徴とするIII−V族化合物半導体装置の製造方法を提供する。
【0019】
本発明のn−InGaAs半導体及びIII−V族化合物半導体装置の製造方法によれば、n−InGaAsコンタクト層のn型ドーパント原料としてDESeを用いることにより、従来技術で成長したものと比べて、接触抵抗をほとんど変化させることなく、また表面の凹凸も同じレベルで、4×1019cm−3という高キャリア濃度のn−InGaAsを成長させるので、n−InGaAsコンタクト層を低抵抗にすることができると共に、その際のn型ドーパントDESe流量を大幅に低減させるので、非常に効率的にエピタキシャル成長させることができ、コストも低減することができる。
【0020】
本発明の一実施の形態によれば、半導体装置は、HEMT、HBT、FETのいずれかであることが好ましい。
【0021】
本発明の他の実施の形態によれば、In源の材料はIn(CH3)3であり、Ga源の材料はGa(CH3)3であり、As源の材料はAsH3であることが好ましい。
【0022】
【発明の実施の形態】
図1は、本発明の一実施の形態を示すHEMTの構造を示す。このHEMTは、基板10上にバッファ層11、チャネル層12、スペーサ層13、キャリア供給層14及びコンタクト層15bを順次エピタキシャル成長させたものである。ここで、バッファ層11は基板10の表面の残留不純物によるデバイス特性劣化を防止する層である。チャネル層12は自由電子が流れる層であり、高純度である必要がある。スペーサ層13はチャネル層12の自由電子がキャリア供給層14のn型不純物によるイオン散乱されるのを抑止する層である。キャリア供給層14はn型不純物がドーピングされており、放出した自由電子をチャネル層12へ供給する層である。コンタクト層15bは、電極を形成するための層である。
【0023】
コンタクト層15bは、電極を形成するための層であり、低抵抗であることが重要である。コンタクト層の抵抗を下げるためには、キャリア濃度を高くしなければならない。コンタクト層としてInGaAsを使用すれば、4×1019cm−3という高キャリア濃度を実現することができ、電極との接触抵抗を小さくすることができる。
【0024】
そこで、本発明は、基板10上にバッファ層11、チャネル層12、スペーサ層13、キャリア供給層14及びコンタクト層15bを順次エピタキシャル成長させてHEMTを形成する際に、In源の材料と、Ga源の材料と、As源の材料とを供給してInGaAs半導体層を成長させ、このInGaAs半導体層の成長中にDESeを供給することによりInGaAs半導体層にSeをドープしてn−InGaAs半導体コンタクト層を形成する。
【0025】
本発明を表1に示した構造のHEMTエピタキシャルウェハに適用した場合について説明する。
【0026】
成長時の基板温度を650℃とし、成長炉内の圧力を10132Pa(76Torr)とし、希釈用ガスとして水素を用いた。基板にはGaAs基板を用いた。
【0027】
i−GaAs層の成長にはGa(CH3)3とAsH3とを用いた。Ga(CH3)3の流量は10.5cm3/分である。AsH3の流量は315cm3/分である。
【0028】
i−Al0.25Ga0.75As層の成長にはGa(CH3)3、Al(CH3)3及びAsH3を用いた。Ga(CH3)3、Al(CH3)3及びAsH3の流量はそれぞれ5.3cm3/分、1.43cm3/分及び630cm3/分とした。
【0029】
i−In0.20Ga0.80As層の成長にはGa(CH3)3とIn(CH3)3及びAsH3を用いた。Ga(CH3)3、In(CH3)3及びAsH3の流量はそれぞれ5.3cm3/分、2.09cm3/分、及び500cm3/分とした。
【0030】
n−Al0.25Ga0.75As層の成長には、i−Al0.25Ga0.75Asの成長に使用したGa(CH3)3、Al(CH3)3、AsH3に加えてn型ドーパントとしてSi2H6を使用した。ドーパントSi2H6の流量は、7.78×10−3cm3/分である。ドーパントSi2H6以外の原料の流量はi−Al0.25Ga0.75As層の場合と同じである。
【0031】
n−GaAs層の成長には、i−GaAsの成長に使用したGa(CH3)3、AsH3に加えてn型ドーパントSi2H6を用いた。ドーパントSi2H6の流量は1.47×10−4cm3/分である。ドーパントSi2H6以外の原料の流量はi−GaAs層の場合と同様である。
【0032】
n−In0 → 0.50Ga1 → 0.50As層(コンタクト層)はInAs混晶比が0から0.50まで変化し、成長にはIn(CH3)3、Ga(CH3)3、AsH3に加えてn型ドーパントとしてDESeを用いた。In(CH3)3、Ga(CH3)3、AsH3、DESeの成長開始時の流量はそれぞれ0cm3/分、5.3cm3/分、500cm3/分、1.2×10−1cm3/分及び3.8×10−3cm3/分、また成長終了時の流量はそれぞれ8.3cm3/分、5.3cm3/分、500cm3/分、50cm3/分とした。
【0033】
n−In0.50Ga0.50As層(コンタクト層)の成長にはIn(CH3)3、Ga(CH3)3、AsH3、DESeを用い、それらの流量はそれぞれ8.3cm3/分、5.3cm3/分、500cm3/分、50cm3/分とした。
【0034】
表2は、上記の条件で成長したHEMTのInGaAsコンタクト層のn型ドーパント原料としてH2Se(従来技術)とDESeを用いた場合におけるn型ドーパント原料の使用流量(cm3/分)、ヘイズレベル(ppm)および接触抵抗(Ωcm2)測定結果である。ここで、ヘイズレベルおよび接触抵抗測定は、コンタクト層の表面の凹凸を調べるためのものである。ヘイズレベルというのは表面の曇りの程度を調べる目安であり、測定値が大きいほど表面が曇っていることが分かる。なお、単位はppmである。
【0035】
【表2】
【0036】
表2より、H2Se(セレン化水素)の場合、使用流量が400cm3/分で接触抵抗を1.0×10−7Ωcm2以下にすることができる。一方、DESe(ジエチルセレン)をn型ドーパント原料として使用した場合、使用流量が50cm3/分で接触抵抗を1.0×10−7Ωcm2以下にすることができる。また、ヘイズレベルも同等である。本発明に係るn型ドーパント原料であるDESeは、従来技術のH2Seに比較して使用量を8分の1に低減することができ非常に効率的であり、しかも従来技術で成長したエピタキシャルウェハと比較して接触抵抗および表面の凹凸は同等である。
【0037】
図2は、本発明の一実施の形態を示すHBT(Heterojunction Bipolar Transistor)の典型的な構造を示す。このHBTは、基板20上にコレクタ層21、ベース層22、エミッタ層23、コンタクト層24を順次エピタキシャル成長させたものである。
【0038】
表3は、コンタクト層としてInGaAs層を含む図2に示すHBTエピタキシャルウェハの断面構造例を示す。ここで、エピタキシャル層の名称の「n−」や「p−」はエピタキシャル層がそれぞれn型、p型であることを表す。層の厚さの単位は「nm」(10−9m)である。キャリア濃度の単位は「cm−3」である。
【0039】
【表3】
【0040】
前述の実施の形態ではHEMTエピタキシャルウェハの場合について説明したが、本発明はこれに限定されるものではなく、他のエピタキシャルウェハにも適用できる。例えば表3に示すようなHBT(Heterojunction Bipolar Transistor)やFET(Field Effect Transistor)などのエピタキシャルウェハにも適用できる。
【0041】
また、前述の実施の形態ではn−InGaAsコンタクト層のn型ドーパント原料としてDESeを使用する場合について説明したが、本発明はこれに限定されるものではなく、コンタクト層以外のn−InGaAs層のn型ドーパント原料としてDESeを使用することもできる。
【0042】
【発明の効果】
以上説明したように、本発明のn−InGaAs半導体及びIII−V族化合物半導体装置の製造方法によれば、n−InGaAsコンタクト層のn型ドーパント原料としてDESeを用いることにより、従来技術で成長したエピタキシャルウェハと比べて、接触抵抗および表面の凹凸を同等に維持しながら、4×1019cm−3という高キャリア濃度のn−InGaAsを成長させるため、n−InGaAsコンタクト層を低抵抗にすることができると共に、従来技術のH2Seに比較してDESe使用量を8分の1に低減するため非常に効率的にエピタキシャル成長させることができ非常に経済的である。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示すHEMTの概略断面図である。
【図2】本発明の一実施の形態を示すHBTの概略断面図である。
【図3】従来のHEMTの概略断面図である。
【符号の説明】
10 基板
11 バッファ層
12 チャネル層
13 スペーサ層
14 キャリア供給層
15a コンタクト層
15b コンタクト層
20 基板
21 コレクタ層
22 ベース層
23 エミッタ層
24 コンタクト層
【発明の属する分野】
本発明は、III−V族化合物半導体装置の製造方法、特にn−InGaAs半導体の製造方法に関するものである。
【0002】
【従来の技術】
ガリウム砒素(GaAs)やインジウムガリウム砒素(InGaAs)等の化合物半導体はシリコン(Si)半導体に比べて電子移動度が高いという特長がある。このような特長をいかしてGaAsやInGaAsは高速動作や高効率動作が要求されるデバイスに多用されている。代表例としてHEMT(High Electron Mobility Transistor)が挙げられる。
【0003】
図3は、HEMTの大まかな構造を示す。このHEMTは、基板10上にバッファ層11、チャネル層12、スペーサ層13、キャリア供給層14及びコンタクト層15aを順次エピタキシャル成長させたものである。ここで、バッファ層11は基板10の表面の残留不純物によるデバイス特性劣化を防止する層である。チャネル層12は自由電子が流れる層であり、高純度である必要がある。スペーサ層13はチャネル層12の自由電子がキャリア供給層14のn型不純物によるイオン散乱されるのを抑止する層である。キャリア供給層14はn型不純物がドーピングされており、放出した自由電子をチャネル層12へ供給する層である。コンタクト層15aは、電極を形成するための層である。
【0004】
コンタクト層15aは、電極を形成するための層であり、低抵抗であることが重要である。コンタクト層の抵抗を下げるためには、キャリア濃度を高くしなければならない。GaAsはコンタクト層として使用されているが、GaAsでは5×1018cm−3以上のキャリア濃度を得るのは難しい。一方、InGaAsを使用すれば、4×1019cm−3という高キャリア濃度を実現することができ、電極との接触抵抗を小さくすることができる。
【0005】
表1は、コンタクト層にInGaAsを用いたHEMTの構造例を示す。
【0006】
【表1】
【0007】
ここで、結晶成長のことをエピタキシャルと言う。エピタキシャル層の名称の「n−」や「i−」はエピタキシャル層がそれぞれn型、半絶縁性であることを表す。層の厚さの単位は「nm」(10−9m)である。キャリア濃度の単位は「cm−3」である。なお、キャリア供給層とコンタクト層の間に設けられたi−Al0.25Ga0.75As層は、電極を設けるためにコンタクト層を選択的にエッチング除去する際、キャリア供給層がエッチングされないように保護するための層である。また、AlAsとGaAsはほぼ同じ格子定数を有するので、任意の組成のAlxGa1−xAsがGaAs基板上に整合成長可能である。
【0008】
表1に示したHEMTエピタキシャルウェハの成長方法を以下に述べる。
【0009】
エピタキシャル層を成長させる基板10を図示しないサセプタにセットし、図示しない成長炉内で加熱する。成長炉内に原料ガスを供給すると、原料ガスが熱により分解し、基板10上にエピタキシャル層が成長する。原料としてi−GaAsを成長させる場合には、Ga原料のトリメチルガリウム(Ga(CH3)3)とAs原料のアルシン(AsH3)を基板10に供給する。尚、Ga原料として他にトリエチルガリウム(Ga(CH3CH2)3 )がある。As原料として他にトリメチル砒素(As(CH3)3)、ターシャリーブチルアルシン(TBA)がある。
【0010】
i−Al0.25Ga0.75Asを成長させる場合には、Ga(CH3)3 、AsH3 及びAl原料のトリメチルアルミニウム(Al(CH3)3)を基板に供給する。なお、Al原料として他にトリエチルアルミニウム(Al(CH3CH2)3)がある。
【0011】
i−In0.20Ga0.80Asを成長させる場合には、Ga(CH3)3 、AsH3及びIn原料のトリメチルインジウム(In(CH3)3)を基板に供給する。
【0012】
n−InGaAsを成長させる場合には、Ga(CH3)3 、In(CH3)3、AsH3 及びn型ドーパントを基板に供給する。n型ドーパントの元素としてはSiやセレン(Se)がある。Si原料としてはモノシラン(SiH4 )、ジシラン(Si2H6 )がある。Se原料としてはセレン化水素(H2Se)、ジエチルセレン(DESe)がある。
【0013】
また、スペーサ層に酸素か、あるいは水素をドーピングすることによりHEMTの電子移動度を高くさせるIII−V族化合物半導体製造方法が提案されている(例えば、特許文献1参照)。また、GaAs基板上に順次形成されたサブコレクタ層、コレクタ層、ベース層、エミッタ層、およびエミッタ層のオーミックコンタクト抵抗を低減させるためのSeドープしたn−InGaAsエミッタキャップ層からなるHBT(Heterojunction Bipolar Transistor)が記載されている(例えば、特許文献2参照)。
【0014】
【特許文献1】
特開2001−144285号公報
【特許文献2】
特開2001−230262号公報
【0015】
【発明が解決しようとする課題】
しかし、従来技術によれば、n−InGaAsを成長させる場合のn型ドーパントとして、Si原料であるSiH4、Si2H6、或いはSe原料であるH2Seを使用するが、これらを使用して4×1019cm−3という高キャリア濃度を実現させようとすると、使用流量が400cm3/分と大量の原料を必要としてしまうという問題がある。
【0016】
従って、本発明の目的は、従来技術で成長したものと同じように、低い値の接触抵抗をそのまま維持し、また格子不整合によって生じる表面の凹凸も同じレベルに維持しながら、4×1019cm−3という高キャリア濃度のn−InGaAsを成長させると共に、その際のn型ドーパント流量を少なくし、効率的にエピタキシャル成長させるn−InGaAs半導体及びIII−V族化合物半導体装置の製造方法を提供することにある。
【0017】
【課題を解決するための手段】
本発明は、上記の目的を達成するため、In源の材料と、Ga源の材料と、As源の材料とを供給してInGaAs半導体を成長させるステップと、
前記InGaAs半導体を成長させるステップ中にDESeを供給することにより前記InGaAs半導体にSeをドープしてn−InGaAs半導体を成長させるステップを有することを特徴とするn−InGaAs半導体の製造方法を提供する。
【0018】
さらに、本発明は、GaAs系半導体基板上にGaAs系半導体層を積層してIII−V族化合物半導体装置を形成するIII−V族化合物半導体装置の製造方法において、
In源の材料と、Ga源の材料と、As源の材料とを供給してInGaAs半導体層を成長させるステップと、
前記InGaAs半導体層を成長させるステップ中にDESeを供給することにより前記InGaAs半導体層にSeをドープしてn−InGaAs半導体コンタクト層を、所定のGaAs系化合物半導体層上に形成するステップを有することを特徴とするIII−V族化合物半導体装置の製造方法を提供する。
【0019】
本発明のn−InGaAs半導体及びIII−V族化合物半導体装置の製造方法によれば、n−InGaAsコンタクト層のn型ドーパント原料としてDESeを用いることにより、従来技術で成長したものと比べて、接触抵抗をほとんど変化させることなく、また表面の凹凸も同じレベルで、4×1019cm−3という高キャリア濃度のn−InGaAsを成長させるので、n−InGaAsコンタクト層を低抵抗にすることができると共に、その際のn型ドーパントDESe流量を大幅に低減させるので、非常に効率的にエピタキシャル成長させることができ、コストも低減することができる。
【0020】
本発明の一実施の形態によれば、半導体装置は、HEMT、HBT、FETのいずれかであることが好ましい。
【0021】
本発明の他の実施の形態によれば、In源の材料はIn(CH3)3であり、Ga源の材料はGa(CH3)3であり、As源の材料はAsH3であることが好ましい。
【0022】
【発明の実施の形態】
図1は、本発明の一実施の形態を示すHEMTの構造を示す。このHEMTは、基板10上にバッファ層11、チャネル層12、スペーサ層13、キャリア供給層14及びコンタクト層15bを順次エピタキシャル成長させたものである。ここで、バッファ層11は基板10の表面の残留不純物によるデバイス特性劣化を防止する層である。チャネル層12は自由電子が流れる層であり、高純度である必要がある。スペーサ層13はチャネル層12の自由電子がキャリア供給層14のn型不純物によるイオン散乱されるのを抑止する層である。キャリア供給層14はn型不純物がドーピングされており、放出した自由電子をチャネル層12へ供給する層である。コンタクト層15bは、電極を形成するための層である。
【0023】
コンタクト層15bは、電極を形成するための層であり、低抵抗であることが重要である。コンタクト層の抵抗を下げるためには、キャリア濃度を高くしなければならない。コンタクト層としてInGaAsを使用すれば、4×1019cm−3という高キャリア濃度を実現することができ、電極との接触抵抗を小さくすることができる。
【0024】
そこで、本発明は、基板10上にバッファ層11、チャネル層12、スペーサ層13、キャリア供給層14及びコンタクト層15bを順次エピタキシャル成長させてHEMTを形成する際に、In源の材料と、Ga源の材料と、As源の材料とを供給してInGaAs半導体層を成長させ、このInGaAs半導体層の成長中にDESeを供給することによりInGaAs半導体層にSeをドープしてn−InGaAs半導体コンタクト層を形成する。
【0025】
本発明を表1に示した構造のHEMTエピタキシャルウェハに適用した場合について説明する。
【0026】
成長時の基板温度を650℃とし、成長炉内の圧力を10132Pa(76Torr)とし、希釈用ガスとして水素を用いた。基板にはGaAs基板を用いた。
【0027】
i−GaAs層の成長にはGa(CH3)3とAsH3とを用いた。Ga(CH3)3の流量は10.5cm3/分である。AsH3の流量は315cm3/分である。
【0028】
i−Al0.25Ga0.75As層の成長にはGa(CH3)3、Al(CH3)3及びAsH3を用いた。Ga(CH3)3、Al(CH3)3及びAsH3の流量はそれぞれ5.3cm3/分、1.43cm3/分及び630cm3/分とした。
【0029】
i−In0.20Ga0.80As層の成長にはGa(CH3)3とIn(CH3)3及びAsH3を用いた。Ga(CH3)3、In(CH3)3及びAsH3の流量はそれぞれ5.3cm3/分、2.09cm3/分、及び500cm3/分とした。
【0030】
n−Al0.25Ga0.75As層の成長には、i−Al0.25Ga0.75Asの成長に使用したGa(CH3)3、Al(CH3)3、AsH3に加えてn型ドーパントとしてSi2H6を使用した。ドーパントSi2H6の流量は、7.78×10−3cm3/分である。ドーパントSi2H6以外の原料の流量はi−Al0.25Ga0.75As層の場合と同じである。
【0031】
n−GaAs層の成長には、i−GaAsの成長に使用したGa(CH3)3、AsH3に加えてn型ドーパントSi2H6を用いた。ドーパントSi2H6の流量は1.47×10−4cm3/分である。ドーパントSi2H6以外の原料の流量はi−GaAs層の場合と同様である。
【0032】
n−In0 → 0.50Ga1 → 0.50As層(コンタクト層)はInAs混晶比が0から0.50まで変化し、成長にはIn(CH3)3、Ga(CH3)3、AsH3に加えてn型ドーパントとしてDESeを用いた。In(CH3)3、Ga(CH3)3、AsH3、DESeの成長開始時の流量はそれぞれ0cm3/分、5.3cm3/分、500cm3/分、1.2×10−1cm3/分及び3.8×10−3cm3/分、また成長終了時の流量はそれぞれ8.3cm3/分、5.3cm3/分、500cm3/分、50cm3/分とした。
【0033】
n−In0.50Ga0.50As層(コンタクト層)の成長にはIn(CH3)3、Ga(CH3)3、AsH3、DESeを用い、それらの流量はそれぞれ8.3cm3/分、5.3cm3/分、500cm3/分、50cm3/分とした。
【0034】
表2は、上記の条件で成長したHEMTのInGaAsコンタクト層のn型ドーパント原料としてH2Se(従来技術)とDESeを用いた場合におけるn型ドーパント原料の使用流量(cm3/分)、ヘイズレベル(ppm)および接触抵抗(Ωcm2)測定結果である。ここで、ヘイズレベルおよび接触抵抗測定は、コンタクト層の表面の凹凸を調べるためのものである。ヘイズレベルというのは表面の曇りの程度を調べる目安であり、測定値が大きいほど表面が曇っていることが分かる。なお、単位はppmである。
【0035】
【表2】
【0036】
表2より、H2Se(セレン化水素)の場合、使用流量が400cm3/分で接触抵抗を1.0×10−7Ωcm2以下にすることができる。一方、DESe(ジエチルセレン)をn型ドーパント原料として使用した場合、使用流量が50cm3/分で接触抵抗を1.0×10−7Ωcm2以下にすることができる。また、ヘイズレベルも同等である。本発明に係るn型ドーパント原料であるDESeは、従来技術のH2Seに比較して使用量を8分の1に低減することができ非常に効率的であり、しかも従来技術で成長したエピタキシャルウェハと比較して接触抵抗および表面の凹凸は同等である。
【0037】
図2は、本発明の一実施の形態を示すHBT(Heterojunction Bipolar Transistor)の典型的な構造を示す。このHBTは、基板20上にコレクタ層21、ベース層22、エミッタ層23、コンタクト層24を順次エピタキシャル成長させたものである。
【0038】
表3は、コンタクト層としてInGaAs層を含む図2に示すHBTエピタキシャルウェハの断面構造例を示す。ここで、エピタキシャル層の名称の「n−」や「p−」はエピタキシャル層がそれぞれn型、p型であることを表す。層の厚さの単位は「nm」(10−9m)である。キャリア濃度の単位は「cm−3」である。
【0039】
【表3】
【0040】
前述の実施の形態ではHEMTエピタキシャルウェハの場合について説明したが、本発明はこれに限定されるものではなく、他のエピタキシャルウェハにも適用できる。例えば表3に示すようなHBT(Heterojunction Bipolar Transistor)やFET(Field Effect Transistor)などのエピタキシャルウェハにも適用できる。
【0041】
また、前述の実施の形態ではn−InGaAsコンタクト層のn型ドーパント原料としてDESeを使用する場合について説明したが、本発明はこれに限定されるものではなく、コンタクト層以外のn−InGaAs層のn型ドーパント原料としてDESeを使用することもできる。
【0042】
【発明の効果】
以上説明したように、本発明のn−InGaAs半導体及びIII−V族化合物半導体装置の製造方法によれば、n−InGaAsコンタクト層のn型ドーパント原料としてDESeを用いることにより、従来技術で成長したエピタキシャルウェハと比べて、接触抵抗および表面の凹凸を同等に維持しながら、4×1019cm−3という高キャリア濃度のn−InGaAsを成長させるため、n−InGaAsコンタクト層を低抵抗にすることができると共に、従来技術のH2Seに比較してDESe使用量を8分の1に低減するため非常に効率的にエピタキシャル成長させることができ非常に経済的である。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示すHEMTの概略断面図である。
【図2】本発明の一実施の形態を示すHBTの概略断面図である。
【図3】従来のHEMTの概略断面図である。
【符号の説明】
10 基板
11 バッファ層
12 チャネル層
13 スペーサ層
14 キャリア供給層
15a コンタクト層
15b コンタクト層
20 基板
21 コレクタ層
22 ベース層
23 エミッタ層
24 コンタクト層
Claims (4)
- In源の材料と、Ga源の材料と、As源の材料とを供給してInGaAs半導体を成長させるステップと、
前記InGaAs半導体を成長させるステップ中にDESeを供給することにより前記InGaAs半導体にSeをドープしてn−InGaAs半導体を成長させるステップを有することを特徴とするn−InGaAs半導体の製造方法。 - GaAs系半導体基板上にGaAs系半導体層を積層してIII−V族化合物半導体装置を形成するIII−V族化合物半導体装置の製造方法において、
In源の材料と、Ga源の材料と、As源の材料とを供給してInGaAs半導体層を成長させるステップと、
前記InGaAs半導体層を成長させるステップ中にDESeを供給することにより前記InGaAs半導体層にSeをドープしてn−InGaAs半導体コンタクト層を、所定のGaAs系化合物半導体層上に形成するステップを有することを特徴とするIII−V族化合物半導体装置の製造方法。 - 前記半導体装置は、HEMT、HBT、FETのいずれかであることを特徴とする請求項2記載のIII−V族化合物半導体装置の製造方法。
- 前記In源の材料はIn(CH3)3であり、前記Ga源の材料はGa(CH3)3であり、前記As源の材料はAsH3であることを特徴とする請求項2記載のIII−V族化合物半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003195222A JP2005032928A (ja) | 2003-07-10 | 2003-07-10 | n−InGaAs半導体及びIII−V族化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003195222A JP2005032928A (ja) | 2003-07-10 | 2003-07-10 | n−InGaAs半導体及びIII−V族化合物半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005032928A true JP2005032928A (ja) | 2005-02-03 |
Family
ID=34206133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003195222A Pending JP2005032928A (ja) | 2003-07-10 | 2003-07-10 | n−InGaAs半導体及びIII−V族化合物半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005032928A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022121410A (ja) * | 2021-02-08 | 2022-08-19 | 3-5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング | 積層型のiii-v族半導体ダイオード |
-
2003
- 2003-07-10 JP JP2003195222A patent/JP2005032928A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022121410A (ja) * | 2021-02-08 | 2022-08-19 | 3-5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング | 積層型のiii-v族半導体ダイオード |
US11784261B2 (en) | 2021-02-08 | 2023-10-10 | Azur Space Solar Power Gmbh | Stacked III-V semiconductor diode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7244520B2 (en) | Substrate for nitride semiconductor growth | |
US8030164B2 (en) | Compound semiconductor structure | |
US8987782B2 (en) | Semiconductor structure for forming a combination of different types of devices | |
JP2008263023A (ja) | Iii−v族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法 | |
JP2010141037A (ja) | 窒化ガリウム系半導体電子デバイス、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及びエピタキシャル基板を作製する方法 | |
JP2009016867A (ja) | pn接合を有する薄膜結晶ウエハ及びその製造方法 | |
JP3158651B2 (ja) | 化合物半導体及びその製造方法 | |
JP2005032928A (ja) | n−InGaAs半導体及びIII−V族化合物半導体装置の製造方法 | |
JP3631600B2 (ja) | 化合物半導体基板 | |
JP2011054685A (ja) | 半導体基板 | |
JP2007042936A (ja) | Iii−v族化合物半導体エピタキシャルウェハ | |
JP2006012915A (ja) | Iii−v族化合物半導体装置及びその製造方法 | |
JP2008103546A (ja) | Iii−v族化合物半導体素子及びiii−v族化合物半導体エピタキシャルウェハ | |
JP2005191477A (ja) | 高電子移動度トランジスタ用エピタキシャルウェハ | |
JP4770130B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ | |
JP4635444B2 (ja) | 電界効果トランジスタ用エピタキシャルウエハ | |
JP7120334B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPH06267867A (ja) | 化合物半導体の結晶成長法およびこれを用いたオーミックコンタクトの形成法 | |
JP2004103707A (ja) | Iii−v族化合物半導体素子 | |
JP2004241463A (ja) | 化合物半導体の気相成長方法 | |
JP2002025922A (ja) | Iii−v族化合物半導体の製造方法 | |
JP2007235062A (ja) | エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法 | |
JP2001326187A (ja) | Iii−v族化合物半導体及びその製造方法 | |
JP2008192830A (ja) | Iii−v族化合物半導体装置及びその製造方法 | |
JP2005032897A (ja) | ヘテロ接合バイポーラトランジスタ |