JP2005019566A

JP2005019566A - 磁電変換素子

Info

Publication number: JP2005019566A
Application number: JP2003180189A
Authority: JP
Inventors: Hironori Ishii; 宏典石井; Masato Terada; 正人寺田
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2003-06-24
Filing date: 2003-06-24
Publication date: 2005-01-20

Abstract

【課題】半導体薄膜と磁気収束チップとの間に高弾性率層を設けることで耐熱性の向上したホール素子を提供すること。
【解決手段】磁気に感ずる半導体薄膜１上に、弾性率が１１００〜１００００ＭＰａで、厚さが０．３〜１０μｍの高弾性率層２を少なくとも１層配置する。半導体薄膜１は、接着樹脂層５を介して高透磁率磁性体からなる基板３上に形成されている。これにより、ホール素子の耐熱性試験での電気特性や半導体薄膜の剥離も抑制でき、ホール素子の耐熱性および信頼性を大きく向上できる。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、磁電変換素子に関し、より詳細には、半導体のホール効果を利用した半導体磁電変換素子、すなわち磁界の磁束密度に比例した電圧信号を取り出すように構成されたホール素子に関するものである。
【０００２】
【従来の技術】
現在、ＶＴＲ、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭに使用されるブラシレスモータの回転制御用途において、ＩｎＳｂ等の化合物半導体で製造された半導体素子であるホール素子が広く使用されている。また、モータ回転制御用途以外にも、非接触の位置センサや電流センサなどの分野への拡大が期待されている。ここで、ホール素子とは、半導体のホール効果、磁気抵抗効果により磁石からなどの磁気を検知して電気信号として出力する素子である。
【０００３】
現在広く使用されているホール素子は、感磁部として、ＳｉやＩＩＩ−Ｖ属化合物半導体であるＧａＡｓ、ＩｎＡｓ、ＩｎＳｂおよびそれらに不純物をドープ、もしくは打ち込みしたものが用いられている。特に感磁部としてＩｎＳｂの半導体薄膜を用いたホール素子は、ＩｎＳｂの電子移動度の高さから高感度のセンサを製造できるため、現在世界で生産されている８０％程度のホール素子がＩｎＳｂを用いたものである。
【０００４】
また、ＩｎＳｂを用いたホール素子は、その構造から２種類に分けることができ、一つは真空蒸着および分子線エピタキシー（ＭＢＥ）や有機化学気相成長法（ＭＯＣＶＤ）などにより、ＳｉやＧａＡｓ、フェライトなどの基板に直接ＩｎＳｂの結晶を成長させた構造のものであり、もう一つはマイカ基板にＩｎＳｂを一度真空蒸着させてから、接着樹脂を用いて基板に転写した構造を持つものである。後者のホール素子は、転写型ホール素子と呼ばれ、マイカに真空蒸着することにより作製したＩｎＳｂ結晶は、直接基板に結晶を成長させたものに比べて高感度であることから広く使用されている。
【０００５】
また、ホール素子の出力は、感磁部での磁束密度に比例するため、出来るだけ多くの磁束を感磁部に収束することがホール素子の高感度化にとって有利であり、磁気増幅構造と呼ばれる感磁部を強磁性体のフェライトなどで上下にサンドイッチし、磁気収束効果を高めた構造が広く用いられている。磁気増幅構造をとることにより、感磁部である半導体薄膜に加わる磁束密度を１０倍程度増幅することができる。
【０００６】
本発明の従来技術として、オフセット電圧の温度変動を受けにくい構造としたホール素子及びその製造方法についてはすでに提案されている（例えば、特許文献１参照）。この文献に記載のものは、基板上に磁気に感応する感磁膜と内部電極とがモールド樹脂で被覆され、感磁膜上には無機物からなる第１の保護膜と、その上に有機物からなる応力緩衝機能を有する第２の保護膜を形成し、ホール素子にかかる応力を緩和させるように構成したものである。
【０００７】
【特許文献１】
特開２００１−１０２６５５号公報
【０００８】
【発明が解決しようとする課題】
最近、電子部品業界において環境に調和した製品を供給していくために、電子部品の鉛フリー化が進められている。特に実装用半田ペーストおよび外装メッキの鉛フリー化が進んでおり、鉛を含まない半田ペーストや外装メッキの開発および導入が加速している状況である。現行の錫・鉛系の半田に対して鉛フリー半田は、融点が数十℃上昇するため、基板実装時のリフロー、フロー温度の上昇は避けられず、ホール素子においても耐熱性の向上が急務である。
【０００９】
ホール素子の耐熱性の評価としては、半田耐熱試験、プレッシャークラッカーテストなどが広く行われている。主に半田耐熱試験は、実装時の熱による特性への影響を評価することを目的とし、プレッシャークラッカーテストは、使用環境による特性への影響を評価することを目的とする試験法である。ホール素子の感磁部である半導体薄膜は、ストレスの影響を受け易く、熱や応力などのストレスによるバンドギャップの変化で電気特性が変動する傾向があり、試験前後におけるホール素子の電気特性の変動量の大きさを評価することで一般的に耐熱性評価が行われている。
【００１０】
一般的に、無機物と有機物を接着した素材に高温をかけると、それらの線膨張係数の違いにより変形やクラック、剥離が生じることが知られている。ホール素子は、感磁部を強磁性体のフェライトなどで上下にサンドイッチし、磁気収束効果を高めた構造が広く用いられており、強磁性体のフェライトなどは、半導体薄膜の上下に樹脂層を介して配置されている。このため実際に耐熱性試験を行うと半導体薄膜と樹脂層の熱による線膨張差の違いにより、半導体薄膜が応力を受けやすく、電気特性が大きく変動する。特に半田耐熱試験では、感磁部面の剥離やクラック、また、プレッシャークラッカーテストでは、ホール素子の電気特性の変動量が大きくなるという傾向が見られる。
【００１１】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、半導体薄膜と磁気収束チップとの間に高弾性率層を設けることで耐熱性の向上したホール素子を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、磁気に感ずる半導体薄膜（１）と、高透磁率磁性体からなる磁気収束チップ（４）との間に、弾性率が１１００〜１００００ＭＰａの高弾性率層（２）が少なくとも１層設けられていることを特徴とする。
【００１３】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記高弾性率層（２）の厚さが、０．３〜１０μｍであることを特徴とする。
【００１４】
また、請求項３に記載の発明は、請求項２に記載の発明において、前記半導体薄膜（１）が、接着樹脂層（５）を介して高透磁率磁性体からなる基板（３）上に設けられていることを特徴とする。
【００１５】
このように、本発明は、半導体薄膜と磁気収束チップとの間に、半導体薄膜に熱などによるストレスを伝えにくい材料を配置することで、耐熱性試験によるクラックや剥離、および電気特性の変動などの不良発生を抑制し、鉛フリー化対応で要求される高温実装に耐えうるホール素子を開発、生産するためのものである。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。
図１は、本発明の磁電変換素子の一実施形態を説明するための構成図で、図中符号１は半導体薄膜、２は高弾性率層、３は基板、４は磁気収束チップ、５は接着樹脂層、６は樹脂パッケージ、７はリード端子を示している。この実施例においては、磁電変換素子としてホール素子を用いた場合について説明する。
【００１７】
本発明のホール素子は、磁気に感ずる半導体薄膜１上に、弾性率が１１００〜１００００ＭＰａで、厚さが０．３〜１０μｍの高弾性率層２を少なくとも１層配置するとともに、半導体薄膜１が、接着樹脂層５を介して高透磁率磁性体からなる基板３上に形成された構成となっている。
【００１８】
つまり、基板３上に、接着樹脂層５を介して感磁部である半導体薄膜１が配置され、この半導体薄膜１上に高弾性率層２を介して配置された磁気収束チップ４を配置した磁気増幅構造を有するペレットを樹脂パッケージ６で被覆したものであり、この樹脂パッケージ６部の側面もしくは外部には、実装基板と電気的に接合するためのリード端子７を有するように構成されている。
【００１９】
半導体薄膜１は、ホール効果のある半導体であればなんでもよいが、Ｉｎ，Ｓｂ，Ｇａ、Ｓｂを含むＩＩＩ−Ｖ属化合物やＳｉ、Ｇｅが好ましい。また、これらの混合物であっても良い。また、半導体薄膜の膜厚は２μｍ以下が好ましい。
【００２０】
高弾性率層２は、有機物または無機物のどちらでもよいが、比較的容易に形成できる有機物が好ましい。この高弾性率層２は、感磁部の半導体薄膜１と磁気収束チップ４との間に配置され、感磁部の半導体薄膜１の直上に配置されることが好ましいが、必ずしも直上でなくてもよい。また、高弾性率層２は、半導体薄膜１において磁気収束チップ４の下となる領域を少なくとも覆う必要があるが、磁気収束チップ４の下部だけでなくワイヤーボンディングパッド部を除くその他の部分を覆ってもよい。
【００２１】
また、高弾性率層２の材料としては、磁気収束チップ４の接着剤を併用してもよいし、接着剤とは別の層であっても良い。高弾性率層２は、複数層配置してもよいが、膜厚が厚くなりすぎると磁気収束効果が下がるため薄い方がよく、多くても２層以下で、厚さが１０μｍ以下であることが特に好ましい。
【００２２】
基板３は、特に限定されないが、収磁効果のあるフェライトやパーマロイ、あるいはシリコーン基板や、ＧａＡｓ基板、アルミナ基板などが好ましい。
磁気収束チップ４としては、磁気収束効果のあるものであれば特に限定されないが、特にフェライトやパーマロイが好ましい。
【００２３】
接着樹脂層５としては、半導体薄膜（１）と基板（３）を接着できるものであれば何でもよいが、熱硬化型の樹脂であるエポキシ系やイミド系の樹脂はガラス転移温度が高く、接着性も高いため特に好ましい。
【００２４】
樹脂パッケージ６としては、ペレットを封止できる樹脂であれば何でも良いが、一般的に用いられているフィラーが充填されたエポキシ樹脂を使用することができる。
【００２５】
リード端子７としては、実装基板と電気的に接合できるものであれば何でも良いが、外装メッキされたリードフレームや基板上に直接メッキなどにより形成した電極などが好ましい。
【００２６】
以下に本発明の実施例について説明するが、本発明がこれらの実施例に限定されるものではない。
［実施例１，２］
まず、マイカ基板の表面に、真空蒸着法により作製したＩｎＳｂの半導体薄膜と１辺５４ｍｍのフェライト基板を、イミド系の接着樹脂を用いて接着し、熱硬化後、マイカを除去してフェライト基板上に接着樹脂を介してＩｎＳｂの半導体薄膜を得た。次に、ＩｎＳｂの感磁部を形成するために、感磁部以外の部分に無電解と電解の銅メッキと、ワイヤーボンディングパット部を形成するためのニッケルメッキと金メッキをフォトリソグラフィー法とレジスト除去を２回繰り返すことでパターンを形成した。
【００２７】
さらに、ホール素子ペレットのパターンをレジストで形成し、ウエットエッチング法でパターン以外の不要な部分をエッチングすることでホール素子のパターンを基板上に多数形成した。次に、ホール素子の感磁部上に接着樹脂を介して磁気収束チップを載せた。
【００２８】
磁気収束チップを載せるための接着樹脂として、実施例１では１１００ＭＰａの弾性率をもつエポキシ系樹脂を、実施例２では１００００ＭＰａの弾性率をもつイミド系樹脂を、比較例１では６．５ＭＰａの弾性率をもつシリコーン系樹脂、比較例２ではシリカフィラーを含有する弾性率１３７００ＭＰａのエポキシ樹脂をそれぞれ５μｍの厚さでポッティングして用いた。
【００２９】
磁気収束チップを載せた基板を個々のホール素子パターンに沿って切断し、ホール素子ペレットを作製した。このホール素子ペレットをリードフレーム上にダイボンディングした後、リードフレームとワイヤーボンディングパット部を金ワイヤーで電気的に接続し、エポキシ樹脂でモールディング、リード部に外装メッキをすることによりホール素子を作製した。
【００３０】
こうして作製したホール素子を、半田耐熱試験とプレッシャークラッカーテストの２つの試験法により耐熱性を評価した。半田耐熱試験では１２５℃の恒温槽に２時間放置し、８５℃８５％ＲＨの恒温恒湿漕に１５時間放置してから３００℃の半田漕に５秒間浸漬することで、半田浸漬前後の電気特性の変動を評価した。
【００３１】
また、プレッシャークラッカーテストは、１２１℃で湿度１００％ＲＨ、２気圧の環境下に１００時間放置前後の電気特性の変動を各試験２２素子ずつ評価した。何れの評価法においても、ホール素子の電気特性である抵抗と不平衡電圧の試験前後における変動量を測定することで耐熱性の評価を行い、抵抗においては試験前後の変動率が１５％以上を、不平衡電圧においては試験前後の変動量が５ｍＶ以上を不良として規定した。
【００３２】
以下に示す表１及び表２は、評価結果を示したものである。
【００３３】
【表１】

【００３４】
【表２】

【００３５】
プレッシャークラッカーテストでは、比較例２の弾性率が１３７００ＭＰａと一番高いシリカフィラー含有エポキシ樹脂において大きな抵抗や不平衡電圧の変動が見られ、試験数の５０％にＮＧが発生した。しかし、実施例２の弾性率が１００００ＭＰａのイミド系樹脂では抵抗の変動はほとんどなく、１００００ＭＰａ以下の弾性率層を配置することで電気特性の変動を抑制できた。
【００３６】
また、電気特性が変動した素子を開封して感磁部を観察しても、半導体薄膜に剥離は起こっていなかった。これより弾性率が１００００ＭＰａより大きな樹脂をポッティングした場合、樹脂自体の応力により感磁部に大きなストレスが掛かり、電気特性が大きく変動することを確認した。
【００３７】
次に、半田耐熱試験を行うと、プレッシャークラッカーテストと異なり、比較例１の弾性率が６．５ＭＰａと一番低いシリコーン樹脂を用いたサンプルのみ抵抗および不平衡電圧が大きく変動し、試験数の７０％以上で不良が発生した。また、大きく特性が変動した不良素子を開封して感磁部を観察すると、磁気収束チップの形状で感磁部の半導体薄膜の剥離が起こっていることがわかった。
【００３８】
これは熱により磁気収束チップからの大きなストレスが感磁部上にかかるからであり、磁気収束チップを接着する樹脂の弾性率が大きいほど磁気収束チップから感磁部に伝わるストレスが小さくなり、電気特性の変動が少なく、半導体薄膜の剥離も起こらないものと推測される。
【００３９】
すなわち、半導体薄膜の感磁部上に配置する層として、弾性率が１１００〜１００００ＭＰａの樹脂を使用することで耐熱性が向上することを確認できた。
【００４０】
［実施例３，４，５］
上述した実施例１と同様に、ホール素子のパターンを基板上に形成した後、ホール素子の感磁部上に磁気収束チップを載せるための樹脂として弾性率が１１００ＭＰａの弾性率をもつエポキシ樹脂を５、１０、１２、１５μｍでポッティングし、磁気収束チップを載せ、後の工程は実施例１と同様にしてホール素子を作製した（実施例４，５、比較例３、４）。また、１１００ＭＰａの弾性率をもつエポキシ樹脂を１μｍの厚さでポッティングし、磁気収束チップを載せてから磁気収束チップをプレスし、エポキシ樹脂の厚みが０．３μｍの実施例３のホール素子を作製した。
【００４１】
上述した実施例１，２および比較例１，２と同様に、プレッシャークラッカーテストと半田耐熱試験を行った結果を表３及び表４に示す。
【００４２】
【表３】

【００４３】
【表４】

【００４４】
半田耐熱性では特性の変動や感磁部の剥離はみられないが、プレッシャークラッカーテストで大きな抵抗の変動がみられた。特に接着樹脂層の厚さが１５μｍの場合抵抗が２０．５％、不平衡電圧が９．５ｍＶと電気特性が大きく変動し、試験数の６０％近くで不良が発生した。また、１２μｍの接着樹脂層でも抵抗不良が９．１％発生し、０．３〜１０μｍの接着樹脂層の厚みでは不良は発生しないことを確認した。
【００４５】
このように同じ弾性率でも接着樹脂層の厚さが大きくなると接着樹脂自身の収縮等によるストレスで電気特性が大きく変動することから、接着樹脂層の厚さは０．３〜１０μｍにすることが望ましいことが確認できた。
【００４６】
［実施例６，７］
上述した実施例１と同様に、ホール素子のパターンを形成した後、弾性率が１６８０ＭＰａであるレジストを用いてフォトリソグラフィー法により１μｍの厚さで金電極を除いてパターン全面に塗布を行った。レジストカバーを行った感磁部上に弾性率が６．５ＭＰａのシリコーン樹脂を５μｍの厚さでポッティングして磁気収束チップを載せ、後の工程は実施例１と同様にして実施例６のホール素子を作製した。
【００４７】
また、３１００ＭＰａの弾性率をもつソルダーレジストを０．８μｍの厚さで金パッドを除いてパターン全面に塗布し、実施例６と同様にして実施例７のホール素子を作製した。
【００４８】
上述した実施例１と同様の評価を行うと表５及び表６に示すように、実施例６，７とも抵抗および不平衡電圧とも浸漬前後での変化がほとんど見られなかった。
【００４９】
【表５】

【００５０】
【表６】

【００５１】
感磁部上に配置する樹脂は、磁気収束チップの接着層でなくてもよく、感磁部上に高弾性率の樹脂を少なくとも一層配置することで耐熱性を向上できることを確認した。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、磁気に感ずる半導体薄膜と、高透磁率磁性体からなる磁気収束チップとの間に、弾性率が１１００〜１００００ＭＰａで、厚さが０．３〜１０μｍの高弾性率層が少なくとも１層設けられているので、ホール素子の耐熱性試験での電気特性や半導体薄膜の剥離も抑制できることから、ホール素子の耐熱性および信頼性を大きく向上できる。これにより、鉛フリー化による高温実装や、高温下での使用環境にも耐えうるような高信頼性のホール素子を生産できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の磁電変換素子の一実施形態を説明するための構成図である。
【符号の説明】
１半導体薄膜
２高弾性率層
３基板
４磁気収束チップ
５接着樹脂層
６樹脂パッケージ
７リード端子

Claims

磁気に感ずる半導体薄膜と、高透磁率磁性体からなる磁気収束チップとの間に、弾性率が１１００〜１００００ＭＰａの高弾性率層が少なくとも１層設けられていることを特徴とする磁電変換素子。
前記高弾性率層の厚さが、０．３〜１０μｍであることを特徴とする請求項１に記載の磁電変換素子。
前記半導体薄膜が、接着樹脂層を介して高透磁率磁性体からなる基板上に設けられていることを特徴とする請求項２に記載の磁電変換素子。