JP2005018884A - オートレーザーパワーコントロール回路 - Google Patents
オートレーザーパワーコントロール回路 Download PDFInfo
- Publication number
- JP2005018884A JP2005018884A JP2003180993A JP2003180993A JP2005018884A JP 2005018884 A JP2005018884 A JP 2005018884A JP 2003180993 A JP2003180993 A JP 2003180993A JP 2003180993 A JP2003180993 A JP 2003180993A JP 2005018884 A JP2005018884 A JP 2005018884A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- differential amplifier
- block
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Head (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】高倍速記録時においても高精度記録が可能で、簡単なオートレーザーコントロール回路を提供する。
【解決手段】レーザーダイオード光出力電圧が、安定かつ、高倍速記録に対応可能なオートレーザーコントロール回路であるWRITEブロックにGCAを設けることで、ERASEのフィードバック電圧ELDの0%〜256%まで可変でき、必要なWRITEを供給出来る回路を有している。
【選択図】 図1
【解決手段】レーザーダイオード光出力電圧が、安定かつ、高倍速記録に対応可能なオートレーザーコントロール回路であるWRITEブロックにGCAを設けることで、ERASEのフィードバック電圧ELDの0%〜256%まで可変でき、必要なWRITEを供給出来る回路を有している。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、光ディスク装置や書き換え型CD−ROM装置などに使用されるオートレーザーパワーコントロール回路(以下、ALPC回路と称す)に関し、特にレーザーダイオードの光出力を一定に保つためのフィードバックループを形成する回路に関する。
【0002】
【従来の技術】
レーザーダイオードは、使用する環境、あるいは、書き込みや読み出しなどのモード、または、継続使用時間などによって、その周囲温度が変わり、それに伴って光出力が大きく変化する。このため、光出力に大きな温度変化を持つレーザーダイオードの出力が一定になるように制御するためには、モニター用の光検出器(フォトダイオード)と、検出出力に基づいて、レーザーダイオードの光出力をフィードバック制御するALPC回路とが用いられる。また、CD−RWなどの書き込み装置では、レーザー光だけで記録、再生を行うため、光出力の精度が重要である。
【0003】
このALPC回路については、図6、図7を参照して説明する。まず、図6に示すように、レーザー駆動電流IF(mA)と光出力Po(mW)によって決まるレーザーダイオードの光出力特性は、所定の電流を供給すれば、ほぼリニアに表されるが、その光出力は使用する温度Tc(50℃、25℃、0℃、−25℃)によって著しく変化する。極端な場合、温度の影響を受けて、所定の電流値以下になると、レーザーの発振を停止したり、逆に光出力が増加しすぎると、レーザーダイオード素子そのものの破壊を招くことになる。
【0004】
このような問題を解決する手段として、上述したALPC回路がもちいられ、そのALPC回路の動作を容易にするために、レーザーダイオードの近傍に光出力をモニタする光検出器(フォトダイオード)が組み込まれている。
【0005】
次に図7に示すように、レーザーダイオード(LD)1は、負荷抵抗RLと駆動トランジスタQを介して駆動電流IFが流れるが、この駆動電流IFの変動や温度変動によって、光出力Poが増加すると、ALPC回路16はモニタ用フォトダイオード(PD)2により、光出力の増大を検出し、モニタ電流Isを増加させ、駆動トランジスタQにフィードバックをかける。このALPC回路16は差動増幅器を含み、その+入力端子に所定の基準電圧refを供給し、電源及びGND間に直列接続した抵抗RMとモニタ用PD2の接続電位を−入力端子に供給しているので、モニタ電流Isが増加すると、モニタ電流Isと抵抗RMとの積による、差動増幅器の−入力端子の電位が低くなり、駆動トランジスタQのベース電位を上昇させる。その結果接地点と駆動トランジスタQのエミッタ間電圧が減少し、LD1に流れる電流IFを少なくし、増加した光出力Poを元の値に戻すように帰還が働く。以上がALPC回路の動作原理である。(例えば、特許文献1参照。)
【0006】
上述したALPC回路の具体例は、図5に示すように、LD1の光出力を逆バイアスに接続したモニタ用のPD2で検出し、その検出した光電流を電流/電圧(I/V)変換器3で電圧V1に変換することにより、書込み用電圧(WLD)端子にフィードバック電圧を出力する書込み(WRITE)ブロック6aと、同様にそれぞれI/V変換器4,5を介して消去用電圧(ELD)端子、読出し(再生)用電圧(RLD)端子にフィードバック電圧を出力する消去(ERASE)ブロック7aおよび、読出し(READ)ブロック8aと、これらのWLD、ELD、RLD端子からの各電圧は電流ブースター10を介し、LD1にそれぞれフィードバックされる。なお、電流ブースター10では、書込み、消去、読出しのモードにより、いずれかの1つが選択されるが、ここでは図示を省略する。
【0007】
このALPCにおけるWRITEブロック6aは、ディスクから読み取った基準電位設定データWRPOWおよび、ためし書きのよって得られた前述の基準電圧refの最適値をデジタル化した最新の基準電圧設定データWRCUR(WRITE CURRENT)をアナログ変換するデジタル・アナログ変換器(DAC)11とDAC11の出力V2とI/V変換器3の出力V1を抵抗R1で降下させた電圧とを比較するための差動増幅器12と、差動増幅器12の出力WLDを安定化させるコンデンサーC及び帰還抵抗R2とで形成される。
【0008】
この回路動作は基準電圧設定データWRCURによるDAC12の出力電圧V2と、WRITEブロック6aの入力電圧V1から抵抗R1の電圧降下分を差し引いた電圧とが等しくなるまでフィードバックによるループ動作が行われる。また、ERASEブロック7a、READブロック8aもフィードバックのためのループ動作を行うが、WRITEブロック6aにおける回路構成、動作と同様であるので、説明は省略する。
【0009】
このように、レーザーダイオードの光出力を、各々(READ、ERASE、WRITE)をフィードバックループさせ制御を行っているが、回路の構成上、WRITE PoはERASE Poの固定倍のPoしか出力できない構成になっている。
【0010】
【特許文献1】
特開2002−158396公報
【0011】
【発明が解決しようとする課題】
しかしながら、従来の技術によるALPC回路では、モニター用のフォトダイオードの光電流から電流/電圧(I/V)変換した電圧V1をREADブロック8a、ERASEブロック7a及びWRITEブロック6aのそれぞれにおいてフィードバックループを用いて制御することにより、レーザーダイオード(LD)の光出力が一定になるように制御している。
【0012】
それぞれのブロックは、前述したように、ためし書きで得られた基準電圧を、デジタル電圧設定データに基づいて出力電圧の制御を行っている。但し、このためし書きの倍速は低倍速で行われているため、高倍速時の基準電圧値が違ってくるという問題がある。
【0013】
また、各ブロックの出力電圧を任意に可変することが出来ず、WRITEブロック6aではERASEブロック7aの出力電圧に対して、予め設定された固定倍の出力電圧しか出力できない構成になっている。
【0014】
そのため、高倍速記録時には書き込みのための光出力が不足し、記録精度が劣化するという問題があった。
【0015】
本発明は、このような技術的背景のもとでなされたものである。したがって、本発明の目的は、高倍速記録時においても高精度で記録が可能なオートレーザーコントロール回路を提供することであると共に、回路構成の簡素化をも提供するものである。
【0016】
【課題を解決するための手段】
本発明のALPC回路は、レーザーダイオードの出力を制御する、差動増幅器と、レーザーダイオードの出力光のモニタ手段で検出する電圧を、前記差動増幅器の一方の、入力端子に接続する手段と、第1の設定電圧を保持する手段と、前記第1の設定電圧とは異なる電圧の第2の設定電圧を保持する手段と、前記差動増幅器を前記第1の設定電圧でバッファ動作させる手段と、前記差動増幅器の出力電圧を前記モニタ手段で検出する電圧に帰還して、前記差動増幅器の一方の入力端子に接続し、前記第2の設定電圧で前期差動増幅器をループ動作させる手段とを、備えて構成される。
【0017】
その第1及び第2の設定電圧を保持する手段は、デジタル値を保持するレジスターと前記デジタル値をアナログ電圧に変換するデジタル・アナログ変換器から形成される。
【0018】
また、本発明のALPC回路は、動作開始時は前記第1の設定電圧で所定時間バッファ動作し、所定時間後に前記第2の設定電圧でループ動作さるよう形成される。更に、WRITE Poに関しては、ERASEのフィードバック電圧を、GCA回路を用いて、可変し出力する手段を有している。尚、GCAのゲインセレクトはレジスタで行う。
【0019】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【0020】
図1は本発明の第1の実施の形態に係るALPC回路の構成を示す図である。
【0021】
図1に示すように、本実施の形態に係るALPC回路は、LD1に対する消去動作のための電圧を出力するフィードバックループを形成するERASEブロック7bと、読出し(再生)動作のための電圧を出力するフィードバックループを形成するREADブロック8bとを有し、さらに、ERASEブロック7bの出力である消去用電圧(ELD)をもとに、記録動作のための任意の出力電圧を設定できるWRITEブロック6bから構成される。
【0022】
まず、CD−RWに対する記録動作について説明する。
【0023】
ERASEブロック7bは複数(ここでは、2つのケースを示す)のデジタル設定電圧データERCURとERPOWを内臓している。
【0024】
ここでERCURはLD1を用いて行った、ためし書きによって得られた差動増幅器の基準電圧の最適値をデジタル化した値であり、またERPOWは、ためし書きの際、差動増幅器の基準電圧がERCURのときの差動増幅器の出力電圧(ELD)をデジタル化した値である。
【0025】
そして消去動作が終了し読出し動作にモードが切り替わるとき、そのときの出力電圧ELDが次回の消去動作のためにERPOWに上書きされる。
【0026】
ERASEブロック7bには、I/V変換器4の出力電圧V3を差動増幅器12の負極側入力端子に供給するか否かを切換える第1のスイッチSW1と、差動増幅器12の出力と負極側入力端子を短絡するか否かを切換える第2のスイッチSW2と、設定電圧データERPOWとERCURを切換える第3のスイッチSW3が備えられており、これらのスイッチSW1、SW2、SW3を所定のタイミングで制御している。
【0027】
また、READブロック8bも読出し用設定電圧REPOWとRECURを対応して備えており、ERASEブロック7bと同じ回路構成を有している。
【0028】
一方、WRITEブロック6bはERASEブロック7bの出力電圧ELDを入力電圧とする利得可変増幅(GCA)回路を備えており、ERASEブロック7bの出力電圧ELDに対して任意の電圧を出力することができる。
【0029】
次に本実施の形態に係るALPC回路の回路動作について説明する。
【0030】
まず、初期設定のための1回目の記録時には、ERASEブロック7bにおいて、あらかじめ保持された設定電圧データがERPOW及びERCURに設定される。
【0031】
また、2回目以降の記録時には、前データの帰還電圧がERCURに設定され、ERPOWにはERASEブロック7bの出力電圧ELDが設定される。
【0032】
この記録動作時には、設定電圧ERPOWがDAC11に供給され、DAC11によってアナログ電圧に変換された出力電圧V4がスイッチSW3を介して差動増幅器12の正極側(基準電圧)に印加される。
【0033】
このとき、スイッチSW1はオフ(開放)され、スイッチSW2はオン(閉成)しているため、I/V変換器4の出力電圧V3は差動増幅器12に供給されず、差動増幅器12の出力はスイッチSW2を介して負極側入力と短絡される。
【0034】
したがって、このときの差動増幅器12は、単なるバッファとして機能する。
【0035】
このバッファ動作において、ELD端子電圧はDAC11や差動増幅器12の動作特性により数マイクロ秒(μS)程度の過渡特性を有するが、LD1に対する前回記録時の最終駆動電圧ERPOWに立ち上げることが出来る。
【0036】
一方コンデンサCはスイッチSW2がオン(閉成)状態であることから短絡され、充電されることはない。
【0037】
ELD端子電圧が前回記録時の最終駆動電圧ERPOWに設定された後に通常記録が開始し、スイッチSW1がオン、SW2がオフ、SW3がERCUR側に切替わる。
【0038】
このとき、DAC11には通常の設定電圧データERCURが供給され、差動増幅器12には、正極側入力に設定電圧ERCURがアナログ変換された出力電圧V4が印加され、負極側入力にI/V変換機器4の出力V3から抵抗R1による電圧降下分だけ低くなった電圧が印加される。
【0039】
この結果、コンデンサCは充電を開始し、抵抗R2とコンデンサCの時定数によって充電され、フィードバックループによるループ動作が開始される。
【0040】
READブロック8bにおいても同様にフィードバックループが構成される。
【0041】
一方、WRITEブロック6bにおいては、ERASEブロック7bの出力電圧ELDを利得可変増幅器(GCA)14に入力し、SW6を介してWRITEブロック6bの出力端子WLDに出力する。
【0042】
ここで、利得可変増幅器(GCA)14においては、抵抗を用いたR−2R梯子型8ビットD/A変換器を減衰器として用い、ERASEブロック7bの出力電圧ELDを減衰させた後に非反転増幅器で増幅することにより、ERASEブロック7bの出力電圧ELDの0%〜256%の電圧をWRITEブロック6bの出力電圧WLDとして得ることを可能としている。
【0043】
図2に、CD−RW(コンパクトディスク−リライタブル)のEFM(8 to 14 Modulation)信号に対応した各ブロックの出力電圧波形を示す。図からわかるように本実施の形態によれば、消去動作時の出力電圧ELDに対して0%〜256%の範囲で任意の記録動作時の出力電圧WLDを得ることができるので、高倍速記録時においても書き込みのために充分な光出力が得られ、記録精度の向上を図ることができる。
【0044】
また、WRITEブロック6bにおいても設定電圧PEPOW、PESTPを備えることにより、D/A変換器15によりスイッチ6を介してあらかじめ設定した電圧を出力電圧WLDとして出力することも可能である。
【0045】
これにより、汎用性を広げることができる。
【0046】
次に本発明の第2の実施の形態について説明する。
【0047】
第2の実施の形態は、図3に示すように第1の実施の形態に係るALPC回路にWRITEブロック6bと同じ回路構成からなるP2LDブロック13bを付加した構成とするものである。
【0048】
これにより、DVD−R(リコーダブル)、DVD−RW(リライタブル)の動作モードに対応可能なALPC回路を構成することができる。
【0049】
図4は、本発明の第2の実施の形態に係るALPC回路の出力電圧波形を示す図である。
【0050】
図4(a)はDVD−R(リコーダブル)の動作モードに、図4(b)はDVD−RW(リライタブル)にそれぞれ対応した記録動作時の出力電圧波形である。
【0051】
DVD−Rに対する記録時にはレーザーパワーの2値制御(図4(a)のWRITEレベルとPEAKレベル)が採用されているが、WRITEレベルに対応してERASEブロック7bの出力電圧ELDを、またPEAKレベルに対応してWRITEブロック6bの出力電圧WLDを使用することができる。
【0052】
また、DVD−RWに対する記録時にはレーザーパワーの3値制御(図4(b)のERASEレベルとWRITEレベルとPEAKレベル)が採用されているが、ERASEレベルに対応してREADブロック8bの出力電圧RLDを、WRITEレベルに対応してERASEブロック7bの出力電圧ELDを、PEAKレベルに対応してWRITEブロック6bの出力電圧WLDを使用することができる。
【0053】
そして、DVD−R及びDVD−RWのいずれの場合においても、記録動作の初期にP2LDブロック13bの出力電圧P2LDを印加する。
【0054】
これにより、DVDの矩形波記録時に、不足のパワーをP2LDで補うことができる。
【0055】
この出力電圧P2LDは上述したように、ERASEブロック7bの出力電圧ELDに対して0%〜256%の範囲で任意の電圧を得ることができるので、DVD−R及びDVD−RWを用いた高倍速記録時においても、書き込みのために充分な光出力が得られ、記録精度の向上を図ることができる。
【0056】
【発明の効果】
以上説明したように、本発明によれば、消去動作時の出力電圧に対して任意の記録動作時の出力電圧を得ることができるALPC回路が得られるので、高倍速記録時においても書き込みのために充分な光出力が得られ、記録精度の向上を図ることができる。
【0057】
また、回路構成を簡素化でき、そのため回路構成の追加が可能となり、異なる仕様の光ピックアップに対応したALPC回路を容易に得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すALPC回路構成図である。
【図2】第1の実施例のマルチパルス記録の波形図である。
【図3】本発明の第2の実施例を示すALPC回路構成図である。
【図4】第2の実施例の矩形波パルス記録の波形図である。
【図5】従来のALPC回路の具体的構成図である。
【図6】一般的なレーザーダイオードの光出力特性図である。
【図7】従来のALPC動作の原理を説明する回路図である。
【符号の説明】
1 レーザーダイオード(LD)
2 フォトダイオード(PD)
3〜5 電流/電圧(I/V)変換器
6、6a〜b WRITE(書込)ブロック
7、7a〜b ERASE(消去)ブロック
8、8a〜b READ(読出)ブロック
9、 P2LDブロック
10、 電流ブースター
11、15 DAC
12、 差動増幅器
13、 P2LDブロック
14、 GCA
SW1〜SW6 スイッチ
16 ALPC回路
【発明の属する技術分野】
本発明は、光ディスク装置や書き換え型CD−ROM装置などに使用されるオートレーザーパワーコントロール回路(以下、ALPC回路と称す)に関し、特にレーザーダイオードの光出力を一定に保つためのフィードバックループを形成する回路に関する。
【0002】
【従来の技術】
レーザーダイオードは、使用する環境、あるいは、書き込みや読み出しなどのモード、または、継続使用時間などによって、その周囲温度が変わり、それに伴って光出力が大きく変化する。このため、光出力に大きな温度変化を持つレーザーダイオードの出力が一定になるように制御するためには、モニター用の光検出器(フォトダイオード)と、検出出力に基づいて、レーザーダイオードの光出力をフィードバック制御するALPC回路とが用いられる。また、CD−RWなどの書き込み装置では、レーザー光だけで記録、再生を行うため、光出力の精度が重要である。
【0003】
このALPC回路については、図6、図7を参照して説明する。まず、図6に示すように、レーザー駆動電流IF(mA)と光出力Po(mW)によって決まるレーザーダイオードの光出力特性は、所定の電流を供給すれば、ほぼリニアに表されるが、その光出力は使用する温度Tc(50℃、25℃、0℃、−25℃)によって著しく変化する。極端な場合、温度の影響を受けて、所定の電流値以下になると、レーザーの発振を停止したり、逆に光出力が増加しすぎると、レーザーダイオード素子そのものの破壊を招くことになる。
【0004】
このような問題を解決する手段として、上述したALPC回路がもちいられ、そのALPC回路の動作を容易にするために、レーザーダイオードの近傍に光出力をモニタする光検出器(フォトダイオード)が組み込まれている。
【0005】
次に図7に示すように、レーザーダイオード(LD)1は、負荷抵抗RLと駆動トランジスタQを介して駆動電流IFが流れるが、この駆動電流IFの変動や温度変動によって、光出力Poが増加すると、ALPC回路16はモニタ用フォトダイオード(PD)2により、光出力の増大を検出し、モニタ電流Isを増加させ、駆動トランジスタQにフィードバックをかける。このALPC回路16は差動増幅器を含み、その+入力端子に所定の基準電圧refを供給し、電源及びGND間に直列接続した抵抗RMとモニタ用PD2の接続電位を−入力端子に供給しているので、モニタ電流Isが増加すると、モニタ電流Isと抵抗RMとの積による、差動増幅器の−入力端子の電位が低くなり、駆動トランジスタQのベース電位を上昇させる。その結果接地点と駆動トランジスタQのエミッタ間電圧が減少し、LD1に流れる電流IFを少なくし、増加した光出力Poを元の値に戻すように帰還が働く。以上がALPC回路の動作原理である。(例えば、特許文献1参照。)
【0006】
上述したALPC回路の具体例は、図5に示すように、LD1の光出力を逆バイアスに接続したモニタ用のPD2で検出し、その検出した光電流を電流/電圧(I/V)変換器3で電圧V1に変換することにより、書込み用電圧(WLD)端子にフィードバック電圧を出力する書込み(WRITE)ブロック6aと、同様にそれぞれI/V変換器4,5を介して消去用電圧(ELD)端子、読出し(再生)用電圧(RLD)端子にフィードバック電圧を出力する消去(ERASE)ブロック7aおよび、読出し(READ)ブロック8aと、これらのWLD、ELD、RLD端子からの各電圧は電流ブースター10を介し、LD1にそれぞれフィードバックされる。なお、電流ブースター10では、書込み、消去、読出しのモードにより、いずれかの1つが選択されるが、ここでは図示を省略する。
【0007】
このALPCにおけるWRITEブロック6aは、ディスクから読み取った基準電位設定データWRPOWおよび、ためし書きのよって得られた前述の基準電圧refの最適値をデジタル化した最新の基準電圧設定データWRCUR(WRITE CURRENT)をアナログ変換するデジタル・アナログ変換器(DAC)11とDAC11の出力V2とI/V変換器3の出力V1を抵抗R1で降下させた電圧とを比較するための差動増幅器12と、差動増幅器12の出力WLDを安定化させるコンデンサーC及び帰還抵抗R2とで形成される。
【0008】
この回路動作は基準電圧設定データWRCURによるDAC12の出力電圧V2と、WRITEブロック6aの入力電圧V1から抵抗R1の電圧降下分を差し引いた電圧とが等しくなるまでフィードバックによるループ動作が行われる。また、ERASEブロック7a、READブロック8aもフィードバックのためのループ動作を行うが、WRITEブロック6aにおける回路構成、動作と同様であるので、説明は省略する。
【0009】
このように、レーザーダイオードの光出力を、各々(READ、ERASE、WRITE)をフィードバックループさせ制御を行っているが、回路の構成上、WRITE PoはERASE Poの固定倍のPoしか出力できない構成になっている。
【0010】
【特許文献1】
特開2002−158396公報
【0011】
【発明が解決しようとする課題】
しかしながら、従来の技術によるALPC回路では、モニター用のフォトダイオードの光電流から電流/電圧(I/V)変換した電圧V1をREADブロック8a、ERASEブロック7a及びWRITEブロック6aのそれぞれにおいてフィードバックループを用いて制御することにより、レーザーダイオード(LD)の光出力が一定になるように制御している。
【0012】
それぞれのブロックは、前述したように、ためし書きで得られた基準電圧を、デジタル電圧設定データに基づいて出力電圧の制御を行っている。但し、このためし書きの倍速は低倍速で行われているため、高倍速時の基準電圧値が違ってくるという問題がある。
【0013】
また、各ブロックの出力電圧を任意に可変することが出来ず、WRITEブロック6aではERASEブロック7aの出力電圧に対して、予め設定された固定倍の出力電圧しか出力できない構成になっている。
【0014】
そのため、高倍速記録時には書き込みのための光出力が不足し、記録精度が劣化するという問題があった。
【0015】
本発明は、このような技術的背景のもとでなされたものである。したがって、本発明の目的は、高倍速記録時においても高精度で記録が可能なオートレーザーコントロール回路を提供することであると共に、回路構成の簡素化をも提供するものである。
【0016】
【課題を解決するための手段】
本発明のALPC回路は、レーザーダイオードの出力を制御する、差動増幅器と、レーザーダイオードの出力光のモニタ手段で検出する電圧を、前記差動増幅器の一方の、入力端子に接続する手段と、第1の設定電圧を保持する手段と、前記第1の設定電圧とは異なる電圧の第2の設定電圧を保持する手段と、前記差動増幅器を前記第1の設定電圧でバッファ動作させる手段と、前記差動増幅器の出力電圧を前記モニタ手段で検出する電圧に帰還して、前記差動増幅器の一方の入力端子に接続し、前記第2の設定電圧で前期差動増幅器をループ動作させる手段とを、備えて構成される。
【0017】
その第1及び第2の設定電圧を保持する手段は、デジタル値を保持するレジスターと前記デジタル値をアナログ電圧に変換するデジタル・アナログ変換器から形成される。
【0018】
また、本発明のALPC回路は、動作開始時は前記第1の設定電圧で所定時間バッファ動作し、所定時間後に前記第2の設定電圧でループ動作さるよう形成される。更に、WRITE Poに関しては、ERASEのフィードバック電圧を、GCA回路を用いて、可変し出力する手段を有している。尚、GCAのゲインセレクトはレジスタで行う。
【0019】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【0020】
図1は本発明の第1の実施の形態に係るALPC回路の構成を示す図である。
【0021】
図1に示すように、本実施の形態に係るALPC回路は、LD1に対する消去動作のための電圧を出力するフィードバックループを形成するERASEブロック7bと、読出し(再生)動作のための電圧を出力するフィードバックループを形成するREADブロック8bとを有し、さらに、ERASEブロック7bの出力である消去用電圧(ELD)をもとに、記録動作のための任意の出力電圧を設定できるWRITEブロック6bから構成される。
【0022】
まず、CD−RWに対する記録動作について説明する。
【0023】
ERASEブロック7bは複数(ここでは、2つのケースを示す)のデジタル設定電圧データERCURとERPOWを内臓している。
【0024】
ここでERCURはLD1を用いて行った、ためし書きによって得られた差動増幅器の基準電圧の最適値をデジタル化した値であり、またERPOWは、ためし書きの際、差動増幅器の基準電圧がERCURのときの差動増幅器の出力電圧(ELD)をデジタル化した値である。
【0025】
そして消去動作が終了し読出し動作にモードが切り替わるとき、そのときの出力電圧ELDが次回の消去動作のためにERPOWに上書きされる。
【0026】
ERASEブロック7bには、I/V変換器4の出力電圧V3を差動増幅器12の負極側入力端子に供給するか否かを切換える第1のスイッチSW1と、差動増幅器12の出力と負極側入力端子を短絡するか否かを切換える第2のスイッチSW2と、設定電圧データERPOWとERCURを切換える第3のスイッチSW3が備えられており、これらのスイッチSW1、SW2、SW3を所定のタイミングで制御している。
【0027】
また、READブロック8bも読出し用設定電圧REPOWとRECURを対応して備えており、ERASEブロック7bと同じ回路構成を有している。
【0028】
一方、WRITEブロック6bはERASEブロック7bの出力電圧ELDを入力電圧とする利得可変増幅(GCA)回路を備えており、ERASEブロック7bの出力電圧ELDに対して任意の電圧を出力することができる。
【0029】
次に本実施の形態に係るALPC回路の回路動作について説明する。
【0030】
まず、初期設定のための1回目の記録時には、ERASEブロック7bにおいて、あらかじめ保持された設定電圧データがERPOW及びERCURに設定される。
【0031】
また、2回目以降の記録時には、前データの帰還電圧がERCURに設定され、ERPOWにはERASEブロック7bの出力電圧ELDが設定される。
【0032】
この記録動作時には、設定電圧ERPOWがDAC11に供給され、DAC11によってアナログ電圧に変換された出力電圧V4がスイッチSW3を介して差動増幅器12の正極側(基準電圧)に印加される。
【0033】
このとき、スイッチSW1はオフ(開放)され、スイッチSW2はオン(閉成)しているため、I/V変換器4の出力電圧V3は差動増幅器12に供給されず、差動増幅器12の出力はスイッチSW2を介して負極側入力と短絡される。
【0034】
したがって、このときの差動増幅器12は、単なるバッファとして機能する。
【0035】
このバッファ動作において、ELD端子電圧はDAC11や差動増幅器12の動作特性により数マイクロ秒(μS)程度の過渡特性を有するが、LD1に対する前回記録時の最終駆動電圧ERPOWに立ち上げることが出来る。
【0036】
一方コンデンサCはスイッチSW2がオン(閉成)状態であることから短絡され、充電されることはない。
【0037】
ELD端子電圧が前回記録時の最終駆動電圧ERPOWに設定された後に通常記録が開始し、スイッチSW1がオン、SW2がオフ、SW3がERCUR側に切替わる。
【0038】
このとき、DAC11には通常の設定電圧データERCURが供給され、差動増幅器12には、正極側入力に設定電圧ERCURがアナログ変換された出力電圧V4が印加され、負極側入力にI/V変換機器4の出力V3から抵抗R1による電圧降下分だけ低くなった電圧が印加される。
【0039】
この結果、コンデンサCは充電を開始し、抵抗R2とコンデンサCの時定数によって充電され、フィードバックループによるループ動作が開始される。
【0040】
READブロック8bにおいても同様にフィードバックループが構成される。
【0041】
一方、WRITEブロック6bにおいては、ERASEブロック7bの出力電圧ELDを利得可変増幅器(GCA)14に入力し、SW6を介してWRITEブロック6bの出力端子WLDに出力する。
【0042】
ここで、利得可変増幅器(GCA)14においては、抵抗を用いたR−2R梯子型8ビットD/A変換器を減衰器として用い、ERASEブロック7bの出力電圧ELDを減衰させた後に非反転増幅器で増幅することにより、ERASEブロック7bの出力電圧ELDの0%〜256%の電圧をWRITEブロック6bの出力電圧WLDとして得ることを可能としている。
【0043】
図2に、CD−RW(コンパクトディスク−リライタブル)のEFM(8 to 14 Modulation)信号に対応した各ブロックの出力電圧波形を示す。図からわかるように本実施の形態によれば、消去動作時の出力電圧ELDに対して0%〜256%の範囲で任意の記録動作時の出力電圧WLDを得ることができるので、高倍速記録時においても書き込みのために充分な光出力が得られ、記録精度の向上を図ることができる。
【0044】
また、WRITEブロック6bにおいても設定電圧PEPOW、PESTPを備えることにより、D/A変換器15によりスイッチ6を介してあらかじめ設定した電圧を出力電圧WLDとして出力することも可能である。
【0045】
これにより、汎用性を広げることができる。
【0046】
次に本発明の第2の実施の形態について説明する。
【0047】
第2の実施の形態は、図3に示すように第1の実施の形態に係るALPC回路にWRITEブロック6bと同じ回路構成からなるP2LDブロック13bを付加した構成とするものである。
【0048】
これにより、DVD−R(リコーダブル)、DVD−RW(リライタブル)の動作モードに対応可能なALPC回路を構成することができる。
【0049】
図4は、本発明の第2の実施の形態に係るALPC回路の出力電圧波形を示す図である。
【0050】
図4(a)はDVD−R(リコーダブル)の動作モードに、図4(b)はDVD−RW(リライタブル)にそれぞれ対応した記録動作時の出力電圧波形である。
【0051】
DVD−Rに対する記録時にはレーザーパワーの2値制御(図4(a)のWRITEレベルとPEAKレベル)が採用されているが、WRITEレベルに対応してERASEブロック7bの出力電圧ELDを、またPEAKレベルに対応してWRITEブロック6bの出力電圧WLDを使用することができる。
【0052】
また、DVD−RWに対する記録時にはレーザーパワーの3値制御(図4(b)のERASEレベルとWRITEレベルとPEAKレベル)が採用されているが、ERASEレベルに対応してREADブロック8bの出力電圧RLDを、WRITEレベルに対応してERASEブロック7bの出力電圧ELDを、PEAKレベルに対応してWRITEブロック6bの出力電圧WLDを使用することができる。
【0053】
そして、DVD−R及びDVD−RWのいずれの場合においても、記録動作の初期にP2LDブロック13bの出力電圧P2LDを印加する。
【0054】
これにより、DVDの矩形波記録時に、不足のパワーをP2LDで補うことができる。
【0055】
この出力電圧P2LDは上述したように、ERASEブロック7bの出力電圧ELDに対して0%〜256%の範囲で任意の電圧を得ることができるので、DVD−R及びDVD−RWを用いた高倍速記録時においても、書き込みのために充分な光出力が得られ、記録精度の向上を図ることができる。
【0056】
【発明の効果】
以上説明したように、本発明によれば、消去動作時の出力電圧に対して任意の記録動作時の出力電圧を得ることができるALPC回路が得られるので、高倍速記録時においても書き込みのために充分な光出力が得られ、記録精度の向上を図ることができる。
【0057】
また、回路構成を簡素化でき、そのため回路構成の追加が可能となり、異なる仕様の光ピックアップに対応したALPC回路を容易に得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すALPC回路構成図である。
【図2】第1の実施例のマルチパルス記録の波形図である。
【図3】本発明の第2の実施例を示すALPC回路構成図である。
【図4】第2の実施例の矩形波パルス記録の波形図である。
【図5】従来のALPC回路の具体的構成図である。
【図6】一般的なレーザーダイオードの光出力特性図である。
【図7】従来のALPC動作の原理を説明する回路図である。
【符号の説明】
1 レーザーダイオード(LD)
2 フォトダイオード(PD)
3〜5 電流/電圧(I/V)変換器
6、6a〜b WRITE(書込)ブロック
7、7a〜b ERASE(消去)ブロック
8、8a〜b READ(読出)ブロック
9、 P2LDブロック
10、 電流ブースター
11、15 DAC
12、 差動増幅器
13、 P2LDブロック
14、 GCA
SW1〜SW6 スイッチ
16 ALPC回路
Claims (4)
- レーザーダイオードの出力を制御する差動増幅器と、レーザーダイオードの出力光のモニタ手段で検出する電圧を、差動増幅器の一方の入力端子に接続する手段と、第1の設定電圧とは異なる電圧の第2の設定電圧を保持する手段と、前記第1及び第2の設定電圧を切換えて、前記差動増幅器の他方の入力端子に接続する手段と、差動増幅器を第1の設定電圧でバッファ動作させる手段と、差動増幅器の出力電圧を、前記モニタ手段で検出する電圧に帰還して、差動増幅器の一方の入力端子に接続し、第2の設定電圧で差動増幅器をループ動作させる手段とを備え、第2の設定電圧でループ動作させた、電圧を用いて、GCA回路を介して、出力する手段を備えたことを特徴とするオートレーザーパワーコントロール回路。
- レーザーダイオードの出力を制御する差動増幅器の出力とは別に、第3の設定電圧をDACから出力する手段を備えたことを特徴とするオートレーザーパワーコントロール回路。
- ERASE回路ブロックの出力が、WRITE回路ブロックの入力となっていることを特徴とするオートレーザーコントロール回路。
- ERASE回路ブロックの出力を入力とし、
電流ブースターへ帰還する回路を2以上備えることを特徴とする請求項4記載のオートレーザーコントロール回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003180993A JP2005018884A (ja) | 2003-06-25 | 2003-06-25 | オートレーザーパワーコントロール回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003180993A JP2005018884A (ja) | 2003-06-25 | 2003-06-25 | オートレーザーパワーコントロール回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005018884A true JP2005018884A (ja) | 2005-01-20 |
Family
ID=34181818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003180993A Pending JP2005018884A (ja) | 2003-06-25 | 2003-06-25 | オートレーザーパワーコントロール回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005018884A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100437766C (zh) * | 2005-06-10 | 2008-11-26 | 上海乐金广电电子有限公司 | 光盘的刻录电源控制方法 |
-
2003
- 2003-06-25 JP JP2003180993A patent/JP2005018884A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100437766C (zh) * | 2005-06-10 | 2008-11-26 | 上海乐金广电电子有限公司 | 光盘的刻录电源控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6683836B2 (en) | Laser control device | |
JPS6139243A (ja) | 半導体レ−ザ駆動回路 | |
JP4149743B2 (ja) | 光駆動器における記録パワー制御方法 | |
JPH09115165A (ja) | 半導体レーザ制御回路 | |
JP4278922B2 (ja) | パワーコントロール装置 | |
JP4732243B2 (ja) | レーザ駆動回路、光ピックアップおよび記録再生装置 | |
JP2002158396A (ja) | オートレーザーパワーコントロール回路 | |
US7079460B2 (en) | Optical power level-controlling device for stable oscillation of laser diode | |
JP2005018884A (ja) | オートレーザーパワーコントロール回路 | |
JPH09116220A (ja) | 半導体レーザ制御回路 | |
US7411885B2 (en) | Method of determining the time of adjusting writing strategy of an optical drive | |
JP2868945B2 (ja) | 半導体レーザ制御装置 | |
KR100363173B1 (ko) | 자동 레이저 다이오드 출력 제어 장치 | |
KR20070027936A (ko) | 레이저 다이오드 구동회로 및 그 제어방법과 레이저다이오드 구동용 반도체 집적회로 | |
JPH0626275B2 (ja) | 半導体レ−ザ駆動回路 | |
US20030156521A1 (en) | Optical power level-controlling device for reduced reproduction jitter | |
JPH08235629A (ja) | 半導体レーザ制御装置 | |
JP2008310893A (ja) | レーザドライバ回路及び光ディスク装置 | |
EP1339053A1 (en) | Optical power level-controlling device for reduced reproduction jitter | |
JP4166092B2 (ja) | 光ディスク装置及び光ディスク装置の制御方法 | |
JPH09326522A (ja) | レーザ光出力制御回路 | |
JP3523467B2 (ja) | 半導体レーザの駆動制御方法および半導体レーザの駆動制御回路 | |
JPH04271025A (ja) | レーザ光源用のapc回路 | |
KR100765734B1 (ko) | 레이저 다이오드 드라이버에서 자동 레이저 다이오드 전원 제어장치 | |
JP4086650B2 (ja) | 光ディスク装置及び光ディスク装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051213 |