JP2005018762A - Ｂｍｃ制御下において電圧レール変化を可能にするｉ２ｃベースポテンショメータの使用 - Google Patents
Ｂｍｃ制御下において電圧レール変化を可能にするｉ２ｃベースポテンショメータの使用 Download PDFInfo
- Publication number
- JP2005018762A JP2005018762A JP2004175079A JP2004175079A JP2005018762A JP 2005018762 A JP2005018762 A JP 2005018762A JP 2004175079 A JP2004175079 A JP 2004175079A JP 2004175079 A JP2004175079 A JP 2004175079A JP 2005018762 A JP2005018762 A JP 2005018762A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- test
- controller
- margin
- regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】 複数のコンポーネントを有するコンピュータシステムなどの電子システムに内蔵される電圧マージン試験システムを提供する。
【解決手段】 本発明にかかるシステムの試験対象システムは、その複数のコンポーネントの少なくとも一部が電圧マージン試験を必要とする。本発明は、コンピュータシステムの内部にあるベースボード管理コントローラ（ＢＭＣ）などのコントローラと、このコントローラと通信する例えばデジタルポテンショメータといったデジタル電圧調整器とを含む。電圧調整器は、１つまたは複数の試験電圧を生成する。この電圧の生成は、例えば、システムコンポーネントにその出力電圧を印加するレギュレータのフィードバック回路の抵抗を変化させ、コントローラからのコマンドに応答してコンポーネントに印加することにより行われる。
【選択図】図１Ａ
【解決手段】 本発明にかかるシステムの試験対象システムは、その複数のコンポーネントの少なくとも一部が電圧マージン試験を必要とする。本発明は、コンピュータシステムの内部にあるベースボード管理コントローラ（ＢＭＣ）などのコントローラと、このコントローラと通信する例えばデジタルポテンショメータといったデジタル電圧調整器とを含む。電圧調整器は、１つまたは複数の試験電圧を生成する。この電圧の生成は、例えば、システムコンポーネントにその出力電圧を印加するレギュレータのフィードバック回路の抵抗を変化させ、コントローラからのコマンドに応答してコンポーネントに印加することにより行われる。
【選択図】図１Ａ
Description
本発明は、包括的には、コンピュータシステムなどの電子システムのさまざまなコンポーネントの電圧マージン試験のためのシステムおよび方法に関する。
詳細には、本発明は、ＢＭＣ制御下において電圧レール変化を可能にするＩ２Ｃベースポテンショメータの使用に関する。
詳細には、本発明は、ＢＭＣ制御下において電圧レール変化を可能にするＩ２Ｃベースポテンショメータの使用に関する。
［関連出願］
本出願は、以下の同一出願人による米国特許出願に関係している。
すなわち、発明者Naysen J. Robertson、Benjamin T. Percer、およびKirk Yates著「USE OF I2C PROGRAMMABLE CLOCK GENERATOR TO ENABLE FREQUENCY VARIATION UNDER BMC CONTROL」という発明の名称の米国特許出願第１０／６０６，７１３号、発明者Benjamin T. PercerおよびNaysen J. Robertson著「METHODS AND SYSTEMS FOR MASKING FAULTS IN A MARGIN TESTING ENVIRONMENT」という発明の名称の米国特許出願第１０／６０６，７１５号、ならびに発明者Naysen J. Robertson、Benjamin T. Percer、およびSachin N. Chheda著「METHOD AND CONSTRUCT FOR ENABLING PROGRAMMABLE, INTEGRATED SYSTEM MARGIN TESTING」という発明の名称の米国特許出願第１０／６０６，７１４号に関係している。
本出願は、以下の同一出願人による米国特許出願に関係している。
すなわち、発明者Naysen J. Robertson、Benjamin T. Percer、およびKirk Yates著「USE OF I2C PROGRAMMABLE CLOCK GENERATOR TO ENABLE FREQUENCY VARIATION UNDER BMC CONTROL」という発明の名称の米国特許出願第１０／６０６，７１３号、発明者Benjamin T. PercerおよびNaysen J. Robertson著「METHODS AND SYSTEMS FOR MASKING FAULTS IN A MARGIN TESTING ENVIRONMENT」という発明の名称の米国特許出願第１０／６０６，７１５号、ならびに発明者Naysen J. Robertson、Benjamin T. Percer、およびSachin N. Chheda著「METHOD AND CONSTRUCT FOR ENABLING PROGRAMMABLE, INTEGRATED SYSTEM MARGIN TESTING」という発明の名称の米国特許出願第１０／６０６，７１４号に関係している。
電子システムは、多くの場合、指定された動作状況においてそれらの適切な動作を保証するために、開発期間中、製造期間中、および／または現場での使用中に監視および／または試験を行う必要のある無数のサブシステムおよびコンポーネントを含んでいる。
これらのコンポーネントの多くは、通常、このような指定された動作状況のマージンまたは極端な場合においてわずかな故障を示す。
したがって、動作状況の極端な場合におけるコンポーネントの信頼性を評価するために、これらのマージンにおいてコンポーネントを試験することが望ましい。
この試験を、本明細書では、マージン試験と呼ぶこととする。
例えば、コンポーネントの温度、印加電圧、および／または駆動周波数などの動作パラメータの１つまたは複数のものを、選択された範囲にわたって変化させることによりコンポーネントを試験することが望ましい場合がある。
この試験によって、このようなパラメータの変動に対するシステムの応答が引き出され、したがって評価される。
マージン試験は、特定の設計が、製造プロセスにおける発展した変更に容易に適合できることを保証することもできる。
これらのコンポーネントの多くは、通常、このような指定された動作状況のマージンまたは極端な場合においてわずかな故障を示す。
したがって、動作状況の極端な場合におけるコンポーネントの信頼性を評価するために、これらのマージンにおいてコンポーネントを試験することが望ましい。
この試験を、本明細書では、マージン試験と呼ぶこととする。
例えば、コンポーネントの温度、印加電圧、および／または駆動周波数などの動作パラメータの１つまたは複数のものを、選択された範囲にわたって変化させることによりコンポーネントを試験することが望ましい場合がある。
この試験によって、このようなパラメータの変動に対するシステムの応答が引き出され、したがって評価される。
マージン試験は、特定の設計が、製造プロセスにおける発展した変更に容易に適合できることを保証することもできる。
例えば、印加電圧を体系的に変化させることによりコンピュータシステムのコンポーネントを試験することによって、そのコンポーネントに関連した電圧許容範囲にわたるそのコンポーネントの信頼性に関する貴重な情報を得ることができ、特に、この範囲の極端な場合における信頼性に関する貴重な情報を得ることができる。
このような電圧マージン試験を行うための複数のシステムおよび方法が、当該技術分野において知られている。
例えば、このような１つの従来の方法では、電圧マージン試験を要求する１つまたは複数のコンポーネントに印加されるレギュレータの出力電圧を変化させるために、電圧レギュレータのフィードバック抵抗器が取り替えられる。
この技術は、多くの時間を必要とするだけでなく、１つまたは複数の抵抗器を物理的に取り替える必要がある点で侵襲的である。
しかしながら、このような抵抗器の取り替えは、被試験システム（ＳＵＴ）の不測の損傷および／または信頼性のない試験結果をもたらすことがある。
このような電圧マージン試験を行うための複数のシステムおよび方法が、当該技術分野において知られている。
例えば、このような１つの従来の方法では、電圧マージン試験を要求する１つまたは複数のコンポーネントに印加されるレギュレータの出力電圧を変化させるために、電圧レギュレータのフィードバック抵抗器が取り替えられる。
この技術は、多くの時間を必要とするだけでなく、１つまたは複数の抵抗器を物理的に取り替える必要がある点で侵襲的である。
しかしながら、このような抵抗器の取り替えは、被試験システム（ＳＵＴ）の不測の損傷および／または信頼性のない試験結果をもたらすことがある。
別の従来の手法では、複数のジャンパまたはスイッチを使用して、電圧レギュレータに利用されるフィードバック分圧器の抵抗値が変更される。
しかしながら、この手法は、多くの時間を必要とし、また、利用可能な電圧変化の粒度が粗いという欠点も有する。
さらに、この手法は、ジャンパおよびスイッチを内蔵するために貴重なボードの空間を使用する必要もある。
しかしながら、この手法は、多くの時間を必要とし、また、利用可能な電圧変化の粒度が粗いという欠点も有する。
さらに、この手法は、ジャンパおよびスイッチを内蔵するために貴重なボードの空間を使用する必要もある。
別の従来の手法は、電圧レールを提供するものである。
この電圧レールは、アナログ電圧を印加してレールの電圧を変化させることができるトリム入力を用いて、電圧をシステムコンポーネントに供給する。
しかしながら、この手法は、アナログ電圧を供給するのに外部のソフトウェア制御された試験機器を必要とし、試験機器を購入してセットアップするのに必要な費用および時間を伴う。
この電圧レールは、アナログ電圧を印加してレールの電圧を変化させることができるトリム入力を用いて、電圧をシステムコンポーネントに供給する。
しかしながら、この手法は、アナログ電圧を供給するのに外部のソフトウェア制御された試験機器を必要とし、試験機器を購入してセットアップするのに必要な費用および時間を伴う。
さらに別の従来の試験技術では、被試験システムの内部電力レールが、切断されて、外部電圧源が、そのレールに電力を供給するのに利用される。
次いで、外部電圧、および、その結果として内部レールの電圧を変化させて試験することができる。
上記従来の手法と同様に、この技術も複数の欠点を有する。
例えば、この技術は、高価な外部試験機器を必要とする。
さらに、この技術は侵襲的であり、したがって、ＳＵＴに不測の損傷を与える傾向がある。
加えて、得られた試験結果は、ＳＵＴの特性を正確に反映していないことがある。
米国特許第６，３５１，８２７号
米国特許第６，４９６，７９０号
XICOR社 X9409 (Quad Digitally Controlled Potentiometers)データシート、２００１年１０月２３日
Philips Semiconductor社 PCF8575C (Remote 16-bit I/O expander for I2C-bus)データシート、１９９９年８月５日
Integrated Circuit Systems, Inc.社 ICS8431-11 (255MHz, Low Jitter, Crystal Oscillator-to-3.3V LVPECL Frequency Synthesizer)データシート、２００２年８月７日
AMI Semiconductor社 FS7140/FS7145 (Programmable Phase-Locked Clock Generator)データシート、２００２年２月２７日
National Semiconductor社 LM87 (Serial Interface System Hardware Monitor with Remote Diode Temperature Sensing)データシート、２００１年３月
次いで、外部電圧、および、その結果として内部レールの電圧を変化させて試験することができる。
上記従来の手法と同様に、この技術も複数の欠点を有する。
例えば、この技術は、高価な外部試験機器を必要とする。
さらに、この技術は侵襲的であり、したがって、ＳＵＴに不測の損傷を与える傾向がある。
加えて、得られた試験結果は、ＳＵＴの特性を正確に反映していないことがある。
したがって、コンピュータシステムのコンポーネントの電圧マージン試験を信頼性を高めて実行することを可能にするシステムおよび方法が必要とされている。
また、被試験システムを物理的に変更せずに正確な電圧マージン試験を可能にするようなシステムおよび方法が必要とされている。
また、被試験システムを物理的に変更せずに正確な電圧マージン試験を可能にするようなシステムおよび方法が必要とされている。
一態様では、本発明は、複数のコンポーネントを有するコンピュータシステム（例えばサーバ）などの電子システムに内蔵された電圧マージン試験システムであって、その複数のコンポーネントの少なくとも一部が電圧マージン試験を必要とする、電圧マージン試験システムを提供する。
本発明の電圧マージン試験は、コンピュータシステムの内部にあるベースボード管理コントローラ（ＢＭＣ）などのコントローラと、このコントローラと通信する例えばデジタルポテンショメータといったデジタル電圧調整器とを含むことができる。
電圧調整器は、１つまたは複数の試験電圧を生成することができる。
この電圧の生成は、例えば、システムコンポーネントにその出力電圧を印加するレギュレータのフィードバック回路の抵抗を変化させ、コントローラからのコマンドに応答してコンポーネントに印加することにより行われる。
本発明の電圧マージン試験は、コンピュータシステムの内部にあるベースボード管理コントローラ（ＢＭＣ）などのコントローラと、このコントローラと通信する例えばデジタルポテンショメータといったデジタル電圧調整器とを含むことができる。
電圧調整器は、１つまたは複数の試験電圧を生成することができる。
この電圧の生成は、例えば、システムコンポーネントにその出力電圧を印加するレギュレータのフィードバック回路の抵抗を変化させ、コントローラからのコマンドに応答してコンポーネントに印加することにより行われる。
別の態様では、本発明は、プロセッサと、上記プロセッサと通信して複数のタスクを実行する複数のコンポーネントとを有するコンピュータシステムを提供する。
このコンピュータシステムは、コントローラと、このコントローラと通信し、かつ、１つまたは複数のシステムコンポーネントと通信するデジタル電圧調整器とをさらに含む。
電圧調整器は、システムコンポーネントの選択したものに印加される１つまたは複数の試験電圧の生成に影響を与えて、そのシステムコンポーネントの電圧マージン試験を行うことができる。
このコンピュータシステムは、コントローラと、このコントローラと通信し、かつ、１つまたは複数のシステムコンポーネントと通信するデジタル電圧調整器とをさらに含む。
電圧調整器は、システムコンポーネントの選択したものに印加される１つまたは複数の試験電圧の生成に影響を与えて、そのシステムコンポーネントの電圧マージン試験を行うことができる。
さらに別の態様では、本発明は、内部コントローラと、コントローラと通信し、かつ、電子システムの１つまたは複数のコンポーネントに電圧を供給する少なくとも１つの電力レールと通信するデジタル電圧調整器とを有するコンポーネントの電圧マージン試験のための方法を提供する。
この方法は、コントローラが１つまたは複数のコマンドを電圧調整器に送出するようにするステップであって、それによって、調整器が、上記コンポーネントに印加される上記電力レールの１つまたは複数の試験電圧の生成に影響を与えるようにする、コントローラが１つまたは複数のコマンドを電圧調整器に送出するようにするステップを含む。
次いで、システムの応答が、試験電圧のそれぞれにおいて監視される。
この方法は、コントローラが１つまたは複数のコマンドを電圧調整器に送出するようにするステップであって、それによって、調整器が、上記コンポーネントに印加される上記電力レールの１つまたは複数の試験電圧の生成に影響を与えるようにする、コントローラが１つまたは複数のコマンドを電圧調整器に送出するようにするステップを含む。
次いで、システムの応答が、試験電圧のそれぞれにおいて監視される。
本発明は、包括的には、コンピュータシステム（例えばサーバ）やネットワークスイッチなどの電子デバイスの選択されたコンポーネントおよび／またはサブシステムのマージン試験のための改良されたシステムおよび方法に関する。
後に詳述するように、本発明の教示によるマージン試験システムは、コントローラの制御下で動作する、デジタル周波数合成器やデジタルポテンショメータなどのデジタルパラメータ調整器を含むことができる。
後に詳述するように、本発明の教示によるマージン試験システムは、コントローラの制御下で動作する、デジタル周波数合成器やデジタルポテンショメータなどのデジタルパラメータ調整器を含むことができる。
このパラメータ調整器は、コントローラからのコマンドに応答して、コンピュータシステムの選択されたコンポーネントに関連した、例えば周波数や電圧といった、対象となる動作パラメータの値を、複数の試験値にわたって変化させる（「ステップ状に変化させる」）ことができる。
より具体的に言うと、パラメータ調整器の出力と、したがって１つまたは複数の被試験コンポーネントに加えられた動作パラメータの値とを、コントローラからのコマンド信号を介して、選択された範囲にわたって変化させることができ、システムの応答の収集、監視、および／または解析を行うことができる。
より具体的に言うと、パラメータ調整器の出力と、したがって１つまたは複数の被試験コンポーネントに加えられた動作パラメータの値とを、コントローラからのコマンド信号を介して、選択された範囲にわたって変化させることができ、システムの応答の収集、監視、および／または解析を行うことができる。
本発明のマージン試験システムの以下の実施の形態は、コンピュータシステムについて説明するが、本発明の教示によるマージン試験システムを、ネットワークスイッチなどのマージン試験を必要とする他の電子システムに内蔵することも可能であることが理解されるべきである。
図１Ａは、本発明の教示によるマージン試験システムを内蔵した例示のコンピュータシステム１０を概略的に示している。
このコンピュータシステム１０は、例えば、サーバコンピュータシステムとすることもできるし、マージンテストが必要な他の任意のコンピュータシステムとすることもできる。
このサーバコンピュータシステムは、通信ネットワークを介して他のコンピュータシステムと高性能の通信を提供するように、ハードウェアおよび／またはソフトウェアにより構成されたシステムであると、この技術分野において一般に理解されている。
例示のコンピュータシステム１０は、単一のホストプロセッサ１２を含むが、マルチプロセッサシステムに本発明の教示によるマージン試験システムを内蔵することも可能であることが理解されるべきである。
このコンピュータシステム１０は、例えば、サーバコンピュータシステムとすることもできるし、マージンテストが必要な他の任意のコンピュータシステムとすることもできる。
このサーバコンピュータシステムは、通信ネットワークを介して他のコンピュータシステムと高性能の通信を提供するように、ハードウェアおよび／またはソフトウェアにより構成されたシステムであると、この技術分野において一般に理解されている。
例示のコンピュータシステム１０は、単一のホストプロセッサ１２を含むが、マルチプロセッサシステムに本発明の教示によるマージン試験システムを内蔵することも可能であることが理解されるべきである。
例示のコンピュータシステム１０は、コントローラ１４を含む。
このコントローラ１４は、後述するように、複数の管理機能を提供することができ、システムインターフェース１６を介してホストプロセッサ１２と通信する。
ホストプロセッサ１２上では、オペレーティングシステム（ＯＳ）および１つまたは複数の管理エージェントが実行される。
システムインターフェース１６は、例えば、ＰＣＩバスといった任意の適切な通信バスとすることができる。
このコントローラ１４は、後述するように、複数の管理機能を提供することができ、システムインターフェース１６を介してホストプロセッサ１２と通信する。
ホストプロセッサ１２上では、オペレーティングシステム（ＯＳ）および１つまたは複数の管理エージェントが実行される。
システムインターフェース１６は、例えば、ＰＣＩバスといった任意の適切な通信バスとすることができる。
コントローラ１４は、例えば、特定アプリケーション向け集積回路（ＡＳＩＣ）として実施することもできるし、あるいは、いくつかの異なるチップから構成することもできる。
一例として、以下に詳述する本発明のいくつかの実施の形態においては、コントローラ１４を、ベースボード管理コントローラ（ＢＭＣ（Baseboard Management Controller））と一般に呼ばれるインテリジェント処理コントローラとすることができる。
このＢＭＣは、インテリジェントプラットフォーム管理インターフェース（ＩＰＭＩ（Intelligent Platform Management Interface））プロトコルをサポートすることができる。
ＩＰＭＩプロトコルは、ホストプロセッサ上で実行される管理アプリケーションとハードウェアプラットフォームとの間の標準化されたメッセージインターフェースを提供するオープンスタンダードである。
一例として、以下に詳述する本発明のいくつかの実施の形態においては、コントローラ１４を、ベースボード管理コントローラ（ＢＭＣ（Baseboard Management Controller））と一般に呼ばれるインテリジェント処理コントローラとすることができる。
このＢＭＣは、インテリジェントプラットフォーム管理インターフェース（ＩＰＭＩ（Intelligent Platform Management Interface））プロトコルをサポートすることができる。
ＩＰＭＩプロトコルは、ホストプロセッサ上で実行される管理アプリケーションとハードウェアプラットフォームとの間の標準化されたメッセージインターフェースを提供するオープンスタンダードである。
例示のコントローラ１４は、通信バス１８を介して、ハードウェアモニタモジュール２０およびデジタルパラメータ調整器モジュール２２と通信し、それによって、これらのモジュールにコマンド信号を送出することができ、かつ／または、これらのモジュールから情報を受け取ることができる。
通信バス１８は、任意の適切なメーカ独自のバスとすることもできるし、任意の適切なパブリックバスとすることもできる。
例えば、コントローラがＢＭＣである実施の形態においては、バス１８を、プライベートＩ２Ｃ（集積回路間（Inter-Integrated Circuit））バスとすることもできるし、インテリジェントプラットフォーム管理バス（ＩＰＭＢ（Intelligent Platform Management Bus））とすることもできる。
あるいは、バス１８は、ＡＳＡバスまたはＵＳＢバスとすることもできるし、他の任意の適切な通信バスとすることもできる。
通信バス１８は、任意の適切なメーカ独自のバスとすることもできるし、任意の適切なパブリックバスとすることもできる。
例えば、コントローラがＢＭＣである実施の形態においては、バス１８を、プライベートＩ２Ｃ（集積回路間（Inter-Integrated Circuit））バスとすることもできるし、インテリジェントプラットフォーム管理バス（ＩＰＭＢ（Intelligent Platform Management Bus））とすることもできる。
あるいは、バス１８は、ＡＳＡバスまたはＵＳＢバスとすることもできるし、他の任意の適切な通信バスとすることもできる。
さらに、コントローラ１４は、バス２６を介して、外部システム２４と通信することもできる。
この外部システム２４は、デバイス１０のマージン試験を開始するようにコントローラに指令することができる。
外部システム２４は、たとえば、ＲＳ２３２バスなどのバスを介してコントローラと通信できる端末とすることができる。
あるいは、外部システム２４は、ＬＡＮベースのイーサネット（登録商標）接続などのコンピュータネットワーク接続を介してコントローラ１４と通信できるリモートコンピュータとすることができる。
バス２６は、ＬＡＮベースのイーサネット接続などの任意の適切なバスとすることができる。
また、コントローラは、スイッチまたはジャンパの設定に応じて、マージン試験を開始することもできる。
この外部システム２４は、デバイス１０のマージン試験を開始するようにコントローラに指令することができる。
外部システム２４は、たとえば、ＲＳ２３２バスなどのバスを介してコントローラと通信できる端末とすることができる。
あるいは、外部システム２４は、ＬＡＮベースのイーサネット（登録商標）接続などのコンピュータネットワーク接続を介してコントローラ１４と通信できるリモートコンピュータとすることができる。
バス２６は、ＬＡＮベースのイーサネット接続などの任意の適切なバスとすることができる。
また、コントローラは、スイッチまたはジャンパの設定に応じて、マージン試験を開始することもできる。
システム１０は、さらに、当該システムの機能を協働して提供する複数の他のサブシステムおよびコンポーネントも含む。
コンピュータデバイスの適切な設計および／または動作を保証するために、これらのサブシステムまたはコンポーネントの多くは、開発期間中、製造期間中、および／または現場において、監視および／または試験を必要とする。
より具体的に言うと、これらのコンポーネントの多くは、さまざまな動作状況下でそれらの信頼性を保証するために、マージン試験を必要とする。
本明細書では、このようなマージン試験が要求されるコンポーネント２８をマージナブル（marginable）コンポーネントと呼ぶこととする。
このマージナブルコンポーネントには、例えば、中央処理装置（ＣＰＵ）、メモリモジュール、内部通信バス、電圧レギュレータ、またはマージン試験を必要とし得る、対象となる他の任意のコンポーネントもしくは複数のコンポーネントからなるサブシステムが含まれ得る。
コンピュータデバイスの適切な設計および／または動作を保証するために、これらのサブシステムまたはコンポーネントの多くは、開発期間中、製造期間中、および／または現場において、監視および／または試験を必要とする。
より具体的に言うと、これらのコンポーネントの多くは、さまざまな動作状況下でそれらの信頼性を保証するために、マージン試験を必要とする。
本明細書では、このようなマージン試験が要求されるコンポーネント２８をマージナブル（marginable）コンポーネントと呼ぶこととする。
このマージナブルコンポーネントには、例えば、中央処理装置（ＣＰＵ）、メモリモジュール、内部通信バス、電圧レギュレータ、またはマージン試験を必要とし得る、対象となる他の任意のコンポーネントもしくは複数のコンポーネントからなるサブシステムが含まれ得る。
デジタルパラメータ調整器２２は、マージナブルコンポーネント２８の１つもしくは複数のものの選択された動作パラメータを、直接的に、または、１つもしくは複数の中間モジュール３０を介して、調整することができる。
例えば、直接的に調整することにより、クロック周波数を調整することができる。
１つまたは複数の中間モジュール３０は、これらのコンポーネントに加えるための選択された動作パラメータを生成するものである。
例えば、パラメータ調整器が、デジタルポテンショメータであるいくつかの実施の形態を後に詳述するが、これらの実施の形態においては、この中間モジュールを電圧レギュレータとすることができる。
この電圧レギュレータの出力は、コントローラからのコマンドに基づいてデジタルポテンショメータの抵抗を変化させることにより、調整することができる。
例えば、直接的に調整することにより、クロック周波数を調整することができる。
１つまたは複数の中間モジュール３０は、これらのコンポーネントに加えるための選択された動作パラメータを生成するものである。
例えば、パラメータ調整器が、デジタルポテンショメータであるいくつかの実施の形態を後に詳述するが、これらの実施の形態においては、この中間モジュールを電圧レギュレータとすることができる。
この電圧レギュレータの出力は、コントローラからのコマンドに基づいてデジタルポテンショメータの抵抗を変化させることにより、調整することができる。
ハードウェアモニタ２０は、これらのコンポーネントを、特定のコンポーネントの性質に関連したセンサ３２を通じてリアルタイムで監視することができる。
この特定のコンポーネントの性質としては、例えば、電圧、温度、動作周波数などがある。
センサ３２は、温度、電圧、駆動周波数などの１つまたは複数の動作パラメータの変化に対するコンポーネント２８の応答を示すデータを生成することができる。
後に詳述するように、ハードウェアモニタ２０は、この応答データを受け取り、解析を行うためにこのデータをコントローラ１４に送出することができる。
この概略図では、センサ３２およびハードウェアモニタ２０を別個のモジュールとして示しているが、当業者には、センサの一部またはすべてをハードウェアモニタに統合できることが理解されよう。
この特定のコンポーネントの性質としては、例えば、電圧、温度、動作周波数などがある。
センサ３２は、温度、電圧、駆動周波数などの１つまたは複数の動作パラメータの変化に対するコンポーネント２８の応答を示すデータを生成することができる。
後に詳述するように、ハードウェアモニタ２０は、この応答データを受け取り、解析を行うためにこのデータをコントローラ１４に送出することができる。
この概略図では、センサ３２およびハードウェアモニタ２０を別個のモジュールとして示しているが、当業者には、センサの一部またはすべてをハードウェアモニタに統合できることが理解されよう。
図１Ａを続けて参照して、デジタルパラメータ調整器２２は、マージナブルコンポーネントの１つまたは複数のものに関連した動作パラメータを、選択された値域にわたって、直接的または中間モジュール３０を介してのいずれかで変化させることができる。
より具体的に言うと、コントローラ１４は、コンポーネント２８の１つまたは複数のものに関連する選択された動作パラメータの値を変化させるようにデジタルパラメータ調整器２２に指令するコマンド信号を、当該調整器に送出することができる。
より具体的に言うと、コントローラ１４は、コンポーネント２８の１つまたは複数のものに関連する選択された動作パラメータの値を変化させるようにデジタルパラメータ調整器２２に指令するコマンド信号を、当該調整器に送出することができる。
例えば、図１Ｂのフローチャートを参照して、ステップＡにおいて、被試験システムの主電源がオフの状態で、スタンバイ電力が、被試験システムに加えられる。
ステップＢにおいて、「マージンモード設定」コマンドが、例えば外部システムからＢＭＣに送出されて、マージン試験を開始するようにＢＭＣに指令する。
ＢＭＣから確認応答を受け取ると、「マージン値設定」コマンドが、ＢＭＣに送出されて、例えば電圧や周波数といった被試験動作パラメータの値を試験値に設定するようにＢＭＣに指令する（ステップＣ）。
ステップＣは、すべてのマージンパラメータ値がＳＵＴに送出され、それぞれ確認されるまで、繰り返すことができる。
その後、ステップＤにおいて、「マージン開始コマンド」が、ＢＭＣに送出され、システムへの電力供給をＢＭＣに行わせる。
すなわち、システムの主電源が、オンにされる。
ステップＥにおいて、試験の進行が監視され、ログに記録される。
この試験ポイントにおいて試験が完了すると、主電源がオフにされ（ステップＦ）、上記手順は、すべての試験ポイントにおけるデータが収集されるまで、必要に応じて、他の試験ポイントに対して繰り返される。
ステップＢにおいて、「マージンモード設定」コマンドが、例えば外部システムからＢＭＣに送出されて、マージン試験を開始するようにＢＭＣに指令する。
ＢＭＣから確認応答を受け取ると、「マージン値設定」コマンドが、ＢＭＣに送出されて、例えば電圧や周波数といった被試験動作パラメータの値を試験値に設定するようにＢＭＣに指令する（ステップＣ）。
ステップＣは、すべてのマージンパラメータ値がＳＵＴに送出され、それぞれ確認されるまで、繰り返すことができる。
その後、ステップＤにおいて、「マージン開始コマンド」が、ＢＭＣに送出され、システムへの電力供給をＢＭＣに行わせる。
すなわち、システムの主電源が、オンにされる。
ステップＥにおいて、試験の進行が監視され、ログに記録される。
この試験ポイントにおいて試験が完了すると、主電源がオフにされ（ステップＦ）、上記手順は、すべての試験ポイントにおけるデータが収集されるまで、必要に応じて、他の試験ポイントに対して繰り返される。
いくつかの実施の形態においては、マージン構成フェーズの間中、電源をオンに維持することができ、したがって、システム電源をオフにする必要はなくなる（ステップＦ）。
ただし、コンピュータシステムは、この手法を可能にするために、影響を受けるパラメータに対する動的変化に耐えるように設計されるべきである。
確認応答を使用することにより、ＢＭＣとコマンドを発行するマージン試験ステーションとの同期が保証される。
試験ステーションは、応答を必要とする各コマンドの発行後に、ＢＭＣをポーリングして、確認応答を得ることになる。
試験ステーションは、所定の期間内に応答を受け取らない場合には、コマンドを再送出してもよいし、定義された例外シーケンスを処理してもよいし、失敗終了コードを伴ってタイムアウトまたは停止してもよい。
ただし、コンピュータシステムは、この手法を可能にするために、影響を受けるパラメータに対する動的変化に耐えるように設計されるべきである。
確認応答を使用することにより、ＢＭＣとコマンドを発行するマージン試験ステーションとの同期が保証される。
試験ステーションは、応答を必要とする各コマンドの発行後に、ＢＭＣをポーリングして、確認応答を得ることになる。
試験ステーションは、所定の期間内に応答を受け取らない場合には、コマンドを再送出してもよいし、定義された例外シーケンスを処理してもよいし、失敗終了コードを伴ってタイムアウトまたは停止してもよい。
デジタルパラメータ調整器が、被試験コンピュータシステムの内部にあり、かつ、このようなコンピュータシステムの内部コントローラからのコマンド信号に応答することから、このようなデジタルパラメータ調整器を使用することにより、多くの利点が得られる。
例えば、ジャンパや抵抗器バンクを使用するなど、システムを侵襲する物理的な変更を行う必要なく、マージン試験が可能になる。
さらに、外部試験機器および試験用の非常に長いセットアップ時間の必要がなくなる。
加えて、人間の介入なしにソフトウェア制御の下で試験を可能にすることができる。
その上、対象となる動作パラメータの変化の必要な分解能を提供するデジタルパラメータ調整器を容易に選択することができる。
例えば、ジャンパや抵抗器バンクを使用するなど、システムを侵襲する物理的な変更を行う必要なく、マージン試験が可能になる。
さらに、外部試験機器および試験用の非常に長いセットアップ時間の必要がなくなる。
加えて、人間の介入なしにソフトウェア制御の下で試験を可能にすることができる。
その上、対象となる動作パラメータの変化の必要な分解能を提供するデジタルパラメータ調整器を容易に選択することができる。
さらに、本発明の教示によるマージン試験システムをコンピュータシステムに内蔵することにより、ポストプロダクションで設計欠陥に対処してこれを解決する非侵襲手法が提供されるという利点がある。
例えば、ＡＳＩＣが、バグのために、正常値よりも数パーセント高いＶＩＯ電圧が必要であると判明した場合、後に詳述する電圧マージン試験システムなどの本発明の電圧マージン試験システムを使用して、このＡＳＩＣに必要な電圧を供給することができる。
さらに、本発明のマージン試験システムに、プログラマブル周波数合成器などのプログラマブル素子を使用すると、以後のプラットフォームの設計が容易になる。
すなわち、同じ周波数合成器を後続の設計に利用することができ、これにより、例えば、フロントサイドバス周波数が増加し、したがって、後続の設計が簡略化され、設計変更に関連したリスクが緩和され、一般に、資材調達の関連コストが削減される。
例えば、ＡＳＩＣが、バグのために、正常値よりも数パーセント高いＶＩＯ電圧が必要であると判明した場合、後に詳述する電圧マージン試験システムなどの本発明の電圧マージン試験システムを使用して、このＡＳＩＣに必要な電圧を供給することができる。
さらに、本発明のマージン試験システムに、プログラマブル周波数合成器などのプログラマブル素子を使用すると、以後のプラットフォームの設計が容易になる。
すなわち、同じ周波数合成器を後続の設計に利用することができ、これにより、例えば、フロントサイドバス周波数が増加し、したがって、後続の設計が簡略化され、設計変更に関連したリスクが緩和され、一般に、資材調達の関連コストが削減される。
図２を参照して、コントローラ１４は、オペレーティングシステム１２上で実行されている管理エージェントと相互作用する必要なく、コンピュータシステム１０のマージナブルコンポーネントのマージン試験を開始して達成することができる。
換言すると、コントローラ１４は、帯域外システム監視を提供することができる。
帯域外という用語は、オペレーティングシステム（ＯＳ）の制御および／または介入から独立して動作できるコンピュータシステムの要素をいう。
コントローラ１４は、必要な場合に、これらの管理エージェントと通信して、帯域内システム監視を提供することもできる。
換言すると、コントローラ１４は、帯域外システム監視を提供することができる。
帯域外という用語は、オペレーティングシステム（ＯＳ）の制御および／または介入から独立して動作できるコンピュータシステムの要素をいう。
コントローラ１４は、必要な場合に、これらの管理エージェントと通信して、帯域内システム監視を提供することもできる。
通常、帯域外動作は、コンピュータシステムのマージン試験を行うのに好ましい。
その理由は、システムのＯＳおよびそのエージェントが、マージン試験に関連したストレスの下で、クラッシュおよび他の異常な挙動の影響を受けやすい可能性があるからである。
マージン試験の進行を監視してログに記録することが望ましい。
例えば、ある試験ポイントにおいて不合格が発生すると、その試験ポイントに関する情報および他の関係データのログを記録することが望ましい。
例えばスタンバイ電源といったマージンの対象にされない電圧レールによって電力供給を受けるＢＭＣなどの帯域外エージェントは、システムレベルのマージン設定によって影響を受けることはなく、したがって、マージン試験のこのような監視およびログ記録を行うのに利用することができる。
その理由は、システムのＯＳおよびそのエージェントが、マージン試験に関連したストレスの下で、クラッシュおよび他の異常な挙動の影響を受けやすい可能性があるからである。
マージン試験の進行を監視してログに記録することが望ましい。
例えば、ある試験ポイントにおいて不合格が発生すると、その試験ポイントに関する情報および他の関係データのログを記録することが望ましい。
例えばスタンバイ電源といったマージンの対象にされない電圧レールによって電力供給を受けるＢＭＣなどの帯域外エージェントは、システムレベルのマージン設定によって影響を受けることはなく、したがって、マージン試験のこのような監視およびログ記録を行うのに利用することができる。
本発明の教示によるマージン試験システムは、さまざまな異なる方法で実施することができ、例えばサーバといったコンピュータシステムのプログラマブル統合マージン試験を可能にする。
一例として、図２は、コンピュータシステム１０に内蔵された本発明のマージン試験の一実施の形態を概略的に示している。
このコンピュータシステム１０は、コンピュータ１４に加えて、電圧制御ブロック／モジュール（ＶＣＢ（voltage control block））３４、周波数制御ブロック／モジュール（ＦＣＢ（frequency control block））３６、および障害迂回ブロック（ＦＢＢ（Fault bypass block））３８を含む。
コントローラ１４からのコマンドに応答して、電圧マージン試験および周波数マージン試験には、それぞれＶＣＢ３４およびＦＣＢ３６を使用することができ、また、マージン試験中の障害に対応するために、被試験システム（ＳＵＴ）に統合された自動メカニズムを選択的にマスクするには、ＦＢＢ３８を使用することができる。
この例示のマージン試験システムは、周波数制御ブロックおよび電圧制御ブロックの双方を含むが、他の実施の形態は、電圧制御モジュールまたは周波数制御モジュールのみを含んでもよい。
一例として、図２は、コンピュータシステム１０に内蔵された本発明のマージン試験の一実施の形態を概略的に示している。
このコンピュータシステム１０は、コンピュータ１４に加えて、電圧制御ブロック／モジュール（ＶＣＢ（voltage control block））３４、周波数制御ブロック／モジュール（ＦＣＢ（frequency control block））３６、および障害迂回ブロック（ＦＢＢ（Fault bypass block））３８を含む。
コントローラ１４からのコマンドに応答して、電圧マージン試験および周波数マージン試験には、それぞれＶＣＢ３４およびＦＣＢ３６を使用することができ、また、マージン試験中の障害に対応するために、被試験システム（ＳＵＴ）に統合された自動メカニズムを選択的にマスクするには、ＦＢＢ３８を使用することができる。
この例示のマージン試験システムは、周波数制御ブロックおよび電圧制御ブロックの双方を含むが、他の実施の形態は、電圧制御モジュールまたは周波数制御モジュールのみを含んでもよい。
各マージン試験ブロック３４、３６、および３８は、コントローラ１４の制御下でサーバの選択されたコンポーネントのマージン試験を行うのに必要なデバイスおよび関連回路を内蔵している。
以下では、これらのモジュールのそれぞれの例示の実施態様をさらに提供する。
以下では、これらのモジュールのそれぞれの例示の実施態様をさらに提供する。
図２を続けて参照して、コントローラ１４は、バス１８を介して、ＶＣＢモジュール、ＦＣＢモジュール、およびＦＢＢモジュールそれぞれと通信し、これらのモジュールにコマンドを送出することができる。
バス１８は、コントローラとこれらのモジュールとの間の通信を提供する任意の適切なバスとすることができる。
例えば、後述する本発明のいくつかの実施の形態では、バス１８は、Ｉ２Ｃプライベートバスである。
さらに、コントローラ１４は、例えばＰＣＩバスといったシステムインターフェース１６を介して、サーバのオペレーティングシステムおよび１つまたは複数の管理エージェントとも通信することができる。
バス１８は、コントローラとこれらのモジュールとの間の通信を提供する任意の適切なバスとすることができる。
例えば、後述する本発明のいくつかの実施の形態では、バス１８は、Ｉ２Ｃプライベートバスである。
さらに、コントローラ１４は、例えばＰＣＩバスといったシステムインターフェース１６を介して、サーバのオペレーティングシステムおよび１つまたは複数の管理エージェントとも通信することができる。
スタンバイ電源４０は、システムの主電源（図示せず）がオフにされている場合に、コントローラ１４に電力を供給して、コントローラが機能できることを保証することができる。
これに加えて、スタンバイ電源４０は、コンピュータシステムのマージン試験に参加するＶＣＢ３４、ＦＣＢ３６、ＦＢＢ３８などの他の要素にも電力を供給することができる。
さらに、コントローラ１４は、バス１８を介して電力制御回路４２にコマンドを送出し、サーバの主電源のオンからオフへの切り換えおよびその逆への切り換えを制御することができる。
これに加えて、スタンバイ電源４０は、コンピュータシステムのマージン試験に参加するＶＣＢ３４、ＦＣＢ３６、ＦＢＢ３８などの他の要素にも電力を供給することができる。
さらに、コントローラ１４は、バス１８を介して電力制御回路４２にコマンドを送出し、サーバの主電源のオンからオフへの切り換えおよびその逆への切り換えを制御することができる。
外部システム２２は、例えば、ユーザエンティティとすることもできるし、スクリプトエンティティとすることもできる。
この外部システム２２は、コントローラ１４にコマンドを送出して、サーバのマージン試験を開始することができる。
より具体的に言うと、外部システム２２は、ユーザまたは事前にプログラムされた命令セットを介してコントローラ１４にコマンドを送出し、サーバの選択されたコンポーネントのマージン試験をコントローラに開始させることができる。
このようなマージン試験は、通常、主電源をオフにした状態で、かつ、スタンバイ電源がコントローラと、例えばＶＣＢ３４、ＦＣＢ３６、およびＦＢＢ３８といった補助的なマージン試験ブロックとに電力を供給する状態で開始される。
コントローラは、外部システム２２からのコマンドに応答して、ＶＣＢ、ＦＣＢ、および／またはＦＢＢなどの１つまたは複数のマージン試験ブロックにコマンド信号を送出し、サーバのマージナブルコンポーネントの試験を再開する。
通常、コントローラ１４は、後に詳述するように、マージン試験の実行中に、選択された障害をマスクするようにＦＢＢ３８に指令する。
この外部システム２２は、コントローラ１４にコマンドを送出して、サーバのマージン試験を開始することができる。
より具体的に言うと、外部システム２２は、ユーザまたは事前にプログラムされた命令セットを介してコントローラ１４にコマンドを送出し、サーバの選択されたコンポーネントのマージン試験をコントローラに開始させることができる。
このようなマージン試験は、通常、主電源をオフにした状態で、かつ、スタンバイ電源がコントローラと、例えばＶＣＢ３４、ＦＣＢ３６、およびＦＢＢ３８といった補助的なマージン試験ブロックとに電力を供給する状態で開始される。
コントローラは、外部システム２２からのコマンドに応答して、ＶＣＢ、ＦＣＢ、および／またはＦＢＢなどの１つまたは複数のマージン試験ブロックにコマンド信号を送出し、サーバのマージナブルコンポーネントの試験を再開する。
通常、コントローラ１４は、後に詳述するように、マージン試験の実行中に、選択された障害をマスクするようにＦＢＢ３８に指令する。
本発明の多くの実施の形態では、マージン試験が開始されると、被試験システムのマージナブルコンポーネントに加えられる電圧または周波数を多くの所定の離散値にわたってステップ状に変化させるようにプログラムできるファームウェアを、コントローラ１４が含んでいる。
あるいは、マージン試験が開始されると、外部システム２２が、一連のコマンドをコントローラに送出することができ、これらのコマンドのそれぞれが、周波数または電圧を所望の試験値に設定するようにコントローラに指令することができる。
電圧または周波数の各値において、システムの応答が監視され、解析される。
あるいは、マージン試験が開始されると、外部システム２２が、一連のコマンドをコントローラに送出することができ、これらのコマンドのそれぞれが、周波数または電圧を所望の試験値に設定するようにコントローラに指令することができる。
電圧または周波数の各値において、システムの応答が監視され、解析される。
図２を続けて参照して、後に詳述するように、コントローラからのコマンドに応答して、マージン試験モジュール３６は、ＣＰＵや同期バスなどの選択されたコンポーネントに加えられるクロック周波数を調整することができ、ＶＣＢモジュール３４は、選択された電力レールの電圧を調整することができる。
例えば、ＦＣＢ３６は、選択された範囲に及ぶ多数の離散値にわたってクロック周波数をステップ状に変化させることができ、ＶＣＢは、選択されたレール電圧を一組の離散値にわたってステップ状に変化させることができる。
クロック周波数の各値すなわちレール電圧において、システムの応答を監視し、かつ記録することができる。
例えば、ＦＣＢ３６は、選択された範囲に及ぶ多数の離散値にわたってクロック周波数をステップ状に変化させることができ、ＶＣＢは、選択されたレール電圧を一組の離散値にわたってステップ状に変化させることができる。
クロック周波数の各値すなわちレール電圧において、システムの応答を監視し、かつ記録することができる。
本発明の好ましい実施の形態では、マージン試験を行うことができるコンポーネントおよびサブシステム、すなわちマージンコンポーネントは、例えばコントローラ１４によってデフォルト以外となるように指令を受けるまで、デフォルトで定格状態にある。
例えば、レール電圧は、例えばＶＣＢを介して定格値から外れるようにプログラムされていない限り、デフォルトで定格値をとる。
さらに、これらのデフォルト値は、システム電源が投入されるごとに再設定することができる。
例えば、レール電圧は、例えばＶＣＢを介して定格値から外れるようにプログラムされていない限り、デフォルトで定格値をとる。
さらに、これらのデフォルト値は、システム電源が投入されるごとに再設定することができる。
図３を参照して、コントローラ１４からのマージン試験コマンドに応答して、ＶＣＢモジュール３４が使用され、それによって、選択されたレール４４の電圧を調整することができる。
本明細書では、レール４４をマージナブル電圧レールとも呼ぶ。
本明細書では、レール４４をマージナブル電圧レールとも呼ぶ。
電圧制御ブロック３４は、さまざまな異なる方法で実施することができる。
後に詳述するが（図１０および図１１を参照）、このような一実態態様では、ＶＣＢ３４は、デジタルポテンショメータを含むことができる。
このデジタルポテンショメータは、電圧レギュレータの抵抗フィードバック回路に内蔵されている。
この電圧レギュレータの出力が、レール電圧に対応する。
デジタルポテンショメータは、コントローラからのコマンドに応答して、レギュレータのフィードバック回路の抵抗を変化させることができ、それによって、レギュレータの出力電圧を変化させることができる。
後に詳述するが（図１０および図１１を参照）、このような一実態態様では、ＶＣＢ３４は、デジタルポテンショメータを含むことができる。
このデジタルポテンショメータは、電圧レギュレータの抵抗フィードバック回路に内蔵されている。
この電圧レギュレータの出力が、レール電圧に対応する。
デジタルポテンショメータは、コントローラからのコマンドに応答して、レギュレータのフィードバック回路の抵抗を変化させることができ、それによって、レギュレータの出力電圧を変化させることができる。
図２を再び参照して、ＦＣＢ３６モジュールも、さまざまな異なる方法で実施することができる。
例えば、図５を参照して後に詳述する一実施態様では、ＦＣＢ３６は、デジタル周波数合成器を含むことができる。
このデジタル周波数合成器の出力周波数を、選択されたマージナブルシステムコンポーネントに加えることができ、コントローラからのコマンドに応答して変化させることができる。
このように、１つまたは複数のマージン試験周波数を、周波数マージン試験が必要とされるＣＰＵなどのシステムコンポーネントに加えることができる。
例えば、図５を参照して後に詳述する一実施態様では、ＦＣＢ３６は、デジタル周波数合成器を含むことができる。
このデジタル周波数合成器の出力周波数を、選択されたマージナブルシステムコンポーネントに加えることができ、コントローラからのコマンドに応答して変化させることができる。
このように、１つまたは複数のマージン試験周波数を、周波数マージン試験が必要とされるＣＰＵなどのシステムコンポーネントに加えることができる。
図２を続けて参照して、コンピュータシステム１０に統合された自動応答障害メカニズムが、システムのマージン試験に悪影響を与えないことを保証するために、障害迂回ブロック３８は、マージン試験の間、選択された障害をマスクすることができる。
このような自動応答障害メカニズムは、例えばダイオードを介した温度監視といった環境の安全措置を提供することもできるし、電圧上昇／低下「パワーグッド（power-good）」リセット回路、もしくはシステムリセットを引き起こすことができるあらゆるホットスワップ「ヘルシー」出力、または他の類似のメカニズムに関係付けることもできる。
後に詳述するように、ＦＢＢ３８は、デジタル有効／無効信号を使用して、マージン試験の間、選択式障害ラインを無効にすることができ、試験が完了すると、それらのラインを再び有効にすることができる。
ＦＢＢは、上述した他のマージン試験モジュールと同様に、スタンバイ電源から電力を受け取ることができ、主電源がマージン試験の間オフされている場合にも動作することができる。
このような自動応答障害メカニズムは、例えばダイオードを介した温度監視といった環境の安全措置を提供することもできるし、電圧上昇／低下「パワーグッド（power-good）」リセット回路、もしくはシステムリセットを引き起こすことができるあらゆるホットスワップ「ヘルシー」出力、または他の類似のメカニズムに関係付けることもできる。
後に詳述するように、ＦＢＢ３８は、デジタル有効／無効信号を使用して、マージン試験の間、選択式障害ラインを無効にすることができ、試験が完了すると、それらのラインを再び有効にすることができる。
ＦＢＢは、上述した他のマージン試験モジュールと同様に、スタンバイ電源から電力を受け取ることができ、主電源がマージン試験の間オフされている場合にも動作することができる。
一例として、図４Ａを参照して、ＦＢＢ３６の一実施態様は、プログラマブルロジックデバイス（ＰＬＤ）４６を含むことができる。
このＰＬＤ４６は、コントローラから信号を受け取って、選択式自動障害応答メカニズムを無効にする。
例えば、コントローラ１４は、「マージンモード」で動作するようにＰＬＤ４６に指令することができる。
この「マージンモード」は、被試験システムで発生し得る選択された障害割り込みをＰＬＤがインターセプトしてマスクできるモードである。
この例では、コンピュータシステムのマージン試験が進行中の間、ＰＬＤは、ハードウェアモニタ２０と通信して、一般にシステムの障害を示す信号を受け取ってインターセプトすることができ、これらの信号を選択的にマスクすることができる。
例えば、後に詳述するように、マージンモードで動作中、ＰＬＤ４６は、電力制御素子４２に適切な信号を供給して、コンピュータシステムの選択された電力レールの電圧マージン試験が進行中の間、電力制御素子４２がコンピュータシステムの電源を切断しないことを保証することができる。
マージン試験が行われていない時、すなわち、ＰＬＤがマージンモードで動作していない時、ＰＬＤは、ハードウェアモニタ２０から障害信号を受け取ると、この信号を電力制御素子４２に渡す。
それによって、妥当な電圧障害が発生した時に、適切な動作が続くことが保証される。
本発明の実施においては、多数の市販のＰＬＤを使用することができる。
例えば、米国カリフォルニア州サンノゼにあるAltera Corporationが商品名ＭＡＸ７０００Ｂで販売しているＰＬＤを使用することができる。
このＰＬＤ４６は、コントローラから信号を受け取って、選択式自動障害応答メカニズムを無効にする。
例えば、コントローラ１４は、「マージンモード」で動作するようにＰＬＤ４６に指令することができる。
この「マージンモード」は、被試験システムで発生し得る選択された障害割り込みをＰＬＤがインターセプトしてマスクできるモードである。
この例では、コンピュータシステムのマージン試験が進行中の間、ＰＬＤは、ハードウェアモニタ２０と通信して、一般にシステムの障害を示す信号を受け取ってインターセプトすることができ、これらの信号を選択的にマスクすることができる。
例えば、後に詳述するように、マージンモードで動作中、ＰＬＤ４６は、電力制御素子４２に適切な信号を供給して、コンピュータシステムの選択された電力レールの電圧マージン試験が進行中の間、電力制御素子４２がコンピュータシステムの電源を切断しないことを保証することができる。
マージン試験が行われていない時、すなわち、ＰＬＤがマージンモードで動作していない時、ＰＬＤは、ハードウェアモニタ２０から障害信号を受け取ると、この信号を電力制御素子４２に渡す。
それによって、妥当な電圧障害が発生した時に、適切な動作が続くことが保証される。
本発明の実施においては、多数の市販のＰＬＤを使用することができる。
例えば、米国カリフォルニア州サンノゼにあるAltera Corporationが商品名ＭＡＸ７０００Ｂで販売しているＰＬＤを使用することができる。
ＦＢＢモジュールの実施態様および機能のさらなる図として、図４Ｂは、ＦＢＢモジュール３８が、コントローラ１４およびハードウェアモニタ２０と通信することを示している。
この例においては、ハードウェアモニタ２０として、米国カリフォルニア州サンタクララのNational Semiconductor companyが商品名ＬＭ８７で販売している集積回路が選択される。
ＬＭ８７チップは、サーバやパーソナルコンピュータなどのさまざまなコンピュータシステムのハードウェア監視用に使用できるデータ収集システムである。
例えば、ＬＭ８７を使用して、電源電圧、マザーボードの温度およびプロセッサの温度、ならびにファン速度を監視することができる。
ＬＭ８７は、Ｉ２Ｃバスと互換性のあるシリアルバスインターフェースを含む。
したがって、コントローラ１４が、ＢＭＣであるか、または、互換機能を有する類似のデバイスである実施の形態では、ＬＭ８７は、Ｉ２Ｃバスを介してコントローラ１４と通信することができる。
この例においては、ハードウェアモニタ２０として、米国カリフォルニア州サンタクララのNational Semiconductor companyが商品名ＬＭ８７で販売している集積回路が選択される。
ＬＭ８７チップは、サーバやパーソナルコンピュータなどのさまざまなコンピュータシステムのハードウェア監視用に使用できるデータ収集システムである。
例えば、ＬＭ８７を使用して、電源電圧、マザーボードの温度およびプロセッサの温度、ならびにファン速度を監視することができる。
ＬＭ８７は、Ｉ２Ｃバスと互換性のあるシリアルバスインターフェースを含む。
したがって、コントローラ１４が、ＢＭＣであるか、または、互換機能を有する類似のデバイスである実施の形態では、ＬＭ８７は、Ｉ２Ｃバスを介してコントローラ１４と通信することができる。
図４Ｂを続けて参照して、ＦＢＢ３８は、ＬＭ８７ハードウェアモニタのさまざまな機能に影響を与えることができ、例えば、電圧監視、温度監視、およびファン速度制御に影響を与えることができる。
例えば、電圧マージン試験が行われていない時、すなわち、コンピュータシステムの通常動作中に、システムの電力レールの電圧は、ＬＭ８７によって監視される。
そして、この電圧が、その正常値から例えば５％といった選択された量よりも大きく変化すると、ＩＮＴ＃ＡＬＥＲＴ＃として示されるＬＭ８７の出力ピンは、割り込み信号を発生させることができる。
ＦＢＢモジュール３８がない場合には、この割り込み信号は、通常、電力制御素子４２に供給され、例えばコンピュータシステムの電源を切断するといった適切な動作を電力制御素子４２に取らせる。
例えば、電圧マージン試験が行われていない時、すなわち、コンピュータシステムの通常動作中に、システムの電力レールの電圧は、ＬＭ８７によって監視される。
そして、この電圧が、その正常値から例えば５％といった選択された量よりも大きく変化すると、ＩＮＴ＃ＡＬＥＲＴ＃として示されるＬＭ８７の出力ピンは、割り込み信号を発生させることができる。
ＦＢＢモジュール３８がない場合には、この割り込み信号は、通常、電力制御素子４２に供給され、例えばコンピュータシステムの電源を切断するといった適切な動作を電力制御素子４２に取らせる。
一方、この例では、ＦＢＢ３８が、この割り込み信号を受け取る。
コンピュータシステムの電圧マージン試験が進行中でない場合に、ＦＢＢは、電圧障害に応じて適切な動作を取ることができるように、この割り込み信号を電力制御素子４２に送出する。
一方、ＬＭ８７が監視を行う電力レールの電圧マージン試験中においては、このレールの電圧が、閾値よりも大きく変化して、通常は電圧障害を引き起こす値となることがある。
例えば、レールの電圧マージン試験の間、レールの電圧は、通例、５パーセントよりも大きく変化される。
したがって、電圧マージン試験の間、ＦＢＢ３８は、例えばコントローラ１４からのコマンドに応答して、マージンモードで動作し、ＬＭ８７が発生させる割り込み信号を電力制御素子から「マスク」する。
換言すると、ＦＢＢは、ＬＭ８７から受け取った割り込み信号を送出せず、障害が検出されていないことを示す適切な信号レベルを電力制御素子４２に提供する。
このような割り込み信号のマスクにより、電力制御素子は、システムの通常動作中には電圧障害への対応を提供する一方で、電圧マージン試験を妨害しないことが保証される。
コンピュータシステムの電圧マージン試験が進行中でない場合に、ＦＢＢは、電圧障害に応じて適切な動作を取ることができるように、この割り込み信号を電力制御素子４２に送出する。
一方、ＬＭ８７が監視を行う電力レールの電圧マージン試験中においては、このレールの電圧が、閾値よりも大きく変化して、通常は電圧障害を引き起こす値となることがある。
例えば、レールの電圧マージン試験の間、レールの電圧は、通例、５パーセントよりも大きく変化される。
したがって、電圧マージン試験の間、ＦＢＢ３８は、例えばコントローラ１４からのコマンドに応答して、マージンモードで動作し、ＬＭ８７が発生させる割り込み信号を電力制御素子から「マスク」する。
換言すると、ＦＢＢは、ＬＭ８７から受け取った割り込み信号を送出せず、障害が検出されていないことを示す適切な信号レベルを電力制御素子４２に提供する。
このような割り込み信号のマスクにより、電力制御素子は、システムの通常動作中には電圧障害への対応を提供する一方で、電圧マージン試験を妨害しないことが保証される。
図４Ｂを続けて参照して、被試験コンピュータシステムの選択されたコンポーネントの温度マージン試験の間、ＦＢＢモジュール３８は、温度障害信号のマスクを提供することもできる。
コンピュータシステムが通常動作にある間、例えばダイオード４８によって監視されるＣＰＵの温度といった１つまたは複数の監視温度が、選択された閾値を超えると、コンピュータシステムは、重要なシステム警告を生成してログに記録することもできるし、ファンの速度を上昇させることもできるし、システムの電源切断を開始することさえできる。
温度マージン試験の間は、通常、このような閾値を越えることが発生する。
したがって、温度マージン試験の間、ＦＢＢ３８は、温度障害信号をマスクして、マージン試験が妨害なく進行することを保証することができる。
例えば、ＦＢＢは、システムのマージン試験の間、ＬＭ８７のＴＨＥＲＭ＃として示される出力ピンで発生した温度割り込み信号をインターセプトすることができ、そして、この信号をマスクすることができる。
例えば、ＦＢＢは、インターセプトしたＴＨＥＲＭ＃信号を電力制御素子４２に送出せず、温度障害が発生していないことを示す別の信号を電力制御素子４２に送出することもできるし、割り込み駆動方式の場合には信号を送出しないこともできる。
コンピュータシステムが通常動作にある間、例えばダイオード４８によって監視されるＣＰＵの温度といった１つまたは複数の監視温度が、選択された閾値を超えると、コンピュータシステムは、重要なシステム警告を生成してログに記録することもできるし、ファンの速度を上昇させることもできるし、システムの電源切断を開始することさえできる。
温度マージン試験の間は、通常、このような閾値を越えることが発生する。
したがって、温度マージン試験の間、ＦＢＢ３８は、温度障害信号をマスクして、マージン試験が妨害なく進行することを保証することができる。
例えば、ＦＢＢは、システムのマージン試験の間、ＬＭ８７のＴＨＥＲＭ＃として示される出力ピンで発生した温度割り込み信号をインターセプトすることができ、そして、この信号をマスクすることができる。
例えば、ＦＢＢは、インターセプトしたＴＨＥＲＭ＃信号を電力制御素子４２に送出せず、温度障害が発生していないことを示す別の信号を電力制御素子４２に送出することもできるし、割り込み駆動方式の場合には信号を送出しないこともできる。
図４Ｂを続けて参照して、この例示の図では、ＦＢＢ３８を利用して、ファン５０の速度を制御することもできる。
特に、ＦＢＢは、ファンが発生させる出力信号、すなわちファンの「回転計」出力を受け取る。
この出力信号は、ファンの速度を示すものである。
コンピュータシステムの通常動作中、ＦＢＢは、この信号をＬＭ８７ハードウェアモニタに送出する。
温度が、選択された温度閾値を越えた場合にファンの速度を上昇させるように、ＬＭ８７をプログラムすることができる。
例えば、ＬＭ８７は、ファンの速度を上昇させるように、そのＤＡＣＯｕｔ／ＮＴＥＳＴ＿Ｉｎピンが発生させる信号の振幅を変更することができる。
この信号は、制御信号として増幅器５２に加えられ、増幅器５２は、ファンに電力を供給する。
マージン試験の間、ＬＭ８７からファンへの制御信号を無効にして、例えば、ファンの故障状況下、または、温度が選択された閾値を超えている状況下でのコンピュータシステムの信頼性を試験することが望ましい場合がある。
例えば、ＦＢＢは、ファンから受け取った実際の「回転計」信号ではなく、模擬「回転計」信号をＬＭ８７に供給することができ、それによって、システムのマージン試験の間、実際のファンの速度がより低いレベルに低減されている場合であっても、ファンがフルスピードで回転していることを示すことができる。
模擬回転計信号によって、ＬＭ８７が、例えば、上述したような増幅器５２に訂正信号を加えることによりファンの速度を上昇させる動作を取らないようにすることが保証される。
それによって、マージン試験を進行させることが可能になる。
特に、ＦＢＢは、ファンが発生させる出力信号、すなわちファンの「回転計」出力を受け取る。
この出力信号は、ファンの速度を示すものである。
コンピュータシステムの通常動作中、ＦＢＢは、この信号をＬＭ８７ハードウェアモニタに送出する。
温度が、選択された温度閾値を越えた場合にファンの速度を上昇させるように、ＬＭ８７をプログラムすることができる。
例えば、ＬＭ８７は、ファンの速度を上昇させるように、そのＤＡＣＯｕｔ／ＮＴＥＳＴ＿Ｉｎピンが発生させる信号の振幅を変更することができる。
この信号は、制御信号として増幅器５２に加えられ、増幅器５２は、ファンに電力を供給する。
マージン試験の間、ＬＭ８７からファンへの制御信号を無効にして、例えば、ファンの故障状況下、または、温度が選択された閾値を超えている状況下でのコンピュータシステムの信頼性を試験することが望ましい場合がある。
例えば、ＦＢＢは、ファンから受け取った実際の「回転計」信号ではなく、模擬「回転計」信号をＬＭ８７に供給することができ、それによって、システムのマージン試験の間、実際のファンの速度がより低いレベルに低減されている場合であっても、ファンがフルスピードで回転していることを示すことができる。
模擬回転計信号によって、ＬＭ８７が、例えば、上述したような増幅器５２に訂正信号を加えることによりファンの速度を上昇させる動作を取らないようにすることが保証される。
それによって、マージン試験を進行させることが可能になる。
当業者には、本発明のＦＢＢモジュールを利用して、上述した障害以外の障害も、必要に応じてマスクできることが理解されよう。
例えば、周波数マージン試験中においては、選択された閾値と交差する１つまたは複数のマージナブルコンポーネントに加えられるクロック周波数に応じて発生し得るシステム検出障害を、ＦＢＢを使用してマスクすることができる。
例えば、周波数マージン試験中においては、選択された閾値と交差する１つまたは複数のマージナブルコンポーネントに加えられるクロック周波数に応じて発生し得るシステム検出障害を、ＦＢＢを使用してマスクすることができる。
別の例として、ＦＢＢは、IntelのＸｅｏｎクラスのプロセッサの標準的な温度応答メカニズム内に介入するように設計することができる。
デュアルクラスまたはマルチクラスのＸｅｏｎプロセッサは、例えばＴＣＣ（温度制御回路）といった温度監視機能を含み、高温の動作状況に応じて、コアのクロックのデューティサイクルを自動的に、かつ／または、外部起動により変調することができる。
この高温の動作状況は、マージン温度試験環境で生じる状況と同様のものとすることができる。
例えばＰＲＯＣＨＯＴ＃、ＴＨＥＲＭＴＲＩＰなど、このような温度に関係したプロセッサ信号に応答するようにＦＢＢをプログラムすることができ、デューティサイクルの変調を無効にしたり起動したりして、所望のプロセッサ応答挙動を得るようにすることができる。
なお、このデューティサイクルの変調は、性能を低下させるものである。
これは、サポートされたすべての動作状況下で処理電力が完全に利用可能であることを必要とするコンピュータ集約型システムを適格とする場合に有益となり得る。
生産においては、ＦＢＢを使用して、所与のプラットフォーム向けに定義された温度ルールに従って構成を行い、動的に応答を行うことが可能になる。
したがって、異なる顧客のインストールモデルに従って指定されたプラットフォーム上で、設計コンポーネントおよび接続方式を利用することが可能になる。
デュアルクラスまたはマルチクラスのＸｅｏｎプロセッサは、例えばＴＣＣ（温度制御回路）といった温度監視機能を含み、高温の動作状況に応じて、コアのクロックのデューティサイクルを自動的に、かつ／または、外部起動により変調することができる。
この高温の動作状況は、マージン温度試験環境で生じる状況と同様のものとすることができる。
例えばＰＲＯＣＨＯＴ＃、ＴＨＥＲＭＴＲＩＰなど、このような温度に関係したプロセッサ信号に応答するようにＦＢＢをプログラムすることができ、デューティサイクルの変調を無効にしたり起動したりして、所望のプロセッサ応答挙動を得るようにすることができる。
なお、このデューティサイクルの変調は、性能を低下させるものである。
これは、サポートされたすべての動作状況下で処理電力が完全に利用可能であることを必要とするコンピュータ集約型システムを適格とする場合に有益となり得る。
生産においては、ＦＢＢを使用して、所与のプラットフォーム向けに定義された温度ルールに従って構成を行い、動的に応答を行うことが可能になる。
したがって、異なる顧客のインストールモデルに従って指定されたプラットフォーム上で、設計コンポーネントおよび接続方式を利用することが可能になる。
周波数制御ブロックおよび電圧制御ブロックの例示の実施の形態を以下に提供する。
例えば、以下の実施の形態は、本発明の教示によるデジタル周波数合成器をサーバコンピュータシステムに内蔵したものを示している。
このサーバコンピュータシステムは、周波数マージン試験用にインテリジェントプラットフォーム管理インターフェース（ＩＰＭＩ）プロトコルを使用する。
例えば、以下の実施の形態は、本発明の教示によるデジタル周波数合成器をサーバコンピュータシステムに内蔵したものを示している。
このサーバコンピュータシステムは、周波数マージン試験用にインテリジェントプラットフォーム管理インターフェース（ＩＰＭＩ）プロトコルを使用する。
より具体的に言うと、図５は、業界標準のＩＰＭＩを利用して帯域内管理機能および帯域外管理機能を実施するサーバコンピュータシステム５４を概略的に示している。
この例示のサーバ５４は、ＢＭＣコントローラ５６を含む。
このＢＭＣコントローラ５６は、第１に、監視、イベントログ記録、エラー回復などの帯域内および帯域外のハードウェア管理またはソフトウェア管理を制御する。
ＢＭＣ５６は、サーバのホストプロセッサ上で実行されているサーバのオペレーティングシステムおよび管理エージェントアプリケーションとシステムインターフェース１６を介して通信する。
この例示のサーバ５４は、ＢＭＣコントローラ５６を含む。
このＢＭＣコントローラ５６は、第１に、監視、イベントログ記録、エラー回復などの帯域内および帯域外のハードウェア管理またはソフトウェア管理を制御する。
ＢＭＣ５６は、サーバのホストプロセッサ上で実行されているサーバのオペレーティングシステムおよび管理エージェントアプリケーションとシステムインターフェース１６を介して通信する。
図示したＢＭＣコントローラは、プライベートＩ２Ｃ（集積回路間）バス５８を使用して、サーバの選択されたサブシステムおよびコンポーネントと通信する。
例えば、この例示の実施の形態では、ＢＭＣ５６は、Ｉ２Ｃバス５８を介して、ハードウェアモニタ２０およびシリアル電気的消去可能プログラマブル読み出し専用メモリ（ＳＥＥＰＲＯＭ）６０と通信する。
このＳＥＥＰＲＯＭ６０は、サーバのマザーボードを識別するための情報を含んでいる。
ＢＭＣ５６は、Ｉ２Ｃバス５８を利用して、図面には図示しない他の内部サーバモジュールとも通信できることが理解されるべきである。
例えば、この例示の実施の形態では、ＢＭＣ５６は、Ｉ２Ｃバス５８を介して、ハードウェアモニタ２０およびシリアル電気的消去可能プログラマブル読み出し専用メモリ（ＳＥＥＰＲＯＭ）６０と通信する。
このＳＥＥＰＲＯＭ６０は、サーバのマザーボードを識別するための情報を含んでいる。
ＢＭＣ５６は、Ｉ２Ｃバス５８を利用して、図面には図示しない他の内部サーバモジュールとも通信できることが理解されるべきである。
ＢＭＣ５６は、さらに、Ｉ２Ｃベースのインテリジェントプラットフォーム管理バス（ＩＰＭＢ）を使用して、図示したＦＲＵ６２やＦＲＵ６４などの１つまたは複数のフィールド交換可能ユニット（ＦＲＵ）と通信し、これらのＦＲＵを管理する。
これらのＦＲＵは、サテライト(satellite)管理コントローラなどのインテリジェントデバイスとすることもできるし、ＳＥＥＰＲＯＭなどの受動デバイスとすることもできる。
これらのＦＲＵは、サテライト(satellite)管理コントローラなどのインテリジェントデバイスとすることもできるし、ＳＥＥＰＲＯＭなどの受動デバイスとすることもできる。
図５を続けて参照して、例示のサーバ５４は、例えばプログラマブル周波数合成器といったクロックジェネレータ６６をさらに含む。
このクロックジェネレータ６６は、本発明の教示によるサーバ５４に内蔵されて、ＢＭＣ５６と通信する。
特に、例示のクロックジェネレータ６６は、Ｉ２Ｃインターフェース６６ａを含む。
このＩ２Ｃインターフェース６６ａは、Ｉ２Ｃバスに自身を接続して、ＢＭＣ５６からのメッセージを受け取ることを可能にする。
図示した周波数合成器６６は、例えば内部水晶発振器６６ｂから基準クロック信号を受け取ることができ、この入力基準信号の選択された倍数の出力クロック信号を生成することができる。
この出力クロック信号をマージナブルシステムコンポーネント６８に加えて、そのマージン試験を行うことができる。
このクロックジェネレータ６６は、本発明の教示によるサーバ５４に内蔵されて、ＢＭＣ５６と通信する。
特に、例示のクロックジェネレータ６６は、Ｉ２Ｃインターフェース６６ａを含む。
このＩ２Ｃインターフェース６６ａは、Ｉ２Ｃバスに自身を接続して、ＢＭＣ５６からのメッセージを受け取ることを可能にする。
図示した周波数合成器６６は、例えば内部水晶発振器６６ｂから基準クロック信号を受け取ることができ、この入力基準信号の選択された倍数の出力クロック信号を生成することができる。
この出力クロック信号をマージナブルシステムコンポーネント６８に加えて、そのマージン試験を行うことができる。
より具体的に言うと、ＢＭＣ５６は、周波数合成器６６と通信して、その出力クロック周波数を、選択された範囲内の多数の離散値にわたって変化させることができる。
この出力クロック周波数の変化を利用して、マージナブルシステムコンポーネント６８の周波数マージン試験を行うことができる。
換言すると、ＢＭＣ５６は、マージン制御コマンドをクロックジェネレータに動的に発行して、その出力周波数を変化させることができる。
この出力クロック周波数の変化を利用して、マージナブルシステムコンポーネント６８の周波数マージン試験を行うことができる。
換言すると、ＢＭＣ５６は、マージン制御コマンドをクロックジェネレータに動的に発行して、その出力周波数を変化させることができる。
本発明の実施においては、さまざまなＩ２Ｃ構成可能な集積回路クロックジェネレータを使用して、周波数マージン試験を行うことができる。
このような現代のクロックジェネレータは、低ジッタおよび高速クロック周波数を通常必要とする周波数マージン試験にクロックジェネレータ自体を特に適合させる高い精度および内部フィードバック調節を提供するのに好都合である。
スペクトル拡散機能も、ＥＭＩ（電磁妨害）問題の緩和を手助けするのに利用可能である。
このような現代のクロックジェネレータは、低ジッタおよび高速クロック周波数を通常必要とする周波数マージン試験にクロックジェネレータ自体を特に適合させる高い精度および内部フィードバック調節を提供するのに好都合である。
スペクトル拡散機能も、ＥＭＩ（電磁妨害）問題の緩和を手助けするのに利用可能である。
一例として、図６Ａは、本発明の実施での使用に適した汎用プログラマブル周波数合成器の簡略化した回路図を概略的に示している。
クロックジェネレータ７０は、内部水晶発振器７２を含むことができる。
この内部水晶発振器７２は、基準信号として利用可能な選択された周波数の安定した信号を提供することができる。
あるいは、合成器７０は、自身の入力ポート７０ａに接続された外部基準信号を使用することもできる。
例示の周波数合成器７０は、Ｉ２Ｃインターフェース７４をさらに含む。
このＩ２Ｃインターフェース７４は、Ｉ２Ｃバスおよびレジスタ７６との通信を可能にする。
レジスタ７６は、例えばＢＭＣ５６（図５）から受け取った命令を記憶することができる。
クロックジェネレータ７０は、内部水晶発振器７２を含むことができる。
この内部水晶発振器７２は、基準信号として利用可能な選択された周波数の安定した信号を提供することができる。
あるいは、合成器７０は、自身の入力ポート７０ａに接続された外部基準信号を使用することもできる。
例示の周波数合成器７０は、Ｉ２Ｃインターフェース７４をさらに含む。
このＩ２Ｃインターフェース７４は、Ｉ２Ｃバスおよびレジスタ７６との通信を可能にする。
レジスタ７６は、例えばＢＭＣ５６（図５）から受け取った命令を記憶することができる。
基準信号は、水晶発振器７２によって生成されるか、または、外部信号源によって供給され、フェーズロックループ回路７８に供給される。
フェーズロックループ回路７８は、レジスタ７６に記憶された命令に基づいて、基準信号を２の累乗倍（binary multiple）した周波数の出力信号を生成する。
より具体的に言うと、例示のフェーズロックループ回路７８は、位相検出器８０、ローパスフィルタ８２、電圧制御発振器（ＶＣＯ）８４、およびモジュロｎ分周器８６を含む。
分周器８６は、レジスタ７６に接続され、ＶＣＯの出力信号を受け取って、そのＶＣＯ信号の周波数の選択された２進の小数（binary fraction）である周波数の出力信号を生成する。
より具体的に言うと、レジスタ７６に記憶された命令は、２進数の因数を決定する。
分周器の出力信号の周波数は、この因数分だけ、その入力信号の周波数、すなわちＶＣＯの出力信号の周波数と異なる。
位相検出器７８は、分周器の出力信号の位相を基準信号の位相と比較し、あらゆる測定された差に基づいて訂正信号を生成する。
この訂正信号は、次に、ローパスフィルタ８２を介してＶＣＯ８４に加えられ、必要に応じてＶＣＯの出力周波数をシフトさせ、最終的にＶＣＯの出力周波数を、基準周波数の所望の２の累乗倍に固定する。
このように、周波数合成器は、例えばＢＭＣ５６（図５）から受け取った命令によって決定された周波数の出力信号を生成する。
フェーズロックループ回路７８は、レジスタ７６に記憶された命令に基づいて、基準信号を２の累乗倍（binary multiple）した周波数の出力信号を生成する。
より具体的に言うと、例示のフェーズロックループ回路７８は、位相検出器８０、ローパスフィルタ８２、電圧制御発振器（ＶＣＯ）８４、およびモジュロｎ分周器８６を含む。
分周器８６は、レジスタ７６に接続され、ＶＣＯの出力信号を受け取って、そのＶＣＯ信号の周波数の選択された２進の小数（binary fraction）である周波数の出力信号を生成する。
より具体的に言うと、レジスタ７６に記憶された命令は、２進数の因数を決定する。
分周器の出力信号の周波数は、この因数分だけ、その入力信号の周波数、すなわちＶＣＯの出力信号の周波数と異なる。
位相検出器７８は、分周器の出力信号の位相を基準信号の位相と比較し、あらゆる測定された差に基づいて訂正信号を生成する。
この訂正信号は、次に、ローパスフィルタ８２を介してＶＣＯ８４に加えられ、必要に応じてＶＣＯの出力周波数をシフトさせ、最終的にＶＣＯの出力周波数を、基準周波数の所望の２の累乗倍に固定する。
このように、周波数合成器は、例えばＢＭＣ５６（図５）から受け取った命令によって決定された周波数の出力信号を生成する。
本発明の実施においては、さまざまな市販のプログラマブル周波数合成器を使用することができる。
例えば、本発明の実施での使用に適したクロックジェネレータとして、米国アイダホ州ポカテロのAMI Semiconductorが商品名ＦＳ７１４０／ＦＳ７１４５で販売しているプログラマブルフェーズロックループクロックジェネレータを選択することができる。
例えば、本発明の実施での使用に適したクロックジェネレータとして、米国アイダホ州ポカテロのAMI Semiconductorが商品名ＦＳ７１４０／ＦＳ７１４５で販売しているプログラマブルフェーズロックループクロックジェネレータを選択することができる。
図２および図６Ｂを参照して、別の実施の形態では、クロック信号源８８、９０、９２などの複数のクロック信号源を利用することにより、ＦＣＢモジュール３６を実施することができる。
クロック信号源８８、９０、および９２のそれぞれは、選択された周波数のクロック信号を生成する。
一例として、クロック信号源８８は、９５ＭＨｚの周波数の信号を生成できる一方、クロック信号源９０および９２は、それぞれ１００ＭＨｚおよび１０５ＭＨｚの信号を生成できる。
マルチプレクサ９４は、入力信号として各クロック信号源の出力を受け取る。
コントローラ１４からのコマンドに応答して、マルチプレクサ９４は、これらのクロック信号の１つを選択してその出力へ試験周波数として転送し、コンピュータシステムのマージナブルコンポーネントに加えることができる。
この例では、３つのクロック信号源のみを図示しているが、当業者には、任意の個数のクロック信号源を使用して、複数の異なる試験周波数を生成できることが理解されよう。
クロック信号源８８、９０、および９２のそれぞれは、選択された周波数のクロック信号を生成する。
一例として、クロック信号源８８は、９５ＭＨｚの周波数の信号を生成できる一方、クロック信号源９０および９２は、それぞれ１００ＭＨｚおよび１０５ＭＨｚの信号を生成できる。
マルチプレクサ９４は、入力信号として各クロック信号源の出力を受け取る。
コントローラ１４からのコマンドに応答して、マルチプレクサ９４は、これらのクロック信号の１つを選択してその出力へ試験周波数として転送し、コンピュータシステムのマージナブルコンポーネントに加えることができる。
この例では、３つのクロック信号源のみを図示しているが、当業者には、任意の個数のクロック信号源を使用して、複数の異なる試験周波数を生成できることが理解されよう。
図７を参照して、本発明のいくつかの実施の形態は、多数の離散的なクロック周波数を生成できる周波数合成器を利用することにより、周波数マージン試験を提供する。
これらのクロック周波数のそれぞれは、例えばＢＭＣといったコントローラから受け取った入力ビットパターンに応じて選択することができる。
例えば、合成器９６がその出力クロック周波数として生成できる２１６個の周波数のうちの１つを選択するために、ＢＭＣ５６は、１６ビット入力を合成器９６に供給することができる。
周波数マージン試験の場合、ＢＭＣ５６は、一続きのビットパターンを周波数合成器に加えることができる。
ここで、各ビットパターンは、その離散的な出力周波数のうちの１つを生成するように合成器に指令するものである。
次いで、後に詳述する方法で、各出力周波数に対して、システムの応答を監視することができる。
これらのクロック周波数のそれぞれは、例えばＢＭＣといったコントローラから受け取った入力ビットパターンに応じて選択することができる。
例えば、合成器９６がその出力クロック周波数として生成できる２１６個の周波数のうちの１つを選択するために、ＢＭＣ５６は、１６ビット入力を合成器９６に供給することができる。
周波数マージン試験の場合、ＢＭＣ５６は、一続きのビットパターンを周波数合成器に加えることができる。
ここで、各ビットパターンは、その離散的な出力周波数のうちの１つを生成するように合成器に指令するものである。
次いで、後に詳述する方法で、各出力周波数に対して、システムの応答を監視することができる。
図８に概略的に示す別の実施の形態では、合成器９６の出力クロック周波数を所望の値に設定するために、Ｉ２Ｃ Ｉ／Ｏエキスパンダ９８が使用されて、入力信号のビットパターンを合成器９６に供給する。
より具体的に言うと、ＢＭＣ５６は、Ｉ２Ｃバス５８を介してＩ２Ｃ Ｉ／Ｏエキスパンダと通信し、エキスパンダ９８の選択された出力ピンの値を、合成器の対象となる出力周波数を選択するのに必要な所望のビットパターンに設定することができる。
本発明の実施においては、多数の市販のＩ２Ｃ Ｉ／Ｏエキスパンダを使用することができる。
例えば、オランダのアイントホーフェンのPhilips Semiconductorsが商品名ＰＣＦ８５７５Ｃで製造しているＩ２Ｃエキスパンダチップを利用することができる。
より具体的に言うと、ＢＭＣ５６は、Ｉ２Ｃバス５８を介してＩ２Ｃ Ｉ／Ｏエキスパンダと通信し、エキスパンダ９８の選択された出力ピンの値を、合成器の対象となる出力周波数を選択するのに必要な所望のビットパターンに設定することができる。
本発明の実施においては、多数の市販のＩ２Ｃ Ｉ／Ｏエキスパンダを使用することができる。
例えば、オランダのアイントホーフェンのPhilips Semiconductorsが商品名ＰＣＦ８５７５Ｃで製造しているＩ２Ｃエキスパンダチップを利用することができる。
本発明の教示による周波数マージン試験システムまたは電圧マージン試験システムは、マージナブルシステムコンポーネントに加えられるクロック周波数または電力レール電圧が、例えばコントローラからのコマンドに応答して、デフォルト以外となるように指令されるまで、デフォルトで定格値となるように実施されることが好ましい。
一例として、図９Ａを参照して、一例示の態様においては、ＢＭＣ５６は、Ｉ２Ｃバス５８を介してＩ２Ｃ Ｉ／Ｏエキスパンダ９８と通信する。
Ｉ２Ｃ Ｉ／Ｏエキスパンダ９８の出力は、２つのマルチプレクサ１００および１０２に接続されている。
より具体的に言うと、Ｉ２Ｃ Ｉ／Ｏエキスパンダ９８の一方の組の出力ピンは、図９Ａでは信号Ａとして概略的に示されているが、マルチプレクサ１００の一方の組の入力値を提供する。
Ｉ２ＣベースのＩ／Ｏエキスパンダ９８の他方の組の出力ピンは、図９Ａでは信号Ｂとして概略的に示されているが、他方のマルチプレクサ１０２の１組の入力値を提供する。
さらに、マルチプレクサ１００は、ＣＰＵからデフォルト入力信号Ｃを受け取る。
デフォルト入力信号Ｃは、ＶＲＭ型電圧レギュレータ１０４のデフォルト電圧選択信号を提供する。
マルチプレクサ１０２は、デフォルト入力信号Ｄを受け取る。
デフォルト入力信号Ｄは、クロック配信チップ１０６のデフォルトクロック周波数を提供する。
クロック配信チップ１０６の出力周波数は、自身に加えられた入力信号のビットパターンによって調整することができる。
一例として、図９Ａを参照して、一例示の態様においては、ＢＭＣ５６は、Ｉ２Ｃバス５８を介してＩ２Ｃ Ｉ／Ｏエキスパンダ９８と通信する。
Ｉ２Ｃ Ｉ／Ｏエキスパンダ９８の出力は、２つのマルチプレクサ１００および１０２に接続されている。
より具体的に言うと、Ｉ２Ｃ Ｉ／Ｏエキスパンダ９８の一方の組の出力ピンは、図９Ａでは信号Ａとして概略的に示されているが、マルチプレクサ１００の一方の組の入力値を提供する。
Ｉ２ＣベースのＩ／Ｏエキスパンダ９８の他方の組の出力ピンは、図９Ａでは信号Ｂとして概略的に示されているが、他方のマルチプレクサ１０２の１組の入力値を提供する。
さらに、マルチプレクサ１００は、ＣＰＵからデフォルト入力信号Ｃを受け取る。
デフォルト入力信号Ｃは、ＶＲＭ型電圧レギュレータ１０４のデフォルト電圧選択信号を提供する。
マルチプレクサ１０２は、デフォルト入力信号Ｄを受け取る。
デフォルト入力信号Ｄは、クロック配信チップ１０６のデフォルトクロック周波数を提供する。
クロック配信チップ１０６の出力周波数は、自身に加えられた入力信号のビットパターンによって調整することができる。
ＢＭＣ５６によって各ＭＵＸのＳＥＬ入力に加えられる信号がない場合、各マルチプレクサの出力と、したがってクロック配信チップに加えられる周波数またはＶＲＭ型レギュレータに加えられる電圧選択信号とは、デフォルト入力信号、すなわち信号ＣおよびＤによって決定される。
周波数マージン試験の場合、コントローラは、１つまたは複数のコマンドをＩ２Ｃ Ｉ／Ｏエキスパンダに送出して、信号Ａおよび／またはＢに対応するその出力ピンの値を設定することができる。
信号ＡおよびＢは、それぞれマルチプレクサ１００および１０２の入力信号を提供する。
さらに、コントローラは、一方または双方のマルチプレクサのＳＥＬピンに信号を加え、そのマルチプレクサに、Ｉ２Ｃ Ｉ／Ｏエキスパンダから受け取った信号をその出力ピンに転送させる。
したがって、一方または双方のマルチプレクサの出力信号は、デフォルト値から、コントローラが指示した値に変化し、これによって、クロック配信チップ１００が生成する周波数および／またはＶＲＭ型レギュレータに加えられる電圧選択信号の調整が行われる。
このように、コントローラからの逆の命令がない場合には、デフォルトクロック周波数およびデフォルトＶＲＭ電圧が使用され、マージン周波数試験またはマージン電圧試験は、コントローラからのコマンドに応じて容易に達成される。
周波数マージン試験の場合、コントローラは、１つまたは複数のコマンドをＩ２Ｃ Ｉ／Ｏエキスパンダに送出して、信号Ａおよび／またはＢに対応するその出力ピンの値を設定することができる。
信号ＡおよびＢは、それぞれマルチプレクサ１００および１０２の入力信号を提供する。
さらに、コントローラは、一方または双方のマルチプレクサのＳＥＬピンに信号を加え、そのマルチプレクサに、Ｉ２Ｃ Ｉ／Ｏエキスパンダから受け取った信号をその出力ピンに転送させる。
したがって、一方または双方のマルチプレクサの出力信号は、デフォルト値から、コントローラが指示した値に変化し、これによって、クロック配信チップ１００が生成する周波数および／またはＶＲＭ型レギュレータに加えられる電圧選択信号の調整が行われる。
このように、コントローラからの逆の命令がない場合には、デフォルトクロック周波数およびデフォルトＶＲＭ電圧が使用され、マージン周波数試験またはマージン電圧試験は、コントローラからのコマンドに応じて容易に達成される。
通常、周波数マージン試験に必要な粒度のレベルは、電圧マージン試験に必要なものほど細かくはない。
しかしながら、正確で粒状の周波数変化を行う能力が、マージン試験計画の完成に必要である場合には、細かな周波数分解能を提供するプログラマブルクロック生成デバイスが利用可能である。
しかしながら、正確で粒状の周波数変化を行う能力が、マージン試験計画の完成に必要である場合には、細かな周波数分解能を提供するプログラマブルクロック生成デバイスが利用可能である。
上記の例示のシステムなどの本発明の試験システムを使用すると、コンピュータシステムのさまざまなコンポーネントの周波数マージン試験を行うことができる。
一例として、本発明による周波数マージン試験システムをＩｔａｎｉｕｍプロセッサファミリー（ＩＰＦ）ベースのコンピュータサーバに内蔵して、そのサーバのフロントサイドバス（ＦＳＢ）クロック周波数の周波数マージン試験を提供することができる。
例えば、サーバのＣＰＵが新しい世代のＣＰＵと取り替えられる場合に、このようなＦＳＢの周波数マージン試験が望まれることがある。
一例として、本発明による周波数マージン試験システムをＩｔａｎｉｕｍプロセッサファミリー（ＩＰＦ）ベースのコンピュータサーバに内蔵して、そのサーバのフロントサイドバス（ＦＳＢ）クロック周波数の周波数マージン試験を提供することができる。
例えば、サーバのＣＰＵが新しい世代のＣＰＵと取り替えられる場合に、このようなＦＳＢの周波数マージン試験が望まれることがある。
ＦＳＢの周波数マージン試験を実行する、一実施の形態における図９Ｂのフローチャートを参照する。
ステップＡにおいて、ＦＳＢの自動周波数マージン試験をＢＭＣに開始させることができる。
例えば、フィールドエンジニアが、コンソールを介してＢＭＣにコマンドを発行して、ＢＭＣにマージン試験を開始させることができる。
マージン試験が開始すると、ＢＭＣは、定格のＦＳＢクロック周波数を中心としたある周波数範囲にわたる異なる周波数をＦＳＢに加えることを周波数合成器に行わせることができる。
例えば、ループ処理を通じて多数のコマンドを周波数合成器に送出するように、ＢＭＣのファームウェアを事前にプログラムすることができる。
これらのコマンドのそれぞれは、合成器の出力周波数を複数の試験値の１つに設定するものである。
例えば、主システム電源をオフにした状態で、ＢＭＣは、Ｉ２Ｃバスを介してデジタル周波数合成器にメッセージを送出し、例えば１８０ＭＨｚの周波数といった選択された周波数をＦＳＢに加えるように合成器に指令することができる。
なお、ＢＭＣは、スタンバイ電源装置によって電力供給を受けることができ、また、ＦＳＢは、定格では２００ＭＨｚの周波数で動作する。
続いて、ステップＢにおいて、ＢＭＣは、サーバへの主電源をオンにする。
サーバは、初期ブートアッププロセスの一部として、システムにその組み込み自己試験（ＢＩＳＴ）を実行させる（ステップＣ）。
ステップＡにおいて、ＦＳＢの自動周波数マージン試験をＢＭＣに開始させることができる。
例えば、フィールドエンジニアが、コンソールを介してＢＭＣにコマンドを発行して、ＢＭＣにマージン試験を開始させることができる。
マージン試験が開始すると、ＢＭＣは、定格のＦＳＢクロック周波数を中心としたある周波数範囲にわたる異なる周波数をＦＳＢに加えることを周波数合成器に行わせることができる。
例えば、ループ処理を通じて多数のコマンドを周波数合成器に送出するように、ＢＭＣのファームウェアを事前にプログラムすることができる。
これらのコマンドのそれぞれは、合成器の出力周波数を複数の試験値の１つに設定するものである。
例えば、主システム電源をオフにした状態で、ＢＭＣは、Ｉ２Ｃバスを介してデジタル周波数合成器にメッセージを送出し、例えば１８０ＭＨｚの周波数といった選択された周波数をＦＳＢに加えるように合成器に指令することができる。
なお、ＢＭＣは、スタンバイ電源装置によって電力供給を受けることができ、また、ＦＳＢは、定格では２００ＭＨｚの周波数で動作する。
続いて、ステップＢにおいて、ＢＭＣは、サーバへの主電源をオンにする。
サーバは、初期ブートアッププロセスの一部として、システムにその組み込み自己試験（ＢＩＳＴ）を実行させる（ステップＣ）。
ＢＭＣは、この自己試験を監視する。
この試験が不合格になる場合、ＢＭＣは、試験結果と、例えば試験周波数といった試験ポイントに関する情報とを不揮発性メモリに記憶する。
次いで、ＢＭＣは、主システム電源装置をオフにし（ステップＤ）、周波数合成器に別のコマンドを送出して、例えば１９０ＭＨｚの周波数といった別の試験周波数をＦＳＢに加えるように合成器に指令する（ステップＥ）。
自己試験に合格すると、ＢＭＣは、ブートプロセスがオペレーティングシステムのロード段階に進むことを許可し、試験結果のログを記録し、主電源をオフにし、そして、別の試験周波数をＦＳＢに加えるように合成器に指令する。
このように、周波数合成器は、選択された範囲内の多数の異なる試験周波数をＦＳＢに加え、ＢＭＣは、その試験結果を記憶する。
この試験が不合格になる場合、ＢＭＣは、試験結果と、例えば試験周波数といった試験ポイントに関する情報とを不揮発性メモリに記憶する。
次いで、ＢＭＣは、主システム電源装置をオフにし（ステップＤ）、周波数合成器に別のコマンドを送出して、例えば１９０ＭＨｚの周波数といった別の試験周波数をＦＳＢに加えるように合成器に指令する（ステップＥ）。
自己試験に合格すると、ＢＭＣは、ブートプロセスがオペレーティングシステムのロード段階に進むことを許可し、試験結果のログを記録し、主電源をオフにし、そして、別の試験周波数をＦＳＢに加えるように合成器に指令する。
このように、周波数合成器は、選択された範囲内の多数の異なる試験周波数をＦＳＢに加え、ＢＭＣは、その試験結果を記憶する。
ＢＭＣの制御下で試験が完了すると、試験結果を検討することにより、不合格ポイントがもしあれば、それを特定することができ、そして必要なあらゆるトラブルシューティングを提供して、アップグレードされたサーバが確実に機能することを保証することができる。
さらに、マージン試験の結果をデータベースにアップロードして、信頼性／品質解析を行うこともできる。
さらに、マージン試験の結果をデータベースにアップロードして、信頼性／品質解析を行うこともできる。
あるいは、図９Ｃのフローチャートを参照して、周波数マージン試験を以下のように行うこともできる。
ステップＡにおいて、合成器の出力周波数を所望の試験値に設定するようにＢＭＣに指令することができる。
これは、例えば、ＢＭＣにコマンドを発行する外部スクリプトエンティティによって行うことができる。
次いで、ステップＢにおいて、診断ソフトウェアをサーバ上で実行して、この試験ポイントにおけるサーバの動作の選択された態様に関する情報を取得することができる。
当業者には、このようなソフトウェアが市販されていることが理解されよう。
この情報を解析して、サーバの動作がこの試験ポイントにおいて十分なものであるかどうかを判断することができる。
この情報は必要に応じて記録することもできる。
続いて、合成器の出力周波数を次の試験値に調整するようにＢＭＣに指令することができ（ステップＤ）、そして、すべての試験ポイントにおける情報が収集され解析されるまで上記プロセスを繰り返すことができる。
ステップＡにおいて、合成器の出力周波数を所望の試験値に設定するようにＢＭＣに指令することができる。
これは、例えば、ＢＭＣにコマンドを発行する外部スクリプトエンティティによって行うことができる。
次いで、ステップＢにおいて、診断ソフトウェアをサーバ上で実行して、この試験ポイントにおけるサーバの動作の選択された態様に関する情報を取得することができる。
当業者には、このようなソフトウェアが市販されていることが理解されよう。
この情報を解析して、サーバの動作がこの試験ポイントにおいて十分なものであるかどうかを判断することができる。
この情報は必要に応じて記録することもできる。
続いて、合成器の出力周波数を次の試験値に調整するようにＢＭＣに指令することができ（ステップＤ）、そして、すべての試験ポイントにおける情報が収集され解析されるまで上記プロセスを繰り返すことができる。
本発明のいくつかの実施の形態では、被試験システムのマージン試験を行う際にＢＭＣが従うポリシーを含んだ記述子ファイルを設けることができる。
例えば、このような記述子ファイルはマージン試験に関連したパラメータや試験ポイントでの不合格の場合に取られるべきステップに関する命令などを含むことができる。
マージン試験に関連したパラメータとしては、例えばさまざまな試験ポイントの電圧値がある。
ＢＭＣは、特定の試験ポイントにおけるマージン試験の結果に関する情報を収集することができる。
この情報は、例えば試験の不合格または合格である。
この情報の収集は、例えば、バス上を外部端末に送出された試験結果に関するデータを読み取る（スヌーピング（snooping）する）ことによるか、またはシステムのＯＳ上で実行されるＩＰＭＩデーモンと通信することにより行われる。
なお、このバスは例えばＲＳ２３２バスである。
取得した試験結果と記述子ファイルで定義されたポリシーとに基づいて、ＢＭＣは次の動作を取ることができる。
例えば、試験結果データは特定の試験ポイントにおける試験の不合格を示すことができ、記述子ファイルは、試験ポイントで最初に不合格になった場合に、その試験を再実行すべきことを示すことができる。
そのような場合に、ＢＭＣは試験値をリセットして、前回不合格になった試験ポイントでその試験をもう一度実行することになる。
当業者には、記述子ファイルが上記で提供した命令以外の命令を含むことが可能であることが理解されよう。
例えば、このような記述子ファイルはマージン試験に関連したパラメータや試験ポイントでの不合格の場合に取られるべきステップに関する命令などを含むことができる。
マージン試験に関連したパラメータとしては、例えばさまざまな試験ポイントの電圧値がある。
ＢＭＣは、特定の試験ポイントにおけるマージン試験の結果に関する情報を収集することができる。
この情報は、例えば試験の不合格または合格である。
この情報の収集は、例えば、バス上を外部端末に送出された試験結果に関するデータを読み取る（スヌーピング（snooping）する）ことによるか、またはシステムのＯＳ上で実行されるＩＰＭＩデーモンと通信することにより行われる。
なお、このバスは例えばＲＳ２３２バスである。
取得した試験結果と記述子ファイルで定義されたポリシーとに基づいて、ＢＭＣは次の動作を取ることができる。
例えば、試験結果データは特定の試験ポイントにおける試験の不合格を示すことができ、記述子ファイルは、試験ポイントで最初に不合格になった場合に、その試験を再実行すべきことを示すことができる。
そのような場合に、ＢＭＣは試験値をリセットして、前回不合格になった試験ポイントでその試験をもう一度実行することになる。
当業者には、記述子ファイルが上記で提供した命令以外の命令を含むことが可能であることが理解されよう。
マージン試験を通常必要とする別の動作パラメータは、被試験システムのさまざまなコンポーネントに印加される電圧に関するものである。
図１０は、本発明の教示による電圧マージン試験システムをＩＰＭＩプロトコルを使用するコンピュータサーバに内蔵したものを概略的に示している。
この例示のサーバ１０８はＢＭＣコントローラ５６を含む。
ＢＭＣコントローラ５６は、上述したように、帯域内および帯域外のハードウェア管理およびソフトウェア管理を提供する。
上記実施の形態と同様に、この例示の実施の形態では、ＢＭＣ５６はプライベートＩ２Ｃバス５８を使用して、サーバの選択されたサブシステムおよびコンポーネントと通信する。
図１０は、本発明の教示による電圧マージン試験システムをＩＰＭＩプロトコルを使用するコンピュータサーバに内蔵したものを概略的に示している。
この例示のサーバ１０８はＢＭＣコントローラ５６を含む。
ＢＭＣコントローラ５６は、上述したように、帯域内および帯域外のハードウェア管理およびソフトウェア管理を提供する。
上記実施の形態と同様に、この例示の実施の形態では、ＢＭＣ５６はプライベートＩ２Ｃバス５８を使用して、サーバの選択されたサブシステムおよびコンポーネントと通信する。
デジタル電圧調整器１１０はＩ２Ｃバスに接続するためのＩ２Ｃ通信インターフェース１１０ａを有する。
デジタル電圧調整器１１０はサーバに内蔵されて、以下に詳述する方法でサーバのマージナブルコンポーネントの電圧マージン試験を可能にする。
このデジタル電圧調整器は単一の集積回路として実施することもできるし、あるいは複数の集積回路として実施することもできる。
デジタル電圧調整器１１０はサーバに内蔵されて、以下に詳述する方法でサーバのマージナブルコンポーネントの電圧マージン試験を可能にする。
このデジタル電圧調整器は単一の集積回路として実施することもできるし、あるいは複数の集積回路として実施することもできる。
デジタル電圧調整器１１０は電圧レギュレータ１１２に接続される。
電圧レギュレータ１１２は入力電圧を受け取り、レール電圧として利用できる調整出力電圧を生成して、マージナブルコンポーネント１１４などのサーバのさまざまなコンポーネントに印加する。
換言すると、電圧レギュレータ１１２は調整電圧レールを提供してサーバのさまざまなコンポーネントおよびモジュールに電力を供給することができる。
なお、電圧レギュレータ１１２はリニアレギュレータとすることもできるし、スイッチングレギュレータとすることもできる。
電圧レギュレータ１１２は入力電圧を受け取り、レール電圧として利用できる調整出力電圧を生成して、マージナブルコンポーネント１１４などのサーバのさまざまなコンポーネントに印加する。
換言すると、電圧レギュレータ１１２は調整電圧レールを提供してサーバのさまざまなコンポーネントおよびモジュールに電力を供給することができる。
なお、電圧レギュレータ１１２はリニアレギュレータとすることもできるし、スイッチングレギュレータとすることもできる。
電圧調整器１１０はＢＭＣコントローラから受け取ったコマンド信号に応答して、選択された範囲にわたるレギュレータの出力電圧の変化に影響を与え、このような電圧変化が加えられる１つまたは複数のコンポーネントのマージン試験を行うことができる。
例えば、ＢＭＣはＩ２Ｃバス５８上を送出されるコマンドを介してデジタル電圧調整器１１０に指令し、それによってレギュレータの出力電圧の変化を引き起こすことができ、したがってコンポーネント１１４に印加される電圧の変化を引き起こすことができる。
例えば、コンポーネント１１４に印加される電圧を選択された範囲内の複数の値にわたってステップ状に変化させて電圧マージン試験を行うことができる。
例えば、ＢＭＣはＩ２Ｃバス５８上を送出されるコマンドを介してデジタル電圧調整器１１０に指令し、それによってレギュレータの出力電圧の変化を引き起こすことができ、したがってコンポーネント１１４に印加される電圧の変化を引き起こすことができる。
例えば、コンポーネント１１４に印加される電圧を選択された範囲内の複数の値にわたってステップ状に変化させて電圧マージン試験を行うことができる。
好ましい一実施の形態では、デジタル電圧調整器としてデジタルポテンショメータを選択することができる。
このデジタルポテンショメータは電圧レギュレータ１１２のフィードバック抵抗ネットワークにおいて、デジタル制御される可変抵抗器として機能し、レギュレータの出力電圧を調整することができる。
例えば、図１１を参照して、デジタルポテンショメータ１１６がリニアレギュレータ１１８のフィードバック抵抗ネットワークにおける別のフィードバック抵抗器１２０と直列接続されるように、デジタルポテンショメータ１１６をリニアレギュレータ１１８のフィードバック抵抗ネットワークに内蔵することができる。
それによって、デジタルポテンショメータ１１６は、調整可能抵抗器として機能することができる。
このデジタルポテンショメータはレギュレータのフィードバック回路の抵抗を変化させることができ、それによってレギュレータの出力電圧を調整することができる。
このデジタルポテンショメータは電圧レギュレータ１１２のフィードバック抵抗ネットワークにおいて、デジタル制御される可変抵抗器として機能し、レギュレータの出力電圧を調整することができる。
例えば、図１１を参照して、デジタルポテンショメータ１１６がリニアレギュレータ１１８のフィードバック抵抗ネットワークにおける別のフィードバック抵抗器１２０と直列接続されるように、デジタルポテンショメータ１１６をリニアレギュレータ１１８のフィードバック抵抗ネットワークに内蔵することができる。
それによって、デジタルポテンショメータ１１６は、調整可能抵抗器として機能することができる。
このデジタルポテンショメータはレギュレータのフィードバック回路の抵抗を変化させることができ、それによってレギュレータの出力電圧を調整することができる。
より具体的に言うと、図１０および図１１を共に参照して、デジタルポテンショメータはＢＭＣ５６から受け取ったコマンドに応答して、レギュレータ１１８のフィードバック抵抗回路の抵抗を調整することができる。
したがって、デジタルポテンショメータはレギュレータの出力電圧を変化させることができる。
レギュレータの出力電圧のこの変化は、次に、レギュレータの出力電圧が印加される１つまたは複数のコンポーネントの電圧に変化を引き起こすことができる。
さらに、図１１に示すように、デジタルポテンショメータ１１６を利用してスイッチングレギュレータ１２２の出力電圧も調整することができる。
したがって、デジタルポテンショメータはレギュレータの出力電圧を変化させることができる。
レギュレータの出力電圧のこの変化は、次に、レギュレータの出力電圧が印加される１つまたは複数のコンポーネントの電圧に変化を引き起こすことができる。
さらに、図１１に示すように、デジタルポテンショメータ１１６を利用してスイッチングレギュレータ１２２の出力電圧も調整することができる。
図２、図１０、および図１１を続けて参照して、一例として、サーバの主電源（図示せず）がオンにされる前に、外部システム２４は、例えばＳｅｔ＿Ｖｏｌｔａｇｅ（Ｒａｉｌ，Ｖａｌｕｅ）（電圧設定（レール，値））の形のコマンドをコントローラ５６に送出し、それによって、選択されたレールの電圧を指定値に設定してマージン試験を行うようにコントローラに指令することができる。
コントローラ５６の役割は、このコマンドを処理するために、このコマンドを必要なＩ２Ｃメッセージに解釈し、それに応じてそのメッセージを発行することである。
したがって、コントローラ５６はこのコマンドに応答して、デジタルポテンショメータ１１６にその抵抗を調整するようにコマンドを送出する。
この抵抗の調整は、レギュレータの出力電圧が初期値に設定されるように行われる。
この初期値は、外部システムが指定した電圧値よりもわずかに低い。
例えば、初期値はこの指定値よりも数パーセントだけ低くすることができる。
コントローラ５６の役割は、このコマンドを処理するために、このコマンドを必要なＩ２Ｃメッセージに解釈し、それに応じてそのメッセージを発行することである。
したがって、コントローラ５６はこのコマンドに応答して、デジタルポテンショメータ１１６にその抵抗を調整するようにコマンドを送出する。
この抵抗の調整は、レギュレータの出力電圧が初期値に設定されるように行われる。
この初期値は、外部システムが指定した電圧値よりもわずかに低い。
例えば、初期値はこの指定値よりも数パーセントだけ低くすることができる。
一般に、指定値からの初期電圧値のずれの程度は他の要因の中でも特にデジタルポテンショメータの許容誤差に依存する。
例えば、デジタルポテンショメータの抵抗の許容誤差の全範囲が５パーセントである場合、初期電圧値を指定値よりも約５パーセント低く設定してマージン電圧がシステムコンポーネントに損傷を与える閾値を越えないことを保証することができる。
例えば、デジタルポテンショメータの抵抗の許容誤差の全範囲が５パーセントである場合、初期電圧値を指定値よりも約５パーセント低く設定してマージン電圧がシステムコンポーネントに損傷を与える閾値を越えないことを保証することができる。
続いて、ＢＭＣ５６は電力制御モジュール４２にコマンドを送出しシステムの主電源をオンにする。
電力制御モジュール４２およびそのＢＭＣ５６との通信のさまざまな実施態様が当業者には知られている。
ハードウェアモニタ２０は、レギュレータの出力電圧を記録し、記録した電圧をＢＭＣに通信する。
通常、ハードウェアモニタが読み取る電圧は指定値の許容範囲よりも低い。
そのような場合、コントローラ５６はコマンドをもう一度発行しレギュレータの出力電圧を指定値の方向に訂正するようにデジタルポテンショメータに指令する。
コントローラのファームウェアの特定の実施態様によると、この電圧較正サイクルは１度実行することもできるし、または十分に正確な電圧がハードウェアモニタから読み返されるまで数回繰り返すこともできる。
電力制御モジュール４２およびそのＢＭＣ５６との通信のさまざまな実施態様が当業者には知られている。
ハードウェアモニタ２０は、レギュレータの出力電圧を記録し、記録した電圧をＢＭＣに通信する。
通常、ハードウェアモニタが読み取る電圧は指定値の許容範囲よりも低い。
そのような場合、コントローラ５６はコマンドをもう一度発行しレギュレータの出力電圧を指定値の方向に訂正するようにデジタルポテンショメータに指令する。
コントローラのファームウェアの特定の実施態様によると、この電圧較正サイクルは１度実行することもできるし、または十分に正確な電圧がハードウェアモニタから読み返されるまで数回繰り返すこともできる。
レギュレータの出力電圧を所望の試験値に設定すると、コントローラ５６はコンピュータシステムの主電源をオンにするように電力制御モジュール４２に指令することができる。
次いで、このシステムは例えばその組み込み自己試験を実行することができる。
コントローラはこの組み込み自己試験を監視することができる。
後続の試験電圧においてこのプロセスを繰り返し、複数の離散試験電圧に対するシステムの応答に関するデータを取得することができる。
次いで、このシステムは例えばその組み込み自己試験を実行することができる。
コントローラはこの組み込み自己試験を監視することができる。
後続の試験電圧においてこのプロセスを繰り返し、複数の離散試験電圧に対するシステムの応答に関するデータを取得することができる。
上記例示の実施の形態では１つのデジタル電圧調整器を示している。
しかしながら、本発明の教示に従って、例えばデジタルポテンショメータといったデジタル電圧調整器を複数、サーバまたは他の任意の適切なコンピュータシステムに利用して、サーバ内の異なる電圧レールの電圧変化を調整できることが当業者には理解されよう。
したがって、レール電圧を試験値に設定するプロセスを複数のコンポーネントモジュール全体にわたって実行して、集合したマージン状態にあるコンピュータシステムの試験を達成することができる。
同様に、上記周波数マージン試験の実施の形態においても、複数のクロック周波数を同時に設定して、集合したマージン周波数試験を行うことができる。
しかしながら、本発明の教示に従って、例えばデジタルポテンショメータといったデジタル電圧調整器を複数、サーバまたは他の任意の適切なコンピュータシステムに利用して、サーバ内の異なる電圧レールの電圧変化を調整できることが当業者には理解されよう。
したがって、レール電圧を試験値に設定するプロセスを複数のコンポーネントモジュール全体にわたって実行して、集合したマージン状態にあるコンピュータシステムの試験を達成することができる。
同様に、上記周波数マージン試験の実施の形態においても、複数のクロック周波数を同時に設定して、集合したマージン周波数試験を行うことができる。
本発明の実施においては、さまざまなデジタルポテンショメータを使用することができる。
例えば、カリフォルニア州ミルピタスのXicor, Inc.が商品名Ｘ９４０９で販売している、Ｉ２Ｃインターフェースを有するクアドデジタル制御ポテンショメータ（quad digitally controlled potentiometer）を、本発明の電圧マージン試験システムのデジタル電圧調整器として利用することができる。
例えば、カリフォルニア州ミルピタスのXicor, Inc.が商品名Ｘ９４０９で販売している、Ｉ２Ｃインターフェースを有するクアドデジタル制御ポテンショメータ（quad digitally controlled potentiometer）を、本発明の電圧マージン試験システムのデジタル電圧調整器として利用することができる。
本発明のいくつかの実施の形態では、例えばＢＭＣコントローラからのフィードバック信号が、例えばデジタルポテンショメータといったデジタル電圧調整器に定期的に供給される。
このデジタル電圧調整器は上述したように、電圧レギュレータの抵抗フィードバック回路の一部を形成する。
この定期的な供給によって電圧調整器の抵抗が調整され、レギュレータの電圧が所望の精度で選択された値に設定されるようになる。
例えば、図１１は、このようなフィードバックメカニズムの例示の実施態様を概略的に示している。
このフィードバックメカニズムでは、ハードウェアモニタ２０がレギュレータの出力電圧を監視するために、レギュレータ１１８の出力電圧を入力電圧として受け取る。
ＢＭＣ５６（図１０）は、例えば数ミリ秒ごとに１回の割合で定期的にハードウェアモニタ２０に問い合わせを行い、レギュレータの出力電圧の値を取得する。
ＢＭＣは、レギュレータの出力電圧が選択された閾値よりも大きく所望の値からずれていると判断すると、レギュレータの出力電圧を所望の値にするために、上述した方法でデジタルポテンショメータ１１６にコマンドを送出してポテンショメータの抵抗を調整する。
このフィードバックメカニズムは、レギュレータの出力電圧を正確に設定するのに有益である。
例えば、場合によってはデジタルポテンショメータの実際の抵抗がその定格抵抗からから数パーセントずれる可能性があり、それによって、レギュレータの出力電圧が数パーセントの不正確さを引き起こすことがある。
上記フィードバックメカニズムを使用すると、ポテンショメータの抵抗の実際の値と定格値との間のこのような不一致を訂正することができる。
したがって、試験電圧の値の精度を改善することができる。
このデジタル電圧調整器は上述したように、電圧レギュレータの抵抗フィードバック回路の一部を形成する。
この定期的な供給によって電圧調整器の抵抗が調整され、レギュレータの電圧が所望の精度で選択された値に設定されるようになる。
例えば、図１１は、このようなフィードバックメカニズムの例示の実施態様を概略的に示している。
このフィードバックメカニズムでは、ハードウェアモニタ２０がレギュレータの出力電圧を監視するために、レギュレータ１１８の出力電圧を入力電圧として受け取る。
ＢＭＣ５６（図１０）は、例えば数ミリ秒ごとに１回の割合で定期的にハードウェアモニタ２０に問い合わせを行い、レギュレータの出力電圧の値を取得する。
ＢＭＣは、レギュレータの出力電圧が選択された閾値よりも大きく所望の値からずれていると判断すると、レギュレータの出力電圧を所望の値にするために、上述した方法でデジタルポテンショメータ１１６にコマンドを送出してポテンショメータの抵抗を調整する。
このフィードバックメカニズムは、レギュレータの出力電圧を正確に設定するのに有益である。
例えば、場合によってはデジタルポテンショメータの実際の抵抗がその定格抵抗からから数パーセントずれる可能性があり、それによって、レギュレータの出力電圧が数パーセントの不正確さを引き起こすことがある。
上記フィードバックメカニズムを使用すると、ポテンショメータの抵抗の実際の値と定格値との間のこのような不一致を訂正することができる。
したがって、試験電圧の値の精度を改善することができる。
上述した電圧マージンシステムなど本発明による電圧マージンシステムはサーバなどのコンピュータシステムにデジタル電圧調整器を内蔵する。
このコンピュータシステムは当該コンピュータシステムの内部にあるコントローラの制御下で動作して、当該コンピュータシステムの選択されたコンポーネントの電圧試験を行う。
このような電圧マージンシステムは多くの利点を提供する。
例えば、このような電圧マージン試験システムは、電圧レギュレータのフィードバック回路の抵抗値を変更してレギュレータの出力電圧を調整するためのジャンパもスイッチも利用する必要がない点において、非侵襲である。
これらのジャンパまたはスイッチの利用は、多くの時間を要する可能性があり試験の精度に悪影響を与える可能性がある。
さらに、本発明の電圧マージン試験システムによると、外部試験機器の必要もなくなり、電圧試験をソフトウェア制御により自動的に行うことも可能になる。
その上、本発明の電圧試験システムは開発期間中、製造期間中、または現場における電圧試験を実用的なものにし、したがって製品の信頼性が向上する。
このコンピュータシステムは当該コンピュータシステムの内部にあるコントローラの制御下で動作して、当該コンピュータシステムの選択されたコンポーネントの電圧試験を行う。
このような電圧マージンシステムは多くの利点を提供する。
例えば、このような電圧マージン試験システムは、電圧レギュレータのフィードバック回路の抵抗値を変更してレギュレータの出力電圧を調整するためのジャンパもスイッチも利用する必要がない点において、非侵襲である。
これらのジャンパまたはスイッチの利用は、多くの時間を要する可能性があり試験の精度に悪影響を与える可能性がある。
さらに、本発明の電圧マージン試験システムによると、外部試験機器の必要もなくなり、電圧試験をソフトウェア制御により自動的に行うことも可能になる。
その上、本発明の電圧試験システムは開発期間中、製造期間中、または現場における電圧試験を実用的なものにし、したがって製品の信頼性が向上する。
本発明の電圧マージン試験のもう１つの利点は、システムの故障の根本的原因解析が容易になるということである。
例えば、場合によっては、電力レール電圧を変化させることにより、間欠的故障を再現可能とすることができ、したがって、診断および訂正をより簡単に行うことができる。
当業者には本発明の電圧マージン試験の他の利点が容易に認識できる。
例えば、場合によっては、電力レール電圧を変化させることにより、間欠的故障を再現可能とすることができ、したがって、診断および訂正をより簡単に行うことができる。
当業者には本発明の電圧マージン試験の他の利点が容易に認識できる。
一例として、本発明の電圧マージン試験を利用すると、サーバ内のＤＤＲ ＳＤＲＡＭ ＤＩＭＭに電力を供給する２．５ボルト電力レールを試験することができる。
そのような試験は、例えば、製造期間中において、新しいＤＲＡＭベンダから調達したＤＩＭＭを適格とするのに必要とされることがある。
そのような電圧マージン試験は、例えば、以下のようにして行うことができる。
まず、例えば、ＢＭＣへコンソールアクセスを行って、モード変更コマンドを発行することにより、ＢＭＣコントローラを特別なモードに置くことができる。
このモードでは、ＢＭＣはＤＩＭＭレールの自動電圧マージン試験を実行するコマンドを解除することになる。
より具体的に言うと、上述したように、ＢＭＣはデジタルポテンショメータにコマンドを発行することにより、（例えば、２．５Ｖの定格電圧値を中心とした）多数の値にわたってＤＩＭＭレールの電圧を変化させることができる。
これらの多数の値のそれぞれは試験ポイントに対応するものである。
そのような試験は、例えば、製造期間中において、新しいＤＲＡＭベンダから調達したＤＩＭＭを適格とするのに必要とされることがある。
そのような電圧マージン試験は、例えば、以下のようにして行うことができる。
まず、例えば、ＢＭＣへコンソールアクセスを行って、モード変更コマンドを発行することにより、ＢＭＣコントローラを特別なモードに置くことができる。
このモードでは、ＢＭＣはＤＩＭＭレールの自動電圧マージン試験を実行するコマンドを解除することになる。
より具体的に言うと、上述したように、ＢＭＣはデジタルポテンショメータにコマンドを発行することにより、（例えば、２．５Ｖの定格電圧値を中心とした）多数の値にわたってＤＩＭＭレールの電圧を変化させることができる。
これらの多数の値のそれぞれは試験ポイントに対応するものである。
このような１つの例示の試験ポイントにおけるシステムの試験は次のように行うことができる。
サーバの主電源をオフにした状態で、ＢＭＣはＩ２Ｃメッセージをデジタルポテンショメータに送出して、デジタルポテンショメータにその抵抗を調整させる。
この調整は電力レールの電圧が２．２５Ｖ（定格電圧よりも１０パーセント低い）となるように行われる。
なお、ＢＭＣはスタンバイ電源によって電力供給を受けることができる。
続いて、ＢＭＣはサーバの主電源をオンにする。
システムは初期ブートプロセスの一部として、システムの組み込み自己試験（ＢＩＳＴ）を実行する。
このＢＩＳＴはＢＭＣによって監視される。
ＢＩＳＴが不合格になると、ＢＭＣはその結果と例えば試験電圧といった試験ポイントに関する情報とを不揮発性メモリにログ記録し、サーバの主電源装置をオフにし、例えば２．３７５ボルトといった次の試験電圧を設定するようにデジタルポテンショメータに指令する。
ＢＩＳＴに合格すると、ＢＭＣはブートプロセスがオペレーティングシステム（ＯＳ）のロード段階に進むことを許可し、試験の合格のログを記録し、その後、主電源をオフにし、次の試験ポイントを設定するようにデジタルポテンショメータに指令する。
ＯＳのロード段階後、スクリプト化されたバッチ呼び出しを通じて自動的に、またはＯＳエージェントへのＢＭＣコマンドメッセージを介して、さまざまなシステムレベルのサブシステムストレス診断を実行することができる。
実行ログは、後の解析用に、システムから離して記憶することもできるしローカルハードディスクに記憶することもできる。
サーバの主電源をオフにした状態で、ＢＭＣはＩ２Ｃメッセージをデジタルポテンショメータに送出して、デジタルポテンショメータにその抵抗を調整させる。
この調整は電力レールの電圧が２．２５Ｖ（定格電圧よりも１０パーセント低い）となるように行われる。
なお、ＢＭＣはスタンバイ電源によって電力供給を受けることができる。
続いて、ＢＭＣはサーバの主電源をオンにする。
システムは初期ブートプロセスの一部として、システムの組み込み自己試験（ＢＩＳＴ）を実行する。
このＢＩＳＴはＢＭＣによって監視される。
ＢＩＳＴが不合格になると、ＢＭＣはその結果と例えば試験電圧といった試験ポイントに関する情報とを不揮発性メモリにログ記録し、サーバの主電源装置をオフにし、例えば２．３７５ボルトといった次の試験電圧を設定するようにデジタルポテンショメータに指令する。
ＢＩＳＴに合格すると、ＢＭＣはブートプロセスがオペレーティングシステム（ＯＳ）のロード段階に進むことを許可し、試験の合格のログを記録し、その後、主電源をオフにし、次の試験ポイントを設定するようにデジタルポテンショメータに指令する。
ＯＳのロード段階後、スクリプト化されたバッチ呼び出しを通じて自動的に、またはＯＳエージェントへのＢＭＣコマンドメッセージを介して、さまざまなシステムレベルのサブシステムストレス診断を実行することができる。
実行ログは、後の解析用に、システムから離して記憶することもできるしローカルハードディスクに記憶することもできる。
すべての試験ポイントが実行されると、結果データを収集して検討することができる。
１つまたは複数の試験ポイントに不合格があると、試験実行者はそれらの不合格の根本的原因の解析を行うことができる。
さらに、マージン試験情報をデータベースにアップロードして、信頼性／品質解析を行うこともできる。
１つまたは複数の試験ポイントに不合格があると、試験実行者はそれらの不合格の根本的原因の解析を行うことができる。
さらに、マージン試験情報をデータベースにアップロードして、信頼性／品質解析を行うこともできる。
同様にして、試験電圧を初期値に設定するようにＢＭＣに指令することにより、上記例示の電圧マージン試験を実行することができる。
次いで、診断ソフトウェアをサーバ上で実行してこの試験電圧におけるサーバの選択された動作に関する情報を収集することができる。
この情報は解析して記録することもできるし、今後の解析のために記録しておくこともできる。
続いて、ＢＭＣには新たな試験電圧を設定するように指令することができ、上記プロセスを繰り返すことにより所望のすべての試験電圧におけるデータを取得することができる。
次いで、診断ソフトウェアをサーバ上で実行してこの試験電圧におけるサーバの選択された動作に関する情報を収集することができる。
この情報は解析して記録することもできるし、今後の解析のために記録しておくこともできる。
続いて、ＢＭＣには新たな試験電圧を設定するように指令することができ、上記プロセスを繰り返すことにより所望のすべての試験電圧におけるデータを取得することができる。
図１２を参照して、本発明の電圧マージン試験の一実施の形態の別の実施態様はデジタル／アナログ変換器（ＤＡＣ）１２４を使用する。
このＤＡＣ１２４は、被試験コンピュータシステムのさまざまな電力レールの電圧マージン試験用に、例示の出力Ａ、Ｂ、Ｃ、Ｄなどの複数の電圧出力値を生成することができる。
より具体的に言うと、ＤＡＣ１２４は基準電圧源１２６から基準電圧を受け取ることができ、例えばＢＭＣ５６からのコマンドに応答して選択された出力電圧値を生成することができる。
この例では、ＤＡＣとして米国マサチューセッツ州ノーウッドのAnalog devices corporationが商品名ＡＤ５３１５で販売している集積回路を選択することができる。
ＤＡＣ１２４は、シリアルバスライン１３０および１３２を通りＩ２Ｃ Ｉ／Ｏエキスパンダスイッチ１２８を介してＢＭＣ５６と通信し、出力電圧Ａ〜Ｄの１つまたは複数のものをマージン試験用に選択された値に設定する命令を受け取ることができる。
ＤＡＣ１２４の各出力電圧は、例えば増幅器１３４を介して、スイッチ（例えばＦＥＴ）１３６ａ、１３６ｂ、１３６ｃ、１３６ｄなどのスイッチに接続することができる。
本明細書では、これらのスイッチ１３６ａ、１３６ｂ、１３６ｃ、および１３６ｄをスイッチ１３６と総称する。
これらのスイッチ１３６はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）１３８からの信号を介して選択的に起動されて、選択されたマージン電圧を提供することができる。
これらのスイッチは、定格動作中に、トリムラインを絶縁するのに使用される。
プルアップ抵抗器１４０ａ、１４０ｂ、１４０ｃ、および１４０ｄは、スイッチ１３６が、デフォルトで定格のオフ状態になることを保証するために利用される。
したがって、部品障害、ファームウェア異常による電源リセットなどの場合に、ＤＡＣアナログ出力の絶縁が保証される。
マージンモードの下では、スイッチ１３６はオンにされ、類似のＦＥＴトランスミッションスイッチは、定格動作中に適切な分圧トリム入力を生成する定格モードのプルアップ／ブルダウン抵抗器１４０を絶縁するのに使用される。
この例示の実施の形態では、マージン電圧として、１．２Ｖ、１．５Ｖ、２．５Ｖ、および３．３Ｖが選択される。
当業者にはこれら４つのマージン電圧以外にも他のマージン電圧値が使用可能であることが理解されよう。
このＤＡＣ１２４は、被試験コンピュータシステムのさまざまな電力レールの電圧マージン試験用に、例示の出力Ａ、Ｂ、Ｃ、Ｄなどの複数の電圧出力値を生成することができる。
より具体的に言うと、ＤＡＣ１２４は基準電圧源１２６から基準電圧を受け取ることができ、例えばＢＭＣ５６からのコマンドに応答して選択された出力電圧値を生成することができる。
この例では、ＤＡＣとして米国マサチューセッツ州ノーウッドのAnalog devices corporationが商品名ＡＤ５３１５で販売している集積回路を選択することができる。
ＤＡＣ１２４は、シリアルバスライン１３０および１３２を通りＩ２Ｃ Ｉ／Ｏエキスパンダスイッチ１２８を介してＢＭＣ５６と通信し、出力電圧Ａ〜Ｄの１つまたは複数のものをマージン試験用に選択された値に設定する命令を受け取ることができる。
ＤＡＣ１２４の各出力電圧は、例えば増幅器１３４を介して、スイッチ（例えばＦＥＴ）１３６ａ、１３６ｂ、１３６ｃ、１３６ｄなどのスイッチに接続することができる。
本明細書では、これらのスイッチ１３６ａ、１３６ｂ、１３６ｃ、および１３６ｄをスイッチ１３６と総称する。
これらのスイッチ１３６はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）１３８からの信号を介して選択的に起動されて、選択されたマージン電圧を提供することができる。
これらのスイッチは、定格動作中に、トリムラインを絶縁するのに使用される。
プルアップ抵抗器１４０ａ、１４０ｂ、１４０ｃ、および１４０ｄは、スイッチ１３６が、デフォルトで定格のオフ状態になることを保証するために利用される。
したがって、部品障害、ファームウェア異常による電源リセットなどの場合に、ＤＡＣアナログ出力の絶縁が保証される。
マージンモードの下では、スイッチ１３６はオンにされ、類似のＦＥＴトランスミッションスイッチは、定格動作中に適切な分圧トリム入力を生成する定格モードのプルアップ／ブルダウン抵抗器１４０を絶縁するのに使用される。
この例示の実施の形態では、マージン電圧として、１．２Ｖ、１．５Ｖ、２．５Ｖ、および３．３Ｖが選択される。
当業者にはこれら４つのマージン電圧以外にも他のマージン電圧値が使用可能であることが理解されよう。
上記実施の形態に対して、本発明の範囲から逸脱することなくさまざまな変更を行い得ることが当業者には理解されよう。
１４・・・コントローラ、
１２・・・ホストプロセッサ、
２０・・・ハードウェアモニタ、
２２・・・デジタルパラメータ調整器、
２４・・・外部システム、
２８・・・マージナブルシステムコンポーネント、
３０・・・選択された動作パラメータを生成するためのモジュール、
３２・・・センサ、
３８・・・障害迂回ブロック（ＦＢＢ）、
４０・・・スタンバイ電源、
４２・・・電力制御素子、
４８・・・ＣＰＵダイオード、
５６・・・ＢＭＣコントローラ、
６２・・・インテリジェントＦＲＵ、
６０・・・ＳＥＥＰＲＯＭ、
６６ａ・・・Ｉ２Ｃインターフェース、
６６ｂ，７２・・・水晶発振器、
８０・・・位相検出器、
８２・・・ローパスフィルタ、
８６・・・÷ｎ分周器、
７４・・・Ｉ２Ｃインターフェース、
７６・・・レジスタ、
８８，９０，９２・・・クロック信号源、
９６・・・周波数合成器、
９８・・・Ｉ２Ｃ Ｉ／Ｏエキスパンダ、
１０６・・・クロックジェネレータ、
１１０・・・デジタル電圧調整器、
１１０ａ・・・Ｉ２Ｃインターフェース、
１１２・・・電圧レギュレータ、
１１４・・・マージナブルコンポーネント、
１１６・・・デジタルポテンショメータ、
１２・・・ホストプロセッサ、
２０・・・ハードウェアモニタ、
２２・・・デジタルパラメータ調整器、
２４・・・外部システム、
２８・・・マージナブルシステムコンポーネント、
３０・・・選択された動作パラメータを生成するためのモジュール、
３２・・・センサ、
３８・・・障害迂回ブロック（ＦＢＢ）、
４０・・・スタンバイ電源、
４２・・・電力制御素子、
４８・・・ＣＰＵダイオード、
５６・・・ＢＭＣコントローラ、
６２・・・インテリジェントＦＲＵ、
６０・・・ＳＥＥＰＲＯＭ、
６６ａ・・・Ｉ２Ｃインターフェース、
６６ｂ，７２・・・水晶発振器、
８０・・・位相検出器、
８２・・・ローパスフィルタ、
８６・・・÷ｎ分周器、
７４・・・Ｉ２Ｃインターフェース、
７６・・・レジスタ、
８８，９０，９２・・・クロック信号源、
９６・・・周波数合成器、
９８・・・Ｉ２Ｃ Ｉ／Ｏエキスパンダ、
１０６・・・クロックジェネレータ、
１１０・・・デジタル電圧調整器、
１１０ａ・・・Ｉ２Ｃインターフェース、
１１２・・・電圧レギュレータ、
１１４・・・マージナブルコンポーネント、
１１６・・・デジタルポテンショメータ、
Claims (10)
- 電子システム（１０８）において、該電子システムの１つまたは複数のコンポーネント（１１４）を電圧マージン試験するためのシステムであって、
前記電子システムの内部のコントローラ（５６）と、
前記コントローラ（５６）、および、前記１つまたは複数のコンポーネントと通信するデジタル電圧調整器（１１０）であって、前記コントローラからのコマンドに応じて、前記コンポーネント（１１４）に印加する１つまたは複数の試験電圧の生成に影響を与える、デジタル電圧調整器（１１０）と
を備えるマージン試験システム。 - 実行されて、前記試験電圧に対する前記システムの応答に関するデータの収集および解析を行う診断ソフトウェア
をさらに備える請求項１に記載のマージン試験システム。 - 前記コンポーネントに電気的に接続されて、前記コンポーネントに電圧を印加する電力レール（４４）
をさらに備え、
前記電圧調整器（１１０）は、前記電力レールに電気的に接続されて、前記電力レールの電圧を１つまたは複数の前記試験電圧に設定する
請求項１に記載のマージン試験システム。 - 入力電圧を受け取り、調整された出力電圧を生成して前記電力レールに印加する電圧レギュレータ（１１８）
をさらに備え、
前記電圧調整器（１１０）は、該レギュレータに接続され、前記コントローラからのコマンドに応答して前記調整された出力電圧を変化させる
請求項３に記載のマージン試験システム。 - 前記デジタル電圧調整器（１１０）は、
前記電圧レギュレータ（１１８）のフィードバック回路に内蔵されたデジタルポテンショメータ（１１６）
を備え、
前記デジタルポテンショメータ（１１６）は、前記レギュレータの前記出力電圧変化させるために、前記コントローラからのコマンドに応答して、前記フィードバック回路に連結した抵抗を変化させる
請求項４に記載のマージン試験システム。 - 前記コントローラ（５６）は、ベースボード管理コントローラ（ＢＭＣ）である
請求項１に記載のマージン試験システム。 - 内部コントローラ（５６）と、
該コントローラと通信し、電子システム（１０８）の１つまたは複数のコンポーネントに電圧を供給する少なくとも１つの電力レール（４４）と通信するデジタル電圧調整器（１１０）と
を有する前記コンポーネントの電圧マージン試験のための方法であって、
前記コントローラ（５６）が、１つまたは複数のコマンドを、前記電圧調整器（１１０）に送出させることであって、前記調整器が前記コンポーネントに印加される前記電力レールの１つまたは複数の試験電圧の生成に影響を与えさせることと、
前記試験電圧のそれぞれに対する前記コンピュータシステムの応答を監視することと
を含む電圧マージン試験のための方法。 - 前記コントローラ（５６）を、ＢＭＣとして選択すること
をさらに含む請求項７に記載の電圧マージン試験のための方法。 - 前記ＢＭＣと、前記電圧調整器との間の通信を提供するＩ２Ｃベースバス（５８）を使用すること
をさらに含む請求項８に記載の電圧マージン試験のための方法。 - ハードウェアモニタ（２０）を利用することであって、前記電力レールの電圧を測定することと、
前記測定した電圧を前記コントローラに送出することと
をさらに含む請求項７に記載の電圧マージン試験のための方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/606,463 US7400996B2 (en) | 2003-06-26 | 2003-06-26 | Use of I2C-based potentiometers to enable voltage rail variation under BMC control |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005018762A true JP2005018762A (ja) | 2005-01-20 |
Family
ID=33540063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004175079A Withdrawn JP2005018762A (ja) | 2003-06-26 | 2004-06-14 | Ｂｍｃ制御下において電圧レール変化を可能にするｉ２ｃベースポテンショメータの使用 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7400996B2 (ja) |
| JP (1) | JP2005018762A (ja) |
| GB (1) | GB2403826B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009020630A (ja) * | 2007-07-11 | 2009-01-29 | Fujitsu Ltd | コンピュータ装置の試験方法及び装置及びプログラム |
| JP2012168769A (ja) * | 2011-02-15 | 2012-09-06 | Nec Computertechno Ltd | インタフェース障害処理方式、情報処理装置及びインタフェース障害処理方法 |
| JP5440613B2 (ja) * | 2009-12-28 | 2014-03-12 | 富士通株式会社 | 電源制御装置および電源制御方法 |
| US9465761B2 (en) | 2013-07-19 | 2016-10-11 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Managing slave devices |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6985826B2 (en) * | 2003-10-31 | 2006-01-10 | Hewlett-Packard Development Company, L.P. | System and method for testing a component in a computer system using voltage margining |
| US7487399B2 (en) * | 2003-11-07 | 2009-02-03 | Hewlett-Packard Development Company, L.P. | System and method for testing a component in a computer system using frequency margining |
| CA2558892A1 (en) | 2004-03-13 | 2005-09-29 | Cluster Resources, Inc. | System and method for a self-optimizing reservation in time of compute resources |
| US8782654B2 (en) | 2004-03-13 | 2014-07-15 | Adaptive Computing Enterprises, Inc. | Co-allocating a reservation spanning different compute resources types |
| US20070266388A1 (en) | 2004-06-18 | 2007-11-15 | Cluster Resources, Inc. | System and method for providing advanced reservations in a compute environment |
| US8176490B1 (en) | 2004-08-20 | 2012-05-08 | Adaptive Computing Enterprises, Inc. | System and method of interfacing a workload manager and scheduler with an identity manager |
| CA2827035A1 (en) | 2004-11-08 | 2006-05-18 | Adaptive Computing Enterprises, Inc. | System and method of providing system jobs within a compute environment |
| US8863143B2 (en) | 2006-03-16 | 2014-10-14 | Adaptive Computing Enterprises, Inc. | System and method for managing a hybrid compute environment |
| US9231886B2 (en) | 2005-03-16 | 2016-01-05 | Adaptive Computing Enterprises, Inc. | Simple integration of an on-demand compute environment |
| CA2603577A1 (en) | 2005-04-07 | 2006-10-12 | Cluster Resources, Inc. | On-demand access to compute resources |
| US20070101214A1 (en) * | 2005-10-28 | 2007-05-03 | Stauffer Titus D | Self-testing apparatus with controllable environmental stress screening (ESS) |
| CN101681282A (zh) * | 2006-12-06 | 2010-03-24 | 弗森多系统公司（dba弗森-艾奥） | 用于共享的、前端、分布式raid的装置、系统和方法 |
| US8041773B2 (en) | 2007-09-24 | 2011-10-18 | The Research Foundation Of State University Of New York | Automatic clustering for self-organizing grids |
| US8449173B1 (en) * | 2008-04-10 | 2013-05-28 | Google Inc. | Method and system for thermal testing of computing system components |
| US8030945B2 (en) * | 2008-07-09 | 2011-10-04 | Winbond Electronics Corp. | Group of circuits and testing method thereof and testing machine thereof |
| US9069929B2 (en) | 2011-10-31 | 2015-06-30 | Iii Holdings 2, Llc | Arbitrating usage of serial port in node card of scalable and modular servers |
| US9054990B2 (en) | 2009-10-30 | 2015-06-09 | Iii Holdings 2, Llc | System and method for data center security enhancements leveraging server SOCs or server fabrics |
| US9465771B2 (en) | 2009-09-24 | 2016-10-11 | Iii Holdings 2, Llc | Server on a chip and node cards comprising one or more of same |
| US9876735B2 (en) | 2009-10-30 | 2018-01-23 | Iii Holdings 2, Llc | Performance and power optimized computer system architectures and methods leveraging power optimized tree fabric interconnect |
| US8599863B2 (en) | 2009-10-30 | 2013-12-03 | Calxeda, Inc. | System and method for using a multi-protocol fabric module across a distributed server interconnect fabric |
| US9077654B2 (en) | 2009-10-30 | 2015-07-07 | Iii Holdings 2, Llc | System and method for data center security enhancements leveraging managed server SOCs |
| US20110103391A1 (en) | 2009-10-30 | 2011-05-05 | Smooth-Stone, Inc. C/O Barry Evans | System and method for high-performance, low-power data center interconnect fabric |
| US20130107444A1 (en) | 2011-10-28 | 2013-05-02 | Calxeda, Inc. | System and method for flexible storage and networking provisioning in large scalable processor installations |
| US9680770B2 (en) | 2009-10-30 | 2017-06-13 | Iii Holdings 2, Llc | System and method for using a multi-protocol fabric module across a distributed server interconnect fabric |
| US9648102B1 (en) | 2012-12-27 | 2017-05-09 | Iii Holdings 2, Llc | Memcached server functionality in a cluster of data processing nodes |
| US9311269B2 (en) | 2009-10-30 | 2016-04-12 | Iii Holdings 2, Llc | Network proxy for high-performance, low-power data center interconnect fabric |
| US10877695B2 (en) | 2009-10-30 | 2020-12-29 | Iii Holdings 2, Llc | Memcached server functionality in a cluster of data processing nodes |
| US11720290B2 (en) | 2009-10-30 | 2023-08-08 | Iii Holdings 2, Llc | Memcached server functionality in a cluster of data processing nodes |
| CN102540051A (zh) * | 2010-12-22 | 2012-07-04 | 鸿富锦精密工业（深圳）有限公司 | 电压裕度测试装置和电压裕度测试方法 |
| CN102759698A (zh) * | 2011-04-26 | 2012-10-31 | 鸿富锦精密工业（深圳）有限公司 | 主板测试系统 |
| JP6179101B2 (ja) * | 2013-01-16 | 2017-08-16 | 日本電気株式会社 | 管理装置、管理方法、および管理プログラム |
| US9971609B2 (en) * | 2014-06-05 | 2018-05-15 | American Megatrends, Inc. | Thermal watchdog process in host computer management and monitoring |
| CN109032876A (zh) * | 2018-08-28 | 2018-12-18 | 郑州云海信息技术有限公司 | 一种处理方法、电源及系统 |
| CN108984454B (zh) * | 2018-09-13 | 2024-03-22 | 武汉芯昌科技有限公司 | 一种基于type-c协议的主从机角色集成接口电路及检测方法 |
| US11782809B2 (en) * | 2020-06-30 | 2023-10-10 | Tektronix, Inc. | Test and measurement system for analyzing devices under test |
| CN112213980A (zh) * | 2020-10-21 | 2021-01-12 | 苏州浪潮智能科技有限公司 | 一种单片机故障诊断板卡及方法 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1219001A (en) | 1967-04-28 | 1971-01-13 | Industrial Nucleonics Corp | Digital setup apparatus for radiation gauging and controlling systems |
| US4773094A (en) * | 1985-12-23 | 1988-09-20 | Dolby Ray Milton | Apparatus and method for calibrating recording and transmission systems |
| JPS62262165A (ja) | 1986-05-08 | 1987-11-14 | Nec Corp | 情報処理装置 |
| US5119021A (en) * | 1989-07-13 | 1992-06-02 | Thermal Management, Inc. | Method and apparatus for maintaining electrically operating device temperatures |
| JPH052502A (ja) | 1991-01-09 | 1993-01-08 | Nec Corp | 情報処理装置の電圧マージン試験方式 |
| US5235600A (en) | 1991-03-21 | 1993-08-10 | Amdahl Corporation | Scannable system with addressable clock suppress elements |
| US5157326A (en) * | 1991-07-25 | 1992-10-20 | Burnsides Barry W | Board assembly for validation and characterization of a bus system |
| JPH07508863A (ja) * | 1992-06-30 | 1995-09-28 | エイチ ヒューア インスツルメント ピーティーワイ リミテッド | 総合サービスディジタルネットワークのためのマージンテスト装置 |
| US5675807A (en) * | 1992-12-17 | 1997-10-07 | Tandem Computers Incorporated | Interrupt message delivery identified by storage location of received interrupt data |
| US5455931A (en) * | 1993-11-19 | 1995-10-03 | International Business Machines Corporation | Programmable clock tuning system and method |
| US6617872B2 (en) * | 1996-10-04 | 2003-09-09 | Texas Instruments Incorporated | Reduced cost, high speed integrated circuit test arrangement |
| US6000040A (en) * | 1996-10-29 | 1999-12-07 | Compaq Computer Corporation | Method and apparatus for diagnosing fault states in a computer system |
| FR2775526B1 (fr) * | 1998-02-27 | 2000-04-21 | Sgs Thomson Microelectronics | Dispositif de test en production des caracteristiques dynamiques de composants utilisant des transmissions serie |
| US6351827B1 (en) * | 1998-04-08 | 2002-02-26 | Kingston Technology Co. | Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard |
| JP2000021198A (ja) * | 1998-06-30 | 2000-01-21 | Mitsubishi Electric Corp | 同期型半導体集積回路装置 |
| KR100295055B1 (ko) * | 1998-09-25 | 2001-07-12 | 윤종용 | 전압조정이가능한내부전원회로를갖는반도체메모리장치 |
| JP3161444B2 (ja) | 1998-12-09 | 2001-04-25 | 日本電気株式会社 | 障害ロギングシステム、方法およびプログラムを記憶した記憶媒体 |
| US6316988B1 (en) * | 1999-03-26 | 2001-11-13 | Seagate Technology Llc | Voltage margin testing using an embedded programmable voltage source |
| US6546507B1 (en) * | 1999-08-31 | 2003-04-08 | Sun Microsystems, Inc. | Method and apparatus for operational envelope testing of busses to identify halt limits |
| US6564350B1 (en) * | 2000-06-30 | 2003-05-13 | Teradyne, Inc. | Testing frequency hopping devices |
| US6697952B1 (en) * | 2000-07-24 | 2004-02-24 | Dell Products, L.P. | Margining processor power supply |
| US6496790B1 (en) * | 2000-09-29 | 2002-12-17 | Intel Corporation | Management of sensors in computer systems |
| GB0103837D0 (en) * | 2001-02-16 | 2001-04-04 | Nallatech Ltd | Programmable power supply for field programmable gate array modules |
| US6667917B1 (en) * | 2001-06-15 | 2003-12-23 | Artisan Components, Inc. | System and method for identification of faulty or weak memory cells under simulated extreme operating conditions |
| JP2003167796A (ja) * | 2001-11-29 | 2003-06-13 | Hitachi Ltd | ファイバーチャネルに接続されるデバイス、及びこのデバイスのマージンテスト方法、並びに、ファイバーチャネルに接続されるデバイスを有するシステムの障害部位特定方法 |
| US20030130969A1 (en) * | 2002-01-10 | 2003-07-10 | Intel Corporation | Star intelligent platform management bus topology |
| US7069349B2 (en) * | 2002-01-10 | 2006-06-27 | Intel Corporation | IPMI dual-domain controller |
| US6563350B1 (en) * | 2002-03-19 | 2003-05-13 | Credence Systems Corporation | Timing signal generator employing direct digital frequency synthesis |
| US6856926B2 (en) * | 2003-03-03 | 2005-02-15 | Hewlett-Packard Development Company, L.P. | Frequency margin testing of bladed servers |
| US7966389B2 (en) * | 2003-04-22 | 2011-06-21 | Hewlett-Packard Development Company, L.P. | System and method for application programming interface for extended intelligent platform management |
| US7493226B2 (en) | 2003-06-26 | 2009-02-17 | Hewlett-Packard Development Company, L.P. | Method and construct for enabling programmable, integrated system margin testing |
| US20050080887A1 (en) * | 2003-10-08 | 2005-04-14 | Chun-Liang Lee | Redundant management control arbitration system |
-
2003
- 2003-06-26 US US10/606,463 patent/US7400996B2/en not_active Expired - Lifetime
-
2004
- 2004-06-14 JP JP2004175079A patent/JP2005018762A/ja not_active Withdrawn
- 2004-06-16 GB GB0413501A patent/GB2403826B/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009020630A (ja) * | 2007-07-11 | 2009-01-29 | Fujitsu Ltd | コンピュータ装置の試験方法及び装置及びプログラム |
| JP5440613B2 (ja) * | 2009-12-28 | 2014-03-12 | 富士通株式会社 | 電源制御装置および電源制御方法 |
| JP2012168769A (ja) * | 2011-02-15 | 2012-09-06 | Nec Computertechno Ltd | インタフェース障害処理方式、情報処理装置及びインタフェース障害処理方法 |
| US9465761B2 (en) | 2013-07-19 | 2016-10-11 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Managing slave devices |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2403826B (en) | 2007-02-28 |
| GB0413501D0 (en) | 2004-07-21 |
| GB2403826A (en) | 2005-01-12 |
| US20040267486A1 (en) | 2004-12-30 |
| US7400996B2 (en) | 2008-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005018762A (ja) | Ｂｍｃ制御下において電圧レール変化を可能にするｉ２ｃベースポテンショメータの使用 | |
| JP2005018761A (ja) | プログラマブル統合システムマージン試験を可能にするシステムおよび構成体 | |
| US7437258B2 (en) | Use of I2C programmable clock generator to enable frequency variation under BMC control | |
| US20040267483A1 (en) | Methods and systems for masking faults in a margin testing environment | |
| US7463992B2 (en) | Method and system to self-test single and multi-core CPU systems | |
| US20070186128A1 (en) | MIPS recovery technique | |
| CN113489597B (zh) | 用于网络装置的最佳启动路径的方法和系统 | |
| US5144230A (en) | Method and system for testing integrated circuits by cycle stealing | |
| US9117011B2 (en) | Characterization and functional test in a processor or system utilizing critical path monitor to dynamically manage operational timing margin | |
| CN107015891B (zh) | 信息处理方法及测试芯片 | |
| US7890810B1 (en) | Method and apparatus for deterministic fault injection of storage shelves in a storage subsystem | |
| CN110999086B (zh) | 容错时钟监视器系统 | |
| US5583875A (en) | Automatic parametric self-testing and grading of a hardware system | |
| US10235185B2 (en) | Computer and controlling method thereof | |
| US5535330A (en) | System and method for error location in printed wire assemblies by external power on self test (post) commands | |
| US11520658B2 (en) | Non-volatile memory on chip | |
| US20180005663A1 (en) | Method and apparatus for dynamic mode memory testing | |
| US20050177771A1 (en) | Testing a receiver connected to a reference voltage signal | |
| US10310007B2 (en) | Semiconductor apparatus and system | |
| CN114121120A (zh) | 一种存储器的检测系统、方法及芯片 | |
| EP2312486A2 (en) | System and method for selectively enabling modules in an integrated processor | |
| US11194684B2 (en) | Information handling system and methods to detect power rail failures and test other components of a system motherboard | |
| WO2020176999A1 (en) | System and method for verifying and analyzing memory for high performance computing systems | |
| US20030135345A1 (en) | Process and circuit arrangement to monitor physical parameters | |
| US7321482B2 (en) | Sub-circuit voltage manipulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060720 |