JP2005012225A - 2次元的なドーパント分布の分析のための選択的電気化学エッチング方法 - Google Patents

2次元的なドーパント分布の分析のための選択的電気化学エッチング方法 Download PDF

Info

Publication number
JP2005012225A
JP2005012225A JP2004180442A JP2004180442A JP2005012225A JP 2005012225 A JP2005012225 A JP 2005012225A JP 2004180442 A JP2004180442 A JP 2004180442A JP 2004180442 A JP2004180442 A JP 2004180442A JP 2005012225 A JP2005012225 A JP 2005012225A
Authority
JP
Japan
Prior art keywords
test piece
contact layer
etching method
electrochemical etching
selective electrochemical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004180442A
Other languages
English (en)
Inventor
Chel-Jong Choi
哲 柊 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005012225A publication Critical patent/JP2005012225A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/12Etching of semiconducting materials
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/14Etching locally

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)

Abstract

【課題】 選択的電気化学エッチング方法を提供する。
【解決手段】 エッチング液が収容されたバス内で、少なくとも一つのドーピング領域を上面に備えると共にコンタクト層を下面に備える試験片と、当該試験片に対向配置させた電極とにバイアス電圧を印加して、前記ドーピング領域のドーピング濃度に依存して前記ドーピング領域を選択的にエッチングする方法において、前記試験片の、前記ドーピング領域が形成される面とは反対側の面に、バイアス電圧を印加して、正孔電流を、前記試験片の底面から供給することを特徴とする選択的電気化学エッチング方法。 試片の底面にコンタクト層を形成して、これより正孔電流を供給させることによって従来の方法に比べて実際と非常に近接で、再現性の良好なドーピング分布が得られる。
【選択図】 図4

Description

本発明は、電気化学的エッチングの方法に関し、詳細には、PN接合(pn junction)におけるドーパントの2次元的な分布の分析のための選択的電気化学的エッチングの方法に関するものである。
1980年代の半ば以降のSi半導体工程技術の著しい発展は、半導体素子の小型化に寄与し、半導体素子のサイズのサブミクロン以下への微細化を可能にした。
このような微細な半導体素子の製作を可能にした技術の1つとしてイオン注入技術がある。イオン注入とは、ドーパント(不純物)を、正確に調節されたエネルギーと濃度の下でイオン化した後に加速させて、基板に注入する技術である。
高集積かつ高性能のSi(シリコン)素子の実現と、当該シリコン素子の正確な動作特性の制御ためには、基板に注入されたドーパントの分布状態に対する正確な情報を確保することが必須不可欠であった。
ドーパントの分布に関する情報を取得するために、SIMS(Secondary Ion Mass Spectroscopy:2次イオン質量分析)や、SRP(Spreading Resistance Profiling:広がり抵抗分布)などが広く用いられている。
しかしながら、SIMSとSRPの場合、数百ミクロンのサイズの範囲におけるドーパントの1次元的な分布状態(ウエハに対して垂直方向の分布状態)を分析することができるが、一定サイズ、またはサブミクロンサイズの範囲におけるドーパントの2次元的な分布状態を分析することは困難であった。
これは、分析に用いる試験片を準備することが困難であることと、空間解像度が低いという、SIMSとSRPにおける限界に起因するものである。
このようなSIMSとSRPとの限界を克服するために提案された方法が選択的化学エッチング方法である。
しかしながら、この選択的化学エッチング方法を利用すると、n+/p接合(n+/p junction)内に存在するドーパント、例えばヒ素のような第5族元素の分布状態を比較的容易に求めることができるが、p+/n接合内に存在するドーパント、例えばホウ素のような第3族元素の分布状態を、容易に求めることができなかった。
これは、選択的化学エッチングのメカニズムが、正孔電流(hole current)の供給と密接な関連があるためである。
このような問題、すなわち、p+/n接合に存在するドーパント分布の問題を解消する方法として、選択的化学エッチングの際に、UVを照射して正孔電流をSiに注入させる方法が提案された(非特許文献1)。
しかし、この方法の場合、UV照射のために使用されるUVランプと試験片との間の距離に応じて、エッチング速度が急激に変化するという問題と、ヒ素が分布するn+/p接合の場合と比べて、エッチング感度が、非常に悪くなるという問題を有している。
さらに、試験片の厚みによってドーパント分布が変わるという問題を有している(非特許文献2)。
最近、C.Spinellaは、p+/n接合に存在するドーパントの分布を2次元的に探査するために、選択的な電気化学的エッチング法を利用した新しい方法を提案した(非特許文献2)。
図1を参照して、Spinellaが提案した電気化学的エッチング法は、エッチング液が満たされたエッチング容器内において、試験片をエッチングする方法である。
観測対象である試験片の一方の面(第1面:選択的エッチングが行われる面)の上には、ダミーシリコン層が形成されており、他方の面(第2面)には、Auコンタクト層13と銀ペイント層14とが形成されている。
そして、試験片から所定距離をおいた位置には、金電極19が、試験片の第1面に対向させて配置されている。
電流は、電源18に接続された銀ペイント層14を介して供給され、正孔電流(hole current)は、電源18に接続された金電極19を介して供給されるように構成されている。
しかしながら、この電気化学的エッチング方法を効果的に用いるためには、観察しようとする試験片の第1面を研磨しておく必要があり、そして第1面の研磨後にAuを第2面に蒸着しなければならなかった。
しかし、第2面の蒸着の際や、試験片を取り扱う際に、研磨した第1面が損傷を受け易かった。
図2は、この電気化学的方法によりエッチングが行われた試験片の第1面のSEM写真であり、第1面におけるホウ素の2次元的な分布を示す写真である。
図2から明らかなように、試験片上におけるホウ素の分布は不均一であり、接合部(junctions)の厚みもまた、不均一となっている。
特に、ゲートの下のホウ素が分布するp+領域が、オーバーエッチングのために、相互に連結していることが観察される(図中、矢印で示す部分)。
すなわち、前記した従来の選択的電気化学的方法によるエッチングでは、信頼性ある結果を得ることが難しいということが判る。
このような結果となるのは、Auコンタクト層と試験片間の接着性、すなわちAuとSiとの不十分な接着性の為に生じるAu膜のSi基板からの剥離に起因するものである(非特許文献3)。
また、他の原因として、試験片に印加される正孔電流が不均一であることによるものが挙げられる。
すなわち、コンタクト層が形成される試験片の第2面にバイアスを印加した際に、分析しようとする総てのp+/n領域に、正孔電流を均一に供給する必要がある。しかしながら、実際は、試験片を準備する過程において発生する試験片の厚みの違いや、試験片の表面の幾何学的な歪曲などに起因して、不均一な正孔電流がp+/n領域を流れることになる。
すなわち、観察対象となるドーピング領域に正孔電流を均等に供給することができないので、エッチングにより求めたドーピング領域の分布は、現実のドーピング領域分布と一致しないのである(図2参照)。
J.Liu,M.L.A.Dass,and R.Gronsky,Journal of Vacuum Science & Technology,B12,(1994) pp.353 C.Spinella,Materials Science in Semiconductor Processing,1 (1998) pp.55 H.Nagata,T.Shinriki,K.Shima,M.Tamai,and E.M.Haga,Journal of Vacuum Science & Technology,A17(1999) pp.1018
本発明が解決しようとする技術的課題は、p+/n接合のホウ素などの不純物がドーピングされた領域(ドーピング領域)を観察する際に、当該領域における不純物の2次元的な分布を、正確かつ再現性良く得ることのできる選択的な電気化学的エッチング方法を提供することである。
本発明は、少なくとも一つのドーピング領域を上面に備えると共に、コンタクト層を底面に備える試験片を、エッチング液が収容された容器(バス)内で電極と対向配置させた後に、前記試験片と前記電極とにバイアス電圧を印加して、前記ドーピング領域を、当該ドーピング領域のドーピング濃度依存のもと、選択的にエッチングする方法に関するものである。
この方法においては、前記試験片の、前記ドーピング領域が形成される上面とは反対側の面である底面に、バイアス電圧を印加して、正孔電流を、前記試験片の前記底面から供給するように構成されている。
この方法においては、前記試験片がn−型のシリコン基板である場合、前記コンタクト層はAl、Ti、W、Ta、およびVで構成されたグループの中から選択された何れか1つの物質で形成されることが好ましい。
また、前記試験片がp−型のシリコン基板である場合、記コンタクト層はAu、Ag、Pd、Pt、およびNiで構成されたグループの中から選択された何れか1つの物質で形成されることが好ましい。
さらに、前記コンタクト層はAlで形成されており、前記コンタクト層には、電気的なバイアスのための配線として銀線が接続されることが好ましい。
また、前記バイアス電圧は、0.01〜100Vの範囲が好ましく、前記コンタクト層の厚さは、1nm〜100μmの範囲であることが好ましく、前記対向配置させた電極及びそれに連結される配線は、Au、Pt、Os、Pd、Ir、Rh、Ru、Co、Ni、Mo、Ti、Fe、W、Ta、V、Be、Cuで構成されたグループの中から選択された何れか1つ物質で形成されることが好ましく、前記エッチング液は少なくともHFを含むことが好ましい。
本発明によれば、試験片の底面にAl(アルミニウム)コンタクト層を形成して、このAl(アルミニウム)コンタクト層から正孔電流を供給することにより、従来方法に比べて、実際の膜構造に非常に近似したドーピング分布を、再現性良く得ることができる。
ここで、n−型のシリコン基板に適用するコンタクト層の物質として、Al(アルミニウム)が望ましい。Al(アルミニウム)は、n−型のシリコン基板と良質のオーミックコンタクト(ohmic contact:オーム抵抗)をなす。
しかし、Auの場合はn−Siと共にショットキー接合をなすためにコンタクト層としては適合ではない。
しかし、コンタクト層はAlの他にSiと共にオーミックコンタクトをなすことができる前述したいかなる物質にも形成されうる。前記AlのようにSiに対して良好な接合性を有するコンタクト層はSi基板から剥離され難く、したがって、全体的に均一な分布のホールカレント、すなわち均質な正孔電流が形成できる。このような良い効果により再現性と信頼性ある2次元的ドーパント分布の分析結果が得られる。
<試験片の製作>
以下の説明では、本発明の理解を容易にするために、ウエハ全体ではなく、ウエハの一部を分離して得られた一つの試験片を図示した図面を参照して、本発明に係る方法を説明する。
図3Aに示すように、n−型のシリコン(Si)基板10の熱酸化により、約10nmの膜厚の酸化ケイ素(SiO2)膜11を形成する。
続いて、図3Bに示すように、酸化ケイ素膜11の上に窒化ケイ素(Si34)膜12を、所定厚さ、例えば160nmの厚さに蒸着する。
図3Cに示すように、フォトリソグラフィとエッチングにより、前記窒化ケイ素膜12とその下部の酸化ケイ素膜11とをパターニングする。
この時にパターンニングに用いるパターンは、実際に作成する素子のゲートに対応するパターン(形態)である。
図3Dに示すように、イオン注入装置などを利用して、シリコン基板10の露出している表面に不純物の注入を実施する。
ここで、不純物として、例えばBF2が挙げられ、この場合、イオン注入は、エネルギーが75keV、濃度が1×1015/cm2にの条件の下で行われる。
そして、イオン注入の後、窒素雰囲気の下で、950℃で約30分間アニーリングを実施する。
図3Eに示すように、シリコン基板10の底面(裏面)に形成された自然酸化膜を除去した後、ここに金属性コンタクト層13を形成する。
この時に、金属性コンタクト層13は、n−Si(n−型のシリコン)と接着性が良く、n−型のシリコン基板との良好なオーム抵抗(ohmic contact)を有するアルミニウムから構成されることが好ましい。
なお、本実施の形態の場合、アルミニウムから構成される金属性コンタクト層(アルミニウムコンタクト層)13は、スパッタリングにより約500nmの厚さに形成される。
図3Fに示すように、シリコン基板10を、電子顕微鏡での観察に好適なサイズにカットして個別的素子を得る。そして、個別素子上にダミーシリコン16を接着剤、例えばエポキシ15を用いて接着し、サンドウィッチ構造の試験片100を取得する。
そして、最終的に試験片100の観察対象面(第1面)の研磨(グラインディング及びポリシング)を行なって完成された試験片100を取得する。
<電気化学的エッチング>
次に、試験片100の電気化学的エッチングを詳細に説明する。
図4を参照して、始めに、前記手順に従って取得した試験片100の底面のアルミニウムコンタクト層13に、銀ペイント層14を用いて、銀線(Ag wire)17を固定する。
そして、第1面を除く、試験片100の総ての露出面を、エッチング液に強い耐腐食性を有するクリスタルワックスでシールディングする。
シールディング後の試験片100を、エッチング液(フッ酸:硝酸:酢酸=1:100:10の混合液)が満たされた容器に浸漬し、試験片100の第1面の選択的電気化学的エッチングを行う。
この際、銀電極19を、試験片100の第1面に対向させて配置すると共に、銀線20と銀電極19とを接続する。
そして、電力供給装置(電源)18を、銀電極19に接続された銀線20と、銀線17とに接続し、約0.8V程度のDCバイアス電圧を印加する。
この時に、試験片100のアルミニウム(Al)コンタクト層13は電気的に正であり、銀電極19は負である。
したがって、正孔電流は、試験片の底面のアルミニウム(Al)コンタクト層13を介して、試験片の上部側のドーピング領域に供給される。
エッチング時間は約5秒であり、エッチングが完了した後に試験片100を純水で洗浄して、試験片100に残留するエッチング液を除去する。
ここで、エッチング液の成分、混合比、エッチング時間、およびバイアス電圧は、適切に調節可能である。
図5は、本発明に係る方法によりエッチングされた試験片のSEM写真である。
図5を参照して、このSEM写真には、ドーピング領域のドーピング依存エッチングにより形成された厚さ縞(thickness fringes)が現れている。そして、この縞の部分は、ウェルのほぼ中央部にあるシリコン基板の表面に対しておおよそ平行となっており、ゲートの下側において、上方に向けて曲がっており、そしてその先端はゲートとシリコン基板との界面に到達している。
ドーピング濃度に依存する選択的電気化学エッチングにより、ホウ素がウェル(Well)領域内に2次元的に分布しており、その部分が“U”字状の等濃度の線(等濃度線)で示されていることが明らかである。
ホウ素を示す等濃度線は、ウェル領域の中央部において、シリコン基板表面とほぼ並行となっており、ゲート(本実施の形態の試験片の場合、窒化ケイ素層)の下部において、上方に曲げられている。そして、ホウ素の等濃度線の先端は、ゲート(gate oxide:ゲートオキサイド)とシリコン基板との境界まで到達していることが判る。
図2に示す従来方法によるエッチング結果とは異なり、図5のホウ素が分布する領域の総てが同じ模様および形状を有しており、このことは、不純物(例えばホウ素)がドープされた領域は、本発明に係る方法により均一にエッチングできることを意味している。
n−タイプシリコン基板に底側から正孔電流を供給するために、基板100の底側の面から上側の面に逆バイアスを印加しても、パラメータアナライザー(HP4155)により電流−電圧(I−V特性)を評価すると、数μAの正孔電流が、本発明のサンプルの接合部(junction)に供給されることが確認された。
図5の各ウェルの中央部における接合部の深さ(シリコン基板の表面から等濃度線までの距離)の値は、396±5nmであり、この値は、シリコンデバイス処理シミュレーションに広汎に用いられているSUPREM−IVシミュレータにより求めた接合部の深さ(junction depth)390.1と、ほぼ同じである。
また、ゲート/シリコン境界面の等濃度線のゲートエッジ(図中矢示)から隣のゲートエッジまでの横方向の長さは、297.5nmであった。
このような横方向の長さは、従来のSIMSあるいはSRPでは、測定し難いものであって、サブミクロンサイズのMOS素子の動作特性と性能とを左右する非常に重要なパラメータである。
本実施の形態では、n−タイプ基板と、アルミニウム(Al)コンタクト層の場合を例に挙げて説明した。
しかしながら、本発明に係る方法は、例えば、p−タイプ基板と、Auコンタクト層の組み合わせであっても、好適に適用可能である。
例えば、n−タイプ基板の場合、コンタクト層を構成する金属は、Al、Ti、W、Ta、そしてVで構成されたグループの中から選択された何れか1つの金属(物質)を用いることが可能である。
また、p−タイプ基板の場合、コンタクト層を構成する金属は、Au、Ag、Pd、Pt、そしてNiで構成されたグループの中から選択された何れか1つの金属(物質)を用いることが可能である。
しかしながら、n−タイプ基板の場合、コンタクト層はアルミニウムで形成することが望ましく、また、コンタクト層に連結される配線として銀線を利用することが望ましい。
また、前記した実施例においては、試験片と対向電極とに印加されるバイアス電圧は、0.8Vである場合を例に挙げて説明したが、このバイアス電圧は、0.01〜100Vの範囲で適宜決定可能である。
また、前記した実施例では、Alコンタクト層が500nmである場合を例に挙げて説明したが、コンタクト層の厚さは10nm〜100μmの範囲内で適宜決定可能である。
さらに、前記した実施例では、電流が供給される対向電極と、この対向電極に連結された配線は銀で形成される場合を例に挙げて説明したが、この配線は、、Au、Pt、Os、Pd、Ir、Rh、Ru、Co、Ni、Mo、Ti、Fe、W、Ta、V、Be、Cuで構成されたグループの中から任意に選択された何れか1つの物質で形成しても良い。
このような本願発明の理解を助けるためにいくつかのの模範的な実施例が説明され、添付された図面に示されたが、このような実施例は単に広い発明を例示し、これを制限しないという点が理解でき、そして本発明は図示されて説明された構造と配列に限定されないという点が理解でき、これは多様な他の修正が当業者に有りうるためである。
このような本発明は半導体に関連した広い応用分野に適用されうる。例えば、半導体メモリ、半導体レーザーダイオード、半導体発光素子などの開発及び製造分野で適用されうる。特に、このような本発明の方法は単独的に行われる場合もあるが、一般的には前記のような応用分野の一工程として含まれうる。
従来の選択的電気化学エッチング方法を説明する図面である。 従来のエッチング方法によりエッチングされた試験片のSEM写真である。 本発明に係る電気化学エッチング方法により試験片を作製する工程を示す図面である。 本発明に係る電気化学エッチング方法により試験片を作製する工程を示す図面である。 本発明に係る電気化学エッチング方法により試験片を作製する工程を示す図面である。 本発明に係る電気化学エッチング方法により試験片を作製する工程を示す図面である。 本発明に係る電気化学エッチング方法により試験片を作製する工程を示す図面である。 本発明に係る電気化学エッチング方法により試験片を作製する工程を示す図面である。 本発明に係る選択的電気化学エッチング方法を説明する図面である。 本発明に係るエッチング方法によりエッチングされた試験片のSEM写真である。
符号の説明
10 シリコン基板
11 酸化ケイ素膜
12 窒化ケイ素膜
13 コンタクト層
14 銀ペイント層
15 エポキシ
16 ダミーシリコン
17 銀線
18 電力供給装置
19 銀電極

Claims (8)

  1. エッチング液が収容されたバス内で、少なくとも一つのドーピング領域を上面に備えると共にコンタクト層を下面に備える試験片と、当該試験片に対向配置させた電極とにバイアス電圧を印加して、前記ドーピング領域のドーピング濃度に依存して前記ドーピング領域を選択的にエッチングする方法において、
    前記試験片の、前記ドーピング領域が形成される面とは反対側の面に、バイアス電圧を印加して、正孔電流を、前記試験片の底面から供給することを特徴とする選択的電気化学エッチング方法。
  2. 前記試験片はn−型であり、前記コンタクト層はAl、Ti、W、Ta、およびVで構成されたグループの中から選択された何れか1つの物質で形成することを特徴とする請求項1に記載の選択的電気化学エッチング方法。
  3. 前記試験片はp−型であり、前記コンタクト層はAu、Ag、Pd、Pt、およびNiで構成されたグループの中から選択された何れか1つの物質で形成することを特徴とする請求項1に記載の選択的電気化学エッチング方法。
  4. 前記コンタクト層はAlで形成されており、
    前記コンタクト層には、電気的なバイアスのための配線として銀線が接続されることを特徴とする請求項1乃至請求項3のうち何れか1項に記載の選択的電気化学エッチング方法。
  5. 前記バイアス電圧は、0.01〜100Vの範囲であることを特徴とする請求項1乃至請求項4のうち何れか1項に記載の選択的電気化学エッチング方法。
  6. 前記コンタクト層の厚さは、1nm〜100μmの範囲であることを特徴とする請求項1乃至請求項5のうち何れか1項に記載の選択的電気化学エッチング方法。
  7. 前記対向配置させた電極及びそれに連結される配線は、Au、Pt、Os、Pd、Ir、Rh、Ru、Co、Ni、Mo、Ti、Fe、W、Ta、V、Be、Cuで構成されたグループの中から選択された何れか1つ物質で形成されたことを特徴とする請求項1乃至請求項6のうち何れか1項に記載の選択的電気化学エッチング方法。
  8. 前記エッチング液はHFを含むことを特徴とする請求項1乃至請求項7のうち何れか1項に記載の選択的電気化学エッチング方法。
JP2004180442A 2003-06-18 2004-06-18 2次元的なドーパント分布の分析のための選択的電気化学エッチング方法 Pending JP2005012225A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0039352A KR100468865B1 (ko) 2003-06-18 2003-06-18 이차원적인 도펀트 분포의 분석을 위한 선택적 전기화학에칭방법

Publications (1)

Publication Number Publication Date
JP2005012225A true JP2005012225A (ja) 2005-01-13

Family

ID=33516373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004180442A Pending JP2005012225A (ja) 2003-06-18 2004-06-18 2次元的なドーパント分布の分析のための選択的電気化学エッチング方法

Country Status (3)

Country Link
US (1) US20040256244A1 (ja)
JP (1) JP2005012225A (ja)
KR (1) KR100468865B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007020039B4 (de) * 2007-04-27 2011-07-14 Infineon Technologies Austria Ag Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
CN112813467B (zh) * 2019-11-15 2022-05-03 源秩科技(上海)有限公司 电化学加工装置及其方法
CN111037012A (zh) * 2019-12-06 2020-04-21 西安铂力特增材技术股份有限公司 激光增材制造的钛合金工件的后续电解加工装置及方法
CN111074330B (zh) * 2019-12-07 2021-04-02 西北有色金属研究院 一种TiAl系医用钛合金植入物表面微孔化制备方法
CN113102851B (zh) * 2021-04-22 2022-03-25 哈尔滨工业大学 一种阀体多维度斜孔加工方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1556778A (en) * 1977-03-11 1979-11-28 Post Office Preparation of semiconductor surfaces
US4559116A (en) * 1984-07-09 1985-12-17 Minnesota Mining And Manufacturing Company Process of etching semiconductor electrodes
US5464509A (en) * 1994-05-20 1995-11-07 Massachusetts Institute Of Technology P-N junction etch-stop technique for electrochemical etching of semiconductors
WO1998010121A1 (en) * 1996-09-06 1998-03-12 Obducat Ab Method for anisotropic etching of structures in conducting materials
DE19653097A1 (de) * 1996-12-20 1998-07-02 Forschungszentrum Juelich Gmbh Schicht mit porösem Schichtbereich, eine solche Schicht enthaltendes Interferenzfilter sowie Verfahren zu ihrer Herstellung
US5997713A (en) * 1997-05-08 1999-12-07 Nanosciences Corporation Silicon etching process for making microchannel plates
JP3255228B2 (ja) * 1998-03-30 2002-02-12 日本電気株式会社 半導体装置の製造方法
US6395152B1 (en) * 1998-07-09 2002-05-28 Acm Research, Inc. Methods and apparatus for electropolishing metal interconnections on semiconductor devices
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
KR100468865B1 (ko) 2005-01-29
KR20040110163A (ko) 2004-12-31
US20040256244A1 (en) 2004-12-23

Similar Documents

Publication Publication Date Title
TWI335642B (en) In situ determination of resistivity, mobility and dopant concentration profiles
US4110488A (en) Method for making schottky barrier diodes
US20080042203A1 (en) Single and double-gate pseudo-fet devices for semiconductor materials evaluation
JPH0496227A (ja) エッチング方法
Enderling et al. Sheet resistance measurement of non-standard cleanroom materials using suspended Greek cross test structures
CN108767108A (zh) 霍尔器件制备方法及霍尔器件
CN111879796A (zh) 一种透射电镜高分辨原位流体冷冻芯片及其制备方法
Wu et al. Techniques for Lapping and Staining Ion‐Implanted Layers
JP2005012225A (ja) 2次元的なドーパント分布の分析のための選択的電気化学エッチング方法
CN210006742U (zh) 半导体量子芯片
JPH0697252A (ja) ポリシリコン/シリコン界面酸化物膜の厚さを決定するための方法及び装置。
CN105551990B (zh) 太阳能电池激光背电极窗口开窗终点判断方法
Choi et al. The role of the Mercury-Si Schottky-barrier height in/spl Psi/-MOSFETs
GB2613733A (en) Transmission electron microscope high-resolution in-situ fluid freezing chip and preparation method therefor
CN103489754B (zh) 一种小尺寸银纳米颗粒的制备方法
CN111220820B (zh) 一种精确定位鳍式场效应晶体管的原子探针针尖样品制备方法
Krishnan Design, fabrication and characterization of thin-film MIM diodes for rectenna array
CN111208319B (zh) 一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法
US10900906B2 (en) Surface enhanced Raman scattering substrate
Halvorsen et al. arXiv: Fabrication of a Silicon Electron Multiplier sensor using Metal Assisted Chemical Etching and its characterisation
CN108615770B (zh) 场效应晶体管与检波电路
Tsirimpis Investigation of Implanted Boron in 4H-SiC and Iron in 3C-SiC and Experimental/Theoretical Analysis of the Depletion Zone in 4H-SiC MOS Capacitors
Luo et al. Design and Fabrication of Metamaterial Devices
JP2004109432A (ja) シリコン構造体およびその製造方法
JP3191774B2 (ja) 不純物濃度の測定方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070725