JP2005012114A - Method for manufacturing substrate with built-in passive element and the substrate with the built-in passive element - Google Patents
Method for manufacturing substrate with built-in passive element and the substrate with the built-in passive element Download PDFInfo
- Publication number
- JP2005012114A JP2005012114A JP2003176941A JP2003176941A JP2005012114A JP 2005012114 A JP2005012114 A JP 2005012114A JP 2003176941 A JP2003176941 A JP 2003176941A JP 2003176941 A JP2003176941 A JP 2003176941A JP 2005012114 A JP2005012114 A JP 2005012114A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- forming
- passive element
- unevenness
- organic film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Adjustable Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、抵抗やキャパシタなどの受動素子を内蔵した受動素子内蔵基板の製造方法および受動素子内蔵基板に関する。
【0002】
【従来の技術】
同一基板に抵抗やキャパシタなどの受動素子を内蔵した受動素子内蔵基板が知られている。例えば、図6に示す受動素子内蔵基板は、基板21上に層間膜22を形成し、この層間膜22上にキャパシタ24,25を形成したものである。また、層間膜22にはビアホール23が形成され、このビアホール23を利用して配線接続が行われる。キャパシタ24,25は、それぞれ下部電極24a,25a、絶縁膜24b,24cおよび上部電極24c,25cにより構成されている。
【0003】
このような受動素子内蔵基板において、図6に示すように同一基板21上に容量の異なる複数のキャパシタ24,25を形成する場合、リソグラフィのマスクパターン寸法を変えてそれぞれ面積の異なる下部電極24a,25aをパターン形成する。これにより、それぞれ容量の異なるキャパシタ24,25が得られる。
【0004】
ところで近年、素子の微細化が進むに連れて、キャパシタなどの受動素子の平面積を小さくすることが必須となっており、同一基板上に大容量を得るための大面積キャパシタを配置することが困難となっている。そこで、図7に示すように、下部電極24aの表面に凹凸26を形成し、その実効面積を増大させることにより、要求されるキャパシタ容量を確保することが試みられている。
【0005】
図8は従来の受動素子内蔵基板の製造方法においてキャパシタの下部電極の実効面積を増大するためのプロセスを示している。図8に示すように、従来の受動素子内蔵基板の製造方法では、まず、層間膜22上にビアホール23形成のための露光、現像を行い、その後、下部電極24aの表面に凹凸26を形成するためのレジスト塗布、露光、現像、ドライエッチング、レジスト除去を行う。
【0006】
また、例えば、特許文献1には、同様に基板の表面に凹凸を形成することにより基板の表面積を拡大し、これによりチップ面積を小さいまま接合面積を増やした半導体装置が記載されている。この特許文献1の半導体装置においても、基板の表面に凹凸を形成するために、レジスト塗布、露光、現像、ドライエッチング、レジスト除去を行っている。
【0007】
【特許文献1】
特開2002−368231号公報(段落0006−0008、図6−7)
【0008】
【発明が解決しようとする課題】
上記のように従来、受動素子形成のために凹凸を設ける場合、この凹凸形成のためにレジストマスクを用いる必要がある。そのため、レジスト塗布工程、露光工程、現像工程、ドライエッチング工程およびレジスト除去工程の5工程が追加されることになり、これらの工程の増大が問題となっている。
【0009】
そこで、本発明においては、凹凸を形成するためのマスクを増やすことなく、基板上に凹凸を形成することにより、受動素子形成のための所望の接合面積を得ることが可能な受動素子内蔵基板の製造方法および受動素子内蔵基板を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の受動素子内蔵基板の製造方法は、受動素子を内蔵した基板の製造方法であって、基板上に感光性有機膜を形成するステップと、配線接続用ビアホールおよび受動素子形成用凹凸のパターンを形成したマスクを用いて、リソグラフィにより感光性有機膜に配線接続用ビアホールおよび受動素子形成用凹凸を同時に形成するステップと、感光性有機膜に形成した配線接続用ビアホールおよび受動素子形成用凹凸にそれぞれ配線および受動素子を形成するステップとを含む。
【0011】
本発明の製造方法によれば、基板上に感光性有機膜を形成し、この感光性有機膜にマスクを用いて配線接続用のビアホールを形成するに際して、この配線接続用ビアホールパターンに加えて受動素子形成用凹凸パターンを形成したマスクを用いて、リソグラフィにより配線接続用ビアホールおよび受動素子形成用凹凸を同時に形成する。これにより、受動素子形成用凹凸を形成するためのマスクを増やすことなく、受動素子形成のための所望の接合面積をこの凹凸により得ることができる。そして、この感光性有機膜に形成した配線接続用ビアホールおよび受動素子形成用凹凸にそれぞれ配線および受動素子を形成することにより、受動素子内蔵基板を得ることができる。
【0012】
こうして得られた受動素子内蔵基板は、基板上に感光性有機膜を有し、この感光性有機膜は配線接続用ビアホールおよび受動素子形成用凹凸を備え、これらの配線接続用ビアホールおよび受動素子形成用凹凸にそれぞれ配線および受動素子が形成されたものである。
【0013】
ここで、基板上に感光性有機膜を用いるのは、有機膜が、誘電損失が少なく、ある程度の誘電率を有し、また熱処理に耐えられるため、本発明を高周波モジュールに利用することが可能となるためである。また、この有機膜が感光性であることにより、配線接続用ビアホールと受動素子形成用凹凸とを一つのマスクを用いたリソグラフィにより同時に形成することが可能となる。
【0014】
【発明の実施の形態】
(実施の形態1)
図1は本発明の第1の実施の形態における受動素子内蔵基板の製造工程を示す断面図、図2は図1の(a)の工程の詳細を示すフロー図である。
【0015】
本発明の第1の実施の形態における受動素子内蔵基板は、図1(c)に示すように、受動素子としての複数のキャパシタ5,6を内蔵した基板1である。基板1はエポシキ樹脂等の有機材料からなる有機基板であるが、セラミック等の無機材料からなる無機基板を用いることも可能である。基板1上には感光性有機膜2が形成されている。キャパシタ5は、図1(a)に示すように、感光性有機膜2に形成されたキャパシタ形成用凹凸4上に設けられている。キャパシタ6は感光性有機膜2の上面に設けられている。感光性有機膜2には、図1(b)に示すように、基板1との配線接続用のビアホール3が設けられている。
【0016】
この受動素子内蔵基板を製造する際、まず、図1(a)および図2に示すように、基板1上に感光性有機膜2をスピンコート技術により形成する。なお、感光性有機膜2は、リソグラフィ技術でパターニングが可能な感光性を有する材料により形成する。この感光性有機膜2の材料としては、感光性ベンゾシクロブテンを用いることが望ましい。ベンゾシクロブテン(以下、「BCB」と称す。)は、誘電損失が少なく、ある程度の誘電率を有し、また熱処理に耐えられるため、本発明の受動素子内蔵基板により高周波モジュールを形成するのに適している。
【0017】
次に、基板1との配線接続用のビアホール3のパターンとキャパシタ形成用凹凸4のパターンとが形成されたマスク(図示せず。)を用いて、リソグラフィ技術によりビアホール3およびキャパシタ形成用凹凸4のパターニングを行う。リソグラフィ工程では、通常、マスクを用いてアライナもしくはステッパ装置を用いて露光した後、現像およびベーク工程を経てビアホール3を形成するが、本実施形態における製造方法では、このビアホール3の形成と同時に、キャパシタ5が形成される領域にキャパシタ形成用凹凸4を形成する。
【0018】
その後、スパッタ法または化学蒸気堆積(CVD:Chemical Vapor Deposition)法等により、キャパシタ5,6の下部電極5a,6aとなる導電性膜を形成し、さらにキャパシタ5,6の絶縁膜5b,6b、キャパシタ5,6の上部電極5c,6cとなる導電性膜を形成する。そして、キャパシタ形成用マスク(図示せず。)を用いてパターニングを行った後、ウエットまたはドライのエッチング技術にてキャパシタ加工を行う。これにより、図1(b)に示すように、基板1上の感光性有機膜2上に容量が異なるキャパシタ5,6が形成される。その後、図1(c)に示すように、ビアホール3に配線7を形成する。
【0019】
以上のように、本実施形態における受動素子内蔵基板の製造方法によれば、例えば、キャパシタ5,6の平面積が同じであっても、キャパシタ5の下部電極5aおよび上部電極5cと絶縁膜5bとの接合面積が、キャパシタ6の下部電極6aおよび上部電極6cと絶縁膜6bとの接合面積と異なるため、容量の異なるキャパシタ5,6が実現できる。また、素子の微細化に伴うキャパシタ容量低減を、絶縁膜6bの薄膜化や動作電圧低減によって補う必要がなく、キャパシタ形成用凹凸4のパターンを変えることによって確保することが可能である。
【0020】
このとき、本実施形態における製造方法では、キャパシタ形成用凹凸4を形成するためのマスクを別に用いることなく、基板1との配線7を形成するための領域にビアホール3のパターンとキャパシタ5を形成する領域にキャパシタ形成用凹凸4のパターンとがレイアウトされている一つの露光用マスクを用いて、ビアホール3とキャパシタ形成用凹凸4を同時に形成しているため、従来用いていた凹凸形成用のマスクを削減できる。また、凹凸形成のための従来のリソグラフィ工程、ドライエッチング工程、レジスト除去工程を削減することができる。さらに、工数削減による製造工程のスループットを短縮することができる。
【0021】
(実施の形態2)
図3は本発明の第2の実施の形態における受動素子内蔵基板を示す断面図である。
【0022】
図3に示すように、本発明の第2の実施の形態における受動素子内蔵基板は、第1の実施の形態において感光性有機膜2の上面に形成したキャパシタ6に代えて、キャパシタ形成用凹凸9上にキャパシタ8を形成したものである。キャパシタ8は、キャパシタ5と同様、下部電極8a、絶縁膜8bおよび上部電極8cからなる。その他の構成については、第1の実施の形態と同様である。
【0023】
キャパシタ形成用凹凸4の凹部の底面が基板1上に達しているのに対して、キャパシタ形成用凹凸9は感光性有機膜2の途中までの深さに形成したものである。キャパシタ形成用凹凸4とキャパシタ形成用凹凸9のように凹凸の深さを変えるには、例えば、凹凸を形成するリソグラフィ工程でパターニングを行う際の露光量をサイズの大きいパターンの解像に合わせる。これにより、小さいサイズのパターンに対しては露光量不足となり、感光性有機膜2の途中までしかパターンが形成されないようになる。
【0024】
このように、本実施形態における製造方法によれば、キャパシタ形成用凹凸4,9のパターンの深さを変えることによって、平面積が同じであっても異なる容量のキャパシタ5,8を実現することが可能となる。また、キャパシタ形成領域の凹凸のパターンの深さの他、サイズ、形状、レイアウトや数等を変えることによって、同一基板1上に容量の異なるキャパシタを形成することが可能である。
【0025】
(実施の形態3)
図4は本発明の第3の実施の形態における受動素子内蔵基板を示す断面図である。
【0026】
図4に示すように、本発明の第3の実施の形態における受動素子内蔵基板は、受動素子としての複数の抵抗体10,11を内蔵したものである。抵抗体10を形成する領域には、前述のキャパシタ形成用凹凸4と同様の抵抗体形成用凹凸12が形成されている。抵抗体10はこの抵抗体形成用凹凸12上に設けられている。抵抗体11は、感光性有機膜2上に設けられている。抵抗体形成用凹凸12の形成方法については、第1の実施の形態と同様である。
【0027】
図4に示すように受動素子として複数の抵抗体10,11を形成する場合においても、抵抗体形成用凹凸12を形成するためのマスクを別に用いることなく、基板1との配線7を形成するための領域にビアホール3のパターンと抵抗体10を形成する領域に抵抗体形成用凹凸12のパターンとがレイアウトされている一つの露光用マスクを用いて、ビアホール3と抵抗体形成用凹凸12を同時に形成することで、第1の実施形態と同様の効果が得られる。
【0028】
(実施の形態4)
図5は本発明の第4の実施の形態における受動素子内蔵基板を示す断面図である。
【0029】
図5に示すように、本発明の第4の実施の形態における受動素子内蔵基板は、第3の実施の形態において感光性有機膜2の上面に形成した抵抗体11に代えて、抵抗体形成用凹凸14上に抵抗体13を形成したものである。抵抗体形成用凹凸12の凹部の底面が基板1上に達しているのに対して、抵抗体形成用凹凸14は感光性有機膜2の途中までの深さに形成したものである。深さの異なる抵抗体形成用凹凸12,14の形成方法については第2の実施形態と同様である。その他の構成については、第3の実施の形態と同様である。
【0030】
図5に示すように、抵抗体形成用凹凸12,14のパターンの深さを代えることによって、第2の実施の形態と同様、平面積が同じであっても異なる抵抗値の抵抗体10,13を実現することが可能となる。
【0031】
以上のように、本発明の第1〜第4の実施形態における製造方法によれば、一つの露光用マスクを用いてビアホールと受動素子形成用凹凸を同時に形成することができる。このとき、基板の平面積を変えることなく受動素子形成用凹凸のサイズ、形状、レイアウト、数や深さ等を変えることによって、受動素子形成のための所望の接合面積を得ることができる。受動素子形成用凹凸のサイズ、形状、レイアウト、数や深さ等は、感光性有機膜の膜厚や、マスクの開口サイズ、開口数、開口形状、開口レイアウト等を変えることによって調整可能である。
【0032】
【発明の効果】
本発明により、以下の効果を奏することができる。
【0033】
(1)基板上に感光性有機膜を形成し、配線接続用ビアホールおよび受動素子形成用凹凸のパターンを形成したマスクを用いて、リソグラフィにより感光性有機膜に配線接続用ビアホールおよび受動素子形成用凹凸を同時に形成し、感光性有機膜に形成した配線接続用ビアホールおよび受動素子形成用凹凸にそれぞれ配線および受動素子を形成することにより、凹凸を形成するためのマスクを増やすことなく、ビアホール形成の際に一つのマスクを用いて基板上に受動素子形成用凹凸を同時に形成することができる。これにより、同一基板上に受動素子形成のための所望の接合面積を得ることが可能となり、平面積を変えることなく容量の異なるキャパシタや抵抗値の異なる抵抗体などの大小様々な受動素子を内蔵した受動素子内蔵基板が得られる。
【0034】
(2)ビアホール形成の際に一つのマスクを用いて受動素子形成用凹凸を形成するため、凹凸形成のための従来のリソグラフィ工程、ドライエッチ工程、レジスト除去工程を削減することができる。さらに、工数削減による製造工程のスループットを短縮することができる。
【0035】
(3)受動素子の微細化に伴うキャパシタ容量低減を、絶縁膜の薄膜化や動作電圧低減によって補う必要がなく、キャパシタ形成用凹凸のパターンを変えることによって確保することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における受動素子内蔵基板の製造工程を示す断面図である。
【図2】図1の(a)の工程の詳細を示すフロー図である。
【図3】本発明の第2の実施の形態における受動素子内蔵基板を示す断面図である。
【図4】本発明の第3の実施の形態における受動素子内蔵基板を示す断面図である。
【図5】本発明の第4の実施の形態における受動素子内蔵基板を示す断面図である。
【図6】従来の受動素子内蔵基板の例を示す断面図である。
【図7】従来の受動素子内蔵基板の別の例を示す断面図である。
【図8】従来の受動素子内蔵基板の製造方法においてキャパシタの下部電極の実効面積を増大するためのプロセスを示すフロー図である。
【符号の説明】
1 基板
2 感光性有機膜
3 ビアホール
4,9 キャパシタ形成用凹凸
5,6,8 キャパシタ
5a,6a,8a 上部電極
5b,6b,8b 絶縁膜
5c,6c,8c 下部電極
7 配線
10,11,13 抵抗体
12,14 抵抗体形成用凹凸[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a passive element built-in substrate that incorporates passive elements such as resistors and capacitors, and a passive element built-in substrate.
[0002]
[Prior art]
A passive element built-in substrate in which passive elements such as resistors and capacitors are built in the same substrate is known. For example, the substrate with a built-in passive element shown in FIG. 6 has an
[0003]
In such a passive element built-in substrate, when a plurality of
[0004]
By the way, in recent years, as the miniaturization of elements progresses, it is essential to reduce the plane area of passive elements such as capacitors, and it is necessary to arrange large area capacitors for obtaining a large capacity on the same substrate. It has become difficult. Therefore, as shown in FIG. 7, an attempt has been made to secure the required capacitor capacity by forming
[0005]
FIG. 8 shows a process for increasing the effective area of the lower electrode of the capacitor in the conventional method for manufacturing a substrate with built-in passive elements. As shown in FIG. 8, in the conventional method for manufacturing a substrate with built-in passive elements, first, exposure and development for forming a via hole 23 are performed on the
[0006]
For example, Patent Document 1 describes a semiconductor device in which the surface area of a substrate is increased by similarly forming irregularities on the surface of the substrate, thereby increasing the bonding area while reducing the chip area. Also in the semiconductor device of this patent document 1, in order to form unevenness on the surface of the substrate, resist coating, exposure, development, dry etching, and resist removal are performed.
[0007]
[Patent Document 1]
JP 2002-368231 A (paragraphs 0006-0008, FIG. 6-7)
[0008]
[Problems to be solved by the invention]
Conventionally, as described above, when unevenness is provided for forming a passive element, it is necessary to use a resist mask for forming the unevenness. Therefore, five steps of a resist coating step, an exposure step, a development step, a dry etching step, and a resist removal step are added, and an increase in these steps is a problem.
[0009]
Therefore, in the present invention, a passive element built-in substrate capable of obtaining a desired junction area for forming a passive element by forming irregularities on the substrate without increasing the mask for forming the irregularities. It is an object to provide a manufacturing method and a substrate with built-in passive elements.
[0010]
[Means for Solving the Problems]
The method for manufacturing a substrate with a built-in passive element according to the present invention is a method for manufacturing a substrate with a built-in passive element, and includes a step of forming a photosensitive organic film on the substrate, a wiring connection via hole, and a pattern of unevenness for forming a passive element. A step of simultaneously forming via holes for wiring connection and irregularities for forming passive elements on the photosensitive organic film by lithography using the mask formed with the wiring via holes and irregularities for forming passive elements formed on the photosensitive organic film; Forming wirings and passive elements, respectively.
[0011]
According to the manufacturing method of the present invention, when a photosensitive organic film is formed on a substrate and a via hole for wiring connection is formed on the photosensitive organic film using a mask, in addition to the via hole pattern for wiring connection, a passive pattern is formed. Using the mask on which the element formation uneven pattern is formed, the wiring connection via hole and the passive element formation unevenness are simultaneously formed by lithography. Thereby, a desired junction area for forming a passive element can be obtained by this unevenness without increasing the mask for forming the unevenness for forming the passive element. And a passive element built-in substrate can be obtained by forming a wiring and a passive element in a wiring connection via hole and a passive element formation unevenness formed in this photosensitive organic film, respectively.
[0012]
The passive element-embedded substrate thus obtained has a photosensitive organic film on the substrate, and this photosensitive organic film has wiring connection via holes and passive element formation irregularities, and these wiring connection via holes and passive element formation Wiring and passive elements are respectively formed on the projections and depressions.
[0013]
Here, the photosensitive organic film is used on the substrate because the organic film has a small dielectric loss, has a certain dielectric constant, and can withstand heat treatment, so that the present invention can be used for a high-frequency module. It is because it becomes. In addition, since the organic film is photosensitive, the wiring connection via hole and the passive element formation unevenness can be simultaneously formed by lithography using one mask.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
FIG. 1 is a cross-sectional view showing a manufacturing process of a passive element built-in substrate according to the first embodiment of the present invention, and FIG. 2 is a flowchart showing details of the process of FIG.
[0015]
The substrate with a built-in passive element in the first embodiment of the present invention is a board 1 in which a plurality of capacitors 5 and 6 as passive elements are built, as shown in FIG. The substrate 1 is an organic substrate made of an organic material such as epoxy resin, but an inorganic substrate made of an inorganic material such as ceramic can also be used. A photosensitive organic film 2 is formed on the substrate 1. As shown in FIG. 1A, the capacitor 5 is provided on the capacitor forming irregularities 4 formed on the photosensitive organic film 2. The capacitor 6 is provided on the upper surface of the photosensitive organic film 2. As shown in FIG. 1B, the photosensitive organic film 2 is provided with a
[0016]
When manufacturing this substrate with built-in passive elements, first, as shown in FIGS. 1A and 2, a photosensitive organic film 2 is formed on the substrate 1 by a spin coating technique. The photosensitive organic film 2 is formed of a photosensitive material that can be patterned by a lithography technique. As the material of the photosensitive organic film 2, it is desirable to use photosensitive benzocyclobutene. Benzocyclobutene (hereinafter referred to as “BCB”) has low dielectric loss, has a certain dielectric constant, and can withstand heat treatment, so that a high-frequency module is formed using the substrate with a built-in passive element of the present invention. Are suitable.
[0017]
Next, using the mask (not shown) in which the pattern of the via
[0018]
Thereafter, conductive films to be the lower electrodes 5a and 6a of the capacitors 5 and 6 are formed by a sputtering method or a chemical vapor deposition (CVD) method, and the insulating films 5b and 6b of the capacitors 5 and 6 are further formed. Conductive films to be the upper electrodes 5c and 6c of the capacitors 5 and 6 are formed. Then, after patterning using a capacitor formation mask (not shown), the capacitor is processed by wet or dry etching technology. As a result, capacitors 5 and 6 having different capacitances are formed on the photosensitive organic film 2 on the substrate 1 as shown in FIG. Thereafter, as shown in FIG. 1C, wiring 7 is formed in the via
[0019]
As described above, according to the method for manufacturing a substrate with built-in passive elements in the present embodiment, for example, even if the planar areas of the capacitors 5 and 6 are the same, the lower electrode 5a and the upper electrode 5c of the capacitor 5 and the insulating film 5b. Is different from the junction area between the lower electrode 6a and the upper electrode 6c of the capacitor 6 and the insulating film 6b, so that capacitors 5 and 6 having different capacities can be realized. Further, it is not necessary to compensate for the reduction in the capacitor capacity accompanying the miniaturization of the element by reducing the thickness of the insulating film 6b or reducing the operating voltage, and it can be ensured by changing the pattern of the capacitor forming irregularities 4.
[0020]
At this time, in the manufacturing method according to the present embodiment, the pattern of the via
[0021]
(Embodiment 2)
FIG. 3 is a sectional view showing a substrate with built-in passive elements according to the second embodiment of the present invention.
[0022]
As shown in FIG. 3, the passive element-embedded substrate in the second embodiment of the present invention is a capacitor forming unevenness in place of the capacitor 6 formed on the upper surface of the photosensitive organic film 2 in the first embodiment. A capacitor 8 is formed on 9. Similar to the capacitor 5, the capacitor 8 includes a lower electrode 8a, an insulating film 8b, and an upper electrode 8c. Other configurations are the same as those in the first embodiment.
[0023]
The bottom surface of the concave portion of the capacitor forming unevenness 4 reaches the substrate 1, whereas the capacitor forming unevenness 9 is formed to a depth up to the middle of the photosensitive organic film 2. In order to change the depth of the unevenness such as the capacitor forming unevenness 4 and the capacitor forming unevenness 9, for example, the exposure amount at the time of patterning in the lithography process for forming the unevenness is adjusted to the resolution of the large pattern. As a result, the exposure amount is insufficient for a small size pattern, and the pattern is formed only halfway through the photosensitive organic film 2.
[0024]
As described above, according to the manufacturing method of the present embodiment, capacitors 5 and 8 having different capacities can be realized even when the plane area is the same by changing the pattern depth of the capacitor forming irregularities 4 and 9. Is possible. Further, capacitors having different capacitances can be formed on the same substrate 1 by changing the size, shape, layout, number, etc., in addition to the depth of the uneven pattern in the capacitor formation region.
[0025]
(Embodiment 3)
FIG. 4 is a sectional view showing a substrate with built-in passive elements according to the third embodiment of the present invention.
[0026]
As shown in FIG. 4, the substrate with built-in passive element according to the third embodiment of the present invention includes a plurality of resistors 10 and 11 as passive elements. In the region where the resistor 10 is formed, the resistor forming unevenness 12 similar to the capacitor forming unevenness 4 is formed. The resistor 10 is provided on the resistor forming irregularities 12. The resistor 11 is provided on the photosensitive organic film 2. The method for forming the resistor forming irregularities 12 is the same as in the first embodiment.
[0027]
As shown in FIG. 4, even when a plurality of resistors 10 and 11 are formed as passive elements, the wiring 7 with the substrate 1 is formed without using a mask for forming the resistor forming irregularities 12 separately. The via
[0028]
(Embodiment 4)
FIG. 5 is a sectional view showing a substrate with built-in passive elements according to the fourth embodiment of the present invention.
[0029]
As shown in FIG. 5, the passive element-embedded substrate according to the fourth embodiment of the present invention is formed with a resistor instead of the resistor 11 formed on the upper surface of the photosensitive organic film 2 in the third embodiment. A resistor 13 is formed on the projections and depressions 14. The bottom surface of the concave portion of the resistor forming unevenness 12 reaches the substrate 1, whereas the resistor forming unevenness 14 is formed to a depth halfway of the photosensitive organic film 2. The method of forming the resistor forming irregularities 12 and 14 having different depths is the same as in the second embodiment. Other configurations are the same as those in the third embodiment.
[0030]
As shown in FIG. 5, by changing the pattern depth of the resistor forming irregularities 12, 14, the resistor 10, 10 having different resistance values even if the plane area is the same as in the second embodiment. 13 can be realized.
[0031]
As described above, according to the manufacturing methods of the first to fourth embodiments of the present invention, via holes and passive element forming irregularities can be formed simultaneously using one exposure mask. At this time, by changing the size, shape, layout, number, depth, etc. of the irregularities for forming the passive elements without changing the plane area of the substrate, a desired junction area for forming the passive elements can be obtained. The size, shape, layout, number, depth, etc. of the irregularities for forming the passive element can be adjusted by changing the film thickness of the photosensitive organic film, the opening size of the mask, the number of openings, the opening shape, the opening layout, etc. .
[0032]
【The invention's effect】
According to the present invention, the following effects can be obtained.
[0033]
(1) A photosensitive organic film is formed on a substrate, and a wiring connection via hole and a passive element forming uneven pattern are formed on the photosensitive organic film by lithography using a mask on which a wiring connection via hole and passive element formation pattern are formed. By forming wirings and passive elements on the wiring connection via hole and passive element forming unevenness formed on the photosensitive organic film, respectively, by forming unevenness at the same time, without increasing the mask for forming the unevenness, In this case, the concave and convex portions for forming the passive element can be simultaneously formed on the substrate by using one mask. This makes it possible to obtain a desired junction area for forming passive elements on the same substrate, and incorporate various passive elements such as capacitors with different capacitances and resistors with different resistance values without changing the plane area. A passive element built-in substrate is obtained.
[0034]
(2) Since the unevenness for forming a passive element is formed using a single mask when forming a via hole, the conventional lithography process, dry etch process, and resist removal process for forming the unevenness can be reduced. Further, the throughput of the manufacturing process can be shortened by reducing the number of steps.
[0035]
(3) It is not necessary to compensate for the capacitor capacity reduction accompanying the miniaturization of the passive element by reducing the thickness of the insulating film or reducing the operating voltage, and can be ensured by changing the pattern of the capacitor forming unevenness.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a manufacturing process of a substrate with a built-in passive element according to a first embodiment of the present invention.
FIG. 2 is a flowchart showing details of the process of FIG.
FIG. 3 is a cross-sectional view showing a substrate with a built-in passive element in a second embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a substrate with a built-in passive element according to a third embodiment of the present invention.
FIG. 5 is a cross-sectional view showing a substrate with built-in passive elements according to a fourth embodiment of the present invention.
FIG. 6 is a cross-sectional view showing an example of a conventional substrate with built-in passive elements.
FIG. 7 is a cross-sectional view showing another example of a conventional substrate with built-in passive elements.
FIG. 8 is a flowchart showing a process for increasing an effective area of a lower electrode of a capacitor in a conventional method for manufacturing a substrate with built-in passive elements.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Substrate 2 Photosensitive
Claims (3)
前記基板上に感光性有機膜を形成するステップと、
配線接続用ビアホールおよび受動素子形成用凹凸のパターンを形成したマスクを用いて、リソグラフィにより前記感光性有機膜に前記配線接続用ビアホールおよび受動素子形成用凹凸を同時に形成するステップと、
前記感光性有機膜に形成した配線接続用ビアホールおよび受動素子形成用凹凸にそれぞれ配線および受動素子を形成するステップと
を含む受動素子内蔵基板の製造方法。A method of manufacturing a substrate incorporating a passive element,
Forming a photosensitive organic film on the substrate;
Simultaneously forming the wiring connection via hole and the passive element formation unevenness on the photosensitive organic film by lithography using a mask in which a pattern of the wiring connection via hole and the passive element formation unevenness is formed;
Forming a wiring and a passive element in the wiring connection via hole and the passive element forming unevenness formed in the photosensitive organic film, respectively.
前記基板上に感光性有機膜を有し、
この感光性有機膜は配線接続用ビアホールおよび受動素子形成用凹凸を備え、
これらの配線接続用ビアホールおよび受動素子形成用凹凸にそれぞれ配線および受動素子が形成された
受動素子内蔵基板。A substrate containing a passive element,
Having a photosensitive organic film on the substrate;
This photosensitive organic film has via holes for wiring connection and irregularities for forming passive elements,
A passive element-embedded substrate in which wirings and passive elements are formed on the via holes for wiring connection and the irregularities for forming passive elements, respectively.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003176941A JP2005012114A (en) | 2003-06-20 | 2003-06-20 | Method for manufacturing substrate with built-in passive element and the substrate with the built-in passive element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003176941A JP2005012114A (en) | 2003-06-20 | 2003-06-20 | Method for manufacturing substrate with built-in passive element and the substrate with the built-in passive element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005012114A true JP2005012114A (en) | 2005-01-13 |
Family
ID=34099674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003176941A Abandoned JP2005012114A (en) | 2003-06-20 | 2003-06-20 | Method for manufacturing substrate with built-in passive element and the substrate with the built-in passive element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005012114A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010045297A (en) * | 2008-08-18 | 2010-02-25 | Tdk Corp | Trench type capacitor and method of manufacturing the same |
KR20160116836A (en) * | 2015-03-31 | 2016-10-10 | 엘지이노텍 주식회사 | Printed circuit board |
JP2021180316A (en) * | 2017-05-12 | 2021-11-18 | 大日本印刷株式会社 | Through electrode substrate, mounting board with through electrode substrate, and through electrode substrate manufacturing method |
-
2003
- 2003-06-20 JP JP2003176941A patent/JP2005012114A/en not_active Abandoned
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010045297A (en) * | 2008-08-18 | 2010-02-25 | Tdk Corp | Trench type capacitor and method of manufacturing the same |
KR20160116836A (en) * | 2015-03-31 | 2016-10-10 | 엘지이노텍 주식회사 | Printed circuit board |
KR102357544B1 (en) | 2015-03-31 | 2022-02-04 | 엘지이노텍 주식회사 | Printed circuit board |
JP2021180316A (en) * | 2017-05-12 | 2021-11-18 | 大日本印刷株式会社 | Through electrode substrate, mounting board with through electrode substrate, and through electrode substrate manufacturing method |
JP7207461B2 (en) | 2017-05-12 | 2023-01-18 | 大日本印刷株式会社 | Through electrode substrate, mounting substrate provided with through electrode substrate, and method for manufacturing through electrode substrate |
JP7447982B2 (en) | 2017-05-12 | 2024-03-12 | 大日本印刷株式会社 | Through-electrode substrate, mounting board including through-electrode substrate, and method for manufacturing the through-electrode substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6689643B2 (en) | Adjustable 3D capacitor | |
KR940001889B1 (en) | Semiconductor device having a planarized surface | |
JP5119461B2 (en) | Manufacturing method of semiconductor device | |
JP2008066713A (en) | Manufacturing method for flash memory device | |
JPH07321345A (en) | Method of forming micromechanism structure | |
JP3186040B2 (en) | Method for manufacturing semiconductor device | |
JP2005012114A (en) | Method for manufacturing substrate with built-in passive element and the substrate with the built-in passive element | |
JPH11186127A (en) | Semiconductor device and manufacture thereof | |
JP2005354046A (en) | Method of manufacturing semiconductor device | |
JP4376500B2 (en) | Resist embedding method and semiconductor device manufacturing method | |
KR19990031075A (en) | Method for forming contact hole in semiconductor device | |
KR100313957B1 (en) | Method for fabricating of capacitor | |
US20050142850A1 (en) | Method of forming metal wiring of semiconductor device | |
KR100576513B1 (en) | Method for fabricating MIM capacitor of semiconductor device | |
JP3604543B2 (en) | Method for manufacturing semiconductor device | |
KR100763759B1 (en) | Connecting method of power metal line in semiconductor devices | |
KR100571389B1 (en) | Manufacturing Method of Semiconductor Device | |
KR100449325B1 (en) | Method for manufacturing resistor | |
KR100359786B1 (en) | Method for Fabricating of Semiconductor Device | |
JP2000182988A (en) | Manufacture of semiconductor device having capacitor contact hole | |
KR100529613B1 (en) | Semiconductor device and method for the same | |
KR20040057572A (en) | Method of manufacturing a semiconductor device | |
JPH03224229A (en) | Manufacture of semiconductor device | |
JPH0481323B2 (en) | ||
KR19980016637A (en) | Semiconductor device and manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060413 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080228 |