KR19980016637A - Semiconductor device and manufacturing method - Google Patents
Semiconductor device and manufacturing method Download PDFInfo
- Publication number
- KR19980016637A KR19980016637A KR1019960036308A KR19960036308A KR19980016637A KR 19980016637 A KR19980016637 A KR 19980016637A KR 1019960036308 A KR1019960036308 A KR 1019960036308A KR 19960036308 A KR19960036308 A KR 19960036308A KR 19980016637 A KR19980016637 A KR 19980016637A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- trench
- dielectric
- upper electrode
- lower electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자 및 제조 방법에 관한 것으로 특히 콘덴서가 차지하는 면적을 줄여 칩의 크기를 축소하는 반도체 소자 및 제조 방법에 관한 것이다.The present invention relates to a semiconductor device and a manufacturing method, and more particularly to a semiconductor device and a manufacturing method for reducing the size of the chip by reducing the area occupied by the capacitor.
이를 위한 본 발명의 반도체 소자 및 제조방법은 트렌치가 형성된 기판; 상기 트렌치 내부 및 트렌치 일측의 기판 표면상에 형성된 제1하부전극; 상기 제1하부전극 표면에 형성되는 제1유전체막; 상기 트렌치내에서 골을 갖도록 상기 제1유전체막 표면에 형성되는 제1상부전극; 상기 골을 채우도록 상기 제1상부전극표면에 형성되는 제1절연막; 상기 골에 채워진 제1절연막 위에 기둥모양으로 형성된 제2절연막; 상기 제1상부전극과 전기적으로 연결되도록 상기 제1, 제2절연막 표면에 형성되는 제2상부전극; 상기 제1유전체막과 함께 상기 제1, 제2상부전극을 감싸도록 상기 제2상부전극 표면에 형성되는 제2유전체막; 상기 제1하부전극과 전기적으로 연결되도록 상기 제2유전체막 표면에 형성되는 제2하부전극; 상기 제2하부전극 표면에 형성되는 제3절연막을 포함하여 구성됨을 특징으로 한다.The semiconductor device and the manufacturing method of the present invention for this purpose is a substrate formed with a trench; A first lower electrode formed in the trench and on a substrate surface on one side of the trench; A first dielectric film formed on a surface of the first lower electrode; A first upper electrode formed on a surface of the first dielectric layer to have a valley in the trench; A first insulating layer formed on the surface of the first upper electrode to fill the valleys; A second insulating film formed in a pillar shape on the first insulating film filled in the valley; A second upper electrode formed on surfaces of the first and second insulating layers to be electrically connected to the first upper electrode; A second dielectric film formed on a surface of the second upper electrode to surround the first and second upper electrodes together with the first dielectric film; A second lower electrode formed on a surface of the second dielectric layer to be electrically connected to the first lower electrode; And a third insulating film formed on the surface of the second lower electrode.
Description
본 발명은 반도체 소자 및 제조 방법에 관한 것으로 특히 콘덴서가 차지하는 면적을 줄여 칩의 크기를 축소하는 반도체 소자 및 제조 방법에 관한 것이다.The present invention relates to a semiconductor device and a manufacturing method, and more particularly to a semiconductor device and a manufacturing method for reducing the size of the chip by reducing the area occupied by the capacitor.
일반적으로 콘덴서의 용량은(극판의 면적×층간물질의 유전상수)÷(양극판의 간격)으로 표시된다.In general, the capacitance of the capacitor is expressed by (area of the positive electrode plate × dielectric constant of the interlayer material) ÷ (gap of the positive electrode plate).
그리하여 콘덴서의 용량을 증가시키기 위해 트렌치(Trench)의 폭이나 깊이를 변경시키거나 유전물질의 유전상수를 높이기 위해 신물질의 개발에 노력을 하였다.Thus, efforts were made to develop new materials to change the width or depth of trenches to increase the capacity of the capacitors or to increase the dielectric constant of dielectric materials.
이하 반도체 소자에 관해 첨부된 도면을 참고하여 설명하면 다음과 같다.Hereinafter, a semiconductor device will be described with reference to the accompanying drawings.
도 1은 종래 기술에 따른 콘덴서의 구조 단면도이다.1 is a structural cross-sectional view of a capacitor according to the prior art.
도 1에서와 같이, 종래의 콘덴서는 트렌치패턴을 갖는 반도체 기판(11)과, 상기 반도체 기판(11)의 트렌치 패턴을 포함하여 반도체 기판(11)표면에 알파벳 ‘T’자 모양으로 형성하는 하부전극(12)과, 상기 하부전극(12)표면상에 형성되는 유전체막(13)과, 상기 유전체막(13)상에 형성되는 상부전극(14)과, 상기 전극(14)상에 형성되어 상기 상부전극(14)을 외부로 부터 절연시키는 절연막(15)으로 구성된다.As shown in FIG. 1, a conventional capacitor includes a semiconductor substrate 11 having a trench pattern and a lower portion formed in the shape of the letter 'T' on the surface of the semiconductor substrate 11 including the trench pattern of the semiconductor substrate 11. An electrode 12, a dielectric film 13 formed on the surface of the lower electrode 12, an upper electrode 14 formed on the dielectric film 13, and formed on the electrode 14, It consists of an insulating film 15 to insulate the upper electrode 14 from the outside.
이와 같이 구성되는 종래의 콘덴서 제조 방법은 다음과 같다.The conventional capacitor manufacturing method configured as described above is as follows.
도 2a 내지 도 2e는 종래 기술에 따른 콘덴서의 공정 단면도이다.2a to 2e are process cross-sectional views of a capacitor according to the prior art.
도 2a에서와 같이, 반도체 기판(11)상에 감광막(도면에 도시하지 않음)을 도포한 후, 상기 감광막을 선택적으로 노광 및 현상한다. 이어 상기 선택적으로 노광 및 현상한 감광막을 마스크로 이용하여 상기 반도체 기판(11)의 소정 깊이로 식각하여서 트렌치를 형성한다. 그리고 상기 감광막을 제거한다.As shown in FIG. 2A, after the photosensitive film (not shown) is applied on the semiconductor substrate 11, the photosensitive film is selectively exposed and developed. Subsequently, the trench is formed by etching the semiconductor substrate 11 to a predetermined depth by using the selectively exposed and developed photosensitive film as a mask. And the photosensitive film is removed.
도 2b에서와 같이, 상기 트렌치를 포함한 반도체 기판(11)전면에 하부전극(12)을 형성한다.As shown in FIG. 2B, the lower electrode 12 is formed on the entire surface of the semiconductor substrate 11 including the trench.
도 2c에서와 같이, 상기 하부전극(12)상에 유전체막(13)을 증착한다.As shown in FIG. 2C, a dielectric film 13 is deposited on the lower electrode 12.
도 2d에서와 같이, 상기 유전체막(13)상에 상부전극(14)을 형성한다.As shown in FIG. 2D, an upper electrode 14 is formed on the dielectric film 13.
도 2e에서와 같이, 상기 상부전극(14)상에 절연막(15)을 증착하여 종래의 콘덴서를 완성한다.As shown in FIG. 2E, an insulating film 15 is deposited on the upper electrode 14 to complete a conventional capacitor.
종래의 콘덴서에 있어서는 다음과 같은 문제점이 있었다.The conventional capacitors have the following problems.
즉, 콘덴서의 용량을 증가시키기 위해서 더욱 깊은 트렌치를 형성하거나 트렌치 폭을 더욱 좁게하는 방법을 사용하였으나 웨이퍼(Wafer)가공 기술의 한계로 용량 증가에 한계가 있다.That is, in order to increase the capacity of the capacitor, a method of forming a deeper trench or narrowing the trench width is used. However, the capacity increase is limited due to the limitation of wafer processing technology.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 콘덴서를 수직으로 구성하여 동일한 크기에도 보다 많은 용량을 가지므로 칩의 크기가 작아지는 반도체 소자의 제조 방법을 제공하는데, 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems and provides a method of manufacturing a semiconductor device in which the size of the chip is reduced because the capacitor is configured vertically and has a larger capacity even at the same size.
도 1은 종래 기술에 따른 콘덴서의 구조 단면도1 is a cross-sectional view of a structure of a conventional capacitor
도 2a 내지 도 2e는 종래 기술에 따른 콘덴서의 공정 단면도2a to 2e are process cross-sectional views of a capacitor according to the prior art
도 3은 본 발명에 따른 콘덴서의 구조 단면도3 is a structural cross-sectional view of a capacitor according to the present invention.
도 4a 내지 도 4n은 본 발명에 따른 콘덴서의 공정 단면도4a to 4n are process cross-sectional views of a capacitor according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
31:반도체 기판32:하부 전극31: semiconductor substrate 32: lower electrode
33:유전체막34:상부 전극33: dielectric film 34: upper electrode
35:제1절연막36:제2절연막35: first insulating film 36: second insulating film
본 발명의 반도체 소자는 트렌치가 형성된 기판과, 상기 트렌치 내부 및 트렌치 일측의 기판 표면상에 형성된 제1하부전극과, 상기 제1하부전극 표면에 형성되는 제1유전체막과, 상기 트렌치 내에서 골을 갖도록 상기 제1유전체막 표면에 형성되는 제1상부전극과, 상기 골을 채우도록 상기 제1상부전극 표면에 형성되는 제1절연막과, 상기 골에 채워진 제1절연막위에 기둥모양으로 형성된 제2절연막과, 상기 제1상부전극과 전기적으로 연결되도록 상기 제1, 제2절연막 표면에 형성되는 제2상부전극과, 상기 제1유전체막과 함께 상기 제1, 제2상부전극을 감싸도록 상기 제2상부전극 표면에 형성되는 제2유전체막과, 상기 제1하부전극과 전기적으로 연결되도록 상기 제2유전체막 표면에 형성되는 제2하부전극과, 상기 제2하부전극 표면에 형성되는 제3절연막을 포함하여 구성됨을 특징으로 한다.The semiconductor device of the present invention includes a substrate having a trench formed therein, a first lower electrode formed on the surface of the trench and on one side of the trench, a first dielectric film formed on the surface of the first lower electrode, and a valley within the trench. A first upper electrode formed on the surface of the first dielectric film to have a first insulating film, a first insulating film formed on the surface of the first upper electrode so as to fill the valleys, and a second column formed on the first insulating film filled in the valleys; A second upper electrode formed on a surface of the first and second insulating layers so as to be electrically connected to the first upper electrode, and the first dielectric layer to surround the first and second upper electrodes together with the first dielectric layer. A second dielectric film formed on the surface of the second upper electrode, a second lower electrode formed on the surface of the second dielectric film so as to be electrically connected to the first lower electrode, and a third insulating film formed on the surface of the second lower electrode To Characterized by configured to hereinafter.
그리고 본 발명의 반도체 소자의 제조 방법은 트렌치 패턴을 갖는 기판상에 제1전성막, 제1유전물질과, 제2전도성막, 제1절연막을 차례로 형성하는 단계와, 상기 제1절연막을 기둥모양으로 패터닝 하는 단계와, 상기 제2전도성막에 연결되도록 상기 제1절연막 표면에 제3전도성막을 형성하는 단계와, 상기 제1유전물질막에 연결되도록 상기 제3전도성막 표면에 제2유전물질막을 형성하는 단계와, 상기 제1전도성막과 연결되도록 상기 제2유전물질막 표면에 제4전도성막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.In addition, the method of manufacturing a semiconductor device of the present invention comprises the steps of sequentially forming a first conductive film, a first dielectric material, a second conductive film, and a first insulating film on a substrate having a trench pattern, and forming the pillar-shaped first insulating film. Patterning the second conductive film, forming a third conductive film on the surface of the first insulating film to be connected to the second conductive film, and forming a second dielectric material film on the surface of the third conductive film to be connected to the first dielectric material film. And forming a fourth conductive film on the surface of the second dielectric material film so as to be connected to the first conductive film.
상기와 같은 본 발명에 따른 반도체 소자 및 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings a preferred embodiment of the semiconductor device and the manufacturing method according to the present invention as follows.
도 3은 본 발명에 따른 콘덴서의 구조 단면도이다.3 is a structural cross-sectional view of a capacitor according to the present invention.
도 3에서와 같이, 본 발명의 콘덴서는 트렌치가 형성된 반도체 기판(31)과, 상기 트렌치 내부 및 트렌치 일측의 반도체 기판 표면상에 모음 “ㅓ”자 모양으로 형성되는 하부전극(32)과, 상기 하부전극(32)의 내측에 동일한 모양으로 형성되어 전극간의 절연 역할을 하는 유전체막(33)과, 상기 유전체막(33)의 내측에 동일한 모양으로 형성되는 상부전극(34)과, 상기 상부전극(34)의 내측에 동일한 모양으로 형성되어 상기 상부전극(34)간의 절연 역할을 하는 제1절연막(35)과 상기 상부전극(34)을 포함하여 상기 반도체 기판(31)상에 형성되어 상기 상부전극(34)을 외부로 부터 절연하는 제2절연막(36)으로 구성된다.As shown in FIG. 3, the capacitor of the present invention includes a semiconductor substrate 31 having a trench formed therein, a lower electrode 32 formed in a vowel “ㅓ” shape on the inside of the trench and on the surface of the semiconductor substrate on one side of the trench; A dielectric film 33 formed in the same shape inside the lower electrode 32 to insulate the electrodes, an upper electrode 34 formed in the same shape inside the dielectric film 33, and the upper electrode The first insulating layer 35 and the upper electrode 34 are formed on the semiconductor substrate 31 to have the same shape and are formed on the inside of the upper portion 34 to insulate the upper electrodes 34. The second insulating film 36 insulates the electrode 34 from the outside.
여기서 상기 하부전극(32)은 상기 트렌치 내부 및 트렌치 일측의 반도체 기판(31) 표면상에 형성된 제1하부전극(32a)과, 상기 제1하부전극(32a)과 전기적으로 연결되고 제1하부전극(32a)과 함께 상기 유전체막(33) 표면에 형성되는 제2하부전극(32b)으로 형성된다.Here, the lower electrode 32 is electrically connected to the first lower electrode 32a and the first lower electrode 32a formed on the inside of the trench and on the surface of the semiconductor substrate 31 on one side of the trench, and the first lower electrode A second lower electrode 32b formed on the surface of the dielectric film 33 together with the 32a is formed.
그리고 상기 유전체막(33)은 상기 제1하부전극(32a) 표면에 형성되는 제1유전체막(33a)과, 상기 제1유전체막(33a)과 연결되고 제1유전체막(33a)과 함께 상기 상부전극(34)을 감싸도록 상기 상부전극(34) 표면에 형성되는 제2유전체막(33b)으로 형성된다.The dielectric film 33 is connected to the first dielectric film 33a formed on the surface of the first lower electrode 32a, the first dielectric film 33a, and together with the first dielectric film 33a. The second dielectric layer 33b is formed on the surface of the upper electrode 34 to surround the upper electrode 34.
이어 상기 상부전극(34)은 상기 트렌치내에서 골을 갖도록 상기 제1유전체막(33a) 표면에 형성되는 제1상부전극(34a)과, 상기 제1상부전극(34a)과 전기적으로 연결되고 제1상부전극(34a)과 함께 상기 제1절연막(35) 표면에 형성되는 제2상부전극(34b)으로 형성된다.Subsequently, the upper electrode 34 is electrically connected to the first upper electrode 34a and the first upper electrode 34a formed on the surface of the first dielectric layer 33a so as to have a valley in the trench. The second upper electrode 34b is formed on the surface of the first insulating layer 35 together with the first upper electrode 34a.
이와 같은 구조를 갖는 본 발명의 콘덴서 제조 방법을 첨부된 도면을 참고하여 설명하면 다음과 같다.Referring to the accompanying drawings, the manufacturing method of the capacitor of the present invention having such a structure is as follows.
도 4a 내지 도 4n는 본 발명에 따른 콘덴서의 공정 단면도이다.4a to 4n are process cross-sectional views of a capacitor according to the present invention.
도 4a에서와 같이 반도체 기판(31)상에 제1감광막(37)을 도포한 다음 상기 제1감광막(37)을 선택적으로 노광 및 현상한다.As shown in FIG. 4A, the first photosensitive film 37 is coated on the semiconductor substrate 31, and then the first photosensitive film 37 is selectively exposed and developed.
이어 상기 선택적으로 노광 및 현상한 제1감광막(37)을 마스크로 이용하여 상기 반도체 기판(31)을 소정 깊이로 식각하여서 트렌치를 형성한다. 그리고 상기 제1감광막(37)을 제거한다.Subsequently, the semiconductor substrate 31 is etched to a predetermined depth by using the selectively exposed and developed first photoresist layer 37 as a mask to form a trench. And the first photosensitive film 37 is removed.
도 4b에서와 같이, 상기 트렌치를 포함한 반도체 기판(31) 표면에 제1전도성막(32a)을 증착한다.As shown in FIG. 4B, the first conductive film 32a is deposited on the surface of the semiconductor substrate 31 including the trench.
도 4c에서와 같이 상기 제1전도성막(32a)상에 제1유전물질막(33a)을 증착한다.As shown in FIG. 4C, a first dielectric material layer 33a is deposited on the first conductive film 32a.
도 4d에서와 같이 상기 제1유전물질막(33a)상에 제2전도성막(34a)을 증착한다.As shown in FIG. 4D, a second conductive film 34a is deposited on the first dielectric material film 33a.
도 4e에서와 같이, 상기 제2전도성막(34a)상에 제1절연막(35)을 증착한다.As shown in FIG. 4E, a first insulating layer 35 is deposited on the second conductive layer 34a.
여기서 상기 제1절연막(35)의 두께는 콘덴서 용량에 역할을 크게 미치게 되므로 원하는 용량에 맞게 적당한 두께를 갖도록 한다.Since the thickness of the first insulating layer 35 plays a large role in the capacitor capacity, the thickness of the first insulating layer 35 is appropriate to the desired capacity.
그리고 상기 제1절연막(35)상에 제2감광막(38)을 도포하고 노광 및 현상하여 상기 트렌치 내에 있는 상기 제1절연막(35)의 연장선을 중심으로 일측에만 제거되도록 패터닝 한다.The second photoresist layer 38 is coated on the first insulating layer 35, exposed to light and developed, and patterned so that only one side of the first insulating layer 35 in the trench is removed.
도 4f에서와 같이, 상기 제2감광막(38)을 마스크로 이용하여 상기 제1전도성막(34a)의 표면이 노출되도록 상기 제1절연막(35)을 선택적으로 건식 식각한다.As shown in FIG. 4F, the first insulating layer 35 is selectively dry-etched to expose the surface of the first conductive layer 34a using the second photosensitive layer 38 as a mask.
그리고 상기 제2감광막(38)을 제거하고 전면에 제3감광막(39)을 도포하여 노광 및 현상공정으로 상기 트렌치 내에 있는 상기 제1절연막(35)의 연장선상과 상기 제2감광막(38)을 노광 및 현상한 부위만 남도록 패터닝한다.Then, the second photoresist film 38 is removed, and a third photoresist film 39 is applied to the entire surface, and the second photoresist film 38 and the extension line of the first insulating film 35 in the trench are exposed by an exposure and development process. Pattern so that only the exposed and developed areas remain.
도 4g에서와 같이, 상기 패터닝된 제3감광막(39)을 마스크로 이용하여 제1절연막(35)을 상기 트렌치 내에 있는 제1절연막(35)과 동일한 두께가 남도록 건식식각하고 제3감광막(39)을 제거한다.As shown in FIG. 4G, using the patterned third photoresist layer 39 as a mask, the first insulating layer 35 is dry-etched to remain the same thickness as the first insulating layer 35 in the trench, and the third photoresist layer 39 is formed. ).
도 4h에서와 같이, 상기 제1절연막(35)을 포함한 제2전도성막(34a)전면에 제3전도성막(34b)을 증착한 후, 상기 제3전도성막(34b)상에 제4감광막(40)을 도포하고 상기 트렌치 안의 제2전도성막(34a)의 연장 선상을 중심으로 상기 제2감광막을 노광 및 현상한 일측부위만 제거되도록 선택적으로 노광 및 현상하여 패터닝한다.As shown in FIG. 4H, after the third conductive film 34b is deposited on the entire surface of the second conductive film 34a including the first insulating film 35, the fourth photosensitive film 34b may be formed on the third conductive film 34b. 40) is applied and selectively exposed and developed so as to remove only one side where the second photosensitive film is exposed and developed around the extension line of the second conductive film 34a in the trench.
도 4i에서와 같이, 상기 선택적으로 노광 및 현상한 제4감광막(40)을 마스크로 이용하여 상기 제3전도성막(34b), 제2전도성막(34a), 및 상기 트렌치와 수직한 제1유전물질막(33a)을 각각 선택적으로 식각한다. 그리고 상기 제4감광막(40)을 제거한다.As shown in FIG. 4I, the third conductive film 34b, the second conductive film 34a, and the first dielectric perpendicular to the trench are formed by using the selectively exposed and developed fourth photosensitive film 40 as a mask. Each of the material layers 33a is selectively etched. And the fourth photosensitive film 40 is removed.
도 4i에서와 같이, 상기 제1전도성막(32a), 제1유전물질막(33a)을 포함한 제3전도성막(34b)전면에 제2유전물질막(33b)을 증착한다.As shown in FIG. 4I, a second dielectric material film 33b is deposited on the entire surface of the third conductive film 34b including the first conductive film 32a and the first dielectric material film 33a.
도 4k에서와 같이, 상기 제2유전물질막(33b)상에 제5감광막(41)을 도포한 후, 상기 트렌치 구조안에 있는 상기 제1유전물질막(33a)의 연장선상을 중심으로 상기 제4감광막을 노광 및 현상한 일측 부위만 제거되도록 선택적으로 노광 및 현상하여 패터닝한다.As shown in FIG. 4K, after the fifth photoresist film 41 is coated on the second dielectric material film 33b, the first dielectric material film 33a in the trench structure is centered on the extension line of the first dielectric material film 33a. The photosensitive film is selectively exposed and developed so as to remove only one side of the exposed and developed photosensitive film.
그리고 상기 선택적으로 노광 및 현상한 제5감광막(41)을 마스크로 이용하여 상기 제2유전물질막(33b)을 선택적으로 식각한다.The second dielectric material layer 33b is selectively etched using the selectively exposed and developed fifth photosensitive film 41 as a mask.
도 4l에서와 같이, 상기 제5감광막(41)을 제거한다.As shown in FIG. 4L, the fifth photosensitive film 41 is removed.
그리고 상기 제1전도성막(32a)을포함한 제2유전물질막(33b) 전면에 제4전도성막(32b)을 증착한다.A fourth conductive film 32b is deposited on the entire surface of the second dielectric material film 33b including the first conductive film 32a.
도 4m에서와 같이, 상기 제4전도성막(32b)상에 제6감광막(42)을 도포한 후, 상기 트렌치 구조안에 있는 상기 제1전도성막(32a)의 연장 선상을 중심으로 상기 제5감광막(41)을 노광 및 현상한 일측 부위만 제거되도록 선택적으로 노광 및 현상하여 패터닝 한다.As shown in FIG. 4M, after applying the sixth photosensitive film 42 on the fourth conductive film 32b, the fifth photosensitive film is formed around the extension line of the first conductive film 32a in the trench structure. Selectively exposing and developing 41 to remove only one side of the exposed and developed patterning.
그리고 상기 선택적으로 노광 및 현상한 제6감광막(42)을 마스크로 이용하여 상기 제4전도성막(32b)을 선택적으로 식각한다.The fourth conductive film 32b is selectively etched using the selectively exposed and developed sixth photosensitive film 42 as a mask.
도 4n에서와 같이, 상기 제6감광막(42)을 제거한다.As shown in FIG. 4N, the sixth photosensitive film 42 is removed.
그리고 상기 제4전도성막(32b)을 포함한 반도체 기판(31)전면에 제2절연막(36)을 증착하므로 본 발명에 다른 콘덴서를 형성한다.The second insulating film 36 is deposited on the entire surface of the semiconductor substrate 31 including the fourth conductive film 32b, thereby forming another capacitor according to the present invention.
상기 도 4에서 제1, 제5전도성막(32a,32b)은 도 3에서의 하부전극(32)을 이루고, 제2, 제3전도성막(34a,34b)은 도 3에서의 상부전극(34)을 이룬다.In FIG. 4, the first and fifth conductive films 32a and 32b form the lower electrode 32 in FIG. 3, and the second and third conductive films 34a and 34b form the upper electrode 34 in FIG. 3. ).
본 발명의 반도체 소자는 콘덴서를 반도체 기판에 대해 수직으로 구성하여 칩내에서 동일한 트렌치 폭 또는 면적으로도 요구하는 콘덴서의 용량을 구성하여 칩의 크기를 줄이는 효과가 있다.The semiconductor device of the present invention has the effect of reducing the size of the chip by configuring the capacitor perpendicular to the semiconductor substrate to configure the capacity of the capacitor that requires the same trench width or area in the chip.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960036308A KR100209711B1 (en) | 1996-08-29 | 1996-08-29 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960036308A KR100209711B1 (en) | 1996-08-29 | 1996-08-29 | Semiconductor device and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980016637A true KR19980016637A (en) | 1998-06-05 |
| KR100209711B1 KR100209711B1 (en) | 1999-07-15 |
Family
ID=19471321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960036308A KR100209711B1 (en) | 1996-08-29 | 1996-08-29 | Semiconductor device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100209711B1 (en) |
-
1996
- 1996-08-29 KR KR1019960036308A patent/KR100209711B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100209711B1 (en) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07201999A (en) | Semiconductor device and manufacture thereof | |
| JPH0677431A (en) | Manufacture of high-integration semiconductor element | |
| KR19980016637A (en) | Semiconductor device and manufacturing method | |
| KR100313957B1 (en) | Method for fabricating of capacitor | |
| KR100382536B1 (en) | Capacitor structure and manufacturing method thereof | |
| KR0155787B1 (en) | Formation method of contact hole in semiconductor device | |
| KR100315040B1 (en) | Method for forming capacitor in dram device | |
| KR100382537B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| KR100218730B1 (en) | Fabricating method of semiconductor device | |
| KR20010068729A (en) | Manufacturing method for capacitor | |
| KR960013634B1 (en) | Capacitor manufacture of semiconductor device | |
| KR100218338B1 (en) | A cylinderical capacitor manufacturing method | |
| KR100236072B1 (en) | Structure of capacitor for semiconductor device and manufacturing method thereof | |
| KR100357174B1 (en) | Method for fabricating capacitor of semiconductor device | |
| KR100190304B1 (en) | Fabrication method of semiconductor device | |
| KR100236067B1 (en) | Method for manufacturing semiconductor memory device | |
| KR19980048152A (en) | Capacitor and manufacturing method thereof | |
| KR980011909A (en) | Method of forming a contact of a semiconductor device | |
| JPH02113569A (en) | Manufacture of storage device | |
| KR19990042915A (en) | Capacitor Manufacturing Method | |
| KR980006350A (en) | Method for manufacturing capacitor of semiconductor device | |
| KR20030044693A (en) | Connecting method of power metal line in semiconductor devices | |
| KR19980026069A (en) | Method of manufacturing capacitors in semiconductor devices | |
| KR20030089568A (en) | Method for forming mim capacitor | |
| KR20000004423A (en) | Method for forming contact hole of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050322 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |