KR19990042915A

KR19990042915A - Capacitor Manufacturing Method

Info

Publication number: KR19990042915A
Application number: KR1019970063851A
Authority: KR
Inventors: 홍성탁
Original assignee: 구본준; 엘지반도체 주식회사
Priority date: 1997-11-28
Filing date: 1997-11-28
Publication date: 1999-06-15

Abstract

본 발명은 커패시터 제조방법에 관한 것으로, 종래에는 커패시터의 상부 및 하부전극이 되는 제1,제2폴리실리콘 및 제3폴리실리콘 표면적에 비례하는 정전용량으로 인해 높은 정전용량을 요구하는 소자를 고집적화 할 수 없는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 반도체 기판의 상부에 제1산화막을 증착한 후, 사진식각공정을 통해 일부를 식각하여 제1콘택홀을 형성하는 단계와; 상기 제1산화막 및 제1콘택홀의 상부에 순차적으로 제1폴리실리콘과 제2산화막을 증착하는 단계와; 사진식각공정을 통해 상기 제2산화막의 일부를 식각하여 제1콘택홀에 증착된 제1폴리실리콘을 노출시키는 단계와; 상기 제2산화막 및 노출된 제1폴리실리콘의 상부에 제2폴리실리콘을 증착한 후, 제1콘택홀로부터 소정거리 이상 이격된 영역의 제2폴리실리콘, 제2산화막, 제1폴리실리콘, 제1산화막을 식각함과 아울러 잔존하는 제2폴리실리콘, 제2산화막, 제1폴리실리콘, 제1산화막의 일부를 식각하여 하나이상의 제2콘택홀을 형성하는 단계와; 잔존하는 제1,제2산화막을 식각한 후, 제1,제2폴리실리콘의 표면에 유전막을 증착하는 단계와; 상기 유전막이 증착된 제1,제2폴리실리콘의 표면에 제3폴리실리콘을 증착하는 단계로 이루어지는 커패시터 제조방법을 통해 종래와 동일한 면적상에 제조되는 커패시터전극의 표면적을 증가시킬 수 있어 높은 정전용량을 요구하는 소자를 고집적화할 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor. In the related art, a device requiring high capacitance due to capacitance in proportion to the surface area of the first and second polysilicon and the third polysilicon, which are the upper and lower electrodes of the capacitor, can be highly integrated. There was a problem that could not be. In view of the above problems, the present invention includes the steps of: depositing a first oxide film on an upper surface of a semiconductor substrate to form a first contact hole by etching a portion through a photolithography process; Sequentially depositing a first polysilicon and a second oxide film on the first oxide film and the first contact hole; Etching a portion of the second oxide film through a photolithography process to expose the first polysilicon deposited in the first contact hole; After depositing the second polysilicon on the second oxide film and the exposed first polysilicon, the second polysilicon, the second oxide film, the first polysilicon, the first polysilicon in a region spaced more than a predetermined distance from the first contact hole Etching the first oxide film and etching a portion of the remaining second polysilicon, the second oxide film, the first polysilicon, and the first oxide film to form at least one second contact hole; After etching the remaining first and second oxide films, depositing a dielectric film on the surface of the first and second polysilicon layers; Capacitor manufacturing method comprising the step of depositing the third polysilicon on the surface of the first and second polysilicon on which the dielectric film is deposited can increase the surface area of the capacitor electrode manufactured on the same area as the conventional high capacitance There is an effect that can be highly integrated device that requires.

Description

Capacitor Manufacturing Method

본 발명은 커패시터 제조방법에 관한 것으로, 특히 커패시터전극의 표면적을 증가시켜 정전용량을 향상시키기에 적당하도록 한 커패시터 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a capacitor, and more particularly, to a method for manufacturing a capacitor, which is suitable for increasing capacitance by increasing the surface area of the capacitor electrode.

종래 커패시터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings a conventional capacitor manufacturing method as follows.

도1a 내지 도1f는 종래의 커패시터 제조방법을 보인 수순단면도로서, 이에 도시한 바와같이 반도체 기판(1)의 상부에 제1산화막(2)을 증착한 후, 사진식각공정을 통해 일부를 식각하여 콘택홀을 형성하는 단계(도1a)와; 그 제1산화막(2) 및 콘택홀의 상부에 순차적으로 제1폴리실리콘(3)과 제2산화막(4)을 증착하는 단계(도1b)와; 사진식각공정을 통해 제2산화막(4)의 일부를 식각하여 콘택홀에 증착된 제1폴리실리콘(3)을 노출시키는 단계(도1c)와; 그 제2산화막(4) 및 노출된 제1폴리실리콘(3)의 상부에 제2폴리실리콘(5)을 증착한 후, 콘택홀로부터 소정거리 이상 이격된 영역의 제2폴리실리콘(5), 제2산화막(4), 제1폴리실리콘(3), 제1산화막(2)을 식각하는 단계(도1d)와; 잔존하는 제1,제2산화막(2),(4)을 HF용액을 통해 식각한 후, 제1,제2폴리실리콘(3),(5)의 표면에 유전막(6)을 증착하는 단계(도1e)와; 그 유전막(6)이 증착된 제1,제2폴리실리콘(3),(5)의 표면에 제3폴리실리콘(7)을 증착하는 단계(도1f)로 이루어진다. 이하, 상기한 바와같은 종래의 커패시터 제조방법을 좀더 상세히 설명한다.1A through 1F are cross-sectional views illustrating a conventional capacitor manufacturing method. As shown in FIG. 1A to 1F, a first oxide film 2 is deposited on an upper portion of a semiconductor substrate 1, and a portion thereof is etched through a photolithography process. Forming a contact hole (FIG. 1A); Depositing a first polysilicon 3 and a second oxide film 4 sequentially on the first oxide film 2 and the contact hole (FIG. 1B); Etching a part of the second oxide film 4 through a photolithography process to expose the first polysilicon 3 deposited in the contact hole (FIG. 1C); After depositing the second polysilicon 5 on the second oxide film 4 and the exposed first polysilicon 3, the second polysilicon 5 in a region spaced at least a predetermined distance from the contact hole; Etching the second oxide film 4, the first polysilicon 3, and the first oxide film 2 (FIG. 1D); Etching the remaining first and second oxide films (2) and (4) through HF solution, and then depositing a dielectric film (6) on the surfaces of the first and second polysilicon (3) and (5) ( 1e); And depositing the third polysilicon 7 on the surfaces of the first and second polysilicon 3, 5 on which the dielectric film 6 is deposited (FIG. 1F). Hereinafter, a conventional capacitor manufacturing method as described above will be described in more detail.

먼저, 도1a에 도시한 바와같이 반도체 기판(1)의 상부에 제1산화막(2)을 증착한 후, 사진식각공정을 통해 일부를 식각하여 콘택홀을 형성한다. 이때, 사진식각공정은 감광막을 도포 및 노광한 후, 현상하여 식각영역을 정의하도록 진행된다.First, as illustrated in FIG. 1A, a first oxide layer 2 is deposited on the semiconductor substrate 1, and then a portion of the first oxide layer 2 is etched through a photolithography process to form a contact hole. In this case, the photolithography process is performed by coating and exposing the photosensitive film, and then developing the photolithography to define an etching region.

그리고, 도1b에 도시한 바와같이 제1산화막(2) 및 콘택홀의 상부에 순차적으로 을 증착한다. 이때, 제1폴리실리콘(3)은 도핑되어 있고, 콘택홀로 인해 제1폴리실리콘(3)과 제2산화막(4)의 증착시 단차를 갖는다.Then, as shown in FIG. 1B, is sequentially deposited on the first oxide film 2 and the contact hole. At this time, the first polysilicon 3 is doped and has a step in depositing the first polysilicon 3 and the second oxide film 4 due to the contact hole.

그리고, 도1c에 도시한 바와같이 사진식각공정을 통해 제2산화막(4)의 일부를 식각하여 콘택홀에 증착된 제1폴리실리콘(3)을 노출시킨다. 이때, 산화막(4)이 식각되는 영역은 제1폴리실리콘(3)과 제2산화막(4)의 상기 단차가 형성된 영역이다.As shown in FIG. 1C, a portion of the second oxide film 4 is etched through the photolithography process to expose the first polysilicon 3 deposited in the contact hole. In this case, the region where the oxide film 4 is etched is a region where the step between the first polysilicon 3 and the second oxide film 4 is formed.

그리고, 도1d에 도시한 바와같이 제2산화막(4) 및 노출된 제1폴리실리콘(3)의 상부에 제2폴리실리콘(5)을 증착한 후, 콘택홀로부터 소정거리 이상 이격된 영역의 제2폴리실리콘(5), 제2산화막(4), 제1폴리실리콘(3), 제1산화막(2)을 식각한다. 이때, 제2폴리실리콘(5)은 도핑되어 있으며, 식각은 건식식각공정을 적용한다.As shown in FIG. 1D, after depositing the second polysilicon 5 on the second oxide film 4 and the exposed first polysilicon 3, a region spaced apart from the contact hole by a predetermined distance or more. The second polysilicon 5, the second oxide film 4, the first polysilicon 3, and the first oxide film 2 are etched. In this case, the second polysilicon 5 is doped, and the etching is a dry etching process.

그리고, 도1e에 도시한 바와같이 잔존하는 제1,제2산화막(2),(4)을 HF용액을 통해 식각한 후, 제1,제2폴리실리콘(3),(5)의 표면에 유전막(6)을 증착한다. 이때, 식각은 습식식각공정을 적용하며, 유전막(6)으로는 질화막을 사용한다.Then, as shown in FIG. 1E, the remaining first and second oxide films 2 and 4 are etched through the HF solution, and then the surfaces of the first and second polysilicon 3 and 5 are etched. A dielectric film 6 is deposited. In this case, the etching is a wet etching process, and the nitride film is used as the dielectric film 6.

그리고, 도1f에 도시한 바와같이 유전막(6)이 증착된 제1,제2폴리실리콘(3),(5)의 표면에 제3폴리실리콘(7)을 증착한다. 이때, 제3폴리실리콘(7)은 도핑되어 있다.As shown in FIG. 1F, the third polysilicon 7 is deposited on the surfaces of the first and second polysilicon 3 and 5 on which the dielectric film 6 is deposited. At this time, the third polysilicon 7 is doped.

그러나, 상기한 바와같은 종래의 커패시터 제조방법은 커패시터의 상부 및 하부전극이 되는 제1,제2폴리실리콘 및 제3폴리실리콘 표면적에 비례하는 정전용량으로 인해 높은 정전용량을 요구하는 소자를 고집적화 할 수 없는 문제점이 있었다.However, the conventional capacitor manufacturing method as described above is highly integrated due to the capacitance proportional to the surface area of the first and second polysilicon and the third polysilicon, which are the upper and lower electrodes of the capacitor. There was a problem that could not be.

본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 커패시터전극의 표면적을 증가시켜 높은 정전용량을 갖는 커패시터 제조방법을 제공하는데 있다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a capacitor manufacturing method having a high capacitance by increasing the surface area of the capacitor electrode.

도1은 종래의 커패시터 제조방법을 보인 수순단면도.1 is a cross-sectional view showing a conventional capacitor manufacturing method.

도2는 본 발명의 일 실시예를 보인 수순단면도.Figure 2 is a cross-sectional view showing an embodiment of the present invention.

도3은 종래의 제조방법과 본 발명의 일 실시예에 따른 제조방법을 통해 제조되는 커패시터를 비교도시한 평면도.Figure 3 is a plan view comparing the capacitor manufactured by the conventional manufacturing method and the manufacturing method according to an embodiment of the present invention.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

1:기판 2,4:제1,제2산화막1: Substrate 2, 4: First and Second Oxide Films

3,5,7:제1,제2,제3폴리실리콘 6:유전막3,5,7: 1st, 2nd, 3rd polysilicon 6: dielectric film

상기한 바와같은 본 발명의 목적은 반도체 기판의 상부에 제1산화막을 증착한 후, 사진식각공정을 통해 일부를 식각하여 제1콘택홀을 형성하는 단계와; 상기 제1산화막 및 제1콘택홀의 상부에 순차적으로 제1폴리실리콘과 제2산화막을 증착하는 단계와; 사진식각공정을 통해 상기 제2산화막의 일부를 식각하여 제1콘택홀에 증착된 제1폴리실리콘을 노출시키는 단계와; 상기 제2산화막 및 노출된 제1폴리실리콘의 상부에 제2폴리실리콘을 증착한 후, 제1콘택홀로부터 소정거리 이상 이격된 영역의 제2폴리실리콘, 제2산화막, 제1폴리실리콘, 제1산화막을 식각함과 아울러 잔존하는 제2폴리실리콘, 제2산화막, 제1폴리실리콘, 제1산화막의 일부를 식각하여 하나이상의 제2콘택홀을 형성하는 단계와; 잔존하는 제1,제2산화막을 식각한 후, 제1,제2폴리실리콘의 표면에 유전막을 증착하는 단계와; 상기 유전막이 증착된 제1,제2폴리실리콘의 표면에 제3폴리실리콘을 증착하는 단계로 이루어짐으로써 달성되는 것으로, 본 발명에 의한 커패시터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.An object of the present invention as described above is the step of forming a first contact hole by etching a portion through a photolithography process after depositing a first oxide film on the upper portion of the semiconductor substrate; Sequentially depositing a first polysilicon and a second oxide film on the first oxide film and the first contact hole; Etching a portion of the second oxide film through a photolithography process to expose the first polysilicon deposited in the first contact hole; After depositing the second polysilicon on the second oxide film and the exposed first polysilicon, the second polysilicon, the second oxide film, the first polysilicon, the first polysilicon in a region spaced more than a predetermined distance from the first contact hole Etching the first oxide film and etching a portion of the remaining second polysilicon, the second oxide film, the first polysilicon, and the first oxide film to form at least one second contact hole; After etching the remaining first and second oxide films, depositing a dielectric film on the surface of the first and second polysilicon layers; It is achieved by depositing a third polysilicon on the surface of the first and second polysilicon on which the dielectric film is deposited, which will be described in detail with reference to the accompanying drawings. .

도2a 내지 도2f는 본 발명의 일 실시예를 보인 수순단면도로서, 이에 도시한 바와같이 반도체 기판(1)의 상부에 제1산화막(2)을 증착한 후, 사진식각공정을 통해 일부를 식각하여 제1콘택홀을 형성하는 단계(도2a)와; 그 제1산화막(2) 및 제1콘택홀의 상부에 순차적으로 제1폴리실리콘(3)과 제2산화막(4)을 증착하는 단계(도2b)와; 사진식각공정을 통해 제2산화막(4)의 일부를 식각하여 제1콘택홀에 증착된 제1폴리실리콘(3)을 노출시키는 단계(도2c)와; 그 제2산화막(4) 및 노출된 제1폴리실리콘(3)의 상부에 제2폴리실리콘(5)을 증착한 후, 사진식각공정을 통해 제1콘택홀로부터 소정거리 이상 이격된 영역의 제2폴리실리콘(5), 제2산화막(4), 제1폴리실리콘(3), 제1산화막(2)을 건식식각함과 아울러 잔존하는 제2폴리실리콘(5), 제2산화막(4), 제1폴리실리콘(3), 제1산화막(2)의 좌우측을 건식식각하여 제2콘택홀을 형성하는 단계(도2d)와; 잔존하는 제1,제2산화막(2),(4)을 HF용액을 통해 습식식각한 후, 제1,제2폴리실리콘(3),(5)의 표면에 유전막(6)을 증착하는 단계(도2e)와; 그 유전막(6)이 증착된 제1,제2폴리실리콘(3),(5)의 표면에 제3폴리실리콘(7)을 증착하는 단계(도2f)로 이루어진다.2A to 2F are cross-sectional views showing an embodiment of the present invention. As shown in the drawing, after the first oxide film 2 is deposited on the semiconductor substrate 1, a portion of the semiconductor substrate is etched through a photolithography process. To form a first contact hole (FIG. 2A); Depositing a first polysilicon 3 and a second oxide film 4 sequentially on the first oxide film 2 and the first contact hole (FIG. 2B); Etching a part of the second oxide film 4 through a photolithography process to expose the first polysilicon 3 deposited in the first contact hole (FIG. 2C); After depositing the second polysilicon (5) on the second oxide film 4 and the exposed first polysilicon (3), the second region of the region spaced more than a predetermined distance from the first contact hole by a photolithography process The second polysilicon (5), the second oxide film (4), the first polysilicon (3), and the first oxide film (2) are dry-etched and the remaining second polysilicon (5) and the second oxide film (4). Dry etching the left and right sides of the first polysilicon 3 and the first oxide film 2 to form a second contact hole (FIG. 2D); Wet etching the remaining first and second oxide films (2) and (4) through HF solution, and then depositing a dielectric film (6) on the surfaces of the first and second polysilicon (3) and (5). (FIG. 2E); The third polysilicon 7 is deposited on the surfaces of the first and second polysilicon 3 and 5 on which the dielectric film 6 is deposited (FIG. 2F).

상기한 바와같은 본 발명의 실시예에 따른 커패시터 제조방법은 제2콘택홀을 형성하는 것을 제외하면 종래와 동일하게 제조되며, 그 제2콘택홀은 상기와는 다르게 별도의 제2콘택홀을 위한 마스크를 제작하여 사진식각공정을 통해 형성할 수 있다.The capacitor manufacturing method according to the embodiment of the present invention as described above is manufactured in the same manner as in the prior art except for forming the second contact hole, and the second contact hole is different from the above for a separate second contact hole. The mask may be manufactured and formed through a photolithography process.

한편, 본 발명의 이해를 돕기 위하여 종래의 제조방법을 통해 유전막(6)이 형성된 단계(도1e)의 평면도를 도3a에 도시하였고, 본발명의 일 실시예에 따른 제조방법을 통해 유전막(6)이 형성된 단계(도2e)의 평면도를 도3b에 도시하였다.Meanwhile, a plan view of the step (FIG. 1E) in which the dielectric film 6 is formed through a conventional manufacturing method is illustrated in FIG. 3A to aid the understanding of the present invention, and through the manufacturing method according to an embodiment of the present invention, the dielectric film 6 A plan view of the step (Fig. 2e) in which is formed) is shown in Fig. 3b.

상기한 바와같은 본 발명에 의한 커패시터 제조방법은 종래와 동일한 면적상에 제조되는 커패시터전극의 표면적을 증가시킬 수 있어 높은 정전용량을 요구하는 소자를 고집적화할 수 있는 효과가 있다.The capacitor manufacturing method according to the present invention as described above can increase the surface area of the capacitor electrode manufactured on the same area as in the prior art has the effect of high integration of the device requiring high capacitance.

Claims

Depositing a first oxide layer on the semiconductor substrate, and etching a portion of the semiconductor substrate to form a first contact hole through a photolithography process; Sequentially depositing a first polysilicon and a second oxide film on the first oxide film and the first contact hole; Etching a portion of the second oxide film through a photolithography process to expose the first polysilicon deposited in the first contact hole; After depositing the second polysilicon on the second oxide film and the exposed first polysilicon, the second polysilicon, the second oxide film, the first polysilicon, the first polysilicon in a region spaced more than a predetermined distance from the first contact hole Etching the first oxide film and etching a portion of the remaining second polysilicon, the second oxide film, the first polysilicon, and the first oxide film to form at least one second contact hole; After etching the remaining first and second oxide films, depositing a dielectric film on the surface of the first and second polysilicon layers; And depositing third polysilicon on surfaces of the first and second polysilicon on which the dielectric film is deposited.