JP2005005738A - チップサイズパッケージ - Google Patents

チップサイズパッケージ Download PDF

Info

Publication number
JP2005005738A
JP2005005738A JP2004269894A JP2004269894A JP2005005738A JP 2005005738 A JP2005005738 A JP 2005005738A JP 2004269894 A JP2004269894 A JP 2004269894A JP 2004269894 A JP2004269894 A JP 2004269894A JP 2005005738 A JP2005005738 A JP 2005005738A
Authority
JP
Japan
Prior art keywords
chip size
size package
lsi
chip
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004269894A
Other languages
English (en)
Other versions
JP4279224B2 (ja
Inventor
Susumu Shibata
進 柴田
Masami Suzuki
正美 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004269894A priority Critical patent/JP4279224B2/ja
Publication of JP2005005738A publication Critical patent/JP2005005738A/ja
Application granted granted Critical
Publication of JP4279224B2 publication Critical patent/JP4279224B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0233Structure of the redistribution layers
    • H01L2224/02333Structure of the redistribution layers being a bump
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 パッケージは小さいままで、強度的にも、耐湿性を向上し、LSIの保護が十分なチップサイズパッケージを提供する。
【解決手段】 チップサイズパッケージにおいて、表面に複数の電極204,205が形成された半導体チップと、前記電極204,205上に形成されたバンプ304,305と、前記半導体チップの表面上に、前記バンプ304,305の上面を露出するように設けられた樹脂200と、前記樹脂200上に設けられた、前記バンプ304,305と電気的に接続する配線404,405と、を含む。
【選択図】図1

Description

本発明は、LSIのパッケージに係り、特に、LSIチップと略同じ大きさのチップサイズパッケージに関するものである。
従来、このような分野の技術としては、例えば、非特許文献1,2に記載されるようなものがあった。
従来、この種のパッケージは、μ−BGA、チップサイズパッケージ、CSP等種々の名前で呼ばれ、また色々なタイプのチップサイズパッケージが開発されている。
図8はかかる従来のチップサイズパッケージの一部破断斜視図である。
この図に示すように、LSIチップ1に半田を蒸着し銅バンプを形成後、モールド樹脂2により樹脂封止し、外部端子用の半田バンプ3をつける。なお、4は配線パターン、5は電極パッドである。結果として、略LSIチップと同じ大きさのパッケージを得ることができる。
また、図9は従来のチップサイズパッケージのうちテープキャリア方式を示すす断面図である。
この図において、LSIチップの表面には弾性のある接着剤6をコートし、LSIの各パッドにはフレキシブル配線7を接続し、且つこのフレキシブル配線7には半田バンプ9が形成されている。この半田バンプ9の周囲には、ポリイミドフィルム8等が形成され、前記した弾性のある接着剤6でこのLSIチップに固定されている。10は保護枠である。結果として、略LSIチップと同じ大きさのパッケージを得ることができる。
すなわち、このパッケージでは、LSIチップをバンプを有するポリイミド配線基板に実装し、次に、これを目的の配線基板に実装する形態をとっていた。
他の形態のパッケージにおいても、配線が施されたLSIチップを、配線基板に実装するようにしている。
"日経マイクロデバイス"1995年2月号 P.96〜97 "チップサイズパッケージ技術"サーキットテクノロジ Vol.9 No.7 P475〜478
しかしながら、上記したように、従来のチップサイズパッケージでは、LSIをウエハから切り出した後、各々のチップサイズパッケージを作製することになるので、専用の金型を必要とし、低価格化の障害となっていた。
また、従来のチップサイズパッケージでは、LSIを配線基板に実装するのに2回実装することとなるため、工程数が多くなり、結果として高価格になる。
更に、LSIをウエハから切り出した後、各々のチップサイズパッケージを作製することとなるので、その作製が煩雑であり、製造の信頼性上も問題である。
また、従来エポキシ樹脂のモールドに関してはモールドに離型剤が添加されていた。これは金型と樹脂との接着を防ぐ目的のものであるが、LSI及びその周辺の金属との接着力も弱くなり、信頼性低下につながった。
更に、今までにもLSIにバンプを直接作製し、これをフェースダウン方式で基板に実装する方法は提案され、実用化している。しかし、この方法ではLSIの保護が全くなされておらず、機械的にも弱いものであった。
本発明は、上記問題点を除去し、パッケージは小さいままで、強度的にも、耐湿性を向上し、LSIの保護が十分なチップサイズパッケージを提供することを目的とする。
本発明は、上記目的を達成するために、
〔1〕チップサイズパッケージにおいて、表面に複数の電極が形成された半導体チップと、前記電極上に形成されたバンプと、前記半導体チップの表面上に、前記バンプの上面を露出するように設けられた樹脂と、前記樹脂上に設けられた、前記バンプと電気的に接続する配線と、を含むことを特徴とする。
〔2〕上記〔1〕記載のチップサイズパッケージにおいて、前記配線上には半田ボールが形成されていることを特徴とする。
〔3〕上記〔2〕記載のチップサイズパッケージにおいて、前記半田ボールは対応する前記電極よりも前記半導体チップの中央側に設けられていることを特徴とする。
〔4〕上記〔1〕〜〔3〕のいずれか1項に記載のチップサイズパッケージにおいて、前記半導体チップの裏面は露出していることを特徴とする。
〔5〕上記〔1〕〜〔4〕のいずれか1項に記載のチップサイズパッケージにおいて、前記バンプの材質は金であることを特徴とする。
〔6〕上記〔1〕〜〔4〕のいずれか1項に記載のチップサイズパッケージにおいて、前記バンプの材質は銅であることを特徴とする。
〔7〕上記〔1〕〜〔6〕のいずれか1項に記載のチップサイズパッケージにおいて、前記バンプの高さは30μm〜60μmであることを特徴とする。
〔8〕上記〔1〕〜〔7〕のいずれか1項に記載のチップサイズパッケージにおいて、前記半導体チップの表面と前記樹脂との間には保護膜が設けられていることを特徴とする。
〔9〕上記〔1〕〜〔8〕のいずれか1項に記載のチップサイズパッケージにおいて、前記バンプの先端はくびれた形状となっていることを特徴とする。
本発明によれば、次のような効果を奏することができる。
(1)LSIチップと同じ面積のチップサイズパッケージを得ることができる。
また、樹脂をチップ表面に被着しているので、いわゆる樹脂モールドとほぼ同じ信頼性を保証できる。
すなわち、パッケージは小さいままで、強度的にも、耐湿性等においても、いわゆるモールドパッケージと同等の信頼性を確保することができる。
(2)上記(1)の効果に加え、LSIの表面の強度と接続の信頼性を高めることができる。
(3)上記(1)の効果に加え、LSIのパッド電極と半田ボールとの位置を任意に変更でき、接続の自由度を高めることができる。
(4)パッケージ化の作業を全てウエハ単位で行えるため、工数が少なくなり、低価格化を実現できる。
このように、ウエハのカッティングを最後に行うので、各パッケージ当たりの工数が少なくなり、低価格化を実現できる。
(5)上記(4)の効果に加え、LSIをウエハから切り出す前に、そのウエハ全面に補強板を接着するようにしたので、LSIを機械的に補強することができ、確実にウエハから切り出しを行うことができる。
(6)金型を用いないので、エポキシ樹脂に離型剤を添加する必要はない。また、樹脂との接着を促進するシランカップリング剤等を有効に用いることができた。
(7)上記(6)と同様な効果を奏するチップサイズパッケージを製造することができる。
本発明のチップサイズパッケージは、表面に複数の電極が形成された半導体チップと、前記電極上に形成されたバンプと、前記半導体チップの前記表面上に設けられた、前記バンプの表面を露出する樹脂と、前記樹脂上に設けられた、前記バンプと電気的に接続する配線と、を含む。よって、パッケージは小さいままで、強度的にも、耐湿性を向上し、LSIの保護が十分なチップサイズパッケージを提供することができる。
以下、本発明の実施例について図面を参照しながら説明する。
図1は本発明の第1実施例を示すウエハの平面図、図2は図1のA−A′線における半導体チップの製造工程断面図である。
図1においては、1枚のウエハが示されており、前処理を終了し、更に各LSIの電極にバンプを形成した状態を示している。
この図において、101,102,103,104…は各LSIであり、実線C1,C3,C5,C2,C4,C6,C8に沿ってウエハから切り取られる。
201,202,203,204,205,206,207,208は各LSIにおける電極であり、通常は1μm厚のアルミニウムが用いられる。301,302,303,…,308,…はバンプであり、この実施例では、いわゆるスタッド方式(ワイヤボンディングの技術を用い、ボンディング時のボールをバンプとする)を用いた。
また、電極201,202,203,204,205,207,208は、各々1辺が50〜100μmの長方形または正方形の形状をなしており、バンプ301,302,303…は通常各々最大直径が30〜60μmで高さもほぼ同じ値である。
以下、図1に示されるLSI104のA−A′線に沿ったウエハサイズチップの製造方法について図2を参照しながら説明する。
(1)まず、図2(a)に示すように、100はLSI104を保護するためのPSG膜(酸化膜)であり、電極204,205上のバンプ304,305はワイヤボンディング技術で作製されるので先端がくびれた形状になっている。次工程前に1バンプ当たり6〜10gの加重をかけ、各バンプ204,205の高さを揃え、また各バンプ204,205の先端の表面を平坦にしておくと都合がよい。
バンプ204,205の材質としては金、または銅が望ましい。両者とも、通常の技術で作製することができる。特に、金のスタッド方式のバンプに関しては、製造装置も販売され、LSIの前工程を変更することなく作製することができる。
また、銅バンプに関してはボンディング時、Arに水素を添加したガス雰囲気が必要であり、またボンディング圧力も若干大きめなため、LSIのアルミ電極 の厚さを2μm程度と通常より厚くする必要が生じたが、条件を最適化することにより良好な銅のスタッド方式のバンプを得ることが可能である。
最近、錫−鉛を主成分にした半田ワイヤをボンディングして、半田のバンプをLSIのアルミ電極に形成する技術も実用化されている。この技術を用いると容易に半田バンプ304,305を形成することができ、更に続行する工程も容易になる。
(2)全てのアルミ電極204,205にバンプ304,305を形成、加圧後、図2(b)に示すように、ウエハ全面にエポキシ樹脂200を被着し、ホットプレスにより押圧、加熱しつつ硬化させる。プレスによる圧力は、15〜20Kg重/cm2 、温度は80〜100℃、硬化時間にほぼ1時間を要した。この押圧工程により、バンプ301,302,303,304,305…の平らな突起上面がエポキシ樹脂200の表面に露出する。樹脂はエコボンド(エマーソンアンドカミング社製の商品名)のように硬化前後における体積変化率の低いものを用いた。樹脂や押圧条件により、バンプ304,305の平らな突起上面にエポキシ樹脂200が薄く残存する場合がある。この時は表面をサンドペーパー、またはサンドブラスト等で若干研磨することで露出させることができた。
(3)次に、通常の工程により、図2(c)に示すように、バンプ304,305の平らな突起上面に半田ボール604,605を設置する。エポキシ樹脂200上に半田レジストが存在してもよい。これらの工程はウエハ全域にわたって行われる。半田ボール604,605を設置後、図1の実線C1,C3,C5,C2,C4,C6,C8に沿ってウエハをカッティングする。
上記のようにして、カッティングを行ったチップサイズパッケージを以下に示す。
図3は本発明の第1実施例を示すチップサイズパッケージの斜視図である。
この図において、601,602,603,604,605,…は半田ボールである。また、この図の点線で示した50は、このチップサイズパッケージを補強するための補強板である。このチップサイズパッケージは、表面にエポキシ樹脂をコーティングしているので十分な強度を持つが、使用する前においては、更なる強度を必要とする場合がある。ウエハカッティング前、補強板50を貼り付けることにより、極少ない工程数で、補強板付きチップサイズパッケージを得ることができる。
この様な構造になっているから、LSIチップと同じ面積のチップサイズパッケージを得ることができる。
本発明によれば、この半導体パッケージは小さいままで、強度的にも、耐湿性等においてもいわゆるモールドパッケージと同等の信頼性を持つものである。
次に、本発明の第2実施例について説明する。
図4は本発明の第2実施例を示すウエハのチップとなる部分の平面図、図5はそのウエハのチップの断面図(図4のB−B′線断面図)、図6は本発明の第2実施例を示すチップサイズパッケージの斜視図である。なお、第1実施例と同じ部分については、同じ符号を付してそれらの説明は省略する。
これらの図において、401,402,403,404,405,406,407,…はエポキシ樹脂200上に形成された配線金属であり、特に、配線金属402,404,405,407は、半田ボール602,604,605,…の位置をアルミ電極202,204,205,207の真上の位置から移動させるためのものである。この配線金属401,402,403,404,405,406,407,…を形成する工程は、例えばアルミニウム蒸着、ホトリソ、エッチング工程で行えばよく、なんら新しい技術は使用しない。また、メッキ技術によって形成してもよい。半田ボール601,602,603,604,605,…を設置するため半田レジスト500を形成する。
この実施例では、第1実施例のように、接続用の半田ボールをLSIのアルミ電極の真上に形成するのではなく、平面的に離れた場所に形成する。
すなわち、図5に示すように、まず、第1実施例のように、LSI104の各アルミ電極204,205上に、スタッドバンプ304,305をたて、次に、エポキシ樹脂200を被着、押圧、加熱して、加工後、このエポキシ樹脂200の表面に配線金属404,405を形成し、更に半田レジスト500を塗布後、半田ボール604,605を設置する。
最後にウエハをカッティングしてLSIを切り出す。
このように、半田ボール形成後、一枚のウエハをカッティングした一個のLSIに相当する部分を拡大すると、図6のようになる。
この実施例では、バンプ形成後、半田ボール移動のための配線金属の形成を行った。エポキシ樹脂形成前に半田ボール移動のための配線金属の形成を行うことも可能である。
図7はかかる本発明の第3実施例を示す配線金属の形成を先に行った場合のチップサイズパッケージの要部断面図である。図5と同じ部分については、同じ符号を付してそれらの説明は省略する。
この図において、704,705は半田ボール604,605の位置を移動するための配線金属、804,805はバンプである。
上記実施例によれば、接続用の半田ボール604,605が所望の場所にあるチップサイズパッケージを容易に得ることが可能である。
特に、第1実施例と同様に、ウエハのカッティングを最後に行うようにしたので、各パッケージ当たりの工数が少なくなり、低価格化を実現できる。また、エポキシ樹脂のLSIへの接着力も十分なものが得られる。
第1実施例、第2実施例共にバンプはスタッドバンプとして説明した。しかし通常のメッキによるバンプを用いても、十分に本発明を実施することが可能である。
また、第1実施例、第2実施例はバンプ形成後、樹脂封止する工程を用いている。しかし、樹脂を全面に被着後、この樹脂を部分的に必要箇所に応じてホトリソ技術等で除去し、除去箇所に無電解メッキなどでバンプを形成する手法も有効である。
図10〜図12は本発明の第4実施例を示す図であり、図10は本発明の第4実施例を示すチップサイズパッケージの製造工程断面図(図11のC−C′線断面図)、図11はそのチップサイズパッケージの平面図、図12はそのチップサイズパッケージの斜視図である。
第1実施例と同じ部分については同じ符号を付してそれらの説明は省略する。
以下、そのチップサイズパッケージの製造方法を図10を用いて説明する。
(1)まず、図10(a)に示すように、LSI104を保護するためのPSG膜(酸化膜)100が形成される。アルミ電極204,205に接続されるバンプ304,305はワイヤボンディング技術で作製されるので先端がくびれた形状になっている。
バンプの材質としては金、または銅が望ましい。両者とも、通常の技術で作製することができる。特に、金のスタッド方式のバンプに関しては、製造装置も販売され、LSIの前工程を変更することなく作製することができる。
また、銅バンプに関してはボンディング時Arに水素を添加したガス雰囲気が必要であり、またボンディング圧力も若干大きめなため、LSIのアルミ電極の厚さを2μm程度と通常より厚くする必要が生じたが、条件を最適化することにより、良好な銅のスタッド方式のアルミニウムを得ることが可能である。
最近、錫−鉛を主成分にした半田ワイヤをボンディングして半田のバンプをLSIのアルミ電極に形成する技術も実用化されている。この技術を用いると容易に半田バンプ304,305を形成することができ、更に続行する工程も容易になる。
(2)次に、図10(b)に示すように、全てのLSI104のアルミ電極204,205にバンプ304,305を形成し、加圧による先端平坦化後、このウエハ全面に銅箔1400(例えば、15μmの厚さ)を鑞付けする。この銅箔1400表面に、予め錫あるいは半田等を1μm程度の厚さにメッキしておき、このメッキ膜(図示なし)とバンプ304,305とを低温鑞付けする。
次に、この銅箔1400とPSG膜100間にエポキシ樹脂1200を注入、加熱硬化させる。樹脂は、エコボンド(エマーソンアンドカミング社製の商品名)のように、硬化前後における体積変化率の低いものを用いた。LSI104と銅箔1400間の距離は40μm前後であるから、毛細管現象により効率よく、また、確実に樹脂1200を充填でき、また、LSI104表面、銅箔1400面との接着性も極めて良好であった。なお、バンプ材料が半田である場合は、銅箔に予め錫、半田等をメッキしなくても容易にバンプと銅箔を接続できる。
(3)次いで、図10(c)に示すように、銅箔1400をエッチング加工し、所望の配線金属1404,1405をエポキシ樹脂1200上に形成した。銅箔1400のエッチング加工は、例えば、感光性のドライフィルムを銅箔1400にコーティング後、マスクを用いて露光、現像等の処理を行った後、塩化第二鉄の溶液による銅の選択エッチングにより行った。
(4)次に、配線金属1404,1405を形成後、半田ボール604,605を設置するため半田レジスト1500を塗布し、その後、半田ボール604,605を所定の場所に設置する。
このようにして得られたチップサイズパッケージの平面を図11に示す。
この図において、1401,1402,1403,1404,1405…は樹脂1200上に形成された銅箔からなる配線金属であり、601,602,603,604,605,…は半田ボールである。
LSIのアルミ電極201,203,206,208についてはその真上に外部回路との接続点(半田ボール601,603,…)を設置するようにしてある。アルミ電極202,204,205,207については、バンプ302,304,305,307上に形成された配線金属1402,1404,1405,…を通して、外部回路との接続点(半田ボール602,604,605,…)を移動できるよう設計されている。
半田ボール601,602,603、604,605,…の設置後、図1のように、点線C1,C3,C5,C2,C4,C6,C8に沿ってウエハをカッティングする。カッティング後のLSI104が図12に示されている。
図12に示した700は、このチップサイズパッケージを補強するための補強板である。このチップサイズパッケージは表面にエポキシ樹脂をコーティングしているので十分な強度を持つが、使用する前においては、さらなる強度を必要とする場合がある。ウエハカッティング前、補強板700を貼り付けることにより、極少ない工程で、補強板700付きチップサイズパッケージを得ることが可能である。
また、エポキシ樹脂を半導体チップ表面に被着しているので、いわゆる樹脂モールドと略同じ信頼性を保証できる。
非特許文献1,2に示されているように、従来のチップサイズパッケージはLSIのダイスカッティング後、パッケージを行っていた。しかし、本発明ではパッケージ化の作業を全てウエハ単位で行えるため、工数が少なく、低価格化を実現できる。
従来のエポキシ樹脂のモールドに関してはモールドに離型剤が添加されていた。これは金型と樹脂との接着を防ぐ目的のものであるが、LSI及びその周辺の金属との接着力も弱くなり信頼性低下につながった。
しかし、本発明の技術では金型を用いないので、エポキシ樹脂に離型剤を添加する必要はない。また、樹脂との接着を促進するシランカップリング剤等を有効に用いることができる。
本発明のパッケージは小さいままで、強度的にも、耐湿性等においてもいわゆるモールドパッケージと同等の信頼性を持つものである。
本発明においては、バンプはスタッド方式として説明した。しかし通常のメッキによるバンプを用いることも当然可能であり、他の手法でもよい。またバンプの材料も銅、金、錫−鉛半田のみでなく、他の材料の使用も可能である。
ウエハ全面のバンプに張り付ける箔を銅箔として説明したが、これ以外に金箔、コバール板等を用いても良好なチップサイズパッケージを得ることができる。
また、各バンプとの接続は、低温鑞付けではなく、高温圧接、超音波接続等を用いても可能である。この場合、銅箔に半田メッキ、錫メッキ等は不要である。
銅箔のパターニングはドライフィルムを用いる手法で説明したが、レジストをコーティングする手法等の方法でも十分対応しえるものである。
銅箔とLSI間にエポキシ樹脂を毛細管現象で注入したが、例えばポリイミド樹脂等、他の系統の樹脂でも対応可能である。
外部回路との接続は半田ボールで行うとして説明したが、接続予定場所に金属片を溶接して接続端子とすることも可能である。あるいは導電性塗料を必要箇所に塗布してもよい。
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
本発明のチップサイズパッケージは、LSIのパッケージとして利用可能である。
本発明の第1実施例を示すウエハの平面図である。 図1のA−A′線における半導体チップの製造工程断面図である。 本発明の第1実施例を示すチップサイズパッケージの斜視図である。 本発明の第2実施例を示すウエハのチップとなる部分の平面図である。 本発明の第2実施例を示すウエハのチップの断面図(図4のB−B′線断面図)である。 本発明の第2実施例を示すチップサイズパッケージの斜視図である。 本発明の第3実施例を示す配線金属の形成を先に行った場合のチップサイズパッケージの要部断面図である。 従来のチップサイズパッケージの一部破断斜視図である。 従来のチップサイズパッケージのうちテープキャリア方式を示す断面図である。 本発明の第4実施例を示すチップサイズパッケージの製造工程断面図(図11のC−C′線断面図)である。 本発明の第4実施例を示すチップサイズパッケージの平面図である。 本発明の第4実施例を示すチップサイズパッケージの斜視図である。
符号の説明
50,700 補強板
100 PSG膜(酸化膜)
101,102,103,104,… LSI(半導体チップ)
200,1200 エポキシ樹脂
201,202,203,204,205,206,207,208 電極(アルミニウム)
301,302,303,304,305,306,307,308,804,805,… バンプ(スタッドバンプ)
401,402,403,404,405,406,407,…,704,705,1401,1402,1403,1404,1405 配線金属
500,1500 半田レジスト
601,602,603,604,605,… 半田ボール
1400 銅箔

Claims (9)

  1. 表面に複数の電極が形成された半導体チップと、
    前記電極上に形成されたバンプと、
    前記半導体チップの表面上に、前記バンプの上面を露出するように設けられた樹脂と、
    前記樹脂上に設けられた、前記バンプと電気的に接続する配線と、
    を含むことを特徴とするチップサイズパッケージ。
  2. 請求項1記載のチップサイズパッケージにおいて、前記配線上には半田ボールが形成されていることを特徴とするチップサイズパッケージ。
  3. 請求項2記載のチップサイズパッケージにおいて、前記半田ボールは対応する前記電極よりも前記半導体チップの中央側に設けられていることを特徴とするチップサイズパッケージ。
  4. 請求項1〜3のいずれか1項に記載のチップサイズパッケージにおいて、前記半導体チップの裏面は露出していることを特徴とするチップサイズパッケージ。
  5. 請求項1〜4のいずれか1項に記載のチップサイズパッケージにおいて、前記バンプの材質は金であることを特徴とするチップサイズパッケージ。
  6. 請求項1〜4のいずれか1項に記載のチップサイズパッケージにおいて、前記バンプの材質は銅であることを特徴とするチップサイズパッケージ。
  7. 請求項1〜6のいずれか1項に記載のチップサイズパッケージにおいて、前記バンプの高さは30μm〜60μmであることを特徴とするチップサイズパッケージ。
  8. 請求項1〜7のいずれか1項に記載のチップサイズパッケージにおいて、前記半導体チップの表面と前記樹脂との間には保護膜が設けられていることを特徴とするチップサイズパッケージ。
  9. 請求項1〜8のいずれか1項に記載のチップサイズパッケージにおいて、前記バンプの先端はくびれた形状となっていることを特徴とするチップサイズパッケージ。
JP2004269894A 2004-09-16 2004-09-16 チップサイズパッケージ Expired - Lifetime JP4279224B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004269894A JP4279224B2 (ja) 2004-09-16 2004-09-16 チップサイズパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004269894A JP4279224B2 (ja) 2004-09-16 2004-09-16 チップサイズパッケージ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002103225A Division JP3614829B2 (ja) 2002-04-05 2002-04-05 チップサイズパッケージ

Publications (2)

Publication Number Publication Date
JP2005005738A true JP2005005738A (ja) 2005-01-06
JP4279224B2 JP4279224B2 (ja) 2009-06-17

Family

ID=34101526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004269894A Expired - Lifetime JP4279224B2 (ja) 2004-09-16 2004-09-16 チップサイズパッケージ

Country Status (1)

Country Link
JP (1) JP4279224B2 (ja)

Also Published As

Publication number Publication date
JP4279224B2 (ja) 2009-06-17

Similar Documents

Publication Publication Date Title
JP3313547B2 (ja) チップサイズパッケージの製造方法
US10008460B2 (en) Semiconductor package and method of forming the same
JP5636265B2 (ja) 半導体パッケージ及びその製造方法
JP2002261190A (ja) 半導体装置、その製造方法及び電子機器
JPH0855938A (ja) 半導体装置及びその製造方法
JP2009088254A (ja) 電子部品パッケージ及び電子部品パッケージの製造方法
JP2006140508A (ja) 半導体パッケージの製造方法
JP2701589B2 (ja) 半導体装置及びその製造方法
JP3614828B2 (ja) チップサイズパッケージの製造方法
US20100013091A1 (en) Semiconductor device including a copolymer layer
JPH1092865A (ja) 半導体装置およびその製造方法
KR20040069513A (ko) 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법
JP4279222B2 (ja) チップサイズパッケージの製造方法
JP4207872B2 (ja) チップサイズパッケージ
JP3614829B2 (ja) チップサイズパッケージ
JP4279224B2 (ja) チップサイズパッケージ
JP4300526B2 (ja) チップサイズパッケージ
JP4279223B2 (ja) チップサイズパッケージ
JP2000164617A (ja) チップサイズパッケージおよびその製造方法
JP4440494B2 (ja) 半導体装置の製造方法
JP5776174B2 (ja) 電子部品内蔵基板の製造方法
JP2002313988A (ja) チップサイズパッケージの製造方法
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP2002324873A (ja) 半導体装置及びその製造方法
JP4562371B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081113

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090114

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4