JP2005004220A - プラズマディスプレイパネルの駆動装置および方法 - Google Patents

Abstract

【課題】 消費電力を低減させると共に高速駆動を可能にしたプラズマ・ディスプレイ・パネルの駆動装置および方法を提供する。
【解決手段】 サブフィールド別に供給されるデータのロードを把握し、前記ロードに対応して第１および第２の制御信号を生成するデータ・ロード検出部と、データ・ロード検出部からの前記第１の制御信号に対応して直流電圧を供給するための直流電圧供給部と、データ・ロード検出部からの前記第２の制御信号に対応してデータ電圧を供給するためのエネルギー回収回路と、エネルギー回収回路および前記直流電圧供給部から供給される直流電圧およびデータ電圧のうちのいずれか一つの電圧を用いてデータパルスを生成するためのアドレス駆動部とを備える。
【選択図】 図１２

Description

本発明は、プラズマ・ディスプレイ・パネル（ＰＤＰ：Plasma Display Panel）に係り、より詳細には、消費電力を低減させると共に高速駆動を可能にしたプラズマ・ディスプレイ・パネルの駆動装置および方法に関する。

プラズマ・ディスプレイ・パネル（Plasma Display Panel：以下「ＰＤＰ」という。）はガス放電によって発生する紫外線が蛍光体を励起させるとき、蛍光体から可視光線が発生することを利用した表示装置である。ＰＤＰは、今まで表示手段の主流を形成してきた陰極線管（Cathode Ray Tube：ＣＲＴ）に比べて厚さが薄くて軽く、高鮮明の大型画面への具現が可能であるという点などの長所がある。ＰＤＰは、マトリックス状に配列された多数の放電セルで構成され、一つの放電セルが画面の一画素を形成する。

図１は従来の面放電ＡＣ−ＰＤＰの放電セルを示す斜視図である。図１を参照すれば、３電極面放電型ＡＣ−ＰＤＰの放電セルは、上部基板１０上に形成された走査電極１２Ｙおよび維持電極１２Ｚと、下部基板１８上に形成されたアドレス電極２０Ｘとを備える。走査電極１２Ｙと維持電極１２Ｚとが並んで形成された上部基板１０には、上部誘電体層１４と保護膜１６とが積層される。上部誘電体層１４にはプラズマ放電時に発生した壁電荷が蓄積される。保護膜１６は、プラズマ放電時に発生したスパッタリングによる上部誘電体層１４の損傷を防止すると共に、２次電子の放出效率を高める。保護膜１６としては、通常、酸化マグネシウム（ＭｇＯ）が用いられる。

アドレス電極２０Ｘが形成された下部基板１８上には、下部誘電体層２２、隔壁２４が形成され、下部誘電体層２２および隔壁２４の表面には蛍光体２６が塗布される。アドレス電極２０Ｘは、走査電極１２Ｙおよび維持電極１２Ｚと交差する方向に形成される。隔壁２４は、アドレス電極２０Ｘと並んで形成されて放電によって生成された紫外線および可視光が隣接した放電セルに漏洩することを防止する。蛍光体２６は、プラズマ放電時に発生した紫外線によって励起され、赤色、緑色または青色のうちのいずれか一つの可視光線を発生する。上／下部基板１０、１８と隔壁２４との間に設けられた放電空間にはガス放電のための不活性ガスが注入される。

このようなＰＤＰは、画像の階調を具現するために、一つのフレームを発光回数の異なる複数のサブフィールドに分けて時分割駆動をする。各サブフィールドは以前の画面を初期化するためのリセット期間と、走査ラインを選択して該選択された走査ラインでセルを選択するためのアドレス期間と、放電回数によって階調を具現するサステイン期間とで分けられる。

ここで、リセット期間は、ランプパルスが供給される全面書き込み期間と、安定化パルスが供給される安定化期間とで分けられる。例えば、２５６階調で画像を表示しようとする場合は、図２に示すように、１／６０秒にあたるフレーム期間（１６.６７ｍｓ）は８個のサブフィールドＳＦ１〜ＳＦ８で分けられる。各サブフィールドのアドレス期間は各サブフィールド毎に等しい反面、サステイン期間は各サブフィールドで２^ｎ（ｎ＝０，１，２，３，４，５，６，７）の割合で増加する。

図３を参照すれば、従来の面放電型ＡＣ−ＰＤＰの駆動装置は、ｍ×ｎ個の放電セル１が走査電極ラインＹ１〜Ｙｍ、維持電極ラインＺ１〜Ｚｍおよびアドレス電極ラインＸ１〜Ｘｎに接続されるようにマトリックス状に配置されたＰＤＰ３０と、走査電極ラインＹ１〜Ｙｍを駆動するための走査駆動部３２と、維持電極ラインＺ１〜Ｚｍを駆動するための維持駆動部３４と、奇数番目のアドレス電極ラインＸ１、Ｘ３、…、Ｘｎ-３、Ｘｎ-１と偶数番目のアドレス電極ラインＸ２、Ｘ４、…、Ｘｎ-２、Ｘｎとを分割駆動するための第１および第２のアドレス駆動部３６Ａ、３６Ｂを備える。

走査駆動部３２は、走査電極ラインＹ１〜Ｙｍにスキャンパルスとサステインパルスとを順次供給し、各放電セル１がライン単位に順次走査されるようにすると共にｍ×ｎ個の放電セル１のそれぞれにおいて放電が持続する。維持駆動部３４は、維持電極ラインＺ１〜Ｚｍの全てにサステインパルスを供給する。第１および第２のアドレス駆動部３６Ａ、３６Ｂは、スキャンパルスに同期するように映像データをアドレス電極ラインＸ１〜Ｘｎに供給する。第１のアドレス駆動部３６Ａは奇数番目のアドレス電極ラインＸ１、Ｘ３、…、Ｘｎ-３、Ｘｎ-１に映像データを供給し、第２のアドレス駆動部３６Ｂは偶数番目のアドレス電極ラインＸ２、Ｘ４、…、Ｘｎ-２、Ｘｎに映像データを供給する。

このように駆動される面放電ＡＣ−ＰＤＰでは、アドレス放電およびサステイン放電に数百Ｖ以上の高電圧を必要とする。これにより、アドレス放電およびサステイン放電に必要な駆動電力を最小化するために、走査駆動部３２、維持駆動部３４およびアドレス駆動部３６Ａ、３６Ｂに電力回収装置が設けられる。電力回収装置はパネルに充電される電圧を回収し、これを次回の放電時の駆動電圧として再供給する。

図４はアドレス駆動部の前端に設けられた従来の電力回収装置を示す図である。図４を参照すると、従来の電力回収装置４０は、第１のアドレス駆動部３６Ａとエネルギー回収用キャパシタＣｓとの間に接続されたインダクタＬと、エネルギー回収用キャパシタＣｓとインダクタＬとの間に並列に接続された第１および第３のスイッチＳ１、Ｓ３と、インダクタＬと第１のアドレス駆動部３６Ａとの間に並列に接続された第２および第４のスイッチＳ２、Ｓ４とを備える。パネルキャパシタＣｐはＰＤＰ放電セルの静電容量を等価的に表したものである。

第２のスイッチＳ２は電圧源Ｖｄに接続され、第４のスイッチＳ４は基底電圧源ＧＮＤに接続される。エネルギー回収用キャパシタＣｓは、アドレス放電時にパネルキャパシタＣｐに充電された電圧を回収して充電すると共に、充電された電圧をパネルキャパシタＣｐに再供給する。このようなエネルギー回収用キャパシタＣｓは、アドレス電圧Ｖｄの半分値にあたるＶｄ／２の電圧を充電する。インダクタＬはパネルキャパシタＣｐと共に共振回路を形成する。第１ないし第４のスイッチＳ１〜Ｓ４はターン・オンおよびターン・オフされながらエネルギー回収用キャパシタＣｓに電圧を充電させるか、充電された電圧をパネルキャパシタＣｐに供給する。

第１のアドレス駆動部３６Ａは多数の第５および第６のスイッチＳ５、Ｓ６を備える。第５のスイッチＳ５は電力回収装置４０に接続され、第６のスイッチＳ６は基底電圧源ＧＮＤに接続される。第５のスイッチＳ５はデータパルスが供給されるときにターン・オンされ、データパルスが供給されないときにはターン・オフされる。一方、第２のアドレス駆動部３６Ｂの前端に形成された電力回収装置は、パネルキャパシタＣｐを中心に第１のアドレス駆動部３６Ａおよび電力回収装置４０に対して対称的に形成される。

図５は、図４に示された各スイッチのオン／オフタイミングと、パネルキャパシタに供給される電圧値を示すタイミング図である。
図４および図５を結び付けて電力回収装置４０の動作過程を詳しく説明する。
まず、Ｔ１期間の以前にパネルキャパシタＣｐに充電された電圧は０Ｖであると仮定する。また、エネルギー回収用キャパシタＣｓにはＶｄ／２の電圧が充電されていると仮定する。

Ｔ１期間では、第１および第５のスイッチＳ１、Ｓ５がターン・オンされる。このとき、放電セルが選択されないと、すなわちアドレス電極ラインＸにデータパルスが供給されないと第５のスイッチＳ５はターン・オフ状態を維持する。第１および第５のスイッチＳ１、Ｓ５がターン・オンされると、エネルギー回収用キャパシタＣｓから第１のスイッチＳ１、インダクタＬ、第５のスイッチＳ５およびパネルキャパシタＣｐに繋がる電流パスが形成される。したがって、エネルギー回収用キャパシタＣｓに充電された電圧がパネルキャパシタＣｐに供給される。このとき、インダクタＬとパネルキャパシタＣｐとが直列共振回路を形成するため、パネルキャパシタＣｐはＶｄの電圧が供給される。

Ｔ２期間では第２のスイッチＳ２がターン・オンされる。第２のスイッチＳ２がターン・オンされると、アドレス電圧源Ｖｄの電圧がパネルキャパシタＣｐに供給される。Ｔ２期間に供給されるアドレス電圧Ｖｄは、パネルキャパシタＣｐの電圧がアドレス電圧Ｖｄ以下に落ちることを防止し、これによって安定したアドレス放電が起こり得る。一方、Ｔ１期間中にパネルキャパシタＣｐの電圧がアドレス電圧Ｖｄまで上昇したので、アドレス放電を起こすために外部から供給する駆動電力が最小化される。

Ｔ３期間では、第１のスイッチＳ１がターン・オフされると共に第２のスイッチＳ２がターン・オンの状態を維持する。したがって、Ｔ３期間中にパネルキャパシタＣｐはアドレス電圧Ｖｄを維持する。
Ｔ４期間では、第２のスイッチＳ２がターン・オフされると共に第３のスイッチＳ３がターン・オンされる。第３のスイッチＳ３がターン・オンされると、パネルキャパシタＣｐから第５のスイッチＳ５、インダクタＬおよび第３のスイッチＳ３を介してエネルギー回収用キャパシタＣｓに繋がる電流パスが形成され、パネルキャパシタＣｐに充電された電圧がエネルギー回収用キャパシタＣｓに回収される。

Ｔ５期間では、第３および第５のスイッチＳ３、Ｓ５がターン・オフされると共に、第４および第６のスイッチＳ４、Ｓ６がターン・オンされる。第４および第６のスイッチＳ４、Ｓ６がターン・オンされると、基底電圧源ＧＮＤとパネルキャパシタＣｐとの間に電流パスが形成されてパネルキャパシタＣｐの電圧は０Ｖに降下する。実際に、従来の電力回収装置はＴ１ないしＴ５の動作過程を繰り返しながらデータパルスをパネルキャパシタＣｐに供給する。

しかし、このような従来の電力回収装置から供給されるデータパルスは広いパルス幅を有するため、高速アドレッシングができないという短所がある。これを図６を参照して詳しく説明する。まず、従来の電力回収装置から供給されるデータパルスは、パネルキャパシタＣｐに電圧が充電されるＴ１’期間と、アドレス電圧がパネルキャパシタＣｐに供給されるＴ２’期間と、パネルキャパシタＣｐに充電された電圧を回収してエネルギー回収用キャパシタＣｓに充電させるためのＴ３’期間と、パネルキャパシタＣｐの電圧を０Ｖに降下させるためのＴ４’期間とで分けられる。

ここで、実際にアドレス放電に必要な期間はＴ２’期間であり、Ｔ１’、Ｔ３’およびＴ４’期間はキャパシタＣｓ、Ｃｐに電圧を充電する予備区間である。言い換えれば、従来には実際アドレス放電に必要なＴ２’期間を除いた予備区間Ｔ１’、Ｔ３’、Ｔ４’により、高速アドレッシングが困難になる。
このような問題点を解決するために、図７のような電力回収装置５０Ａが提案されている。

図７を参照すれば、電力回収装置５０Ａは、第１のアドレス駆動部３６Ａとエネルギー回収用キャパシタＣｓとの間に接続されたインダクタＬと、エネルギー回収用キャパシタＣｓとインダクタＬとの間に並列に接続された第１および第３のスイッチＳ１、Ｓ３と、インダクタＬと第１のアドレス駆動部３６Ａとの間に接続された第２のスイッチＳ２とを備える。パネルキャパシタＣｐは放電セルの静電容量を等価的に表したものである。

第２のスイッチＳ２はアドレス電圧源Ｖｄに接続される。エネルギー回収用キャパシタＣｓは、パネルキャパシタＣｐに充電された電圧を回収して充電すると共に、充電された電圧をパネルキャパシタＣｐに再供給する。このとき、エネルギー回収用キャパシタＣｓに充電される電圧は、供給されるデータによって変化する。インダクタＬはパネルキャパシタＣｐと共に共振回路を形成する。第１ないし第３のスイッチＳ１〜Ｓ３はターン・オンおよびターン・オフされながらエネルギー回収用キャパシタＣｓに電圧を充電させるか、充電された電圧をパネルキャパシタＣｐに供給する。

第１のアドレス駆動部３６Ａは多数の第４および第５のスイッチＳ４、Ｓ５を備える。第４のスイッチＳ４は電力回収装置５０に接続され、第５のスイッチＳ５は基底電圧源ＧＮＤに接続される。第４のスイッチＳ４はデータパルスが供給されるときにターン・オンされ、データパルスが供給されないときにターン・オフされる。一方、第２のアドレス駆動部３６Ｂの前端に形成された電力回収装置は、パネルキャパシタＣｐを中心に第１のアドレス駆動部３６Ａおよび電力回収装置５０Ａに対して対称的に形成される。

図８は、図７に示された各スイッチのオン／オフタイミングと、パネルキャパシタに供給される電圧値を示すタイミング図である。
図７および図８を結び付けて本発明に係る電力回収装置５０Ａの動作過程を説明する。まず、Ｔ１期間の以前にパネルキャパシタＣｐに充電された電圧は０Ｖであり、エネルギー回収用キャパシタＣｓには所定の電圧が充電されていると仮定する。

Ｔ１期間では、第１および第４のスイッチＳ１、Ｓ４がターン・オンされる。このとき、放電セルが選択されないと、すなわち、パネルキャパシタＣｐにデータパルスが供給されないと第４のスイッチＳ４はターン・オフ状態を維持する。第１および第４のスイッチＳ１、Ｓ４がターン・オンされると、エネルギー回収用キャパシタＣｓから第１のスイッチＳ１、インダクタＬ、第４のスイッチＳ４およびパネルキャパシタＣｐに繋がる電流パスが形成される。インダクタＬとパネルキャパシタＣｐとは直列共振回路を形成してパネルキャパシタＣｐにアドレス電圧Ｖｄが供給される。

Ｔ２期間では第２のスイッチＳ２がターン・オンされる。第２のスイッチＳ２がターン・オンされると、アドレス電圧Ｖｄの電圧値がパネルキャパシタＣｐに供給される。このとき、パネルキャパシタＣｐに供給されるアドレス電圧Ｖｄは、パネルキャパシタＣｐの電圧がアドレス電圧Ｖｄ以下に落ちることを防止してアドレス放電が正常に起こるようにする。

Ｔ３期間では、第１のスイッチＳ１がターン・オフされると共に第２のスイッチＳ２がターン・オン状態を維持する。したがって、Ｔ３期間中にパネルキャパシタＣｐはアドレス電圧Ｖｄを維持する。
Ｔ４期間では、第２のスイッチＳ２がターン・オフされると共に第３のスイッチＳ３がターン・オンされる。第３のスイッチＳ３がターン・オンされると、パネルキャパシタＣｐから第４のスイッチＳ４、インダクタＬおよび第３のスイッチＳ３を介してエネルギー回収用キャパシタＣｓに繋がる電流パスが形成され、パネルキャパシタＣｐに充電された電圧がエネルギー回収用キャパシタＣｓに回収される。

Ｔ５期間では、Ｔ１期間の動作を繰り返してアドレスパルスをアドレス電極ラインＸに供給する。実際に、パネルキャパシタＣｐに供給されるデータパルスは、Ｔ１ないしＴ４期間中の動作過程が周期的に繰り返されながら得られるようになる。
また、図４に示された従来の電力回収装置４０の問題点を解決するために、図９のような電力回収装置５０Ｂが提案されている。

図９を参照すれば、電力回収装置５０Ｂは、第１のアドレス駆動部３６Ａとソース・キャパシタＣｓとの間に接続されたインダクタＬおよび第１のスイッチＳ１と、インダクタＬと第１のアドレス駆動部３６Ａとの間に接続された第２のスイッチＳ２とを備える。図９に示された電力回収装置５０Ｂと図４に示された電力回収装置４０とを比べてみる。図４に示された電力回収装置４０では、インダクタＬとソース・キャパシタＣｓとの間に２つのスイッチが並列で繋がれていたが、図９に示された電力回収装置５０では、インダクタＬとソース・キャパシタＣｓとの間に一つのスイッチＳ１が直列に繋がれていることが分かる。第１のアドレス駆動部３６Ａは、電力回収装置５０ＢとパネルキャパシタＣｐとの間に接続された第３および第４のスイッチＳ３、Ｓ４で構成される。パネルキャパシタＣｐは、各アドレス電極ラインＸ１〜Ｘｎの間に形成された静電容量を等価的に表したものである。第２のスイッチＳ２はアドレス電圧源Ｖｄに接続され、第４のスイッチＳ４は基底電圧源ＧＮＤに接続される。ソース・キャパシタＣｓは、アドレス放電時にパネルキャパシタＣｐに充電された電圧を回収して充電すると共に、充電された電圧をパネルキャパシタＣｐに再供給する。ソース・キャパシタＣｓは、アドレス電圧Ｖｄの半分値にあたるＶｄ／２の電圧でパネルキャパシタの電荷を充電できるように大きな容量値を有する。インダクタＬはパネルキャパシタＣｐと共に共振回路を形成する。第３のスイッチＳ３はデータパルスが供給されるときにターン・オンされ、データパルスが供給されないときにターン・オフされる。第２のアドレス駆動部３６Ｂの前端に形成された電力回収装置は、パネルキャパシタＣｐを中心に第１のアドレス駆動部３６Ａおよび電力回収装置５０Ｂに対称的に形成される。

図１０は、図９に示された各スイッチのオン／オフタイミングと、パネルキャパシタの出力波形を示すタイミング図および波形図である。
図９および図１０を結び付けて電力回収装置５０Ｂの動作過程を説明する。
まず、Ｔ１期間の以前に各アドレス電極ラインＸの間に充電された電圧、すなわちパネルキャパシタＣｐに充電された電圧は０Ｖであると仮定する。また、ソース・キャパシタＣｓにはＶｄ／２の電圧が充電されていると仮定する。

Ｔ１期間では第１および第３のスイッチＳ１、Ｓ３がターン・オンされる。このとき、放電セルが選択されないと、すなわちアドレス電極ラインＸにデータパルスが供給されないと第３のスイッチＳ３はターン・オフ状態を維持する。第１および第３のスイッチＳ１、Ｓ３がターン・オンされると、ソース・キャパシタＣｓから第１のスイッチＳ１、インダクタＬ、第３のスイッチＳ３およびパネルキャパシタＣｐに繋がる電流パスが形成される。このとき、インダクタＬとパネルキャパシタＣｐとは直列共振回路を形成する。ソース・キャパシタＣｓにはＶｄ／２の電圧が充電されているので、直列共振回路においてインダクタＬの電流充／放電によってパネルキャパシタＣｐの電圧はソース・キャパシタＣｓ電圧の２倍であるアドレス電圧Ｖｄまで上昇する。

Ｔ２期間では第２のスイッチＳ２がターン・オンされる。第２のスイッチＳ２がターン・オンされると、アドレス電圧Ｖｄがアドレス電極ラインＸに供給される。アドレス電極ラインＸに供給されるアドレス電圧Ｖｄは、パネルキャパシタＣｐの電圧がアドレス電圧Ｖｄ以下に落ちることを防止してアドレス放電が正常に起こるようにする。このとき、Ｔ１期間中にパネルキャパシタＣｐの電圧がアドレス電圧Ｖｄまで上昇したので、アドレス放電を起こすために外部から供給する駆動電力が最小化される。

Ｔ３期間では、第１のスイッチＳ１がターン・オフされると共にアドレス電極ラインＸに供給されるアドレス電圧Ｖｄが維持される。
Ｔ４期間では、第２のスイッチＳ２がターン・オフされると共に第１のスイッチＳ１がターン・オンされる。第１のスイッチＳ１がターン・オンされると、パネルキャパシタＣｐから第３のスイッチＳ３、インダクタＬ、第１のスイッチＳ１およびソース・キャパシタＣｓに繋がる電流パスが形成され、パネルキャパシタＣｐに充電された電圧がソース・キャパシタＣｓに回収される。パネルキャパシタＣｐが放電しながらパネルキャパシタＣｐの電圧が降下し、同時に、ソース・キャパシタＣｓにはＶｄ／２の電圧が充電される。このとき、第１のスイッチＳ１はターン・オン状態を維持しているので、ソース・キャパシタＣｓから第１のスイッチＳ１、インダクタＬ、第３のスイッチＳ３およびパネルキャパシタＣｐに繋がる電流パスが形成される。すなわち、ソース・キャパシタＣｓはＶｄ／２の電圧が充電された後、Ｔ５期間で示すようにパネルキャパシタＣｐに放電を開始する。第４のスイッチＳ４は、データパルスがアドレス電極ラインＸに供給されないときにターン・オンされる。実際、アドレス電極ラインＸに供給されるデータパルスは、Ｔ１ないしＴ４期間中の動作過程が周期的に繰り返されながら得られるようになる。

このような図７および図９に示された電力回収装置５０Ａ、５０Ｂから生成されるデータパルスは、図１１に示すように、パネルキャパシタＣｐに電圧が充電されるＴ１’期間と、アドレス電圧ＶｄがパネルキャパシタＣｐに供給されるＴ２’期間と、パネルキャパシタＣｐに充電された電圧を回収してエネルギー回収用キャパシタＣｓに充電するＴ３’期間とで分けられる。すなわち、図７および図９に示された電力回収装置５０Ａ、５０Ｂでは、エネルギー回収用キャパシタＣｓの電圧をＶｄ／２に維持するためのＴ４’期間（図６参照）が取り除かれて高速アドレッシングが可能になる。

しかし、このような電力回収装置５０Ａ、５０Ｂは、各アドレス電極ラインにデータパルスが供給される度毎に電力回収装置５０Ａ、５０Ｂを動作させる。したがって、少数のデータパルスが各アドレス電極ラインに供給されると、すなわち、各アドレス電極ラインのデータ・ロードが少ないと、電力回収装置５０Ａ、５０Ｂを駆動するときに、かえって消費電力を増加させるという問題点がある。すなわち、消費電力を減らすための電力回収装置５０Ａ、５０Ｂを用いて電力を回収する過程において、データ・ロードが少ない場合には、電力回収装置５０Ａ、５０Ｂ内の各種部品を駆動するための電力が、アドレス電極ラインにデータパルスを供給するための電力よりもかえって大きくなり、消費電力が増加するという問題点がある。

本発明の目的は、消費電力を低減させると共に高速駆動を可能にしたプラズマ・ディスプレイ・パネルの駆動装置および方法を提供することにある。

上記目的を達成するために、本発明の実施形態に係るプラズマ・ディスプレイ・パネルの駆動装置は、サブフィールド別に供給されるデータのロードを把握し、前記ロードに対応して第１および第２の制御信号を生成するデータ・ロード検出部と、データ・ロード検出部からの前記第１の制御信号に対応して直流電圧を供給するための直流電圧供給部と、データ・ロード検出部からの前記第２の制御信号に対応してデータ電圧を供給するためのエネルギー回収回路と、エネルギー回収回路および前記直流電圧供給部から供給される直流電圧およびデータ電圧のうちのいずれか一つの電圧を用いてデータパルスを生成するためのアドレス駆動部とを備える。

前記プラズマ・ディスプレイ・パネルの駆動装置において、 前記データ・ロード検出部は、前記データのロードが予め設定された基準値未満であれば前記第１の制御信号を生成し、それ以外の場合は前記第２の制御信号を生成することを特徴とする。
前記プラズマ・ディスプレイ・パネルの駆動装置において、基準値は、前記データパルスの最大スイッチング回数の半分に設定されることを特徴とする。

前記プラズマ・ディスプレイ・パネルの駆動装置において、直流電圧供給部およびエネルギー回収回路は、前記アドレス駆動部の内部および外部のうちのいずれか一方に設けられることを特徴とする。
前記プラズマ・ディスプレイ・パネルの駆動装置において、データ・ロード検出部は、前記サブフィールド別にデータを割り当てるサブフィールドマッピング部と前記アドレス駆動部との間に設けられることを特徴とする。

前記プラズマ・ディスプレイ・パネルの駆動装置において、データ・ロード検出部は、前記サブフィールド別にデータを割り当てるサブフィールドマッピング部に含まれることを特徴とする。
本発明の実施形態に係るプラズマ・ディスプレイ・パネルの駆動装置は、選択的消去サブフィールドでは第１の制御信号を生成し、選択的書き込みサブフィールドでは第２の制御信号を生成するサブフィールドマッピング部と、サブフィールドマッピング部からの前記第１の制御信号に対応して直流電圧を供給するための直流電圧供給部と、サブフィールドマッピング部からの前記第２の制御信号に対応してデータ電圧を供給するためのエネルギー回収回路と、エネルギー回収回路および前記直流電圧供給部から供給される直流電圧およびデータ電圧のうちのいずれか一つの電圧を用いてデータパルスを生成するためのアドレス駆動部とを備える。

前記プラズマ・ディスプレイ・パネルの駆動装置において、サブフィールドマッピング部は、前記選択的書き込みサブフィールドおよび選択的消去サブフィールド別に供給されるデータのロードを把握し、前記データ・ロードが予め設定された基準値未満であれば前記第１の制御信号を生成し、それ以外の場合は前記第２の制御信号を生成することを特徴とする。

前記プラズマ・ディスプレイ・パネルの駆動装置において、基準値は、前記データパルスの最大スイッチング回数の半分に設定されることを特徴とする。
前記プラズマ・ディスプレイ・パネルの駆動装置において、直流電圧供給部およびエネルギー回収回路は、前記アドレス駆動部の内部および外部のうちのいずれか一方に設けられることを特徴とする。

前記プラズマ・ディスプレイ・パネルの駆動装置において、サブフィールドマッピング部は、データのロードとは無関係に前記選択的消去サブフィールドでは前記第１の制御信号を供給することを特徴とする。
前記プラズマ・ディスプレイ・パネルの駆動装置において、サブフィールドマッピング部は、前記データのロードとは無関係に前記選択的書き込みサブフィールドでは前記第２の制御信号を供給することを特徴とする。

本発明の実施形態に係るプラズマ・ディスプレイ・パネルの駆動方法は、サブフィールド別にデータのロードを把握する第１の段階と、ロードに対応して直流電圧供給部およびエネルギー回収回路のうちのいずれか一つを駆動する第２の段階と、直流電圧供給部およびエネルギー回収回路のうちのいずれか一つから供給される電圧を用いてデータパルスを生成する第３の段階とを含む。

前記プラズマ・ディスプレイ・パネルの駆動方法において、第１の段階は、前記データのロードが予め設定された基準値未満であれば第１の制御信号を生成し、それ以外の場合は第２の制御信号を生成する段階であることを特徴とする。
前記プラズマ・ディスプレイ・パネルの駆動方法において、基準値は、前記データパルスの最大スイッチング回数の半分に設定されることを特徴とする。
前記目的の他、本発明の他の目的および特徴は、添付図面を参照した実施形態に係る説明を通じて明らかになるであろう。

本発明に係るプラズマ・ディスプレイ・パネルの駆動装置および方法は、入力されるビデオデータのデータ・ロードおよび駆動方式に従って電力回収装置を駆動／非駆動にて適宜に区分して駆動することができるので、駆動効率を高めると共に高速駆動が可能な電力回収装置を用いることで高速駆動を可能にする。

（１）第１実施形態
以下、図１２〜図１７を参照して本発明の好ましい実施形態について説明する。
図１２は本発明の第１実施形態に係るプラズマ・ディスプレイ・パネルの駆動装置を示す図である。図１２を参照すると、本発明の第１実施形態に係るＰＤＰの駆動装置は、入力ライン６１とパネル部８０との間に接続された第１の逆ガンマ補正部６２Ａ、利得調整部６４、誤差拡散部６６、サブフィールドマッピング部６８、およびデータ整列部７４と、サブフィールドマッピング部６８とパネル部８０との間に接続されたデータ・ロード検出部７２および直流電圧供給部７９と、入力ライン６１とパネル部８０との間に接続された第２の逆ガンマ調整部６２Ｂ、ＡＰＬ（Average Picture Level：平均映像値）部７６と、タイミング・コントローラ（Timing Controller）７８とを備える。

第１および第２の逆ガンマ補正部６２Ａ、６２Ｂは、ガンマ補正されたビデオ信号を逆ガンマ補正し、映像信号の階調値に応じた輝度値を線形的に変換させる。
ＡＰＬ部７６は、第２の逆ガンマ補正部６２Ｂによって補正されたビデオデータを入力され、サステインパルスの数を調節するためのＮ段階の信号を発生する。一方、ＡＰＬ部７６によって検出されたＡＰＬは、タイミング・コントローラ７８に入力される。

利得調整部６４は、第１の逆ガンマ補正部６２Ａで補正されたビデオデータを有効利得分増幅させる。
誤差拡散部６６は、セルの誤差成分を隣接した各セルに拡散させることにより、輝度値を微細に調整する。
サブフィールドマッピング部６８は、誤差拡散部６６からの補正されたビデオデータをサブフィールド別に再割り当てする。

データ整列部７４は、ＰＤＰ７９の解像度フォーマットに適合するように、サブフィールドマッピング部６８から入力されるビデオデータを変換してメモリー７０に格納すると共に、メモリー７０に格納されたデータを読み出し、パネル部８０内のアドレス駆動部８６に供給する。
データ・ロード検出部７２は、サブフィールドマッピング部６８によってサブフィールド別に再割り当てされたデータのスイッチングの割合、すなわちデータ・ロードを検出する。そして、検出されたデータ・ロードに対応して制御信号ＣＳ１（またはＣＳ２）を直流電圧供給部７９、またはアドレス駆動部８６の電力回収装置８５に供給する。

直流電圧供給部７９は、データ・ロード検出部７２から供給された第１の制御信号ＣＳ１によって駆動されて直流電圧をアドレス駆動部８６に供給する。かかる直流電圧供給部７９は、データ・ロード検出部７２によって検出されたデータ・ロードが少ないときに直流電圧をアドレス駆動部８６に供給し、データパルスが各アドレス電極（データ電極）ラインに供給されるように該当する各アドレス電極ラインに繋がれたスイッチをターン・オンする。このとき、直流電圧供給部７９はアドレス駆動部８６内に設けられても良い。

タイミング・コントローラー７８は、ＡＰＬ部７６とパネル部８０との間に接続され、ＡＰＬによってサステインパルスを発生する回路を制御してサステインパルスの数を調整する。
パネル部８０は、画像を表示するパネル８８と、パネル８８内の走査電極、維持電極、および各アドレス電極のそれぞれを駆動するための複数の駆動部とを備える。これらの駆動部は各電極を駆動するための走査駆動部８２、維持駆動部８４、およびアドレス駆動部８６を備える。このとき、各駆動部はタイミング・コントローラー７８からのタイミング制御信号によって駆動される。また、走査駆動部８２および維持駆動部８４は、サステイン期間にタイミング・コントローラ７８の制御による表示放電を起こすためのサステインパルスを走査電極および維持電極に供給する。パネル部８０内のアドレス駆動部８６には、消費電力を減らすための電力回収装置８５が設けられる。

電力回収装置８５は、データ・ロード検出部７２から供給された第２の制御信号ＣＳ２によって駆動される。このような電力回収装置８５はデータ・ロードが多いとき、すなわち、第２の制御信号ＣＳ２が供給されるときにスイッチング動作によってデータパルスをパネル８８内の各アドレス電極ラインに供給する。このとき、電力回収装置８５は、図７および図９に示された電力回収装置を用いるので、電力を回収して消費電力を低減させることが可能となるだけではなく、高速アドレッシングも可能である。

これを図１３を参照して詳細に説明する。まず、データ・ロード検出部７２は、データ・ロードが基準値以上であれば、第２の制御信号ＣＳ２をパネル部８０内のアドレス駆動部８６に供給して電力回収装置８５を駆動する。もし、データ・ロードが基準値未満であれば、データ・ロード検出部７２は第１の制御信号ＣＳ１をパネル部８０内のアドレス駆動部８６に繋がれた直流電圧供給部７９に供給して直流電圧供給部７９を駆動する。このとき、データ・ロードによってそれぞれ異なる制御信号を発生させて直流電圧供給部７９および電力回収装置８５のうちのいずれか一つを駆動する理由は、消費電力を低減させるためである。すなわち、データ・ロードが基準値以上であるということは、各アドレス電極ラインに供給されなければならないデータパルスの数が多いということを意味する。このような場合、第２の制御信号ＣＳ２をアドレス駆動部８６に供給してアドレス駆動部８６内の電力回収装置８５を駆動させる。かかる電力回収装置８５によって回収された電力が次回のデータパルスを供給するときに用いられるので、消費電力が減少するようになる。

一方、データ・ロードが基準値未満であるということは、各アドレス電極ラインに供給されなければならないデータパルスの数が少ないということを意味する。このような場合、アドレス駆動部８６内の電力回収装置８５を駆動すると、電力回収装置８５によって回収された電力より電力回収装置８５の各スイッチング素子を駆動するための電力消耗が大きいので、かえって消費電力が増加してしまう。したがって、データ・ロードが基準値未満の場合は電力回収装置８５を駆動せずに、第１の制御信号ＣＳ１を供給して直流電圧供給部７９を駆動する。かかる直流電圧供給部７９が駆動されると、直流電圧をアドレス駆動部８６に供給して、データパルスが該当する各アドレス電極ラインに供給されるように、該当する各アドレス電極ラインに繋がれたスイッチをターン・オンさせるようになる。これにより、電力回収装置が駆動されずに、データパルスが各アドレス電極ラインに供給されるので、消費電力が減少する。

ここで、データ・ロード検出部７２が第１の制御信号ＣＳ１および第２の制御信号ＣＳ２のうちのいずれか一つを発生させるために設定されるデータ・ロード基準値の設定方法を、全部で４８０データラインを有するＶＧＡ（Video Graphics Array）級を例として説明する。４８０データラインの場合、データパルスの最大スイッチング回数は２４０となる。これにより、データ・ロード基準値は最大スイッチング回数の半分である１２０となる。すなわち、ＶＧＡ級の場合、スイッチングされるスイッチング回数が１２０未満であれば、データ・ロード検出部７２は、第１の制御信号ＣＳ１をパネル部８０内のアドレス駆動部８６に繋がれた直流電圧供給部７９に供給して直流電圧供給部７９を駆動するようになる。これにより、消費電力が減少する。もし、スイッチングされるスイッチング回数が１２０以上であれば、データ・ロード検出部７２は第２の制御信号ＣＳ２をパネル部８０内のアドレス駆動部８６に供給して電力回収装置８５を駆動させる。これにより、消費電力が減少する。

このような本発明の第１の実施形態に係るＰＤＰの駆動装置の駆動方法を図１４を参照して説明する。まず、サブフィールド別に再割り当てされたデータがデータ・ロード検出部７２に供給される（Ｓ１００）。データ・ロード検出部７２からサブフィールド別のデータ・ロードを検出し、データ・ロードが基準値未満であれば第１の制御信号ＣＳ１を直流電圧供給部７９に供給し、基準値以上であれば第２の制御信号ＣＳ２をパネル部８０のアドレス駆動部８６（電力回収装置８５）に供給する（Ｓ１１０）。このとき、データ・ロードが基準値以上になれば、第２の制御信号ＣＳ２がパネル部８０のアドレス駆動部８６に供給され、電力回収装置８５を駆動させる（Ｓ１２０）。これにより、各アドレス電極ラインにデータパルスを供給するとき、電力回収装置８５は、電力を回収して次回のデータパルス供給時に用いられるので、消費電力を減少できるようになる。また、このとき、電力回収装置８５は図７および図９に示された電力回収装置を用いるので、電力を回収して消費電力を減らすだけでなく、高速アドレッシングも可能となる。もし、データ・ロードが基準値未満であれば第１の制御信号ＣＳ１が直流電圧供給部７９に供給され、スイッチング動作によってデータが各アドレス電極ラインに供給され得るように直流電圧供給部７９を駆動させる（Ｓ１３０）。これにより、電力回収装置８５を駆動しなくなり、電力回収装置８５の各スイッチング素子（図示せず）を駆動するための電力が消耗されないので、消費電力を減らすことができるようになる。かかる段階Ｓ１２０および段階Ｓ１３０の制御によってＰＤＰの各アドレス電極ラインにデータパルスが供給される（Ｓ１４０）。

（２）第２実施形態
図１５は本発明の第２の実施形態に係るプラズマ・ディスプレイ・パネルの駆動装置を示す図である。同図を参照すれば、本発明の第２実施形態に係るＰＤＰの駆動装置は、本発明の第１実施形態に係る駆動装置と比較すると、サブフィールドマッピング部１６８がデータ・ロード検出部を含み、データ・ロード検出部７２が取り除かれることを除き、他は同じ構成要素を備える。

第１および第２の逆ガンマ補正部１６２Ａ、１６２Ｂは、ガンマ補正されたビデオ信号を逆ガンマ補正して映像信号の階調値による輝度値を線形的に変換させる。
ＡＰＬ部１７６は、第２の逆ガンマ補正部１６２Ｂによって補正されたビデオデータを入力され、サステインパルスの数を調節するためのＮ段階の信号を発生する。一方、ＡＰＬ部１７６によって検出されたＡＰＬは、タイミング・コントローラ１７８に入力される
利得調整部１６４は、第１の逆ガンマ補正部１６２Ａから補正されたビデオデータを有効利得分増幅させる。

誤差拡散部１６６は、セルの誤差成分を隣接した各セルに拡散させることにより、輝度値を微細に調整する。
サブフィールドマッピング部１６８は、誤差拡散部１６６からの補正されたビデオデータをサブフィールド別に再割り当てする。このようなサブフィールドマッピング部１６８では、供給されるデータが選択的書き込み方式（Selective Write：以下、「ＳＷ」という。）で駆動されるか、或いは選択的消去方式（Selective Erase：以下「ＳＥ」という。）で駆動されるかを判断する。かかる駆動方式により、制御信号ＣＳ１１（またはＣＳ１２）を直流電圧供給部１７９またはパネル部１８０内のアドレス駆動部１８６の電力回収装置１８５に供給する。

直流電圧供給部１７９は、サブフィールドマッピング部１６８から供給された第１１の制御信号ＣＳ１１によって駆動され、直流電圧をパネル部１８０内のアドレス駆動部１８６に供給する。かかる直流電圧供給部１７９は、入力されるデータがＳＥで駆動されると、直流電圧をアドレス駆動部１８６に供給してデータパルスが各アドレス電極ラインに供給されるように該当の各アドレス電極ラインに繋がれたスイッチをターン・オンさせる。このとき、直流電圧供給部１７９はアドレス駆動部１８６内に設けられても良い。

データ整列部１７４は、パネル１８８の解像度フォーマットに適合するように、サブフィールドマッピング部１６８から入力されるビデオデータを変換してメモリー１７０に格納すると共にメモリー１７０に格納されたデータを読み出し、パネル部１８０内のアドレス駆動部１８６に供給する。
タイミング・コントローラ１７８は、ＡＰＬ部１７６とパネル部１８０との間に接続され、ＡＰＬによってサステインパルスを発生する回路を制御してサステインパルスの数を調整する。

パネル部１８０は、画像を表示するパネル１８８と、パネル１８８内の走査電極、維持電極および各アドレス電極のそれぞれを駆動するための複数の駆動部を備える。これらの駆動部は、各電極を駆動するための走査駆動部１８２、維持駆動部１８４、およびアドレス駆動部１８６を備える。このとき、各駆動部はタイミング・コントローラ１７８からのタイミング制御信号によって駆動される。また、走査駆動部１８２および維持駆動部１８４は、サステイン期間中にタイミング・コントローラ１７８の制御による表示放電を起こすためのサステインパルスを走査電極および維持電極に供給する。かかるパネル部１８０内のアドレス駆動部１８６には、消費電力を減らすための電力回収装置１８５が設けられる。

電力回収装置１８５は、サブフィールドマッピング部１６８から供給された第１２の制御信号ＣＳ１２によって駆動される。かかる電力回収装置１８５は、入力されるデータでＳＷが駆動されると、スイッチング動作によってデータをパネル１８８内の各アドレス電極ラインに供給する。このとき、電力回収装置１８５は、図７および図９に示された電力回収装置を用いるので、電力を回収して消費電力を減らせると共に高速アドレッシングも可能である。

図１６は本発明の第２の実施形態に用いられる選択的書き込みおよび消去方式（Selective Write Selective Erase：以下「ＳＷＳＥ」という。）の駆動方法による駆動波形を示す図である。
図１６を参照すると、選択的書き込みサブフィールドのリセット期間（ＲＰＤ）では、走査電極ラインＹにセットアップ（Set-up）波形のリセットパルス（ＲＰ）に続けてセットダウン（Set-down）波形のリセットパルス（−ＲＰ）が順次供給される。更に、維持電極ラインＺには正極性（＋）の直流電圧が供給される。

選択的書き込みサブフィールドのアドレス期間（ＡＰＤ）では、維持電極ラインＺに正極性の直流電圧が供給される間に、走査電極ラインＹおよびアドレス電極ラインＸのそれぞれに負極性の選択的書き込みスキャンパルス（ＳＷＳＰ）と正極性の選択的書き込みデータパルス（ＳＷＤＰ）とが相互に同期するように供給される。選択的書き込みサブフィールドのアドレス放電によって点灯されたセルに対し、サステイン放電が起こるようにサステインパルスＳＵＳＰｙ、ＳＵＳＰｚが走査電極ラインＹと維持電極ラインＺとに交互に供給される。そして、各選択的書き込みサブフィールドの終了の時点では、サステイン放電が消去されるようにする消去パルス（図示せず）が維持電極ラインＺに供給される。

選択的消去サブフィールドのリセット期間（ＲＰＤ）は省略される。選択的消去サブフィールド（ＥＳＦ）のアドレス期間（ＡＰＤ）では、走査電極ラインＹとアドレス電極ラインＸとのそれぞれに、セルを消灯するための負極性の選択的消去スキャンパルス（ＳＥＳＰ）と正極性の選択的消去データパルス（ＳＥＤＰ）とが相互に同期するように供給される。該選択的消去スキャンパルス（ＳＥＤＰ）は、負極性のスキャン基準電圧Ｖｗより高い、負極性の選択的消去用スキャン電圧Ｖｅまで降下する。選択的消去サブフィールドのアドレス放電によって消灯しない各セルに対しては、サステイン放電が起こるようにサステインパルスＳＵＳＰｙ、ＳＵＳＰｚが走査電極ラインＹと維持電極ラインＺとに交互に供給される。後続する次のサブフィールドが選択的消去フィールドである場合、現在の選択的消去サブフィールドの終了時点では、比較的にパルス幅の大きいサステインパルスＳＵＳＰｙが各走査電極ラインＹに供給される。そして、次のサブフィールドが選択的書き込みサブフィールドである最後の選択的消去サブフィールドでは、各走査電極ラインＹと各維持電極ラインＺに図示されていない消去パルスおよびランプ信号が供給され、点灯した各セルのサステイン放電を消去する。

このようなＳＷＳＥ駆動方式で入力されるデータがＳＥ方式で駆動されれば、サブフィールドマッピング部１６８から第１１制御信号ＣＳ１１をパネル部１８０内のアドレス駆動部１８６に繋がれた直流電圧供給部１７９に供給し、直流電圧供給部１７９を駆動するようになる。もし、入力されるデータがＳＷ方式で駆動されれば、サブフィールドマッピング部１６８から第１２制御信号ＣＳ１２をパネル部１８０内のアドレス駆動部１８６に供給し、電力回収装置１８５を駆動するようになる。このとき、ＳＷ駆動方式およびＳＥ駆動方式に従ってそれぞれ異なる制御信号を発生させて直流電圧供給部１７９および電力回収装置１８５のうちのいずれか一つを駆動する理由は、消費電力を減らすためである。すなわち、ＳＷＳＥは、通常、ＳＷサブフィールド６個とＳＥサブフィールド６個との計１２個のサブフィールドで構成される（このとき、サブフィールドの数は異なるように構成されていても良い。）。ここで、ＳＷは６個のサブフィールドを独立的に駆動する。すなわち、６個のサブフィールドにおいて各セルは独立したデータパルスを発生させて階調を具現する。ところで、ＳＥ駆動の際、一度消灯されたセルは以降のサブフィールドではそれ以上のデータパルスは発生しない。すなわち、ＳＥ区間においては、点灯されているセルを対象にただ一回のデータパルスのみが必要であるため、ＳＷ区間でのデータ・ロードがＳＥ区間でのデータ・ロードに比べて格段に大きい。したがって、データ・ロードの大きいＳＷ区間では、第１２の制御信号ＣＳ１２をアドレス駆動部１８９に供給し、アドレス駆動部１８６内の電力回収装置１８５を駆動する。かかる電力回収装置１８５によって回収された電力が次のデータパルスを供給するときに用いられるので、消費電力が減少するようになる。そして、データ・ロードの小さいＳＥ区間では第１１の制御信号ＣＳ１１を供給して直流電圧供給部１７９を駆動させる。かかる直流電圧供給部１７９が駆動されると、直流電圧をアドレス駆動部１８６に供給し、データパルスが各アドレス電極ラインに供給されるように該当の各アドレス電極ラインに繋がれたスイッチをターン・オンさせる。これにより、電力回収装置が駆動されずにデータパルスが各アドレス電極ラインに供給されるので消費電力が減少するようになる。

図１７は選択的書き込みサブフィールドおよび選択的消去サブフィールドにおいてデータ・ロードを示す波形図である。図１７の波形図を得た実験では、本発明の第２の実施形態によって入力されるデータがＳＷ方式で駆動されるか、ＳＥ方式で駆動されるかによってそれぞれ異なる装置を用いてデータパルスを各アドレス電極ラインに供給した。すなわち、データ・ロードの大きいＳＷ区間では電力回収装置１８５を駆動させ、データ・ロードの小さいＳＥ区間では電力回収装置１８５を駆動させていなかった。

ここに本発明の第１の実施形態を適用し、即ち第２実施形態に第１の実施形態を組み合わせ、ＳＷ区間において比較的にデータ・ロードの少ないサブフィールド、例えば、図１７に示されたように、第６のサブフィールドＳＦ６では電力回収装置を駆動させないで直流電圧供給部を駆動することにより、消費電力をさらに減らすことができる。また、ＳＥ区間において比較的にデータ・ロードの大きいサブフィールド、例えば、図１７に示されたように、第７ないし第９のサブフィールドＳＦ７〜ＳＦ９では、電力回収装置１８５を駆動することによって消費電力をさらに減らすことができる。このとき、図１７において黒く表示された部分が多いサブフィールドはデータ・ロードの多いサブフィールドであり、そうではないサブフィールドはデータ・ロードの少ないサブフィールドである。

従来の３電極面放電型ＡＣ−ＰＤＰの放電セルの構造を示す斜視図である。 従来の面放電型ＡＣ−ＰＤＰの一つのフレームを示す図である。 従来のＰＤＰを駆動するためのそれぞれの駆動部を示す図である。 従来のＰＤＰの電力回収装置を示す図である。 図４に示された電力回収装置の動作過程を示す波形図である。 図４に示された電力回収装置から供給されるデータパルスを示す図である。 従来の他の実施形態に係るＰＤＰの電力回収装置を示す図である。 図７に示された電力回収装置の動作過程を示す波形図である。 従来の他の実施形態に係るＰＤＰの電力回収装置を示す図である。 図９に示された電力回収装置の動作過程を示す波形図である。 図７および図９に示された電力回収装置から供給されるデータパルスを示す図である。 本発明の第１の実施形態に係るＰＤＰの駆動装置を示す図である。 図１２に示されたＰＤＰの駆動装置を詳細に示す図である。 図１２に示されたＰＤＰの駆動装置の駆動方法を示すフローチャートである。 本発明の第２の実施形態に係るＰＤＰの駆動装置を示す図である。 図１５に示されたＰＤＰの駆動装置に用いられる選択的書き込みおよび消去方式で駆動される波形図である。 選択的書き込みサブフィールドおよび選択的消去サブフィールドにおけるデータ・ロードを示す波形図である。

符号の説明

１０上部基板
１２Ｙ 走査電極
１２Ｚ 維持電極
１４ 上部誘電体層
１６ 保護膜
１８ 下部基板
２０Ｘ アドレス電極
２２ 下部誘電体層
２４ 隔壁
２６ 蛍光体

Claims (15)

1. サブフィールド別に供給されるデータのロードを把握し、前記ロードに対応して第１および第２の制御信号を生成するデータ・ロード検出部と、
   前記データ・ロード検出部からの前記第１の制御信号に対応して直流電圧を供給するための直流電圧供給部と、
   前記データ・ロード検出部からの前記第２の制御信号に対応してデータ電圧を供給するためのエネルギー回収回路と、
   前記エネルギー回収回路および前記直流電圧供給部から供給される直流電圧およびデータ電圧のうちのいずれか一つの電圧を用いてデータパルスを生成するためのアドレス駆動部と、
   を備えることを特徴とするプラズマ・ディスプレイ・パネルの駆動装置。
2. 前記データ・ロード検出部は、前記データのロードが予め設定された基準値未満であれば前記第１の制御信号を生成し、それ以外の場合は前記第２の制御信号を生成することを特徴とする、請求項１に記載のプラズマ・ディスプレイ・パネルの駆動装置。
3. 前記基準値は、前記データパルスの最大スイッチング回数の半分に設定されることを特徴とする、請求項２に記載のプラズマ・ディスプレイ・パネルの駆動装置。
4. 前記直流電圧供給部およびエネルギー回収回路は、前記アドレス駆動部の内部および外部のうちのいずれか一方に設けられることを特徴とする、請求項１乃至３の何れかに記載のプラズマ・ディスプレイ・パネルの駆動装置。
5. 前記データ・ロード検出部は、前記サブフィールド別にデータを割り当てるサブフィールドマッピング部と前記アドレス駆動部との間に設けられることを特徴とする、請求項１乃至３の何れかに記載のプラズマ・ディスプレイ・パネルの駆動装置。
6. 前記データ・ロード検出部は、前記サブフィールド別にデータを割り当てるサブフィールドマッピング部に含まれることを特徴とする、請求項１記載のプラズマ・ディスプレイ・パネルの駆動装置。
7. 一つのフレームが少なくとも一つ以上の選択的書き込みサブフィールドおよび選択的消去サブフィールドを含むプラズマ・ディスプレイ・パネルの駆動装置において、
   前記選択的消去サブフィールドでは第１の制御信号を生成し、前記選択的書き込みサブフィールドでは第２の制御信号を生成するサブフィールドマッピング部と、
   前記サブフィールドマッピング部からの前記第１の制御信号に対応して直流電圧を供給するための直流電圧供給部と、
   前記サブフィールドマッピング部からの前記第２の制御信号に対応してデータ電圧を供給するためのエネルギー回収回路と、
   前記エネルギー回収回路および前記直流電圧供給部から供給される直流電圧およびデータ電圧のうちのいずれか一つの電圧を用いてデータパルスを生成するためのアドレス駆動部と、
   を備えることを特徴とするプラズマ・ディスプレイ・パネルの駆動装置。
8. 前記サブフィールドマッピング部は、前記選択的書き込みサブフィールドおよび選択的消去サブフィールド別に供給されるデータのロードを把握し、前記データ・ロードが予め設定された基準値未満であれば前記第１の制御信号を生成し、それ以外の場合は前記第２の制御信号を生成することを特徴とする、請求項７に記載のプラズマ・ディスプレイ・パネルの駆動装置。
9. 前記基準値は、前記データパルスの最大スイッチング回数の半分に設定されることを特徴とする、請求項８に記載のプラズマ・ディスプレイ・パネルの駆動装置。
10. 前記直流電圧供給部およびエネルギー回収回路は、前記アドレス駆動部の内部または外部のうちのいずれか一方に設けられることを特徴とする、請求項７乃至９の何れかに記載のプラズマ・ディスプレイ・パネルの駆動装置。
11. 前記サブフィールドマッピング部は、データのロードとは無関係に前記選択的消去サブフィールドでは前記第１の制御信号を供給することを特徴とする、請求項７又は１０に記載のプラズマ・ディスプレイ・パネルの駆動装置。
12. 前記サブフィールドマッピング部は、前記データのロードとは無関係に前記選択的書き込みサブフィールドでは前記第２の制御信号を供給することを特徴とする、請求項７又は１０に記載のプラズマ・ディスプレイ・パネルの駆動装置。
13. サブフィールド別にデータのロードを把握する第１の段階と、
    前記ロードに対応して直流電圧供給部およびエネルギー回収回路のうちのいずれか一つを駆動する第２の段階と、
    前記直流電圧供給部およびエネルギー回収回路のうちのいずれか一つから供給される電圧を用いてデータパルスを生成する第３の段階と、
    を含むことを特徴とするプラズマ・ディスプレイ・パネルの駆動方法。
14. 前記第１の段階は、前記データのロードが予め設定された基準値未満であれば第１の制御信号を生成し、それ以外の場合は第２の制御信号を生成する段階であることを特徴とする、請求項１３記載のプラズマ・ディスプレイ・パネルの駆動方法。
15. 前記基準値は、前記データパルスの最大スイッチング回数の半分に設定されることを特徴とする、請求項１４記載のプラズマ・ディスプレイ・パネルの駆動方法。

Images