JP2005003986A - 電気光学装置、電子機器、電気光学装置の製造方法、電気光学装置の検査装置及び電子部品の実装装置 - Google Patents
電気光学装置、電子機器、電気光学装置の製造方法、電気光学装置の検査装置及び電子部品の実装装置 Download PDFInfo
- Publication number
- JP2005003986A JP2005003986A JP2003168062A JP2003168062A JP2005003986A JP 2005003986 A JP2005003986 A JP 2005003986A JP 2003168062 A JP2003168062 A JP 2003168062A JP 2003168062 A JP2003168062 A JP 2003168062A JP 2005003986 A JP2005003986 A JP 2005003986A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- electrode
- conductor
- optical device
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】本発明の電気光学装置は、電気光学物質と、該電気光学物質に電界を印加するための電極と、該電極に接続された給電端子とを有する電気光学装置において、前記電極の近傍に前記電極及び前記給電端子に絶縁された導電体115が配置され、該導電体に導電接続された外部端子115S、116Sを有することを特徴とする。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、電気光学装置、電子機器、電気光学装置の製造方法、電気光学装置の検査装置、電子部品の実装装置に係り、特に、電気光学物質に電界を印加するための電極に所定電位を供給するためのスイッチング手段を備えた電気光学装置に好適な構造及びこの電気光学装置に好適な製造方法に関する。
【0002】
【従来の技術】
一般に、液晶表示装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ装置、フィールドエミッション表示装置などの各種の電気光学装置は、一対の基板の間に電気光学物質が配置され、この電気光学物質に対して電極より電界を印加することによって所望の表示態様を得ることができるように構成されている。このような電気光学装置としては、上記電極に所定電位を供給するか否かを制御するために給電線と電極の間にスイッチング手段を接続した装置(たとえば、アクティブマトリクス型の液晶装置など)が知られている。
【0003】
上記のような電気光学装置には、上記スイッチング手段として、TFT(薄膜トランジスタ)などの3端子型スイッチング素子やTFD(薄膜ダイオード)などの2端子型スイッチング素子などの非線形素子が用いられる。これらのスイッチング手段は、通常、電気光学装置の駆動領域(表示領域)内において所定パターンで配列された複数の画素毎に設けられた画素電極にそれぞれ接続されている。
【0004】
図14は、従来の電気光学装置の一例である液晶表示装置10の平面図である。この液晶表示装置10は、ガラスなどの基板11と基板12を、シール材13を介して貼り合せ、基板11,12とシール材13とで囲まれた空間内に図示しない液晶を封入したものである。液晶表示装置10には、中央に表示領域(液晶駆動領域)Dが設けられ、また、その周囲外側に周辺領域Eが設けられている。表示領域Dには、基板11の内面上に形成された多数の配線11aがストライプ状に形成され、これらの配線11aは基板11の端部に引き出され、給電端子部11asを構成している。
【0005】
表示領域D内にはマトリクス状に配列された多数の画素が構成され、これらの画素毎に配線11aに接続されたTFT(薄膜トランジスタ)やTFD(薄膜ダイオード)などの図示しないスイッチング素子及びこのスイッチング素子に接続された図示しない画素電極が設けられている。表示領域Dの周辺からシール材13の形成領域までの範囲には、Alや酸化膜を伴った低反射Crなどで構成された遮光層15が形成されている。この遮光層15は図示例では基板11の内面上に形成されているが、基板12の内面上に形成されていても構わない。一方、基板12の内面上には、上記画素電極に対向配置される図示しない対向電極が形成され、この対向電極は、図示しない上下導通部を介して基板11の端部上に設けられた給電端子部11bsに導電接続されている。
【0006】
上記のようなスイッチング素子を備えた電気光学装置に対しては、その製造工程中において、例えば、給電端子部11asと給電端子部11bsの間に所定電圧を印加することにより、上記各画素が支障なく点灯するか否かを確認する検査が行われる。この場合、各画素が点灯しない、或いは、その点灯状態に異常があるなどの欠陥を生ずる理由として、スイッチング素子の静電破壊が挙げられる。この静電破壊は、スイッチング素子に静電気に起因する高電圧が印加され異常放電が生ずることにより、素子の接合不良や絶縁不良などが生ずるものである。例えばスイッチング素子が静電破壊により短絡状態になると、画素電極に印加される電荷が保持されないため、ノーマリーホワイト型の液晶表示装置では当該画素が点灯せず白欠陥を生ずることになる。
【0007】
上記のようなスイッチング素子として、絶縁薄膜を介して2つの金属層を接合してなるMIM(金属−絶縁体−金属)構造を有するTFD素子(薄膜ダイオード素子或いは二端子非線形素子)が知られている。このようなMIM構造を有するスイッチング素子を備えた電気光学装置に関するものとしては、以下の特許文献1及び2などが知られている。
【0008】
【特許文献1】
特開2002−314172号公報
【特許文献2】
特開2002−328627号公報
【0009】
【発明が解決しようとする課題】
ところで、上記従来の電気光学装置の製造ラインにおいては、スイッチング素子の静電破壊を防止するために、イオナイザーを用いた除電作業を行うことがある。ところが、この除電作業を行っても、例えば、上記の検査を行う際に、液晶表示装置10を図示しない検査冶具にセットしたときに配線11aから検査冶具の検査用端子へ急激に初期電流が流れることによってスイッチング素子の静電破壊が生じ、図14に示す点欠陥xpが発生することが判明した。
【0010】
そこで、発明者らが上記の静電破壊について検討したところ、当該静電破壊は液晶パネルの内部が帯電していることが原因であり、このような内部の帯電状態は、外部からイオン化エアを吹き付けるイオナイザーを用いた除電作業で解消することが難しく、帯電状態を充分に解消するためにはきわめて長い作業時間がかかることがわかった。また、このような内部の帯電は剥離帯電が原因であり、液晶パネルに触れたり搬送したりしただけでも容易且つ短時間に帯電する。このため、上記のような除電作業を実施しても、その後検査を行う前に帯電が生じる場合もある。
【0011】
そこで本発明は上記問題点を解決するものであり、その課題は、上記のようなパネル内部の帯電を容易且つ迅速に解消することにより、パネル内部の帯電に起因する電気光学装置の静電破壊を防止することの可能な構造及び方法を提供することにある。
【0012】
【課題を解決するための手段】
上記課題を解決するために本願発明者は鋭意検討したところ、図14に示すようにL字状の遮光層15が形成されている場合には、検査時において静電破壊によって生ずる点欠陥xpは、遮光層15の近傍で多く発生し、遮光層15から離れるほど減少していくことがわかった。これにより、上記のパネル内部の帯電は、配線11aの近傍に配置された遮光層や反射層などの導電体が帯電し、この導電体の帯電によって上記画素電極に電荷が誘起されるため、この状態で給電端子部11asに検査用端子などの導体を接触させると、この導体と画素電極との間にスイッチング素子および配線11aを介して大きな初期電流が流れることとなり、この初期電流によってスイッチング素子が破壊されることが見いだされた。
【0013】
本発明の電気光学装置は、このような知見に基づいてなされたものであり、電気光学物質と、該電気光学物質に電界を印加するための電極と、該電極に接続された給電端子とを有する電気光学装置において、前記電極の近傍に前記電極及び前記給電端子に絶縁された導電体が配置され、該導電体に導電接続された外部端子を有することを特徴とする。
【0014】
この発明によれば、電極の近傍に配置された導電体に導電接続された外部端子を有することにより、この外部端子を用いて導電体の除電を行うことができるため、この導電体の帯電によって生ずる電極の帯電状態も緩和させることが可能になり、その結果、内部帯電に起因する静電破壊を防止することが可能になる。
【0015】
ここで、上記外部端子とは、外部からアクセス可能に設けられた端子を言う。この場合、外部に露出した表面上に外部端子が設けられていることが好ましい。
【0016】
本発明において、前記電極は、スイッチング手段を介して前記給電端子に接続されていることが好ましい。これによれば、外部端子を用いて導電体の除電を行うことにより、導電体の帯電状態を緩和して、スイッチング手段の静電破壊を防止することができる。
【0017】
本発明において、前記導電体は、導電材料で構成された遮光層であることが好ましい。電気光学装置の駆動領域(表示領域)内の画素間、或いは、駆動領域の外周などには通常何らかの材料で遮光層が形成される場合が多いが、AlやCrなどの金属で遮光層が形成されたり、これらの金属と他の材料、例えば金属酸化膜との組合せによって遮光層が形成されたりする場合がある。これらの場合においては、遮光層が帯電していることによって電極に電荷が誘起されるため、上記の静電破壊の原因となる。本発明では、遮光層に導電接続された外部端子を設けることによって、外部端子を介して遮光層の除電を行うことができるため、電極の帯電状態を緩和させることにより、静電破壊の発生を防止することができる。
【0018】
本発明において、前記導電体は、導電材料で構成された反射層であることが好ましい。反射型や半透過反射型の電気光学装置の場合には、内部反射板としての反射層がAl、Crなどの導電体で設けられる場合がある。この反射層は通常、駆動領域内のほぼ全体に亘って形成される。この場合、反射層が帯電することによって電極に電荷が誘起されるため、上記の静電破壊の原因となる。本発明では、反射層に導電接続された外部端子を設けることによって、外部端子を介して反射層の除電を実施することで、電極の帯電状態を緩和させることができるため、静電破壊の発生を防止することができる。
【0019】
なお、上記遮光層と反射層を共に備えている場合には、遮光層と反射層のそれぞれに外部端子が設けられていることが好ましい。また、遮光層と反射層の双方に導電接続された共通の外部端子が設けられていてもよい。
【0020】
本発明において、前記外部端子は、前記給電端子と同一面上に配置されていることが好ましい。このように給電端子と外部端子とが同一面上に配置されていることにより、外部端子を介して除電を行う除電作業と、検査時や実装時などにおける給電端子への接続作業とを同一面に対して実施できるため、それぞれの作業が容易に行えるようになり、除電作業と接続作業とを相前後して順次に実施することも容易になる。また、この場合には、検査冶具や実装ヘッドなどの機器に除電用の外部導体(後述する除電ピンなど)を併設して、除電作業及び接続作業を一つの機器により実施することが容易になるという利点もある。
【0021】
本発明において、前記電気光学物質を挟持する一対の基板を有し、一方の前記基板は他方の前記基板の外形より張り出した基板張出部を備え、前記同一面は前記基板張出部の表面であることが好ましい。この場合には、基板張出部に対して上記除電作業と上記接続作業とを共に実施することができるようになるため、作業時のアクセスが容易になり、また、除電用の外部導体を併設した検査冶具や実装ヘッドなどの機器の構成も容易になる。
【0022】
次に、本発明の電子機器は、上記の電気光学装置と、該電気光学装置を制御する制御手段とを有することを特徴とする。ここで、制御手段としては、電気光学装置の制御信号や表示データなどを送る表示制御回路が挙げられる。
【0023】
次に、本発明の電気光学装置の製造方法(電気光学装置の検査方法或いは電気光学装置への電子部品の実装方法)は、電気光学物質と、該電気光学物質に電界を印加するための電極と、該電極に接続された給電端子と、前記電極の近傍に配置され前記電極及び前記給電端子に絶縁された導電体とを有する電気光学装置の製造方法(電気光学装置の検査方法或いは電気光学装置への電子部品の実装方法)において、前記導電体に導電接続された外部端子を設け、前記外部端子を通して前記導電体に帯電している電荷量を低減させる除電段階を有することを特徴とする。
【0024】
この発明によれば、給電端子に導体を接触させる前に除電段階を実施し、この除電段階において外部端子を通して導電体に帯電している電荷量を低減させることにより、装置内の帯電状態を容易且つ迅速に緩和させることが可能になる。この除電段階は、例えば、外部端子に所定電位に導電接続された(例えば接地された)外部導体、或いは、所定の電気抵抗を介して所定電位に導電接続された(例えば接地された)外部導体を接触させることによって実施できる。
【0025】
本発明において、前記除電段階の後に、前記給電端子に外部導体を接触させることが好ましい。電極に電荷が誘起されている場合には、給電端子に外部導体を接触させることにより、この導体と電極との間に急激に初期電流が流れ、静電破壊を生ずる恐れがあるが、除電段階の後に外部導体を給電端子に接触させることにより、除電段階によって導電体の帯電状態が緩和されるため、電極に誘起される電荷量も低減されることになることから、静電破壊を防止することができる。
【0026】
ここで、前記外部導体が検査用端子である検査工程を有することが好ましい。これによれば、電気光学装置の検査工程において検査用端子を給電端子に接触させて検査を行う際の静電破壊を防止できる。
【0027】
また、前記外部導体が電子部品の端子である実装工程を有することが好ましい。これによれば、電子部品の実装工程において電子部品の端子を給電端子に接続させて実装する際の静電破壊を防止できる。
【0028】
次に、本発明に係る電気光学装置の検査装置は、電気光学物質と、該電気光学物質に電界を印加するための電極と、該電極に接続された給電端子と、前記電極の近傍に配置され前記電極及び前記給電端子に絶縁された導電体と、前記導電体に導電接続された外部端子とを有する電気光学装置を検査するための検査装置であって、前記給電端子に導電接触して前記電極に所定電位を供給する電位供給手段と、前記外部端子に導電接触して前記導電体に帯電している電荷量を低減させるための除電手段と、を有することを特徴とする。
【0029】
この場合に、前記除電手段が前記外部端子に導電接触した後に前記電位供給手段が前記給電端子に導電接触するように構成されていることが好ましい。より具体的には、電気光学装置の設置側とは反対側に除電手段が移動可能に構成されるとともに、電気光学装置の外部端子に導電接触していない状態では除電手段は電位供給手段よりも電気光学装置の設置側に配置されていることが望ましい。これにより、電気光学装置を検査装置に設置する際に、或いは、電気光学装置と検査装置(例えば、検査ヘッド)とを接近させていく過程で、最初に除電手段が外部端子に導電接触し、その後、除電手段が電気光学装置とともに移動しながら、やがて給電端子が電位供給手段に導電接触するように構成することができる。
【0030】
次に、本発明に係る電子部品の実装装置は、電気光学物質と、該電気光学物質に電界を印加するための電極と、該電極に接続された給電端子と、前記電極の近傍に配置され前記電極及び前記給電端子に絶縁された導電体と、前記導電体に導電接続された外部端子とを有する電気光学装置に対して電子部品を実装するための実装装置であって、前記給電端子に前記電子部品を実装する電子部品実装手段と、前記外部端子に導電接触して前記導電体に帯電している電荷量を低減させるための除電手段と、を有することを特徴とする。
【0031】
この場合に、前記除電手段が前記外部端子に導電接触した後に前記電子部品実装手段が前記給電端子に前記電子部品を実装するように構成されていることが好ましい。より具体的には、電気光学装置の設置側とは反対側に除電手段が移動可能に構成されるとともに、電気光学装置の外部端子に導電接触していない状態では除電手段は電子部品実装手段の実装部よりも前記設置側に配置されていることが好ましい。これにより、電気光学装置に対して電子部品を実装する前に除電手段が外部端子に導電接触するように構成することができる。
【0032】
【発明の実施の形態】
次に、添付図面を参照して本発明に係る電気光学装置及び電子機器並びに電気光学装置の製造方法の実施形態について詳細に説明する。以下に説明する実施形態は、電気光学装置の一種である液晶装置に関するものであるが、本発明は、液晶装置に限らず、エレクトロルミネッセンス装置、プラズマディスプレイ装置、フィールドエミッション表示装置などの各種の電気光学装置に用いることができるものである。
【0033】
[電気光学装置]
最初に、本実施形態の液晶装置100の全体構成について説明する。図1は液晶装置100の分解斜視図、図2は液晶装置100の平面透視図である。なお、図1及び図2においては、後述する本実施形態の特徴部分(外部端子、遮光層、反射層など)に係る構成は省略してある。
【0034】
液晶装置100は、第1基板110と、第2基板120とをシール材131によって貼り合せ、第1基板110、第2基板120及びシール材131によって囲まれた空間内に図示しない電気光学物質である液晶を封入したものである。第1基板110は、第2基板120の外形よりも張り出した基板張出部110Tを有し、この基板張出部110Tの表面上に液晶駆動回路などを内蔵した電子部品(半導体ICチップ)132,133が実装されている。これらの電子部品132,133の図示しない複数の端子は、基板張出部110T上にそれぞれ引き出された配線112a、配線112b及び入力端子112c,112dに導電接続されている。
【0035】
第1基板110においては、ガラスやプラスチックなどの透明材料で構成される基板111の表面上に、ITOなどで構成された導体パターン112が形成されている。この導体パターン112には、シール材131の内側に設定された表示領域D(図2参照)内に配置された、ストライプ状に形成された複数の配線112aが含まれる。これらの配線112aは、図示を省略した駆動素子(たとえば、TFD(薄膜ダイオード))に接続されている。配線112aは、表示領域D内から上記基板張出部110Tの表面上に引き出されている。
【0036】
また、表示領域Dの外側には周辺領域E(図2参照)が設けられている。この周辺領域Eには基板111上に複数の配線112bが形成されている。これらの配線112bには、表示領域Dとの境界線に沿って配設された接続パッド部112bpが設けられている。また、配線112bにおける接続パッド部112bpとは反対側の端部は、上記基板張出部110Tに引き出されている。さらに、基板張出部110Tの端縁近傍には、複数の入力端子112c,112dが形成されている。これらの入力端子112c,112dは、図示しないフレキシブル配線基板などの配線部材が接続されることにより、外部の表示制御手段から制御信号や表示データなどを導入可能とするためのものである。
【0037】
一方、第2基板120には、ガラスやプラスチックなどで構成された基板121の表面(第1基板110と対向する内面)上に、ITOなどで構成される導体パターンが形成されている。この導体パターンには、ストライプ状に構成された複数の透明電極127が設けられている。これらの透明電極127の端部にはそれぞれ接続パッド部127apが形成されている。これらの透明電極127は、上記第1基板110の配線112aの延長方向と直交する方向に伸びている。
【0038】
上記透明電極127は、表示領域Dから外側に向けて伸び、周辺領域Eまで延在している。上記接続パッド部127apは周辺領域Eにある上記透明電極127の外端において拡幅した形状に構成されている。透明電極127の接続パッド部127apは、シール材131を介して配線112bの接続パッド部112bpに接続されている。シール材131には、樹脂基材中に多数の微小な導電粒子が分散配置されている。これらの導電粒子は、第1基板110と第2基板120とがシール材131を介して貼り合わされ、加圧された状態でシール材131が硬化されたとき、接続パッド部121bpと接続パッド部127apとを導電接続するように構成されている。より具体的には、上記構成によりシール材131は導電異方性を有するので、複数の接続パッド部112bpと接続パッド部127apとは、このシール材131を介して相互に対応するもの同士のみが導電接続される。
【0039】
次に、図6乃至図9を参照して本実施形態のより詳細な構造について説明する。図6は、液晶装置100の第1基板110について表示領域D内の平面構造を示す拡大平面図、図7は、液晶装置100の表示領域D内の一部を図6の上下方向に切断した状態を示す拡大部分断面図、図8は、スイッチング部113の近傍を拡大して示す拡大部分平面図、図9は、スイッチング素子のIV特性を示すグラフである。
【0040】
この実施形態では、図6に示すように、表示領域内に複数の画素Pが平面的に配列形成されている。各画素Pにおいて、配線112aに対してスイッチング部113が接続され、このスイッチング部113は画素電極112Pに接続されている。スイッチング部113には、配線112aに導電接続されたA導電層113aと、A導電層113aに接続されたB導電層113bと、B導電層113bに接続されたC導電層113cとが形成され、このC導電層113cは画素電極112Pに導電接続されている。
【0041】
上記の配線112aは、CrやAl若しくはこれらの合金などの単一金属(合金)で構成された単層構造、或いは、TaとCrの2層構造などの複数の金属(合金)を積層させた複層構造にて形成される。
【0042】
また、スイッチング部113は、図8に示すように、TaやTa−Wなどの第1金属(合金であってもよい。)で構成されたB導電層113bの表面に、陽極酸化法などにより図示しない絶縁薄膜を形成し、この絶縁薄膜を介してCrやAlなどの第2金属(合金であってもよい。)で構成されたA導電層113a及びC導電層113cを接合させたものである。A導電層113aとB導電層113bとの接合部には、配線112aから画素電極112Pへ向かう給電方向に見て第1金属、絶縁薄膜、第2金属のMIM構造を有するスイッチング素子Aが構成される。また、B導電層113bとC導電層113cとの接合部には、上記給電方向に見て第2金属、絶縁薄膜、第1金属のMIM構造を有するスイッチング素子Bが構成される。これらの2つのスイッチング素子A,Bは、相互に逆の極性方向を有して直列に接続された状態(back to back構造)となっており、これによって給電経路の両端に印加される電圧の極性に関して対称的な動作特性を有するように構成されている。これらのスイッチング素子A,BのIV(電流電圧)特性の例は図9に示してある。図示の特性は正常なスイッチング素子のものである。このような非線形なIV特性は、静電破壊されたスイッチング素子では得られない。スイッチング素子が静電破壊されると、上記の絶縁薄膜が破壊されて短絡状態になることにより、線形のIV特性を示すものになる。
【0043】
また、画素電極112Pは、たとえば、ITOなどの透明導電体で構成される。これらの配線112a、スイッチング部113及び画素電極112Pの上には、図7に示すようにポリイミド樹脂などで配向膜118が形成される。
【0044】
一方、第2基板120には、各画素Pの或る配列方向(図6の左右方向)に沿って帯状の上記透明電極127(図6には一点鎖線で示す。)が複数形成されている。この配列方向は、第1基板110上に設けられた配線112aの延長方向と直交する方向である。これら複数の透明電極127は、相互に平行に配設され、全体としてストライプ状に構成される。
【0045】
図7に示すように、第2基板120の基板121上には透明下地層122が形成されている。この透明下地層122の表面には図示しない微細な凹凸が形成されている。透明下地層122は、たとえば、基板121の表面上に感光性樹脂を塗布し、所定の露光マスクを用いて露光(例えばプロキシミティ露光)した後に現像することによって微細な凹凸表面を備えた状態に形成される。この透明下地層122は、その凹凸表面によって以下に説明する反射層123の反射面を光散乱性反射面とするために設けられるものである。これによって、反射層123の正反射による背景の写り込みや照明光による幻惑などを防止できる。
【0046】
上記の透明下地層122の上には反射層123が形成される。この反射層123は、アルミニウム、アルミニウム合金、銀合金などの金属材料で、蒸着法やスパッタリング法などを用いて形成される。反射層123には、上記画素P毎に開口部123aが形成される。この開口部123aによって画素P内には図7に示す光透過領域Ptが構成される。画素P内の光透過領域Pt以外の領域は、光反射領域Prとなっている。反射層の厚さは、一般的に1000〜2000Å程度である。
【0047】
次に、反射層123の上に遮光層124Tが形成される。この遮光層124Tは、観察側(図7の上側)へ放出される表示光をある程度遮断できるものであればよい。たとえば、遮光層の膜厚を抑制するためには、黒色樹脂層や表面処理(酸化膜による被覆)を施した金属層などで構成できる。遮光層124Tは、光学濃度(Optical Density)が1以上であることが好ましく、特に、1.5以上であることが望ましい。遮光層124Tの厚さは、たとえば0.1〜1.0μm程度である。この遮光層124Tは、次に説明する複数色の着色層のうち2層以上を積層して構成することもできる。
【0048】
また、各画素Pには上述のように着色層124R,124G,124Bが形成される。本実施形態では、画素P内に複数色の着色層124R,124G,124Bのいずれかが形成されている。これらの複数色の着色層は適宜の配列パターンにて配列されている。この配列パターンは、たとえば、公知のストライプ配列、デルタ配列、斜めストライプ配列などの適宜の配列態様を有していてよい。これらの着色層は、たとえば、顔料や染料を分散させることにより着色された感光性樹脂をスピンコート法やロールコート法などにより塗布し、フォトリソグラフィ法によって露光・現像処理を施すことによってパターニングすることにより形成される。
【0049】
着色層124R,124G,124B及び上記遮光層124Tの上には保護膜125,126が形成される。これらの保護膜125,126は、SiO2、TiO2、Ta2O5などの透明な無機材料、アクリル樹脂やエポキシ樹脂などの透明な有機樹脂材料などで構成できる。本実施形態としては、透明なアクリル系樹脂で構成されることが好ましい。これらの保護膜は、材料によっても異なるが、塗布法、スパッタリング法、CVD法などによって形成できる。
【0050】
本実施形態の場合、保護膜125は表示領域全体にほぼ平坦に構成される。保護膜125の厚さは、絶縁特性との兼ね合いで決定されるが、アクリル樹脂などで構成する場合には0.5μm程度で充分な絶縁性を備えるので、例えば0.5〜2.5μm程度とされる。一方、保護膜126は、感光性樹脂を塗布し、フォトリソグラフィ法によって露光・現像することによってパターニングされ、上記光透過領域Ptには形成されず、上記光反射領域Prにのみ形成される。これによって、第2基板120には、光透過領域Ptにおいて低くなった凹凸表面が構成される。保護膜126の厚さは、第2基板120の凹凸表面の表面段差量を決定し、マルチギャップ構造を構成するために必要な光透過領域Ptと光反射領域Prとにおける液晶層135の厚さの差に応じた厚さとされる。第2絶縁層126の厚さは、例えば1.5〜3.0μm程度である。
【0051】
なお、上記凹凸表面は、単層の保護膜をパターニングすることによって形成してもよく、また、露光条件や現像処理条件を調節することによって単層の保護膜に厚い部分と薄い部分とを設けるようにパターニングすることによって形成してもよい。
【0052】
上記保護膜125,126上には、ITO(インジウムスズ酸化物)などの透明導電体で構成された透明電極127が形成される。透明電極127は、基板内面上にスパッタリング法などによって透明導電体を成膜し、その後、フォトレジストなどで構成されたパターンマスクなどを介してエッチングなどのパターニング処理を行うことによって図6に示す平面パターン(ストライプ状のパターン)を有するように形成される。その後、透明電極127には必要に応じて加熱処理が施され、所望の導電性が付与される。
【0053】
上記の透明電極127は、ポリイミド樹脂などにより構成される配向膜128により被覆される。この配向膜128は塗布された後に適宜の温度で焼成されることによって形成される。配向膜128には、ラビング処理などの適宜の方法で液晶分子に対する初期配向能が付与される。
【0054】
上記の構成によって、第2基板120の表面は、光透過領域Ptにおいて一段低く構成された凹凸表面を有する。これによって、第1基板110と第2基板120との間に挟持された液晶層135は、各画素P毎に、光透過領域Ptで厚く、光反射領域Prで薄くなるように構成される。すなわち、マルチギャップタイプの液晶装置が構成される。ここで、液晶層135の光に対する複屈折率や旋光性の程度(光変調度合)は、リタデーションΔn・d(Δnは液晶層135内の液晶分子の屈折率異方性、dは液晶層135の厚さ)の関数となるため、液晶層135の厚さが光透過領域Ptで厚く光反射領域Prで薄いことによって、透過表示と反射表示の表示品位をより高いレベルで両立させることが可能になる。つまり、光透過領域Ptでは、図示しないバックライトなどの照明手段から放出される照明光は一回だけ液晶層135を通過するのに対して、光反射領域Prでは、入射した外光は往復2回液晶層135を通過するので、液晶層135の厚さが光透過領域Ptと光反射領域Prとで等しい場合には、透過表示と反射表示のいずれか一方を光学的に最適化すると、他方は犠牲になり表示品位(例えばコントラストなど)が低下する。これに対して、本実施形態では、光透過領域Ptにおける液晶層135は厚く、光反射領域Prにおける液晶層135は薄いため、上記の液晶層135に対する光の通過回数の差による影響が低減され、透過表示と反射表示を共に高品位化することができる。
【0055】
本実施形態においては、第1絶縁層125を画素P内の全面に形成することにより、反射層123と透明電極127との絶縁性を確保し、また、第2絶縁層126をパターニングすることによって光透過領域Ptにおいて第2絶縁層126が存在せず、光反射領域Prにおいて第2絶縁層126が存在するように構成されていることにより、上記第2基板120の表面が凹凸状に構成されている。このように構成すると、より上層にある第2絶縁層126がパターニングされることによって上記凹凸表面の段差部分のダレを低減することができるため、凹凸表面形状をより制御性良く形成することができ、所望の光学特性を高精度かつ歩留まり良く得ることができるという利点がある。たとえば、光透過領域Ptと光反射領域Prとの境界の段差部分に形成される傾斜面の幅は、当該幅内では液晶分子の配向が乱れるため、透明電極127に断線が生じない範囲でなるべく小さく構成することが好ましいが、上記の幅は一般的には水平方向に約8〜10μm程度であるのに対して、本実施形態では5〜7μm程度の幅に抑制することが可能である。
【0056】
なお、図7に示すように、この液晶装置100においては、第2基板120の外側に、第2基板120に向けて偏光板136及び位相差板137が配置され、第1基板110の外側に、観察側(図示上側)に向けて位相差板138及び偏光板139が配置される。これらの偏光板136,139及び位相差板137,138は、第1基板110及び第2基板120の外面上に貼着固定される。
【0057】
図3は、本実施形態の第1基板110に設けられたパターン構造を示す平面図である。基板111上には、表示領域Dを取り囲むようにその外周に遮光層115が形成されている。この遮光層115は、Cr、Ta、Alなどの金属その他の導電体で構成されている。遮光層115は、表示領域Dの外周からシール材131の形成領域に重なる範囲に形成されている。この遮光層115は上記配線112aを外側から取り囲むように構成されている。より具体的には、遮光層115は表示領域Dを取り囲む平面コ字状に形成されている。ここで、遮光層115は図14に示すように平面L字状に形成されていてもよい。なお、上記の配線112bは遮光層115のさらに外側に形成されている。
【0058】
遮光層115は外部端子115Sに導電接続されている。本実施形態の場合、外部端子115は遮光層115と同一材料で同時に一体に形成されたものである。ただし、この外部端子115は遮光層115とは別の素材、或いは、別体に構成され、相互に導電性接合材などを介して導電接続されていてもよい。外部端子115は、第1基板110の基板張出部110Tの表面上に露出した状態で設けられている。
【0059】
また、基板111上には上記とは別の外部端子116Sが設けられている。この外部端子116Sもまた、第1基板110の基板張出部110Tの表面上に露出した状態で設けられている。この外部端子116Sは、配線116aに導電接続されている。この配線116aは、シール材131の形成領域にまで伸び、当該形成領域において拡幅された接続パッド部116apを備えている。本実施形態の場合、外部端子116Sと配線116aは同一材料で同時に一体に形成されている。
【0060】
図4は、本実施形態の第2基板120の内面パターンを示す平面図である。上述のように基板121上の表示領域Dには透明電極127がストライプ状に構成され、この表示領域D内に反射層123が形成されている。ここで、反射層123は、表示領域Dの外周から周辺領域Eに張り出し、シール材131の形成領域と平面的に重なるように形成されることによって、遮光層の機能をも有するように構成できる。
【0061】
第2基板120の内面上には、反射層123に導電接続された内部端子123pが設けられている。この内部端子123pは、第2基板120の内面上に露出した状態で、シール材131の形成領域に配置されている。そして、第1基板110と第2基板120とがシール材131を介して貼り合わされることにより、内部端子123pは異方性導電材料であるシール材131を介して第1基板110上の上記接続パッド部116apに導電接続される。これによって、反射層123は、内部端子123p、シール材131、配線116aを介して外部端子116Sに導電接続される。
【0062】
[検査工程]
次に、図5を参照して、本発明に係る液晶装置100に対して図1に示す電子部品132,133の実装前に行う検査工程について説明する。この検査工程は、液晶装置100における各画素の点灯状態を検査するものである。この検査工程では、図5(a)に示す検査冶具50を用いる。この検査冶具50には、冶具本体50Aに凹部50Bが設けられている。この凹部50B内にはバックライト55が設置されている。また、フレキシブル配線基板(FPC)などで構成される検査端子片51X,51Yと除電ピン52,53が凹部50B内に張り出すように設けられている。これらの検査端子片51X,51Yは検査用の外部導体であり、除電ピン52,53は除電作業用の外部導体である。これらの外部導体としては、金属製のワイヤやバネ、異方導電性ゴムなどを用いることができる。
【0063】
検査端子片51X,51Yの基部は支持部54にそれぞれ取付固定され、導電線56x、56yに接続されている。ここで、図5(b)に示すように、検査端子片51Xは、液晶装置100の上記配線112aの端部に設けられた給電端子部112asに導電接触し、検査端子片51Yは、上記配線112bの端部に設けられた給電端子部112bsに導電接触し、これによって、表示領域D内の各画素に所定電圧を印加することができるように構成されている。検査端子片51X,51Yには図示しない多数の配線が設けられ、これらの配線の先端は、それぞれの上面に露出した図示しない検査端子となっている。これらの検査端子は、上記給電端子部112as,112bs内に設けられた複数の給電端子にそれぞれ対応して導電接触するようになっている。
【0064】
また、除電ピン52,53は導体で構成されており、バネなどによって突出方向に常に付勢された状態で出没自在に凹部50B内に設置されている。これらの除電ピン52,53は、液晶装置100の上記外部端子115S,116Sに接触するように構成されている。除電ピン52,53は、図示例では電気抵抗57を介してアース線56zに接続されている。除電ピン52,53は、一般に、直接に接地され、若しくは、適宜の電気抵抗を介して接地されていればよい。この電気抵抗57の抵抗値は、上記スイッチング素子A,Bの耐圧特性や遮光層115や反射層123に帯電する電荷量に応じて設定される。
【0065】
上記の除電ピン52,53は、上記検査端子片51X,51Yよりも上方に突出した状態となっている。これによって、液晶装置100を図示のように給電端子部112as,112bs及び外部端子115S,116Sが下方に向けて露出する姿勢で検査冶具50にセットするときには、検査端子片51X,51Yが給電端子部112as,112bsに接触する前に、除電ピン52,53が外部端子115S,116Sに導電接触するようになっている。
【0066】
また、検査端子片51X,51Yが液晶装置100に接触していない状態では、検査端子片51Xの先端部分が検査端子片51Yの先端部分よりもやや低い位置に配置されている。これにより、液晶装置100を図示のように給電端子部112as,112bs及び外部端子115S,116Sが下方に向けて露出する姿勢で検査冶具50にセットするときには、検査端子片51Xが給電端子部112asに接触する前に、検査端子片51Yが給電端子部112bsに導電接触するようになっている。
【0067】
本実施形態では、液晶装置100の検査を行う際に、最初に除電ピン52,53が外部端子115S、116Sに導電接触することにより、除電ピン52,53を介して遮光層115及び反射層123に帯電していた電荷が除去され、或いは、低減される。これによって、遮光層115及び反射層123の帯電によって誘起されていた画素電極112Pの電荷も除去され、或いは、低減されることから、給電端子部112asに検査端子片51Xが導電接触する際の検査端子片51Xと画素電極112Pとの間に流れる初期電流量を低減することができる。したがって、配線112aに接続されたスイッチング素子A,Bの静電破壊を防止することができる。また、除電ピン52,53を接地する代わりに、低電圧の所定電位に導電接続することによっても除電効果を得ることは可能である。
【0068】
また、本実施形態では、最初に配線112bの給電端子部112bsに検査端子片51Yが導電接触した後に、多少でも時間をずらして配線112aの給電端子部112asに検査端子片51Xが導電接触するようになっている。したがって、上記画素電極112Pに対向配置された透明電極127に帯電した電荷量が先に低減され、これによって画素電極112Pに誘起されていた電荷量も低減される。その結果、その後に、検査端子片51Xが給電端子部112asに導電接触しても、画素電極112Pに誘起されている電荷量は充分に低減されているため、当該導電接触する際の検査端子片51Xと画素電極112Pとの間に流れる初期電流量をさらに低減することができる。したがって、配線112aに接続されたスイッチング素子A,Bの静電破壊をより確実に防止することができる。
【0069】
なお、上記の検査工程では、検査冶具50に除電ピン52,53を設けて、これらの除電ピン52,53を外部端子115S,116Sに導電接触させることにより、遮光層115及び反射層123の除電を行っているが、検査冶具とは別に用意された除電ピンその他の外部導体を外部端子115S,116Sに導電接触させることによって遮光層115及び反射層123の除電を実施し、その後に検査を実施してもよい。この場合、除電作業と検査作業の間において、液晶装置100に他部材を接触させず、また液晶装置100に触れず、或いは、液晶装置100の搬送などの取り扱いを行わず、直ちに検査を行うことが好ましい。
【0070】
上記の検査においては、検査端子片51Xの各検査用端子と、検査端子片51Yの各検査用端子との間に液晶駆動信号に基づく駆動電圧を印加する。この駆動電圧は、正負の電圧が交互に印加される態様の所定の駆動パターンを有する。これによって、液晶装置100の各画素の点灯状態を観察することが可能になる。ここで、上記駆動電圧を変更させて諧調度を変更し、表示の明度を調整することも可能である。
【0071】
本実施形態では、液晶装置100の点灯検査時に生ずる欠陥を防止することができるので、検査作業時の液晶装置100の取り扱いに神経を使う必要もなくなるため検査作業自体を容易に行うことができるようになるとともに、製品の歩留まりも向上させることができる。
【0072】
[実装工程]
次に、図10を参照して、液晶装置100に電子部品132,133を実装する実装工程について説明する。この実装工程においては、液晶装置100の基板張出部110Tの表面上に電子部品132,133を実装する。このとき、電子部品132,133を実装する前に、外部端子115S,116Sに除電ピン62,63などの外部導体を導電接触させ、遮光層115及び反射層123を除電し、その後、電子部品132,133を給電端子部112as,112bs及び入力端子112c、112dに導電接続する。このようにすると、遮光層115及び反射層123に対する除電効果によって、画素電極112Pに誘起されている電荷量を低減することができるため、スイッチング素子A,Bの静電破壊を防止することができる。
【0073】
図10には、電子部品132,133をそれぞれ実装可能な実装部61X,61Y及び上記除電ピン62,63を備えた実装ヘッド60が図示されている。実装部61X,61Yは、それぞれが実装ヘッド60の本体に対して図示上下方向に移動可能で、電子部品132,133を所定温度に加熱しつつ、所定圧力で加圧することができるように構成されている。また、除電ピン62,63は、実装ヘッド60の本体に対して図示上下方向に移動自在に構成され、常に図示下方に付勢されている。すなわち、除電ピン62,63は、バネなどの弾性部材によって下方に突出した状態に保持されている。これにより、実装ヘッド60を降下させることにより最初に外部端子115S,116Sに除電ピン62,63が接触するようになっている。
【0074】
ここで、上記の除電ピン62,63もまた、直接に接地され、或いは、所定の電気抵抗を介して接地されている。また、除電ピン62,63を接地する代わりに、低電圧の所定電位に導電接続することによっても除電効果を得ることは可能である。
【0075】
なお、実装工程においては、電子部品132,133は、異方性導電膜134を介して基板張出部110T上に配置される。その後、上記実装ヘッド60を降下させて除電ピン62,63を外部端子115S,116Sに導電接触させて除電作業を実行した後に、各実装部61X,61Yにより電子部品132,133が加熱加圧される。これによって、電子部品132,133の図示しない複数の端子がそれぞれ対応する給電端子及び入力端子112c、112dに異方性導電膜134を介して導電接続される。
【0076】
この場合、電子部品133を先に実装し、その後、電子部品132を実装することが好ましい。これによって、電子部品133の端子が給電端子部112bsに先に導電接続されることにより、透明電極127に帯電していた電荷量が低減されるため、透明電極127に帯電している電荷によって画素電極112Pに誘起されている電荷量をさらに低減することができる。したがって、スイッチング素子の静電破壊をより確実に防止できる。
【0077】
次に、上記実施形態の変形例について説明する。上記実施形態では、遮光層115と反射層123にそれぞれ導電接続された外部端子115S,116Sを設けたが、この代わりに、遮光層115と反射層123に共に導電接続された共通の外部端子を設けてもよい。また、遮光層115のみに外部端子を設けてもよく、反射層123のみに外部端子を設けても構わない。
【0078】
一方、遮光層の平面形状は、上記実施形態のようなコ字状に限らず、図14に示すようなL字状であってもよい。特に、図13に示すように、液晶装置200を構成する第1基板210と第2基板220のうち、スイッチング素子を設けた第1基板210ではなく、これに対向する第2基板220に形成した遮光層229に外部端子229Sを導電接続してもよい。この場合、遮光層229は、配線が引き出された基板張出部210Tを有しない第2基板220に設けられているので、図示のように枠状若しくは閉曲線状(図示例では矩形枠状)に構成することも可能である。この場合においても、基板張出部210Tの表面上に外部端子229Sを形成することが好ましい。このためには、第2基板220上の遮光層229を、図示しない上下導通部を介して第1基板210上の外部端子229Sに導電接続すればよい。
【0079】
本実施形態では、液晶装置100への電子部品に実装時に生ずる静電破壊に起因する欠陥を防止することができるので、実装作業時の液晶装置100の取り扱いに神経を使う必要もなくなるため実装作業自体を容易に行うことができるようになるとともに、製品の歩留まりも向上させることができる。
【0080】
[電子機器]
最後に、図11及び図12を参照して、本発明に係る電子機器の実施形態について説明する。この実施形態では、上記電気光学装置(液晶装置100)を表示手段として備えた電子機器について説明する。図11は、本実施形態の電子機器における液晶装置100に対する制御系(表示制御系)の全体構成を示す概略構成図である。ここに示す電子機器は、表示情報出力源191と、表示情報処理回路192と、電源回路193と、タイミングジェネレータ194とを含む表示制御回路190を有する。また、上記と同様の液晶装置100には、上述の構成を有する液晶パネル100Aを駆動する駆動回路100Bが設けられている。この駆動回路100Bは、上記のように液晶パネル100Aに直接実装されている電子部品(半導体ICチップ)132,133で構成される。ただし、駆動回路100Bは、上記のような態様の他に、パネル表面上に形成された回路パターン、或いは、液晶パネルに導電接続された回路基板に実装された半導体ICチップ若しくは回路パターンなどによっても構成することができる。
【0081】
表示情報出力源191は、ROM(Read Only Memory)やRAM(Random Access Memory)等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ194によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路192に供給するように構成されている。
【0082】
表示情報処理回路192は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKと共に駆動回路100Bへ供給する。駆動回路100Bは、走査線駆動回路、信号線駆動回路及び検査回路を含む。また、電源回路193は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【0083】
図12は、本発明に係る電子機器の一実施形態である携帯電話の外観を示す。この電子機器1000は、操作部1001と、表示部1002とを有し、表示部1002の内部に回路基板1100が配置されている。回路基板1100上には上記の液晶装置100が実装されている。そして、表示部1002の表面において上記液晶パネル100Aを視認できるように構成されている。
【0084】
本実施形態の液晶装置100は、上記のように透過表示と反射表示とを状況に応じて切り替えて実施することが可能であるため、上記のような携帯型の電子機器に搭載される場合に特に有効である。
【図面の簡単な説明】
【図1】実施形態の液晶装置の全体構成を示す概略分解斜視図。
【図2】実施形態の液晶装置の概略平面透視図。
【図3】実施形態の第1基板の平面図。
【図4】実施形態の第2基板の平面図。
【図5】実施形態の液晶装置の検査工程を示す概略斜視図。
【図6】実施形態の第1基板の表示領域内の拡大部分平面図。
【図7】実施形態の表示領域内の拡大部分断面図。
【図8】第1基板のスイッチング部の拡大部分断面図。
【図9】スイッチング素子のIV特性を示すグラフ。
【図10】液晶装置への電子部品の実装工程を示す概略斜視図。
【図11】電子機器に搭載された電気光学装置及びその制御手段を示す概略構成図。
【図12】電子機器の一例を示す概略斜視図。
【図13】異なる実施形態を示す概略平面図。
【図14】従来の液晶表示装置の概略平面図。
【符号の説明】
50…検査冶具、51X,51Y…検査端子片、52,53,62,63…除電ピン、100…液晶装置、110…第1基板、112a…配線、112P…画素電極、112as,112bs…給電端子部、113…スイッチング部、113a…A導電層、113b…B導電層、113c…C導電層、115…遮光層、115S,116S…外部端子、120…第2基板、121…基板、123…反射層、123a…開口部、124R,124G,124B…着色層、124T…遮光層、125,126…保護膜、127…透明電極、127ap…接続パッド部、131…シール材、132,133…電子部品、135…液晶層
Claims (15)
- 電気光学物質と、該電気光学物質に電界を印加するための電極と、該電極に接続された給電端子とを有する電気光学装置において、
前記電極の近傍に前記電極及び前記給電端子に絶縁された導電体が配置され、該導電体に導電接続された外部端子を有することを特徴とする電気光学装置。 - 前記電極は、スイッチング手段を介して前記給電端子に接続されていることを特徴とする請求項1に記載の電気光学装置。
- 前記導電体は、導電材料で構成された遮光層であることを特徴とする請求項1又は2に記載の電気光学装置。
- 前記導電体は、導電材料で構成された反射層であることを特徴とする請求項1又は2に記載の電気光学装置。
- 前記外部端子は、前記給電端子と同一面上に配置されていることを特徴とする請求項1乃至4のいずれか一項に記載の電気光学装置。
- 前記電気光学物質を挟持する一対の基板を有し、一方の前記基板は他方の前記基板の外形より張り出した基板張出部を備え、前記同一面は前記基板張出部の表面であることを特徴とする請求項5に記載の電気光学装置。
- 請求項1乃至6のいずれか一項に記載された電気光学装置と、該電気光学装置を制御する制御手段とを有することを特徴とする電子機器。
- 電気光学物質と、該電気光学物質に電界を印加するための電極と、該電極に接続された給電端子と、前記電極の近傍に配置され前記電極及び前記給電端子に絶縁された導電体とを有する電気光学装置の製造方法において、
前記導電体に導電接続された外部端子を設け、
前記外部端子を通して前記導電体に帯電している電荷量を低減させる除電段階を有することを特徴とする電気光学装置の製造方法。 - 前記除電段階の後に、前記給電端子に外部導体を接触させることを特徴とする請求項8に記載の電気光学装置の製造方法。
- 前記外部導体が検査端子である検査工程を有することを特徴とする請求項9に記載の電気光学装置の製造方法。
- 前記外部導体が電子部品の端子である、前記電子部品の実装工程を有することを特徴とする請求項9に記載の電気光学装置の製造方法。
- 電気光学物質と、該電気光学物質に電界を印加するための電極と、該電極に接続された給電端子と、前記電極の近傍に配置され前記電極及び前記給電端子に絶縁された導電体と、前記導電体に導電接続された外部端子とを有する電気光学装置を検査するための検査装置であって、
前記給電端子に導電接触して前記電極に所定電位を供給する電位供給手段と、前記外部端子に導電接触して前記導電体に帯電している電荷量を低減させるための除電手段と、
を有することを特徴とする電気光学装置の検査装置。 - 前記除電手段が前記外部端子に導電接触した後に前記電位供給手段が前記給電端子に導電接触するように構成されていることを特徴とする請求項12に記載の電気光学装置の検査装置。
- 電気光学物質と、該電気光学物質に電界を印加するための電極と、該電極に接続された給電端子と、前記電極の近傍に配置され前記電極及び前記給電端子に絶縁された導電体と、前記導電体に導電接続された外部端子とを有する電気光学装置に対して電子部品を実装するための実装装置であって、
前記給電端子に前記電子部品を実装する電子部品実装手段と、
前記外部端子に導電接触して前記導電体に帯電している電荷量を低減させるための除電手段と、
を有することを特徴とする電子部品の実装装置。 - 前記除電手段が前記外部端子に導電接触した後に前記電子部品実装手段が前記給電端子に前記電子部品を実装するように構成されていることを特徴とする請求項14に記載の電子部品の実装装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003168062A JP2005003986A (ja) | 2003-06-12 | 2003-06-12 | 電気光学装置、電子機器、電気光学装置の製造方法、電気光学装置の検査装置及び電子部品の実装装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003168062A JP2005003986A (ja) | 2003-06-12 | 2003-06-12 | 電気光学装置、電子機器、電気光学装置の製造方法、電気光学装置の検査装置及び電子部品の実装装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005003986A true JP2005003986A (ja) | 2005-01-06 |
Family
ID=34093680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003168062A Pending JP2005003986A (ja) | 2003-06-12 | 2003-06-12 | 電気光学装置、電子機器、電気光学装置の製造方法、電気光学装置の検査装置及び電子部品の実装装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005003986A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008170812A (ja) * | 2007-01-12 | 2008-07-24 | Matsushita Electric Works Ltd | 液晶表示素子 |
JP2019207254A (ja) * | 2019-08-05 | 2019-12-05 | 株式会社Fuji | 検査装置および検査方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0373912U (ja) * | 1989-11-22 | 1991-07-25 | ||
JPH04237024A (ja) * | 1991-01-21 | 1992-08-25 | Toshiba Corp | 液晶表示器 |
JPH10177189A (ja) * | 1996-12-18 | 1998-06-30 | Matsushita Electric Ind Co Ltd | 液晶表示装置の製造方法および評価方法 |
JPH11305259A (ja) * | 1998-04-17 | 1999-11-05 | Sharp Corp | 液晶表示装置およびその製造方法 |
JP2001100233A (ja) * | 1999-09-27 | 2001-04-13 | Sharp Corp | 液晶表示装置 |
JP2003255387A (ja) * | 2002-03-04 | 2003-09-10 | Matsushita Electric Ind Co Ltd | 液晶表示素子およびそれを用いた液晶表示装置 |
-
2003
- 2003-06-12 JP JP2003168062A patent/JP2005003986A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0373912U (ja) * | 1989-11-22 | 1991-07-25 | ||
JPH04237024A (ja) * | 1991-01-21 | 1992-08-25 | Toshiba Corp | 液晶表示器 |
JPH10177189A (ja) * | 1996-12-18 | 1998-06-30 | Matsushita Electric Ind Co Ltd | 液晶表示装置の製造方法および評価方法 |
JPH11305259A (ja) * | 1998-04-17 | 1999-11-05 | Sharp Corp | 液晶表示装置およびその製造方法 |
JP2001100233A (ja) * | 1999-09-27 | 2001-04-13 | Sharp Corp | 液晶表示装置 |
JP2003255387A (ja) * | 2002-03-04 | 2003-09-10 | Matsushita Electric Ind Co Ltd | 液晶表示素子およびそれを用いた液晶表示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008170812A (ja) * | 2007-01-12 | 2008-07-24 | Matsushita Electric Works Ltd | 液晶表示素子 |
JP2019207254A (ja) * | 2019-08-05 | 2019-12-05 | 株式会社Fuji | 検査装置および検査方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3617458B2 (ja) | 表示装置用基板、液晶装置及び電子機器 | |
KR100442510B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법, 액정 표시 장치, 플랫 패널형 표시 장치 및 촬상 장치와 그 제조방법 | |
US8421973B2 (en) | Liquid crystal display device | |
US9240149B2 (en) | Liquid crystal display device and method of fabricating the same | |
WO2018010445A1 (zh) | 液晶显示面板及其制作方法以及显示装置 | |
US20050253994A1 (en) | Method for manufacturing electro-optic device and electro-optic device | |
KR101901253B1 (ko) | 터치 스크린 일체형 표시 장치 및 이의 제조 방법 | |
US10481445B2 (en) | Array substrate and fabrication method thereof, and display device | |
KR100389492B1 (ko) | 액정장치 및 그 제조 방법 | |
JP4581405B2 (ja) | 電気光学装置及び電子機器 | |
KR100361467B1 (ko) | 액정표시장치의 박막트랜지스터 기판 | |
JPH1164882A (ja) | 反射型液晶パネルおよびその製造方法 | |
JP2002091341A (ja) | 電気光学装置及び電子機器 | |
JP2005003986A (ja) | 電気光学装置、電子機器、電気光学装置の製造方法、電気光学装置の検査装置及び電子部品の実装装置 | |
JP3747828B2 (ja) | 電気光学装置及びその製造方法 | |
JP2005003987A (ja) | 電気光学装置の製造方法、電気光学装置の検査方法及び検査装置並びに電子部品の実装方法及び実装装置 | |
JP2006208541A (ja) | 電気光学装置、電子機器及び電気光学装置の製造方法 | |
KR101328848B1 (ko) | 액정표시장치 및 그 제조 방법 | |
KR20050083433A (ko) | 수평 전계형 액정 표시 장치 및 그 제조 방법 | |
JP2004093844A (ja) | 液晶装置、液晶装置の製造方法、電子機器 | |
KR20030051258A (ko) | 액정표시장치 | |
JP2020134871A (ja) | 表示装置及び表示装置の製造方法 | |
JP4449336B2 (ja) | 電気光学装置用基板、電気光学装置及び電子機器並びに電気光学装置の製造方法 | |
KR20070061617A (ko) | 액정표시패널 및 그 제조방법 | |
JP2001305996A (ja) | 表示装置用基板及びその製造方法、並びに液晶装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091224 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100413 |