JP2004537843A - 基板における能動及び受動部品の相互接続 - Google Patents

Abstract

ウェーハ作製技術を使用して組み立てられた基板における能動及び受動部品の相互接続は、シリコン基板を使用しシリコン処理技術を使用して相互接続体及び部品を該基板内に埋設することにより配線密度を高める。サージ保護、出力トランジスタ及び他の高電力部品を含む埋め込み型医療デバイスは、該基板を使用して相互接続される。

Description

【０００１】
【発明の属する技術分野】
【０００２】
本発明は、一般に能動及び受動部品を接続することに関し、より詳細には半導体ウェーハ処理技術によって組み立てられた基板を使用して能動及び受動部品を接続することに関する。部品は好ましくは医療デバイスに適用するのに有益である。
【従来の技術】
【０００３】
従来の集積回路において、ますます複雑化するレイアウトと部品及びデバイスの小型化とは、回路部品の相互接続における従来技術の問題の一因となる。問題には相互接続体の複雑さ及び相互接続体の現在の寸法が含まれ、これにより部品の配線密度が制限される。現在の基板は，十分小さい特徴（ｆｅａｔｕｒｅ）サイズが相互接続体のサイズを適切に減少させることを可能としない。デバイスのサイズが小さくなるにつれ、そしてより多くのデバイスが装置内に配置されるにつれ、数の多い相互接続体が実際に配線密度を制限する。したがって、種々の応用システムにおいて相互接続体の特徴サイズを減少させることは望ましい。これは特に埋め込み型医療デバイスにとってサイズ及びかさを減少させるのに好都合である。
【０００４】
伝統的なセラミック基板は、わずかに一定の特徴サイズまで減少させた相互接続体の使用を可能とする。現在、この特徴サイズは線がほぼ０．１２７ｍｍ（５ｍｉｌｓ）で、線間スペースが０．１２７ｍｍ（５ｍｉｌｓ）である。このサイズはとても大きく、セラミック基板を使用する集積回路における多くの利用可能スペース及び地所が相互接続体によって消費される。デバイスのサイズが重要な設計要素であるすべての分野、特に埋め込み型医療デバイス及び補聴器の分野における集積回路レイアウトの密度は、増加し続けている。相互接続体の線及び線間スペースをさらに減少させることが望ましい。
【０００５】
大きな特徴サイズと、セラミック基板上の相互接続体のために必要な面積とのため、セラミック基板を使用する埋め込み型医療デバイス及び補聴器のサイズを減少させるのを制限する要素は、基板自体である。より多くの部品がそのようなデバイスに必要とされ又は望まれるにつれ、デバイスのサイズはセラミック基板上の相互接続体のため必要なサイズを超えて減少させることはできない。
【０００６】
マルチチップモジュール被着（ＭＣＭＤ）技術は確かに集積回路の特徴サイズを減少させるのを可能とする。しかしながら、そのような技術は基板内にデバイスを集積する意図には有益でない。
【０００７】
さらに、能動基板は公知である。例えば、米国特許第５，５３４，４６５は、その上に集積回路が取り付けられる能動基板の使用を開示する。また、集積回路を相互接続する分離型部品が基板内に形成される。集積部品は、基板の表面の配線用相互接続体を通じて集積回路に接続される。回路部品は集積回路を相互接続する経路によってのみ相互接続される。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
埋め込み型医療デバイスにおいては、相互接続媒体として使用できる基板を使用することが望ましい。具体的には、埋め込み型医療デバイスにおいて一組の集積能動及び受動部品を基板上に収容することが望ましい。
【課題を解決するための手段】
【０００９】
１つの実施の形態では、基板における能動及び受動部品の相互接続方法は、該基板に埋設された複数の受動部品を形成するステップと、該基板上に複数の能動部品を形成するステップと、該能動及び該受動部品を接続するため該基板に複数の相互接続体を形成するステップとを含む。部品形成後、該能動及び受動部品を該相互接続体を使用して接続する。
【００１０】
別の実施の形態では、基板における配線密度の増加方法は、いくつかの受動部品及び複数の相互接続体をシリコン基板内に埋設するステップと、該いくつかの受動部品を形成するのに使用したのと異なる幾何学的形状（ｇｅｏｍｅｔｒｙ）を使用して該基板にいくつかの能動部品を形成するステップと、該相互接続体を使用して該基板において該能動及び該受動部品を相互接続するステップとを含む。
【００１１】
さらに別の実施の形態では、基板は、いくつかの受動部品が形成されたシリコンウェーハと、該受動部品及び少なくとも１つの集積回路を接続するため形成されたいくつかの相互接続体と、該相互接続体によって該受動部品に相互接続された少なくとも１つの集積回路とを含む。
【００１２】
なお別の実施の形態では、埋め込み型医療デバイスは、デバイス本体と、上述の基板等の基板と、ペーシング用途のための他の部品とを含む。
他の実施の形態についても説明し、クレームする。
【発明の実施の形態】
【００１３】
以下の実施の形態の詳細な説明では、本願の一部を形成する添付図面に言及する。図面には本発明を実施することができる特定の実施の形態を例証として示す。他の実施の形態も利用でき、本発明の範囲を逸脱することなく構造的又は論理的な変更をなすことができることは理解されるべきである。
【００１４】
図１に示す１つの実施の形態１００では、半導体基板１０２には能動及び受動の両部品が組み立てられ、両部品は基板自体において相互接続される。この基板自体内での相互接続を実現するため、基板は１つの実施の形態ではシリコンである。シリコンは集積回路デバイスの製造及び組付けため選択される基板であり、そしてシリコン基板を扱う公知の技術を移植することにより、基板自体における配線用相互接続体その他を非常に小さい特徴（ｆｅａｔｕｒｅ）サイズとすることができる。半導体処理技術を使用して基板１０２を組み立てると、相互接続体のサイズは大幅に減少される。
【００１５】
能動及び受動技術や基板内相互接続体を織り込む基板１０２等の半導体基板の作製について、図２Ａ、２Ｂ及び２Ｃにより詳細に示す。ペースメーカ技術では、ペーシングデバイスは、色々な回路及び部品の中でも出力トランジスタ、サージ保護回路、テレメトリ及びペーシング回路を必要とする。
【００１６】
図２Ａに、コンデンサ及び抵抗器２０２等の受動部品が基板に組み込まれた基板２００の初期作製を示す。そのような受動部品は、１つの実施の形態では抵抗器に関しポリ及びクロムシリコン（ＣｒＳｉ）等の標準半導体技術を使用して基板に組み込まれる。また、より大きなコンデンサはより大きな容量値を生じさせるため、深トレンチ等のマイクロエレクトロメカニカルシステム（ＭＥＭＳ）技術を使用して１つの実施の形態に内蔵される。
【００１７】
抵抗器及びコンデンサ２０２等の受動部品を基板に形成したら、大型の幾何学的形状（ｇｅｏｍｅｔｒｙ）を使用して基板に出力トランジスタ及びサージ保護デバイス２０４を作製する。大型幾何学的形状作製の使用により、そのような部品に関し大きな耐圧及び低欠陥率が提供される。しばしば、サージ保護デバイスは高電圧で動作し、したがって大きな耐圧を必要とする。出力トランジスタも高電圧を必要とし、サージ保護を要する。高電圧デバイスを基板内に作製したら、通常はより低い電圧回路であるペーシング回路その他等の追加の回路を別個のチップに載せて基板の外部に形成する。
【００１８】
現在の技術では、ほとんどのサージ保護デバイス及び出力トランジスタはペーシング回路の残りと同じチップ上に形成される。これにより、ペーシング回路その他の作製に利用可能なサイズ及び幾何学的形状が制限され、より低い耐圧その他を備えたより高い感度の回路を作製する能力を減少させる。１つの実施の形態では、ペーシング回路は、基板から外れて別個のチップ上にサージ保護デバイス及び出力トランジスタより小さい幾何学的形状を使用して作製され、これらの回路の耐圧をより小さなものとする。
【００１９】
図２Ｃでは、ペーシング回路及び集積回路２０６は基板１０２に取り付けられ、相互接続体２０８を介して出力トランジスタ及びサージ保護デバイス２０４、並びに受動部品２０２に相互接続される。相互接続体２０８は基板２００自体に形成される。この実施の形態において、シリコン基板２００は、シリコンを扱うプロセスを使用して相互接続体２０８を形成するのを可能とする。ここに説明したこれらのプロセスは、相互接続体の特徴サイズを減少させるのを可能とし、基板２００における配線密度を改良する。
【００２０】
細動除去の用途では、他の高電力、高電圧デバイスも使用される。そのような高電力、高電圧デバイスもシリコン基板に作製するのに適している。１つの実施の形態では、高電力、高電圧デバイスは、シリコン製の標準半導体ウェーハを使用して、またはシリコンオンインシュレータ（ＳＯＩ）、シリコンオンサファイア（ＳＯＳ）、石英、サファイア、またはウェーハ作製方法を使用することにより処理できる他の任意の適当な基板技術を使用して、基板に組み込まれる。
【００２１】
フリップチップ集積回路用はんだバンプが１つの実施の形態で集積回路チップを基板２００に取り付けるのに使用される。伝統的な基板における大きな相互接続体の特徴サイズでは、フリップチップはんだバンプ及びパッドは集積回路を基板及び任意の相互接続体に適切に接続するにはかなり大きい。相互接続体の特徴サイズを減少させると、フリップチップ取り付けに使用されるはんだバンプの寸法も減少させることができる。これにより、熱係数を整合させるため信頼性に影響を及ぼすことなくパッド間のピッチをより小さくできる。
【００２２】
さらに別の実施の形態では、個々の異なった回路が個々のプロセスで組み立てられる。そのような回路には、１つの実施の形態では、メモリチップ、プロセッサその他等の異なったプロセスを使用して形成される回路が含まれる。また、種々の部品を相互接続するのに適した相互接続体が内蔵され、並びに受動部品が内蔵された基板が別個に形成される。個々のチップを作製する回路及びプロセスがその後１つの実施の形態で、それらを同じシリコン上に組み立てる代わりに、個々のチップのための最良の公知のやり方を使用して組み立てられる。したがって、各デバイスは最良のやり方を使用して効率的に製造され、その後シリコン基板に取り付けられ、基板に組み込まれた相互接続体及び受動部品を使用して相互接続される。
【００２３】
１つの実施の形態による埋め込み型医療デバイス３００を図３に示す。埋め込み型医療デバイス３００は、医療デバイス部品を収容する本体３０２を備え、該部品には、限定としてでなく単に例示として、ここに説明した基板１００及び２００等の基板、バッテリ、遮蔽材、アンテナ及びテレメトリデバイス及び部品、制御回路、高電力回路、回路２０６等の集積回路その他が含まれる。１つの実施の形態では、集積回路は基板とは別個に形成され、基板のウェーハ処理時に基板に組み込まれた相互接続体を使用して相互接続される。別の実施の形態では、回路はフリップチップ回路部品である。
【００２４】
別の実施の形態では、上述の半導体処理技術及び方法は、シリコン制御整流器（ＳＣＲ）、金属酸化物型半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、他の電界効果トランジスタ、ダイオード、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）その他等の高電力部品を相互接続基板内に集積するのに使用される。そのような高電力部品は種々の実施の形態で補聴器、ペーシング装置、細動除去器その他に実装される。
【００２５】
半導体ウェーハ処理を使用して組み立てられた基板の能動及び受動部品を相互接続する１つの実施の形態による方法４００のフローチャートを図４に示す。ほとんどの用途に関し、シリコン半導体ウェーハは出発材料である。しかしながら、本発明の範囲を逸脱することなく、シリコンオンインシュレータ（ＳＯＩ）、シリコンオンサファイア（ＳＯＳ）、サファイア又は石英等の他の任意のウェーハ材料を使用することもできる。
【００２６】
１つの実施の形態では、ウェーハは標準半導体ウェーハ処理技術を使用してブロック４０２でパターン形成され、該処理技術は所望の回路及び相互接続体をパターン形成するのにレチクル又はマスクのいずれかを使用する。これは相互接続専用基板に関しわずか２つの層から成ってもよく、１つの層はアルミニウム又は銅等の金属を規定し、もう一方は集積回路（ＩＣ）、コンデンサ及び抵抗器等の他の部品を取り付けるのに使用される該金属の上に配置されたパシベーションの開口を規定する。１つの実施の形態では、これらの部品はフリップチップＩＣ等はんだ付け可能である。
【００２７】
他の実施の形態ではアルミニウム又は他のはんだ付け不可金属が使用される。これらの実施の形態では、ウェーハは、オプションとしてのブロック４０４のパシベーションで規定された開口の上に配置された別の金属被覆を有し、これらの領域に部品をはんだ付けできるようにする。これらの金属被覆は通例アンダーバンプ金属被覆（ＵＢＭ）として知られ、一般にＩＣパッドをはんだ付け可能とするために使用される。パシベーションは、プリント配線板（ＰＷＢ）等の他の基板に関し使用されるはんだマスクと同様非はんだ領域を腐食及びはんだ付けから保護する役割を果たす。
【００２８】
基板に部品を取り付ける他の方法及び技術には、種々の実施の形態において、フリップチップ型又はワイヤボンド型取付けの代わりに導電性エポキシ又はｚ軸エポキシを使用することを含む。さらなる実施の形態でコンデンサ、抵抗器及び／又は半導体を集積するため、さらにオプションとしてのブロック４０６で追加のマスク又はレチクルが必要である。
【００２９】
別の実施の形態では、密度を増加するためウェーハの上面及び下面側に相互接続体をパターン形成し及び／又は能動／受動デバイスを埋設し、ウェーハ貫通ビアを使用してウェーハを通じて接続する。
【００３０】
完成した回路はその後ブロック４０８でウェーハ状に組み立てられる。ウェーハは１つの実施の形態ではパネル状プリント配線板（ＰＷＢ）に類似する。オプションとして、該組付体をブロック４１０で検査し、ブロック４１２で個々の基板を分割する。ここで開示したように、基板は１つの実施の形態では分割前にバーンインされる（オプションとしてのブロック４１１）。
【００３１】
別の実施の形態では、基板は組付け、検査又はバーンイン前に分割される。基板は種々の実施の形態において標準ウェーハダイシング技術、スクライビングにより、または特定の医療デバイス又は補聴器の用途に適合させるべく、レーザ切断又は強反応性イオンエッチング（ＲＩＥ）を使用してペースメーカケースの輪郭に適合するよう又は補聴器本体内に適合するよう形づくることにより、標準ダイスに分割される。そのような基板の自由形式切断は、２０００年１２月６日に出願され、本願の譲受人に譲渡され、引用によりここにその全体が取り込まれる米国特許出願「自由形式基板及びデバイス」により詳細に説明されている。
【００３２】
別の実施の形態では、作製ウェーハを検査する方法５００を図５にフローチャートで示す。ウェーハ形状で電気的検査をバーニング（ｂｕｒｎｉｎｇ）する方法５００は、一組の個々の回路基板をブロック５０２で半導体ウェーハに組み付けるステップと、ブロック５０４で個々の基板を検査するステップと、ブロック５０６で基板をバーンインするステップと、ブロック５０８で最終組付けのためウェーハを切断するステップとを備える。１つの実施の形態では、集積回路等の部品の基板への組付けは基板が未だウェーハ形状である間に行う。これにより、すでに使用可能な自動ウェーハハンドリング機器の使用が可能となる。
【００３３】
本発明の実施の形態による基板のいくつかの利点には、限定としてでなく単に例示として製造の容易さ、改良製品のための低減された又は等しい資金コスト、デバイス及び基板形成のため現存する機器及びプロセスを使用できること、ウェーハのハンドリングのための現存する装置の使用、基板の分割前のウェーハ形状での基板及び基板への部品の組付け、ダイシング又はスクライビング及び作製ウェーハの分割前の多重基板を検査及びバーンインできること、その他が含まれる。
【００３４】
例えば、シリコンデバイス作製方法及び装置は当該技術分野で公知である。本発明の基板内に形成されるデバイスを作製するプロセスは十分確立されている。これらのプロセスが十分確立されているので、シリコンを使用する作製用機器及び条件もまた十分確立されている。多くの作製作業において、ここに説明した方法及びプロセスとともに現存する機器を使用して説明した製品を作製することができる。
【００３５】
現存の作製処理ツール及び方法はここにおける実施の形態で説明した基板及び相互接続体をつくるのに適している。したがって、該方法を実施する資金コストは、新たな技術を使用するプロセスのためラインを再編成するのに比べ小さい。さらに、１つの実施の形態での組付けは基板が未だウェーハ形状である間に行われ、そして自動ウェーハハンドリングのため設計された現存の機器を利用することができる。
【００３６】
本発明の種々の実施の形態を主として埋め込み型医療デバイスに関してここに説明してきたが、本プロセス及び装置の概念及び実施の形態は補聴器産業及び類似の医療デバイスにおける使用にも適している。補聴器産業では、ますます多くの部品を補聴器本体の限られた面積に配置することが望まれ又は求められている。さらに、補聴器産業では埋め込み型補聴器デバイスその他等のますます小型のデバイスに着実にシフトしてきており、該デバイスにおいてはいかなる面積も貴重なものである。新たな基板及びプロセス、並びに高電力及び受動部品の基板内への組み込みは、面積を保存する必要のあるどのようなデバイスにも利益となる。
【００３７】
以上の説明は例示的なものであり、限定的なものではないことは理解されるべきである。以上の説明を読み理解することにより当業者には他の多くの実施の形態が明らかとなろう。したがって、本発明の範囲は添付の特許請求の範囲を参照することにより、該請求の範囲が当然のものとする十分な範囲の均等物とともに決定されるべきである。
【図面の簡単な説明】
【００３８】
【図１】本発明の１つの実施の形態による基板の斜視図である。
【図２】図２Ａ、２Ｂ及び２Ｃは、本発明の別の実施の形態による基板組立プロセスの種々の段階を示す上面図である。
【図３】本発明の１つの実施の形態による埋め込み型医療デバイスの斜視図である。
【図４】本発明の別の実施の形態による方法のフローチャート図である。
【図５】本発明の別の実施の形態による方法のフローチャート図である。
【図５Ａ】本発明の別の実施の形態の配線図である。
【図５Ｂ】本発明の更に別の実施の形態の配線図である。
【符号の説明】
【００３９】
１００ 基板 １０２ 基板
２００ 基板 ２０２ コンデンサ、抵抗器
２０４ 出力トランジスタ、サーサージ保護デバイス
２０６ ペーシング回路、集積回路 ２０８ 相互接続体
３００ 埋め込み型医療デバイス ３０２ 本体

Claims (31)

1. 基板における能動及び受動部品の相互接続方法であって、
   該基板に埋設された複数の受動部品を形成するステップと、
   該基板上に複数の能動部品を形成するステップと、
   該能動及び該受動部品を接続するため該基板に複数の相互接続体を形成するステップと、
   該相互接続体によって該能動及び受動部品を接続するステップとを備える、方法。
2. 請求項１の方法において、該能動及び該受動部品が異なった幾何学的形状（ｇｅｏｍｅｔｒｙ）サイズに形成される、方法。
3. 請求項１の方法において、該受動部品が標準の半導体処理技術によって形成され、かつ該能動部品が大型幾何学的形状に形成される、方法。
4. 請求項１の方法において、該複数の能動部品を形成するステップが、少なくとも１つのサージ保護デバイス及び少なくとも１つの出力トランジスタを形成するステップを含む、方法。
5. 請求項１の方法において、ペーシング回路（ｐａｃｉｎｇ ｃｉｒｃｕｉｔｒｙ）を形成するステップと、
   該ペーシング回路を該基板の該相互接続体に、かつ該相互接続体を介して該受動及び能動部品に接続するステップとをさらに備える、方法。
6. 基板における配線密度（ｒｏｕｔｉｎｇ ｄｅｎｓｉｔｙ）の増加方法であって、
   複数の受動部品及び複数の相互接続体をシリコン基板内に埋設するステップと、
   該複数の受動部品を形成するのに使用したのと異なる幾何学的形状を使用して該基板に複数の能動部品を形成するステップと、
   該相互接続体を使用して該基板において該能動及び該受動部品を相互接続するステップとを備える、方法。
7. ウェーハ上の基板の検査方法であって、
   一組の個別回路基板を半導体ウェーハ上に組み付けるステップと、
   該個別基板を検査（ｔｅｓｔ）するステップと、
   該基板をバーンインする（ｂｕｒｎｉｎｇ ｉｎ）ステップと、
   最終組付けのため該ウェーハを切断するステップとを備える、方法。
8. 請求項７の方法において、組み付けるステップが、該基板がウェーハ形状の状態で行われる、方法。
9. 請求項７の方法において、検査するステップが、該基板がウェーハ形状の状態で行われる、方法。
10. 請求項７の方法において、該基板をバーンインするステップが、該基板がウェーハ形状の状態で行われる、方法。
11. 基板における能動及び受動部品の相互接続方法であって、
    該基板に所望の集積回路及び相互接続体をパターン形成するステップと、
    該集積回路及び該相互接続体を該基板内に形成するステップと、
    追加のマスク層を使用して該基板内に部品を集積するステップとを備える、方法。
12. 基板に能動及び受動部品を形成する方法であって、
    ウェーハ上に複数の基板をパターン形成するステップと、
    該基板上に複数の能動及び受動部品をパターン形成するステップと、
    該基板内に該パターン形成された部品を組み込むステップと、
    該基板において該受動及び該能動部品を相互接続するステップと、
    該基板を分割する（ｓｉｎｇｕｌａｔｉｎｇ）ステップとを備える、方法。
13. 請求項１２の方法において、相互接続するステップが、該受動及び該能動部品の接続のための複数の相互接続体を該基板に形成するステップを備える、方法。
14. 請求項１２の方法において、該パターン形成された部品を組み込むステップが、該能動及び該受動部品を組み立てるのに異なった幾何学的形状を使用する、方法。
15. 請求項１２の方法において、分割するステップの前に該ウェーハ基板を検査するステップをさらに備える、方法。
16. 請求項１２の方法において、異なった幾何学的形状を使用して該能動及び該受動部品をパターン形成する、方法。
17. 基板であって、
    複数の受動部品が形成されたシリコンウェーハと、
    該受動部品及び少なくとも１つの集積回路を接続するため形成された複数の相互接続体と、
    該相互接続体によって該受動部品に相互接続された該少なくとも１つの集積回路とを備える、基板。
18. 請求項１７の基板において、該シリコンウェーハに形成された複数の能動部品をさらに備える、基板。
19. 請求項１８の基板において、該複数の能動部品が少なくとも１つの高電力部品を含む、基板。
20. 請求項１８の基板において、該複数の能動部品が少なくとも１つのサージ保護デバイスを含む、基板。
21. 請求項１８の基板において、該複数の能動部品が少なくとも１つの出力トランジスタを含む、基板。
22. 請求項１７の基板において、該シリコンウェーハに取り付けられ、該相互接続体を介して該受動及び能動部品に相互接続されたペーシング回路をさらに備える、基板。
23. 請求項１７の基板において、該受動部品とは異なった幾何学的形状を使用して組み立てられた複数の高電力部品をさらに含む、基板。
24. 埋め込み型医療デバイス用の基板であって、
    シリコン本体と、
    該本体に埋設された複数の部品と、
    該本体に埋設された複数の相互接続体と、
    該基板に形成された少なくとも１つのサージ保護デバイスと、
    該基板に形成された少なくとも１つの出力トランジスタとを備える、基板。
25. 埋め込み型医療デバイスであって、
    本体と、
    基板とを備え、該基板が、
    複数の受動部品が形成されたシリコンウェーハと、
    該受動部品及び少なくとも１つの集積回路を接続するため形成された複数の相互接続体と、
    該相互接続体によって該受動部品に相互接続された少なくとも１つの集積回路とを備える、埋め込み型医療デバイス。
26. 請求項２５の埋め込み型医療デバイスにおいて、該基板が、該シリコンウェーハに形成された複数の能動部品をさらに備える、埋め込み型医療デバイス。
27. 請求項２６の埋め込み型医療デバイスにおいて、該複数の能動部品が少なくとも１つの高電力部品を含む、埋め込み型医療デバイス。
28. 請求項２６の基板において、該複数の能動部品が少なくとも１つのサージ保護デバイスを含む、基板。
29. 請求項２６の埋め込み型医療デバイスにおいて、該複数の能動部品が少なくとも１つの出力トランジスタを含む、埋め込み型医療デバイス。
30. 請求項２５の埋め込み型医療デバイスにおいて、該シリコンウェーハに取り付けられ、該相互接続体を介して該受動及び能動部品に相互接続されたペーシング回路をさらに備える、埋め込み型医療デバイス。
31. 請求項２５の埋め込み型医療デバイスにおいて、該受動部品とは異なる幾何学的形状を使用して組み立てられた複数の高電力部品をさらに備える、埋め込み型医療デバイス。

Images