JP2004534391A5 - - Google Patents

Download PDF

Info

Publication number
JP2004534391A5
JP2004534391A5 JP2002588735A JP2002588735A JP2004534391A5 JP 2004534391 A5 JP2004534391 A5 JP 2004534391A5 JP 2002588735 A JP2002588735 A JP 2002588735A JP 2002588735 A JP2002588735 A JP 2002588735A JP 2004534391 A5 JP2004534391 A5 JP 2004534391A5
Authority
JP
Japan
Prior art keywords
conductive
substrate
board
conductive material
connection path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002588735A
Other languages
English (en)
Other versions
JP3981018B2 (ja
JP2004534391A (ja
Filing date
Publication date
Priority claimed from DE10122414A external-priority patent/DE10122414A1/de
Application filed filed Critical
Publication of JP2004534391A publication Critical patent/JP2004534391A/ja
Publication of JP2004534391A5 publication Critical patent/JP2004534391A5/ja
Application granted granted Critical
Publication of JP3981018B2 publication Critical patent/JP3981018B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (13)

  1. 集積回路を備えたカードのための基板であって、基板の両面2つともに導電材料の被覆が施され、前記2つの導電層が前記基板を通して電気的に相互接続されている基板において、前記基板及び/または前記2つの導電層を貫通する切開形状接続路を特徴とする基板。
  2. 導電スルーホールが導電材料で埋められた多重切開形状接続路により形成されていることを特徴とする請求項1に記載の基板。
  3. 導電スルーホールが導電材料で埋められた交差形状接続路により形成されていることを特徴とする請求項1に記載の方法。
  4. 前記切開形状接続路が前記基板面に対して斜めに延びていることを特徴とする請求項1に記載の基板。
  5. 前記接続路の断面が点状であることを特徴とする請求項4に記載の基板。
  6. 切開形状接続路によりつくられたタブが、前記基板の表面の前記導電路が前記基板の裏面の前記導電路と接触するように、押されて相互にずらされていることを特徴とする請求項4または5に記載の基板。
  7. 請求項1からのいずれかに記載の基板を備えることを特徴とする、集積回路を備えたカード。
  8. 前記基板が前記カードの本体の一層を形成することを特徴とする請求項に記載のカード。
  9. 請求項1からのいずれかに記載の基板を作成するための方法において、
    − 前記基板、すなわち基板の両面2つともに導電層を備えた基板を提供する工程、及び
    − 前記基板及び/または前記表面と裏面の導電層を、切削工具を用いて前記工具を取り除いた後に切開形状接続路が残るように切開する工程、
    を含むことを特徴とする方法。
  10. 前記2つの導電層に接して前記2つの導電層を電気的に相互接続するような方法で、前記接続路が導電材料で埋められることを特徴とする請求項に記載の基板を作成するための方法。
  11. 記接路を埋めるための導電材料として導電性液体接着剤が用いられることを特徴とする請求項10に記載の方法。
  12. 前記導電材料が、計量ニードル、スクリーン印刷またはインクジェット印刷により与えられることを特徴とする請求項11に記載の方法。
  13. 導電スルーホール形成に用いられる前記導電材料が、形成されるべき導電スルーホールの領域の両側に与えられることを特徴とする請求項10から12のいずれか1項に記載の方法。
JP2002588735A 2001-05-09 2002-05-06 フレキシブル回路基板の導電スルーホール形成 Expired - Fee Related JP3981018B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10122414A DE10122414A1 (de) 2001-05-09 2001-05-09 Durchkontaktierung von flexiblen Leiterplatten
PCT/EP2002/004985 WO2002091811A2 (de) 2001-05-09 2002-05-06 Durchkontaktierung von flexiblen leiterplatten

Publications (3)

Publication Number Publication Date
JP2004534391A JP2004534391A (ja) 2004-11-11
JP2004534391A5 true JP2004534391A5 (ja) 2005-12-22
JP3981018B2 JP3981018B2 (ja) 2007-09-26

Family

ID=7684084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002588735A Expired - Fee Related JP3981018B2 (ja) 2001-05-09 2002-05-06 フレキシブル回路基板の導電スルーホール形成

Country Status (8)

Country Link
US (1) US7000845B2 (ja)
EP (1) EP1430757B1 (ja)
JP (1) JP3981018B2 (ja)
CN (1) CN100405884C (ja)
AT (1) ATE368369T1 (ja)
DE (2) DE10122414A1 (ja)
ES (1) ES2286253T3 (ja)
WO (1) WO2002091811A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4049146B2 (ja) * 2000-12-28 2008-02-20 セイコーエプソン株式会社 素子製造方法および素子製造装置
DE10156395A1 (de) 2001-11-16 2003-05-28 Giesecke & Devrient Gmbh Verfahren und Vorrichtung zum Durchkontaktieren von Substraten und Leiterplatten
DE10320478B3 (de) * 2003-05-08 2004-08-19 Vega Grieshaber Kg Druck-Messanordnung mit einer Durchkontaktierung durch einen Distanzhalter zwischen einer Membran und einem Grundkörper sowie Verfahren zum Kontaktieren
DE202004003554U1 (de) * 2004-03-04 2004-06-03 Novacard Informationssysteme Gmbh Chipkarte
US8608080B2 (en) * 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents
WO2009030986A1 (en) * 2007-09-06 2009-03-12 Fci Sim connector with ferrite
US11238329B2 (en) * 2007-12-24 2022-02-01 Dynamics Inc. Payment cards and devices with gift card, global integration, and magnetic stripe reader communication functionality
DE102011014820A1 (de) 2011-03-23 2012-09-27 Giesecke & Devrient Gmbh Substrat mit durchkontaktierten leitfähigen Strukturen und Verfahren zu dessen Herstellung
DE102011016512A1 (de) 2011-04-08 2012-10-11 Giesecke & Devrient Gmbh Verfahren zur Durchkontaktierung elektrisch leitfähiger Strukturen an entgegengesetzten Oberflächen eines Substrats
TWI461127B (zh) * 2012-12-25 2014-11-11 Univ Nat Taipei Technology 電子裝置及其製法
GB2562768A (en) 2017-05-25 2018-11-28 Saralon Gmbh Method of producing an electrical through connection between opposite surfaces of a flexible substrate
EP3934391B9 (de) * 2020-07-03 2024-05-22 Peters Research GmbH & Co. Kommanditgesellschaft Verfahren zum zumindest teilweisen verschliessen einer kanalförmigen öffnung

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2353061A (en) * 1940-10-29 1944-07-04 Ibm Circuit connecting device
DE2107591A1 (de) * 1971-02-17 1972-08-31 Siemens Ag Verfahren zur Durchkontaktierung von beidseitig mit Leiterbahnen beschichteten Folien
DE2241333A1 (de) * 1972-08-23 1974-03-21 Philips Patentverwaltung Verfahren zur herstellung einer elektrisch leitenden verbindung zwischen zwei auf einer traegerplatte liegenden teilen von strompfaden derselben leiterbahn
DE2524581A1 (de) * 1975-06-03 1976-12-23 Siemens Ag Flexible gedruckte schaltung
DE3429236A1 (de) * 1984-08-08 1986-02-13 Krone Gmbh, 1000 Berlin Folie mit beidseitig aufgedruckten elektrischen leiterbahnen
JPH01125892A (ja) * 1987-11-10 1989-05-18 Mari Yamazaki 両面形プリント配線板の導通方法
JPH05235499A (ja) * 1992-02-24 1993-09-10 Taiyo Yuden Co Ltd 回路基板およびその製造方法
ATE135521T1 (de) * 1992-06-15 1996-03-15 Heinze Dyconex Patente Verfahren zur herstellung von substraten mit durchführungen
US5280409A (en) * 1992-10-09 1994-01-18 Sun Microsystems, Inc. Heat sink and cover for tab integrated circuits
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
DE19522338B4 (de) * 1995-06-20 2006-12-07 Pac Tech-Packaging Technologies Gmbh Chipträgeranordnung mit einer Durchkontaktierung
DE19527359A1 (de) * 1995-07-26 1997-02-13 Giesecke & Devrient Gmbh Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
US5979042A (en) * 1996-03-13 1999-11-09 Simmonds Precision Products, Inc. Printed wiring assembly rework tool
JPH09263079A (ja) * 1996-03-27 1997-10-07 Toyo Alum Kk 電気部品素子およびその製造方法
US6323549B1 (en) * 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
DE19701167A1 (de) * 1997-01-15 1998-07-23 Siemens Ag Chipkarte
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
JP2000216537A (ja) * 1999-01-20 2000-08-04 Omron Corp 両面回路基板の面間導通装置並びに同装置を用いた面間導通方法
US6980017B1 (en) * 1999-03-10 2005-12-27 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
US6365489B1 (en) * 1999-06-15 2002-04-02 Micron Technology, Inc. Creation of subresolution features via flow characteristics
DE19945794C2 (de) * 1999-09-15 2002-12-19 Curamik Electronics Gmbh Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen
US6485892B1 (en) * 1999-12-17 2002-11-26 International Business Machines Corporation Method for masking a hole in a substrate during plating
US6533034B1 (en) * 2000-05-15 2003-03-18 Flotek Industries, Inc. Centralized stop collar for floating centralizer
US6566186B1 (en) * 2000-05-17 2003-05-20 Lsi Logic Corporation Capacitor with stoichiometrically adjusted dielectric and method of fabricating same
US6495911B1 (en) * 2000-08-17 2002-12-17 International Business Machines Corporation Scalable high frequency integrated circuit package

Similar Documents

Publication Publication Date Title
JP2004534391A5 (ja)
WO2001037338A3 (de) Verfahren zum integrieren eines chips innerhalb einer leiterplatte und integrierte schaltung
WO2005011343A3 (en) Circuit board with embedded components and method of manufacture
CN104507258B (zh) 软硬结合板及其覆盖膜开窗接地方法
EP2079292A3 (en) Manufacturing method of multilayer substrate and multilayer substrate produced by the manufacturing method
WO2008008552A3 (en) Build-up printed wiring board substrate having a core layer that is part of a circuit
TW200629998A (en) Printed circuit board and forming method thereof
TW200746329A (en) Circuit board
EP2421341A3 (en) Electronic component and method of manufacturing the same
EP1699277A4 (en) CERAMIC MULTILAYER SUBSTRATE
WO2004062917A3 (en) Ink-receptive card substrate
WO2004095544A3 (en) Substrate with multiple conductive layers and methods for making and using same
WO2007130731A3 (en) Barrier for use in 3-d integration of circuits
EP1278404A4 (en) PCB AND METHOD FOR THE PRODUCTION THEREOF
JP3981018B2 (ja) フレキシブル回路基板の導電スルーホール形成
CN102497746A (zh) 电路板的制造方法
JP2001274537A (ja) 配線基板及び配線基板の製造方法
WO2005006412A3 (en) A method of forming an integrated circuit substrate
WO2002054839A3 (en) Layered circuit boards and methods of production thereof
TWM250504U (en) Assembly structure for hiding electronic component
TW200505315A (en) Conductive sheet having more than one through hole or via hole
EP1956877A3 (en) Multilayer wiring board and method of manuftacturing the same
CN201022241Y (zh) 一种金手指及具有该金手指结构的柔性印刷线路板
SE0403008L (sv) Lodpastastencil och förfarande för att tillverka densamma
WO2003002346A3 (en) Membrane switch circuit layout and method for manufacturing