JP2004532561A - データビットストリームをデコード及び変換する方法及び装置並びに信号及びレコードキャリア - Google Patents
データビットストリームをデコード及び変換する方法及び装置並びに信号及びレコードキャリア Download PDFInfo
- Publication number
- JP2004532561A JP2004532561A JP2002578661A JP2002578661A JP2004532561A JP 2004532561 A JP2004532561 A JP 2004532561A JP 2002578661 A JP2002578661 A JP 2002578661A JP 2002578661 A JP2002578661 A JP 2002578661A JP 2004532561 A JP2004532561 A JP 2004532561A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- code
- parity check
- type
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
Abstract
本発明は、２進情報信号（２）のデータビットストリームを、複数のチャネルコードＣｓｔ，Ｃｐｃを利用して拘束された２進チャネル信号（３）のデータビットストリームに変換する方法及び装置に関連する。高い符号化率に設定される、標準的なコードＣｓｔとは別に、パリティチェックイネーブルコードＣｐｃを利用して、拘束された２進チャネル信号（３）に課された所定の事前に定められたパリティチェック制約を満たすことを可能にする。このパリティチェック制約は、チャネルの所定のエラーイベントに関連する。パリティチェックイネーブルコードＣｐｃの使用量は、所定のエラーイベントを回避する必要性に依存する。また、他のチャネルコードＣｓｕｂは、ＤＣ制御を実現するために使用され得る。本発明は、更に、デコードする方法及び装置に加えて、関連する信号及びレコードキャリアにも関連する。
Description
【技術分野】
【０００１】
本発明は、２進情報信号の連続的なユーザワードシーケンスのデータビットストリームを、拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータビットストリームに変換／エンコードするための方法及び装置に加えて、拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータビットストリームを、２進情報信号の連続的なユーザワードシーケンスのデータビットストリームにデコードするための方法及び装置にも関連する。更に、本発明は、そのような方法が実行された後に得られる拘束された２進チャネル信号のデータビットストリームより成る信号、更には、そのような信号が記録されるレコードキャリアにも関連する。
【背景技術】
【０００２】
記憶チャネル（ｓｔｏｒａｇｅ ｃｈａｎｎｅｌ）用の従来の符号化手法では、誤り訂正符号化（ＥＣＣ）及び変調符号化のブロックは、何ら共通する機能を有しない。変調符号又は変調コードは、典型的にはｄｋ拘束（ｃｏｓｔｒａｉｎｔ）で特徴付けられる走行長制限又はランレングス制限（ＲＬＬ：ｒｕｎ−ｌｅｎｇｔｈ ｌｉｍｉｔｅｄ）符号であり、過酷なシンボル間干渉環境下におけるビット検出特性を改善し、タイミング復元を可能にするように設定される。ＥＣＣコードは、典型的には、（バイト形式の）リードソロモン符号（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ ｃｏｄｅ）であり、及びチャネルのエラー総て、即ちビット検出プロセスにおける不完全性に起因して生じるランダムエラーを取り扱う必要があり、それは、信号波形からのチャネルビットストリームを導出し、及びディスク表面における傷（ｓｃｒａｔｃｈ）、ゴミ等に起因するバーストエラーを導出する。
【０００３】
ランダムエラーは、多くの場合に、ＲＬＬチャネルビットストリームにおける１ビットの距離にわたる遷移シフトの形をとる。従って、そのようなエラーは、非常に局所的であり、復調後に、ＥＣＣデコーダによって訂正されるべきほんの１つの（又は２つの）エラーシンボル（バイト）を導く。ＥＣＣデコーダによる単一のエラーシンボル（バイト）の訂正は、２つのパリティシンボル（バイト）に関する冗長性（ｒｅｄｕｎｄａｎｃｙ）を要する。一方、チャネルビットストリームの段階でパリティチェックを含めることは、非常に短いオーバーヘッドであるが、ランダムエラーに対して均等なエラー訂正特性を与える。
【０００４】
誤り訂正符号化及び変調符号化の組み合わせが、全体的な効率及び実効性の観点から非常に有利であることが知られており、それは符号化の文献にて非常に一般的になっている。その文献は例えば、Ｙ．Ｓａｉｔｏｈ，Ｉ．Ｉｂｅ，Ｈ．Ｉｍａｉ，“Ｐｅａｋ−Ｓｈｉｆｔ ａｎｄ Ｂｉｔ Ｅｒｒｏｒ−Ｃｏｒｒｅｃｔｉｏｎ ｗｉｔｈ Ｃｈａｎｎｅｌ Ｓｉｄｅ Ｉｎｆｏｒｍａｔｉｏｎ ｉｎ Ｒｕｎｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ Ｓｅｑｕｅｎｃｅ”，１０ｔｈ Ｉｎｔ．Ｓｙｍｐ．Ａｐｐｌｉｅｄ Ａｌｇｅｂｒａ，Ａｌｇｅｂｒａｉｃ Ａｌｇｏｒｉｔｈｍｓ ａｎｄ Ｅｒｒｏｒ−Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅｓ，ｖｏｌ．ＡＡＥＣＣ−１０，ｐｐ．３０４−３１５，１９９３；及びＰ．Ｐｅｒｒｙ，Ｍ．−Ｃ．Ｌｉｎ，Ｚ．Ｚｈａｎｇ，“Ｒｕｎｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ Ｃｏｄｅｓ ｆｏｒ Ｓｉｎｇｌｅ Ｅｒｒｏｒ−Ｄｅｔｅｃｔｉｏｎ ｗｉｔｈ Ｍｉｘｅｄ Ｔｙｐｅ Ｅｒｒｏｒｓ”，ＩＥＥＥ Ｔｒａｎｓ．Ｉｎｆｏｒｍ．Ｔｈｅｏｒｙ，ｖｏｌ．４４，ｐｐ．１５８８−１５９２，Ｊｕｌｙ １９９８である。
【０００５】
パリティチェック符号化は、ビット検出器によって残された最も顕著なエラーパターンに着目する。磁気記録チャネルについては、ペリー等（Ｐｅｒｒｙ，ｅｔ ａｌ．）（上記参照）の報告のようにパリティチェック符号化は、ｄｋビットストリームがディスクに記録される状況を想定している。ｄｋビットストリームは、遷移の場所で‘１’ビットを有し、それ以外で‘０’ビットを有する。磁気記録チャネルに対するランダムエラーの最も顕著な形式は、ピークシフトエラーであり、‘１’ビットが（左に又は右に）シフトし、ドロップイン（ｄｒｏｐ−ｉｎ）及びドロップアウト（ｄｒｏｐ−ｏｕｔ）になり、そこでは‘０’が‘１’になり又はその逆になる。光記録チャネルでは、ｄｋビットストリームは、モジュロ２積分器である１Ｔプレコーダ（ｐｒｅｃｏｄｅｒ）を通じて伝搬し、ディスクに書き込まれるＲＬＬビットストリームを生成する。その結果、ＲＬＬビットストリームは、マーク又はピット（ｍａｒｋ，ｐｉｔ）にて‘１’を有し、非マーク又はランド（ｎｏｎ−ｍａｒｋ，ｌａｎｄ）にて‘０’を有する。光記録では、最も顕著なランダムエラーは遷移シフトであり、遷移の左側及び右側における走行長（ランレングス）を、１ビット（又はそれ以上）長く及び短くすることをそれぞれ引き起こす。ｄｋビットストリーム及びＲＬＬビットストリーム間の１Ｔプレコーダに起因して、ＲＬＬビットストリームにおける遷移エラーは、ｄｋビットストリームにおけるピークシフトに一致する。
【０００６】
誤り検出又は誤り訂正機能と供にＲＬＬ符号化手法は、ペリー等の文献（上記参照）に開示されている：ＲＬＬエンコーダからのチャネルビットストリームは、固定長の情報セグメントに分解される。情報セグメントそれぞれの間に、パリティブロックが挿入される。後続のパリティブロックとの情報セグメントの結合は、コードセグメントと呼ばれる。この構造により、この符号化手法（以下、分解法（ｐａｒｓｉｎｇ ｓｃｈｅｍｅ）と呼ぶ。）は、組織的なものになり、即ち、情報部がパリティ部から分離する。以下の条件が充足される必要がある：先行する及び後続の情報セグメントとのパリティブロックの連結は、ＲＬＬ制限を侵さないこと；及びパリティブロックは、各コートセグメントについて所定値を有することを要するパリティチェック制約によりエラー制御を可能にすることである。
【０００７】
ペリー等（上記参照）は、磁気記録チャネルについての混合形式のエラーを考察しており、即ち、エラーはシングルビットシフトエラー、又はドロップアウト若しくはドロップインエラーであり得る。彼らは、単一の混合形式エラーの検出に関し、２ｄ＋３チャネルビット長を有するパリティブロックが必要とされることを示している。
【０００８】
分解法の主な利点は、簡易であること及び組織的な構造であることである。単独のエラーの検出について、ユーザビットの観点から計測したオーバーヘッドは、（２ｄ＋３）Ｒに等しく、ここで、ＲはＲＬＬコードのレート（ｒａｔｅ）である。エラーの発見は、サトシ等（上記参照）により開示されたチャネル側情報を利用して行われる。２パリティバイトに等しい、ＥＣＣ規格によるランダムエラーの訂正に要するオーバーヘッドと比較すると、分解法は約４．５倍短いオーバーヘッドを要する。
【０００９】
連結パリティチェック符号化は、誤り検出又は誤り訂正能力を有する更なる他のＲＬＬ符号化である。それは次の文献に記載されている：Ｓ．Ｇｏｐａｌａｓｗａｒｍｙ，Ｊ．Ｂｅｒｇｍａｎｓ，“Ｍｏｄｉｆｉｅｄ Ｔａｒｇｅｔ ａｎｄ Ｃｏｎｃａｔｅｎａｔｅｄ Ｃｏｄｉｎｇ ｆｏｒ ｄ＝１ Ｃｏｎｓｔｒａｉｎｅｄ Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ Ｃｈａｎｎｅｌｓ”，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｎｅｗ Ｏｒｌｅａｎｓ，ＵＳＡ，Ｊｕｎｅ １８−２２，２０００，ｐｐ．８９−９３；Ｈ．Ｓａｗａｇｕｃｈｉ，Ｍ．Ｋｏｎｄｏｕ，Ｎ．Ｋｏｂａｙａｓｈｉ，Ｓ．Ｍｉｔａ，“Ｃｏｎｔｃａｔｅｎａｔｅｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｉｎｇ ｆｏｒ Ｈｉｇｈ−Ｏｒｄｅｒ ＰＲＭＬ Ｃｈａｎｎｅｌｓ”，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ Ｇｌｏｂｅｃｏｍ １９９８，Ｓｉｄｎｅｙ，ｐｐ．２６９４−２６９９；及びＨ．Ｓａｗａｇｕｃｈｉ，Ｓ．Ｍｉｔａ，“Ｓｏｆｔ−Ｏｕｔｐｕｔ Ｄｅｃｏｄｉｎｇ ｆｏｒ Ｃｏｎｃａｔｅｎａｔｅｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ ｉｎ Ｈｉｇｈ−Ｏｒｄｅｒ ＰＲＭＬ Ｃｈａｎｎｅｌｓ”，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｖａｎｃｏｕｖｅｒ，Ｃａｎａｄａ，Ｊｕｎｅ ６−１０，１９９９，ｐｐ．１６３２−１６３７。
【００１０】
この手法は、標準的なＲＬＬエンコーダでエンコードされるユーザデータのセグメントを考察する。エンコードされた各セグメントについて、パリティチェック値が算出される。そのパリティチェックビットは個々にＲＬＬ符号化され、次のセグメントがエンコードされた後に、そのセグメントのＲＬＬビットストリームに付加される。連結パリティチェック符号化法（以下、連結法という）の主な利点は、その効率にある：パリティチェックビットは、１／Ｃｄ，ｋチャネルビットを要し、Ｃｄ，ｋは（ｄ，ｋ）−拘束シーケンスの容量（ｃａｐａｃｉｔｙ）である。例えば、レートＲが
【００１１】
【数１】
であるｄ＝２ＲＬＬ符号に対して、ペリー等（上記参照）の分解法と比較して、パリティチェックビット当たり３．５倍の効率利得が実現される。
【００１２】
しかしながら、２つの欠点がある。第１に、チャネルビットストリームから直接的にパリティチェック拘束条件（ｃｏｎｓｔｒａｉｎｔ）を検査することが困難である；チャネルビットストリームのユーザデータ部分のパリティチェック拘束条件に関する何らかの違反が検査される前に、先ず、パリティチェックビットに対応するチャネルビットを復調する必要がある。第２に、パリティチェックビットに対応するチャネルビットストリームの部分は、パリティチェックによって保護されない。その部分にチャネルエラーが生じる場合に、誤りのあるパリティチェックビットが以後復調され、チャネルビットストリームのユーザデータ部分に望まれない訂正をするに至る。従って、パリティチェックビットがパリティチェックによって保護されないことに起因して、エラーが伝搬する可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
従って、本発明は、変調符号の誤り検出／訂正機能又は特性を改善することを目的とする。
【課題を解決するための手段】
【００１４】
本願課題は、２進情報信号の連続的なユーザワードシーケンスのデータビットストリームを、チャネルを通じて送信される拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータストリームに変換する方法により達成され、
ａ） 前記２進情報信号及び／又は前記拘束された２進チャネル信号が、パリティチェックセグメントと言及されるチャネルセグメントに分割され、前記パリティチェックセグメントの各々が第１部分及び第２部分に分割され、
ｂ） 前記第１部分が、第１群の１つ又はそれ以上のチャネルコードからのコードを利用して取得され、前記第１群が第１形式のチャネルコードより成り、及び
ｃ） 前記第２部分が、第２群の１つ又はそれ以上のチャネルコードからのコードを利用して取得され、前記第２群が、前記パリティチェックセグメントに課された所定のパリティチェック制約を満たすパリティチェックイネーブルコードとして設定された、少なくとも１つの第２形式のチャネルコードより成り、前記パリティチェック制約が前記チャネルの所定のエラーイベントに関連する。
【００１５】
「１組のコード又はコード群（ｓｅｔ ｏｆ ｃｏｄｅｓ）」なる用語は、最も広範な意味に使用され、即ちそのような群（集合）は、１つのコードのみから構成され得る、又は複数のコードから構成され得ることに、留意を要する。
【００１６】
本願課題は、そのような方法を実行する請求項１４又は１５による、２進情報信号の連続的なユーザワードシーケンスのデータビットストリームを、拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータビットストリームにエンコードする装置を利用することで、一層達成される。
【００１７】
本願課題は、そのような方法を実行した後に得られる、拘束された２進チャネル信号のデータビットストリームより成る信号を利用することで、一層達成される。
【００１８】
本願課題は、そのような信号がトラックに記録されるレコードキャリアを利用することで一層達成され、情報パターンが信号部分を表現し、情報パターンが前記トラックの方向を変更する、第１及び第２部分を有するところのレコードキャリアにより達成され、前記第１部分が検出可能な特性を与え、前記第２部分が第１の特性と区別され得る検出可能な特性を与え、それらの部分が、第１論理値を有する第１特性表現ビットセル及び第２論理値を有する第２特性表現ビットセルを有する。
【００１９】
本願課題は、拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータビットストリームを、２進情報信号の連続的なユーザワードシーケンスのデータビットストリームにデコードする方法によって達成され、そのような信号を、第１又は第２の値の一方を有するビットのビット列に変換するステップより成り、前記信号が、長さｍのチャネルワードを包含し、ｍはｍ１，ｍ２又はｍ３に等しく、前記ビット列がｎビット情報ワードを包含する。
【００２０】
本発明の最も一般的な形態では、異なるチャネルコードに使用される情報ワード長が互いに異なり得ることに留意を要する。
【００２１】
本願課題は、上述したエンコード／変換方法を採用する請求項２０又は２１による、拘束された２進チャネル信号のデータビットストリームを、２進情報信号のデータビットストリームにデコードする方法を利用することで、一層達成される。
【００２２】
本願課題は、請求項２６又は２７による、拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータビットストリームを、２進情報信号の連続的なユーザワードシーケンスのデータビットストリームにデコードする装置を利用することで、一層達成される。
【００２３】
本発明によれば、走行長制限（ＲＬＬ）変調コードの組み合わせに基づく代替的なパリティチェック符号化手法が提案される。この符号化手法は、誤り制御をＲＬＬ変調コードと組み合わせる。そのような符号化手法は、「コンビ−コード（ｃｏｍｂｉ−ｃｏｄｅ）」と呼ばれる。それはＲＬＬコードの組み合わせを利用し、Ｗ．Ｃｏｅｎｅ，“Ｃｏｍｂｉ−Ｃｏｄｅｓ ｆｏｒ ＤＣ−Ｆｒｅｅ Ｒｕｎｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ Ｃｏｄｉｎｇ”，ＩＥＥＥ Ｔｒａｎｓ．Ｃｏｎｓ．Ｅｌｅｃｔｒ．，ｖｏｌ．４６，ｐｐ．１０８２−１０８７，Ｎｏｖ．２０００ におけるＤＣフリーＲＬＬ符号化の体系又はフレームワークに導入されたコンビコードに類似する。
【００２４】
本発明の主要な概念は、第１形式のチャネルコード、即ち標準的なコード、特にメインＲＬＬコードを、第２形式のチャネルコード、特にパリティイチェックイネーブルコード（ｐａｒｉｔｙ−ｃｈｅｃｋ ｅｎａｂｌｉｎｇ ｃｏｄｅ）として設定されたＲＬＬコードと共に使用することであり、パリティチェックイネーブルコードは、チャネル信号に課された予め決定されたパリティチェック拘束条件を実現することを可能にする。これにより、その拘束条件は所定のエラーイベントを示す。
【００２５】
パリティチェックイネーブルコードは、所定の値に対するコードセグメントのパリティチェック拘束条件を設定するために使用される。
【００２６】
そして、パリティチェック拘束条件は、分解法及び連結法の様子とは異なり、統合されたパリティチェックコードを形成するチャネルコードに統合される。この統合化（ｉｎｔｅｇｒａｔｉｏｎ）は、高い符号化効率を達成し、エラーの伝搬を回避し、従って誤り訂正／検出コードの特性を改善する。
【００２７】
好ましくは、ＤＣ制御用途に関し、第３コードである置換（ｓｕｂｓｔｉｔｕｔｉｏｎ）コードが使用される。
【００２８】
そして、好ましいエンコード方法が提供され、そこでは、
ａ） 前記２進情報信号及び／又は前記拘束された２進チャネル信号が、第１分割手順に従って第１形式のチャネル信号セグメントに分割され、第２分割手順に従ってパリティチェックセグメントである第２形式のチャネル信号セグメントに分割され、両分割手順が、チャネルコードの反復法を形成し、
ｂ） 前記第１形式のチャネル信号セグメントが、第１群のチャネルコードを利用して取得され、前記第１群が更に第３形式のチャネルコードより成り、
ｂ１） 前記第１形式のチャネルコードが前記ユーザワードのデータビットを前記チャネルワードのデータビットに変換するために使用され、及び
ｂ２） 前記第３形式のチャネルコードが、前記ユーザワードのデータビットを前記チャネルワードのデータビットに変換するために、及び前記拘束された２進チャネル信号におけるＤＣ制御を行うように使用され、
ｃ） 前記第２形式のチャネル信号セグメントが、前記第２群のチャネルコードを利用して取得され、前記第２群が、前記少なくとも１つの第２形式のチャネルコードに加えて前記第１群のチャネルコードより成り、及び
ｄ） 前記第１形式のチャネル信号セグメントに関連する前記ユーザワードのデータビットが、前記反復法に従って第２形式のチャネルコードでエンコードされる。
【００２９】
更に、請求項１６に関連する装置、請求項２５に関連するデコード方法、更には請求項２８に関連するデコード装置が提供される。
【００３０】
３つ総ての形式のコードが一体的に構成され、それらのコードのチャネルワードが自由に連結され得るようにする。反復法は、第２形式のチャネル信号セグメントの１つにおけるユーザワードの１つが、第２形式のチャネルコード（Ｃｐｃ）の１つと供にエンコードされる必要があるか否かを示す。コンビコードによるパリティチェック符号化は、２つの他の手法に関する利点、即ち簡潔性、高い符号化効率及びエラー伝搬のないことを組み合わせる。
【００３１】
有利なことに、単一ビット遷移シフトエラー（ＳＢＴＳＥ：ｓｉｎｇｌｅ ｂｉｔ ｔｒａｎｓｉｔｉｏｎ ｓｈｉｆｔ ｅｒｒｏｒ）の場合に誤り訂正に要するオーバーヘッドは、本発明による手法により、単一ビットにまで低減され得る。
【００３２】
コンビコードを利用するパリティチェック符号化は、連結法と同様な高効率性を示すが、上述した欠点の総てを回避する。具体例としては、単一ビット遷移シフトエラーが支配的なエラーパターンであるところの光記録に関心が向けられる。
【００３３】
更なる有利な改善は従属項に規定される。本発明に関するこれら及び他の態様は、添付図面を参照しながら以下に説明される実施例を参照することで、明確且つ明瞭になるであろう。
【００３４】
以下、コンビコードを利用するパリティチェック符号化手法の概念が説明される。
【発明を実施するための最良の形態】
【００３５】
本願の参考に供せられるペリー等（上記参照）の符号化法と同様に、本発明は、チャネルビットストリームにてコードセグメントを見分けることを提案するが、本発明におけるコードセグメントは、Ｍユーザワードのシーケンス（ＥＣＣがバイト形式ならば、通常はそれもバイト形式である）に対応するチャネルビットストリームの部分として規定される。各コードセグメントに関し、本発明は、そのコードセグメントのｄｋ拘束チャネルビットストリームに適用される１つの又は一群のパリティチェック条件を満たすことを求める。
【００３６】
以下では、単一形式のビットエラーについてのパリティチェックに関心が向けられる。
【００３７】
図１は、パリティチェックセグメントと呼ばれるコードセグメント１の構造を示し、それは、２進情報信号ＢＩＳの連続的なユーザワード２のシーケンスに関するデータビットストリームより成る。パリティチェックセグメント１は、第１部分Ｓ１及び第２部分Ｓ２に分割される。
【００３８】
データビットストリームは、拘束された２進チャネル信号ＣＢＣＳの連続的なチャネルワード３のシーケンスに関するデータビットストリームに変換される。本発明による手法は、少なくとも２つのチャネルコードＣｓｔ，Ｃｐｃを含み、それら両者は、完全なユーザワード２を対応するチャネルワード３に対応付ける（マッピングする）。Ｃｓｔで記される第１コードは、‘標準的な（ｓｔａｎｄａｒｄ）’ＲＬＬコードであり、高い符号化効率を有するように設定される。最後のものを除いてユーザワード２は、コードＣｓｔを利用して、Ｎｓｔチャネルビット長のチャネルワード３にＲＬＬエンコードされる。こうして、パリティチェックセグメント１の第１部分Ｓ１が得られる。パリティチェックセグメント１の第２部分Ｓ２は、特殊なコード、即ちＣｐｃで記されるパリティチェックイネーブルコードによって得られる。このコードは、パリティチェックセグメント１の最後のユーザワード２に対してのみ使用される。従って、第２部分Ｓ２は１つのチャネルワードのみから成る。Ｃｐｃに関するチャネルワードは、Ｎｐｃチャネルビット長を有する。
【００３９】
コードＣｐｃは、ユーザワード２を、チャネルワード３の集合中の１つのワードであるチャネルワード３にマッピングする。チャネルワード３の集合は、各パリティチェック条件を満たす少なくとも２つのチャネルワード３より成る。エンコードされる実際のチャネルワードの選択は、完全なコードセグメントに対するパリティチェック条件を所定値に設定することを目指して行われる。
【００４０】
パリティチェック符号化についての階層化法（ｈｉｅｒａｒｃｈｉｃａｌ ｓｃｈｅｍｅ）が以下に説明され；それはビットエラーの単一以上の形式に使用される。
【００４１】
一般に、ビット検出で生じたビットエラーは、シングル形式のものではない。図１の手法は、最も顕著なビットエラーパターンのみを取り扱う。パリティチェック符号化の階層化法にて、本発明は、一群の支配的なエラーイベントを取り扱い、発生確率に従ってそれらを順序づける。例えば、ｄ＝２ＲＬＬ符号化では、走行長プッシュバックビット検出器（例えば、ＥＰ０８８５４９９Ａ２；及びＴ．Ｎａｋａｇａｗａ，Ｈ．Ｉｎｏ ａｎｄ Ｙ．Ｓｈｉｍｐｕｋｕ，“Ａ Ｓｉｍｐｌｅ Ｄｅｔｅｃｔｉｏｎ Ｍｅｔｈｏｄ ｆｏｒ ＲＬＬ Ｃｏｄｅｓ（Ｒｕｎ ｄｅｔｅｃｔｏｒ）”，ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｍａｇｎｅｔｉｃｓ，ｖｏｌ．３３，ｎｏ．５，ｐｐ．３２６２−３２６４，Ｓｅｐｔ．１９９７（これら両者は本願の参考に供される））によって後に残される最も顕著なエラーパターンは：
− シングルビット遷移シフトエラー；及び
− ３Ｔシフト（最小走行長）エラー
である。
【００４２】
図２は、階層化パリティチェック符号化法を示す。簡単のため、最高に及び次に確からしいエラーイベントについて考察される。両タイプのエラーイベントに関し、パリティチェック条件が設定されることが可能であり、関連するパリティチェックイネーブルコードＣｐｃ，１及びＣｐｃ，２それぞれが形成され得る。Ｃｐｃ，１，Ｃｐｃ，２は、最も顕著な及び次に顕著なエラーイベントの形式についてのパリティチェックイネーブルコードを表現する；コードの示されていないユーザワード２は、「標準的な」コードＣｓｔを利用してエンコードされる。２番目のエラーパターンの確率は、第１のエラーパターンのものよりも（充分に）小さくなり得るので、より長いセグメント５に適用されるパリティチェック条件（２）よりも短いセグメント４に、パリティチェック条件（１）を適用することが望ましい。こうして、パリティチェックセグメントの階層が規定され、１つのレベルはＣｐｃ，１により保護され、第２のレベルはＣｐｃ，２により保護される。そのような２段階の階層化が図２に示される。第２のパリティチェックコードＣｐｃ，２でエンコードされるバイトに関するチャネルコード３が連結された後の、レベル（２）のセグメント５は、レベル（１）の多数のセグメント４より成る。
【００４３】
Ｃｐｃ，１，Ｃｐｃ，２のパリティチェック条件に依存して、様々なデコード手法が行われる。２つのパリティチェック条件が直交（ｏｒｔｈｏｇｏｎａｌ）しているならば、デコードの順序は関係ない。（本発明で説明されるパリティチェックｐ２，ｐ４のように）それらが直交していなければ、レベル（２）のセグメント５についてパリティチェックコードＣｐｃ，２をデコードするのに先立って、先ずレベル（１）の各セグメント４についてパリティチェックコードＣｐｃ，１をデコードすることが有利である。本発明の範疇で、より複雑なデコード手法を行うことも可能である。
【００４４】
シングルビット遷移シフトエラー（ＳＢＴＳＥ）の検出に関するパリティチェックが、以下に説明される。ＤＣ制御なしの手法が最初に説明される。
【００４５】
先ず、簡単のためにＤＣ制御なしの状況が説明される。次のセクションで、ＤＣ制御及びパリティチェック符号化の組み合わせが説明される。単一のシングルビット遷移シフトエラー（ＳＢＳＴＥ）の検出に関し、パリティチェック条件として、Ｎチャネルビットｂｉのコードセグメントにわたって規定される値ｐ２を利用することが提案される（ｄｋ記法では、‘１’は遷移を示す）：
【００４６】
【数２】
ｐ２は、奇数ビット位置での遷移数のモジュロ２に等しいことが、容易に理解されるであろう。慣例として、コードセグメントの第１ビットは、指標又はインデックス（ｉｎｄｅｘ）‘０’を有するように規定される。エンコーダでは、ｐ２は、各コードセグメントについて例えばゼロである所定の値を有するように規定される。完全なコードセグメントについてのｐ２の値は、最初のＭ−１個のチャネルワードについてのｐ２への寄与、プラス最後の（Ｍ番目の）チャネルワードについてのｐ２への寄与である。従って、完全なコードセグメントについてのｐ２の値は、パリティチェックイネーブルコードＣｐｃ（即ち、最後のＭ番目のユーザワードに使用される）についてのチャネルワードを選択することで、ゼロに導くことが可能である。
【００４７】
以下、このパリティチェック条件のエラー検出機能が説明される。ビット検出プロセスにおいて、シングルビット遷移シフトエラーが、当初に（エンコーダ側で）奇数にインデックスされた遷移で生じ、偶数インデックスとして検出されるとする。そして、奇数インデックス遷移数（Ｎ０）は１つだけ減少し、従って偶数インデックス遷移数（Ｎｅ）は１つだけ増加する。誤りのある遷移が当初に偶数の指標の付された（インデックスされた）ものであったならば、状況は逆転する。検出されたビットストリームについてのパリティチェック条件ｐ２の評価は、そのコードセグメントに対してｐ２＝１を与え、それはエラーフラグ（ｅｒｒｏｒ−ｆｌａｇ）であり、エラーが生じていることを示す。しかしながら、シフトした遷移の位置については何らの指標もない。エラーを見出すために、チャネル側情報（ｃｈａｎｎｅｌ ｓｉｄｅ ｉｎｆｏｒｍａｔｉｏｎ）を利用することが、以下に説明される。
【００４８】
また、ビット検出中に２つの遷移シフトエラーが生じた場合には、パリティチェックはｐ２＝０を出力し、何らのエラーも検出されないことにも留意を要する。しかしながら、そのようなエラーの出現確率は、単独のエラーイベントのものよりも非常に低い。
【００４９】
以下、パリティチェックセグメント中のＣｐｃのチャネルワードの位置に関する影響が説明され、即ちそのワードの第１ビットが偶数指標場所（ｅｖｅｎ−ｉｎｄｅｘｅｄ ｐｏｓｉｔｉｏｎ）又は奇数指標場所（ｏｄｄ−ｉｎｄｅｘｅｄ ｐｏｓｉｔｉｏｎ）であるかの影響が説明される。（ＳＢＴＳＥに関する）パリティチェックコードＣｐｃは、各ユーザワードについて、Ｗ１，Ｗ２で記される（少なくとも）２つのチャネルワード一組を有する。ｂｉ １，ｂｉ ２が、これら２つのワードのｄｋチャネルビットを表現するとする。ワード長は、Ｎｐｃチャネルビットに等しい。これらのワードは、パリティチェック値に対して反対の寄与を有する必要がある。これらの寄与は、コードセグメントの中で、Ｃｐｃのチャネルワードが偶数指標場所から始まるか又は奇数指標場所から始まるかに依存し、それらは：
【００５０】
【数３】
及び
【００５１】
【数４】
で与えられる。
【００５２】
明らかに、偶数インデックス又は奇数インデックスのビット位置から始まるワードに関するパリティチェックの寄与は：
【００５３】
【数５】
で表され、ｐＷｊは、そのチャネルワードＷｊのパリティであり：
【００５４】
【数６】
で表される。
【００５５】
フォーマットにおけるコードセグメントが固定長の場合には、単独のＣｐｃコード（第１ビットが常に偶数又は奇数位置に位置付けられる。）で充分である。しかしながら、コードセグメントが可変長である場合には、コードＣｐｃが偶数及び奇数両者の第１ビット位置に必要とされ得る。このため、２つの別々のコードが使用され、１つはｐ２，Ｅ ｗｊであり、１つはｐ２，Ｏ Ｗｊである。別の設定基準（ｅｘｔｒａ ｄｅｓｉｇｎ ｃｒｉｔｅｒｉｏｎ）が含まれるならば、これら２つのコードは、単独のコードＣｐｃに併合され得る。このようにして、コードＣｐｃは、パリティチェックセグメント内のワードの第１ビットのインデックスに無関係になる。別の設定基準は、同一のユーザワードに所属するコードＣｐｃに関するワード両者が、パリティチェック値への反対の寄与とは別に、同一のパリティ値を有することである。そのような場合には、コードセグメントにおけるチャネルワードＷｊの第１ビットが、偶数又は奇数位置にあるか否かは無関係になる。コードＣｐｃのワードペアのチャネルワードの特性は、奇数（ｎＯ ｊ）及び偶数（ｎＥ ｊ）位置にて、各ワードにおける遷移数で指定することが可能であり、それらは
【００５６】
【数７】
により与えられる。
【００５７】
これらのパラメータを利用して、パリティ及びパリティチェック値は、
【００５８】
【数８】
のようになる。
【００５９】
コードＣｐｃの併合された形式に関し、ワード対各々の２つのチャネルワードは、反対のパリティチェック値、及び数式（９），（１０）によりｎＥ ｊ及びｎＯ ｊ両者の反対の値を有し、その結果それらは数式（８）により同一のパリティを有する。後者の性質は、次のセクションで説明されるように、ＤＣ制御に対して置換コードを利用するコンビコードの観点から有益である。
【００６０】
次に、ＤＣ制御に関する手法が説明され、図３が参照される。図３は２進情報信号ＢＩＳの連続的なユーザワード２のシーケンスを示す。このシーケンスは、チャネルサイドの対応部又はカウンターパートとして、拘束された２進信号の連続的なチャネルワードシーケンスを有し、第１分割手順により第１形式のチャネル信号セグメント６に分割され、第２分割手順により第２形式のチャネル信号セグメント７、即ちパリティチェックセグメントに分割される。両分割手順は、Ｃｓｔ（図示せず）及びＣｓｕｂ，Ｃｐｃのチャネルコードの反復法を形成する。
【００６１】
ＤＣ制御は、本願の参考に供せられるコーエンによる“Ｃｏｍｂｉ−Ｃｏｄｅｓ ｆｏｒ ＤＣ−Ｆｒｅｅ Ｒｕｎｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ Ｃｏｄｉｎｇ”（上記参照）に述べられているようなメインコード又は標準コードＣｓｔ及び置換コードＣｓｕｂと共にコンビコードを通じて実現される。ｐ２パリティチェック符号化に関し、コンビコードは、パリティチェックイネーブルコードＣｐｃである第３タイプのコードを取り扱う必要がある。Ｃｓｕｂ及びＣｐｃの反復は同一である必要はない：例えば、ＤＣ制御は、パリティチェック制御よりも頻繁に必要とされ得るし、その反復は周期的でなく不規則でさえあり得る。
【００６２】
Ｃｓｕｂ及びＣｐｃの反復頻度が異なる典型的な手法が図３に示される。ＤＣセグメント６として言及される、ＤＣ制御に関する各セグメントは、置換コードＣｓｕｂと共にエンコードされる正確に１つのユーザワード２と、置換コードＣｓｕｂとは異なるコードでエンコードされる複数の（ゼロであり得る）ユーザワード２とを含む。ＤＣセグメント６は、例えば、置換コードＣｓｕｂでエンコードされるユーザワード２から始まる。パリティチェックセグメント７として言及される、パリティチェック特性を有する各セグメントは、パリティチェックイネーブルコードＣｐｃでエンコードされる少なくとも１つのユーザワード２と、パリティチェックイネーブルコードＣｐｃではエンコードされない複数の（ゼロであり得る）ユーザワード２とを含む。パリティチェックセグメント７は、例えば、パリティチェックイネーブルコードＣｐｃでエンコードされるユーザワードで終了する。
【００６３】
ｐ２に関するパリティチェックイネーブルコードＣｐｃと組み合わせられる場合の、置換コードＣｓｕｂに課せられる更なる条件が以下に説明される。コンビコードの従来の提案では、コーエンの“Ｃｏｍｂｉ−Ｃｏｄｅｓ ｆｏｒ ＤＣ−Ｆｒｅｅ Ｒｕｎｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ Ｃｏｄｉｎｇ”（上記参照）にのみ説明されているようなＤＣ制御のみに対して、各ユーザワード２について反対の特性を有し及びブロックコードをスライドする有限状態マシーン（ＦＳＭ：ｆｉｎｉｔｅ−ｓｔａｔｅ ｍａｃｈｉｎｅ）における同一の次の状態を有する少なくとも２つのチャネルワードが存在するという特性を、置換コードＣｓｕｂが有する。
【００６４】
パリティチェックコードＣｐｃと共に拡張されたコンビコードに関し、付加的な制約が課され、それは：Ｃｓｕｂのコードワードが同一のパリティチェック値を有するべきことである。この余分な特性に関し、コンビコードに関するエンコード法は、以下のようにすることが可能である。
【００６５】
第１に、その反復法に従って、Ｃｓｕｂに関するチャネルワードのパリティチェック値への寄与に関する知識（どの２つのワードがＣｓｕｂに選択されるかによらず、それらは構造的に同一である）を利用しながら、Ｃｐｃのチャネルワードが選択される。
【００６６】
次に、決定ツリーにおける以後の将来的な決定の組み合わせを可能な限り利用しながら、Ｃｓｕｂについてのチャネルワードの選択と共にＤＣ制御が適用される。
【００６７】
チャネルワードのパリティチェック寄与は、その第１ビットのビット位置（偶数又は奇数の指標の付された場所）に依存することに留意を要する。一般的な反復法では、Ｃｓｕｂのワードは双方の場所に設けられる。従って、Ｃｓｕｂコードの２つの形式を構成することが必要である：
− 偶数位置に対して、Ｃｓｕｂ Ｅの各ワード対の２つのチャネルワードについて、ｎＯ ｊが固定され続けることを要し、及び
− Ｃｓｕｂ Ｏに対して、奇数位置で、ｎＥ ｊが固定され続けることを要する。
【００６８】
従って、ＳＢＴＳＥパリティチェック及びＤＣ制御のコンビコードに関し、標準的なコードに加えて３つのコードが必要とされる。余分なコードの各々は、各ユーザワードについてのワードペアを有する。置換コードのワード対の２つのチャネルワードに関し、それらのワードは、パリティｎＥ ｊ＋ｎＯ ｊの反対の値、及びＣｓｕｂ Ｅ及びＣｓｕｂ ＯについてのｎＯ ｊ又はｎＥ ｊの何れかに一致する値を有する必要がある。（併合された形式の）パリティチェックコードＣｐｃに対しては、パリティｎＥ ｊ＋ｎＯ ｊに関して同一の値、及びｎＥ ｊ及びｎＯ ｊに関して反対の値であることが同時に求められる。
【００６９】
（ｄ＝２，ｋ＝１０）ＲＬＬ拘束に関するパリティチェックｐ２のコード設定が次に説明される。
【００７０】
本願実施例によれば、ＥＥＭ的なＲＬＬ拘束（ｄ＝２，ｋ＝１０）についてのｐ２パリティチェックに関するコードが設定される。ユーザワードは、８ビット長（バイト指向符号化（ｂｙｔｅ−ｏｒｉｅｎｔｅｄ ｃｏｄｉｎｇ））、Ｃｓｔ，Ｃｓｕｂ Ｅ，Ｏ及びＣｐｃについてのチャネルワードは、１５，１７，１７チャネルビット長をそれぞれ有する。コードの構成に関し、同一の近似的な固有ベクトル（ｅｉｇｅｎｖｅｃｔｏｒ）、及びＥＦＭＣＣコンビコードに使用されるような６状態有限状態マシーン（ＦＳＭ）が利用され、それはコーエンによる“Ｃｏｍｂｉ−Ｃｏｄｅｓ ｆｏｒ ＤＣ−Ｆｒｅｅ Ｒｕｎｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ Ｃｏｄｉｎｇ”（上記参照）に報告されている。
【００７１】
原理的には、置換コードＣｓｕｂに本質的な同一の次状態特性は、パリティチェックイネーブルコードＣｐｃには必要とされない。しかしながら、その性質がＣｐｃにも採用されているのは、ユーザワードの所与のシーケンスに対して決定性の（ｄｅｔｅｒｍｉｎｉｓｔｉｃ）符号化経路が導出されるからである。この付加的な特性により、パリティチェックイネーブルコードが、パリティチェックセグメントにおける最後のユーザワードとは別のワードで使用され得ることに、留意を要する。ＦＳＭの状態の説明は、各状態の許容出力数又はファンアウトと共に図４の図表に与えられる。そのファンアウトは、ある状態を去るワードの総数である。標準コードＣｓｔを除く総てのコードについて、ファンアウトはチャネルワードのペアに関連する。
【００７２】
（ｄ＝１，ｋ＝８）ＲＬＬ拘束についてのパリティチェックｐ２に関するコード設定が次に説明される。
【００７３】
ｐ２のような２進パリティチェックを収容するのに必要なオーバーヘッドは、１ユーザビットであり、等価的には、
【００７４】
【数９】
チャネルビットがＲＬＬコードの容量Ｃと供に必要とされる。ｄ＝２に対して、２つのチャネルビットのオーバーヘッドがｐ２に必要とされる。ｄ＝１、Ｃｄ＝１＝０．６９４２に対して、
【００７５】
【数１０】
であるため、同じオーバーヘッドが適用され得る。しかしながら、後者の関係式は、１．５チャネルビットの最小オーバーヘッドが適用可能であることも示す。そのようなオーバーヘッドは、以下の文献に記載されているような時変（ｔｉｍｅ−ｖａｒｙｉｎｇ）エンコーダを利用することで実現されることが可能であり、それは、ＤＣ制御のためのコンビコードの効率的な実現性の観点から、ｄ＝１についてのコーエン等の“Ｃｏｍｂｉ−Ｃｏｄｅｓ ｆｏｒ ＤＣ−Ｆｒｅｅ Ｒｕｎｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ Ｃｏｄｉｎｇ”（上記参照）に適用されているような部分ビット（ｆｒａｃｔｉｏｎａｌ ｂｉｔ）の仮想的な利用に等価的であり、その文献は：Ｊ．Ｊ．Ａｓｈｌｅｙ ａｎｄ Ｂ．Ｈ．Ｍａｒｃｕｓ，“Ｔｉｍｅ−Ｖａｒｙｉｎｇ Ｅｎｃｏｄｅｒｓ ｆｏｒ Ｃｏｎｓｔｒａｉｎｅｄ Ｓｙｓｔｅｍｓ：Ａｎ Ａｐｐｒｏａｃｈ ｔｏ Ｌｉｍｉｔｉｎｇ Ｅｒｒｏｒ Ｐｒｏｐａｇａｔｉｏｎ”，ＩＥＥＥ Ｔｒａｓ．Ｉｎｆｏｒｍ．Ｔｈｅｏｒｙ，ｖｏｌ．４６，ｐｐ．１０３８−１０４３，Ｍａｙ ２０００である。
【００７６】
時変エンコーダの欠点は、エンコーダの各段階に、個別の符号が必要なことである。ＤＣ制御だけの場合に、４つのコード一式が必要とされ、パリティチェックｐ２に対して、２つのコードの余分な組が設定されることを要する。代替例として、置換コードＣｓｕｂのＤＣ制御機能性及びｐ２に対するパリティチェックイネーブルコードＣｐｃの機能性を、Ｃｓｕｂ−ｐｃで記される１つの単独の「結合（ｊｏｉｎｔ）」コードに結合することが可能であり、パリティ制御及びパリティチェック制御双方に対する最小オーバーヘッドにほとんど近い、３チャネルビットの結合オーバーヘッドを必要とする。各バイトについて、その結合コードは、一群の４チャネルワードを有し、２つずつ逆のパリティを有し、２つずつ逆のパリティチェックｐ２への寄与を有する。ｄ＝１，ｋ＝８に関し、８−１２マッピングに関する標準コードＣｓｔ、及び８−１５マッピングに関する結合コードＣｓｕｂ−ｐｃを利用して、コンビコードが設定される。そのコード設定で使用される近似的な固有ベクトルは：ｖ（ｄ＝１，ｋ＝８）＝｛２，３，３，３，２，２，２，２，１｝である。状態の併合後に、図５によるテーブル２に示されるような、４状態ＦＳＭが得られる。
【００７７】
同一方向にずれた（シフトした）、１つ又は２つのシングルビット遷移シフトエラー（ＳＢＴＳＥ）の検出用のパリティチェックが、以下に説明される。ＤＣ制御なしの手法が最初に説明される。
【００７８】
他のパリティチェック条件のように、（ｄｋ記法における）Ｎチャネルビットｂｉのコードセグメントにわたって規定される値ｐ４を利用することが提案される：
【００７９】
【数１１】
ｐ４パリティチェックは、２ユーザビットのオーバーヘッドを有する。パリティチェックイネーブルコードＣｐｃが必要とされ、あるバイトが、チャネルワードの４ビットバイト又はカルテット（ｑｕａｒｔｅｔ）からのチャネルワードにマッピングされ得る。チャネルワードのカルテットからの各ワードは、パリティチェックｐ４の値への異なる寄与を有する。パリティチェックコードセグメントでは、最後のユーザワードのみが、パリティチェックイネーブルコードＣｐｃでエンコードされる。チャネルワードのカルテットからの、セグメントにおける最後のユーザワードに対するチャネルワードの適切な選択は、そのセグメントに関し、例えばゼロのような、パリティチェック条件ｐ４に対する所定値を実現する（満たす）ことを可能にする。
【００８０】
検出されたＲＬＬビットストリームにおける異なる形式のエラーは、次のように、ｐ４に関する異なる値を導く：１つのシングルビット遷移シフトエラーは、その遷移が右に又は左にシフトしたか否かに依存して、ｐ４＝１又はｐ４＝３（−１）の値をそれぞれ導く。ｐ４＝２（−２）の検出値は、単一ビットの距離にわたって、同一方向に２つの遷移がシフトしていることを示す。ｄ＝２ＲＬＬ符号化の場合には、後者のエラーイベントは、シフトした最小走行長（３Ｔ）にほぼ確実に関連している。
【００８１】
ｐ４＝２の場合に、２つの遷移のシフト方向は、パリティチェックの値からは決定できないことに留意を要する。ｐ４＝±１のパリティチェック値は、理論的には、総て同一方向の３つの同時遷移シフトによって引き起こされるが、実際にそれが起こる確率は無視得る程度に小さい。
【００８２】
ｐ２の場合と同様に、パリティチェックコードＣｐｃが、どのようにして、パリティチェックセグメント内のワードの第１ビットのインデックスから無関係にされ得るかを説明する。所与のユーザワードについて許容される４つのチャネルワードの内のチャネルワードが、Ｗ０，Ｗ１，Ｗ２，Ｗ３で記されるとする。ｂｉ ｊ，ｊ＝０，．．．，３ が、それら４つのワードのｄｋチャネルビットを表現するとする。これらのワード各々の長さは、Ｎｐｃチャネルビットに等しい。カルテットの４ワードの順序は、常に、
【００８３】
【数１２】
のように配列され得る。
【００８４】
ｐ２の場合と同様に、パリティチェックセグメント長が固定されている場合には、単独のＣｐｃコードで充分である（それは、一定の位相である位置に常に位置しているチャネルの第１ビットを有し、位置のインデックスにモジュロ４演算を施したものである。）。しかしながら、コードセグメントが可変長である場合には、第１ビット位置に関する０，π／２，π及び３π／２の総ての位相について、異なるコードＣｐｃが必要とされ得る。
【００８５】
他の設定基準を利用することで、これら４つのコードは単一のコードＣｐｃに併合され得る。チャネルワードＷ０，Ｗ１，Ｗ２，Ｗ３の第１ビットにて、ある位相から可能な他の位相への変化は、数式（１２）の総和に適用される引数に帰着し、そこでは因子ｉは、ｉ＋１，ｉ＋２，ｉ＋３又はｉに等しい値に戻るよう変化する。（所与のユーザワードの４つのチャネルワードに関して）
【００８６】
【数１３】
の条件の下では、各々の位相における変化は数式（１２）の結果に何らの影響も与えない。このことは、
【００８７】
【数１４】
の値が、ユーザワードに対応する、各ワードカルテット中のワードのワードインデックスｌに無関係であることを示す。上述の条件を利用して、パリティチェックｐ４に対する１つの単独の（併合された形式の）コードＣｐｃが構成され得る。また、数式（１３）に起因して、そのカルテットの４つのワードは同一のパリティを有することにも留意を要する。
【００８８】
次に、ＤＣ制御に関する手法を説明する。
【００８９】
ＤＣ制御に対するｐ２パリティチェックに関して上述したように、標準コードＣｓｔ、ＤＣ制御に関する置換コードＣｓｕｂ、及びパリティチェックｐ４に関するパリティチェックイネーブルコードＣｐｃの３つのコードを利用することを想定する。また、Ｃｐｃ及びＣｓｕｂの相違し得る反復頻度と共に、図３の規則的な反復法も想定される。置換コードの２つのチャネルワードは、両ワードが反対のパリティを有し、変調コードの有限状態マシーンにて同一の次の状態を導出することで特徴付けられる。
【００９０】
ｐ２の場合と同様に、２つのコードワードＣｓｕｂは、所与の位相ｊ＝０，．．．，３に対して、パリティチェック値ｐ４に同一の寄与を有するべきであり、その位相は、パリティチェックコードセグメントにおけるチャネルワードＣｓｕｂの第１ビットの位相である。位相はモジュロ４で決定される。ｂｉ，ｊ ｓｕｂ，１及びｂｉ，ｊ ｓｕｂ，２が、位相ｊで示される第１ビットと共に、置換コードのワード対Ｃｓｕｂの２つのチャネルワードＷ１ ｓｕｂ，Ｗ２ ｓｕｂのｉ番目のチャネルビットを表現するならば、後者の条件は：
【００９１】
【数１５】
のように書き表すことが可能である。
【００９２】
置換コードのワードは逆のパリティを有するので、この条件は、２つ又はそれ以上の位相で同時に満足され得ない。従って、置換コードのチャネルワードの第１ビットの総ての可能な位相ｊについて、各ユーザワードに関するチャネルワードＷ１，ｊ ｓｕｂ及びＷ２，ｊ ｓｕｂを有する別々のコードＣｓｕｂ ｊが、設定される。
【００９３】
次に、（ｄ＝２，ｋ＝１０）ＲＬＬ拘束に対するパリティチェックｐ４に関するコード設定を説明する。
【００９４】
本発明により、ＥＦＭのようなＲＬＬ制約（ｄ＝２，ｋ＝１０）に関するｐ４パリティチェックのコードが設定される。チャネルワードの第１ビット位置の可能な４つの位相に必要な置換コードの４つの変数を考察する。ユーザワードは８ビット長であり、Ｃｓｔ、Ｃｓｕｂ ０，１，２，３及びＣｐｃに対するチャネルワードは、それぞれ１５，１７，１９チャネルビット長を有する。
【００９５】
コードの構成に関し、ｐ２に関して使用されたような、同一の近似的な固有ベクトルが使用される；６状態有限状態マシーン（ＦＳＭ）に関する状態記述は、図４の表１によるコード設定に使用されたものと若干相違し、それは、コーエン等の“Ｃｏｍｂｉ−Ｃｏｄｅｓ ｆｏｒ ＤＣ−Ｆｒｅｅ Ｒｕｎｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ Ｃｏｄｉｎｇ”（上記参照）に報告されているＥＦＭＣＣコンビコードのものに関連する。
【００９６】
原理的には、置換コードＣｓｕｂに不可欠な同一の次状態特性は、パリティチェックイネーブルコードＣｐｃに必要とされない。しかしながら、ユーザワードの所与のシーケンスに対してそれは決定性の符号化経路を導出するので、その特性はＣｐｃにも採用される。ＦＳＭの状態記述は、各条対に関するファンアウトと共に、図６の表３に与えられる。標準コードＣｓｔに対してのみ、ファンアウトは単一のチャネルワードを示す。置換コードＣｓｕｂ ０，１，２，３に関し、ファンアウトはチャネルワード対を示し、パリティチェックイネーブルコードＣｐｃに関し、ファンアウトはチャネルワードのカルテットを示す。置換コードの４変数に関し、単一の列にてｊ＝０，．．．，３についての一連の数と共に、ファンアウトが列挙される。
【００９７】
同一方向にシフトした、ｎ個までのシングルビット遷移シフトエラー（ＳＢＴＳＥ）の検出についてのパリティチェック値が、以下に説明される。
【００９８】
先のセクションのｐ２，ｐ４のようなパリティチェック制約形式の一般化は、
【００９９】
【数１６】
のようにして容易に得られる。
【０１００】
パリティチェック条件ｐ２ｎは、ｌｏｇ２（２ｎ）のユーザビットのオーバーヘッドを有する。それは、ｎ個までの同一方向の遷移に関する、及びｐ２ｎ＝ｎを除く総ての場合の共通方向のシフトに関するシングルビットシフトの検出を可能にする。そのようなパリティチェックは、チャネルの非対称インパルス応答に関する場合のような、ほとんど総ての遷移シフトエラーが同一方向である場合に関心を向けている。この状況は、接戦ディスク傾斜（ｔａｎｇｅｎｔｉａｌ ｄｉｓｋ ｔｉｌｔ）と供に読み出す際に、何らの適応等化も使用されない場合に生じ得る。
【０１０１】
以下、チャネルサイド情報によるエラー特定手順が説明される。
【０１０２】
ビット検出後に、パリティチェックセグメントの検出ＲＬＬビットストリームについてのパリティチェック制約を評価することは、（ｐ２の場合に関する）そのセグメントにおけるＳＢＴＳエラーの出現の検出を可能にする。そのエラーを特定するために、チャネルサイド情報は、本願の参考に供される例えばサイトウ等の文献（上記参照）に示唆されるように使用される。
【０１０３】
チャネルサイド情報は、例えば局所的な尤度情報（ｌｏｃａｌ ｌｉｋｅｌｉｈｏｏｄ ｉｎｆｏｒｍａｔｉｏｎ）の形式で、信号波形から取得され別の情報から導出され得る。ｐ２の場合に関してこれを詳細に説明する。
【０１０４】
パリティチェック制約の違反が検出されたパリティチェックセグメントを考察する。検出チャネルビットストリームで生じる個々の遷移の各々について、ＲＬＬ拘束で許容されるならば、左及び／又は右へのシフトが考察される。シフトした遷移の各々の場合について、シフトした遷移近辺の、ローカルシーケンスビットの尤度が算出される。
【０１０５】
ローカルシーケンスの範囲（ｅｘｔｅｎｔ）は、（ビタビデコーダで使用されるような）チャネル応答の範囲又はスパン（ｓｐａｎ）によって決定される。尤度は、ブランチメトリックの総和により導出され、ローカルシーケンス内の様々なチャネルビットについて算出される。誤りのあることが疑われ、再度シフトされて戻される必要のある遷移は、最高の尤度を与えるものである。
【０１０６】
チャネルサイド情報を利用する第２の手法は、タイミング復元中に位相ロックループ（ＰＬＬ）で検出されるような、（絶対値で）最大の位相エラーを有する遷移を探索することで、誤りのある遷移をピンポイント式に特定することである。検出ＲＬＬビットストリームにおけるランレングス違反を訂正するビット検出器の場合に、位相エラーからの情報を利用する同様な測定が、ＥＰ０８８５４９９Ａ２に記載されており、これは本願の参考に供せられる。そのような検出器は、本願の参考に供せられる、Ｔ．Ｎａｋａｇａｗａ，Ｈ．Ｉｎｏ ａｎｄ Ｙ．Ｓｈｉｍｐｕｋｕ，“Ａ Ｓｉｍｐｌｅ Ｄｅｔｅｃｔｉｏｎ Ｍｅｔｈｏｄ ｆｏｒ ＲＬＬ Ｃｏｄｅｓ（Ｒｕｎ ｄｅｔｅｃｔｏｒ）”，ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｍａｇｎｅｔｉｃｓ，ｖｏｌ．３３，ｎｏ．５，ｐｐ．３２６２−３２６４，Ｓｅｐｔ．１９９７に記載されているように、ラン検出器（ｒｕｎ ｄｅｔｅｃｔｏｒ）又は走行長プッシュバック検出器（ＲＰＤ）として知られている。
【０１０７】
本願の目的に即して、誤りのある遷移は、位相誤りの符号によって示されるので、その後にシフトバックされる。シフトされた遷移の訂正後に、エンコーダ側で設定されていたように、ｐ２の値は再びゼロに等しくなり、訂正されたチャネルビットストリームの復調に関する処理を進めることが可能になる。
【０１０８】
パリティチェック符号化を行うことに起因するビットエラーレートにおける改善は、ＲＬＬビットストリームを生成するビット検出器の質に依存することは、明白である。明らかに、パリティチェックでコードが適用される前に、単独の閾値検出器の代りに、Ｗ．Ｃｏｅｎｅ，Ｈ．Ｐｏｚｉｄｉｓ，Ｍ．ｖａｎ Ｄｉｊｋ，Ｊ．Ｋａｈｌｍａｎ，Ｒ．ｖａｎ Ｗｏｕｄｅｎｂｅｒｇ，Ｂ．Ｓｔｅｋ，“Ｃｈａｎｎｅｌ Ｃｏｄｉｎｇ ａｎｄ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ ｆｏｒ Ｏｐｔｉｃａｌ Ｒｅｃｏｒｄｉｎｇ Ｓｙｓｔｅｍｓ ｂｅｙｏｎｄ ＤＶＤ”，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ Ｔｈｅ Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ Ｃｏｎｆｅｒｅｎｃｅ，ＴＭＲＣ ２０００，Ｓａｎ Ｊｏｓｅ，ＩＥＥＥ Ｔｒａｎｓ．Ｍａｇｎ．に記載されているようなＰＲＭＬ的な特性を有するＲＰＤ検出器を利用すること又は最適ではない検出器（ｓｕｂｏｐｔｉｍａｌ ｄｅｔｅｃｔｏｒ）でさえも利用することが、有利であり、その文献は本願の参考に供せられる。また、完全なビタビ検出器（ｆｕｌｌ−ｆｌｅｄｇｅｄ Ｖｉｔｅｒｂｉ ｄｅｔｅｃｔｏｒ）又は部分応答最尤（ＰＲＭＬ：ｐａｒｔｉａｌ−ｒｅｓｐｏｎｓｅ ｍａｘｉｍｕｍ−ｌｉｋｅｌｉｈｏｏｄ）ビット検出器の後に、パリティチェックでコードを適用することも可能である。以下、これらのいくつかの状況を取り扱う。
【０１０９】
以下、提案されるパリティチェック手法の光記録手順における実効性が、特にシミュレーション結果によって説明される。この目的ためにシミュレーションされる再生信号は、
【０１１０】
【数１７】
の線型モデルに従って生成され、ここで、ｘｋは光学装置から到来する（シミュレーション対象の）信号のサンプルであり、ａｋはディスクに格納済みのバイポーラＲＬＬチャネルビットを示し、ｆｋは光記録チャネルのインパルス応答であり、ｎｋは加法性白色ガウス雑音（ＡＷＧＮ：ａｄｄｉｔｉｖｅ ｗｈｉｔｅ Ｇａｕｓｓｉａｎ ｎｏｉｓｅ）である。光読み出し信号は線形プロセスであることが、黙示的に仮定されている。
【０１１１】
光チャネルインパルス応答ｆｋは、本願の参考に供せられる、Ｇ．Ｂｏｕｗｈｕｉｓ，Ｊ．Ｂｒａａｔ，Ａ．Ｈｕｉｊｓｅｒ，Ｊ．Ｐａｓｍａｎ，Ｇ．ｖａｎ Ｒｏｓｍａｌｅｎ ａｎｄ Ｋ．Ｓｃｈｏｕｈａｍｅｒ Ｉｍｍｉｎｋ，Ｐｒｉｎｃｉｐｌｅｓ ｏｆ Ｏｐｔｉｃａｌ Ｄｉｓｃ Ｓｙｓｔｅｍｓ，Ａｄａｍ Ｈｉｌｇｅｒ Ｌｔｄ，Ｂｒｉｓｔｏｌ，ＵＫ，１９８５に記載されているようなブラートホプキンスモデル（Ｂｒａａｔ−Ｈｏｐｋｉｎｓ ｍｏｄｅｌ）に従って生成される。これは、ｆｋのフーリエ変換が、
【０１１２】
【数１８】
により与えられることを意味し、ここで、Ωは周波数の規格化因子であり（Ω＝１はボーレート１／Ｔに対応する。）、Ωｃは（ローパス）光チャネル周波数応答の規格化されたカットオフ周波数を示す。Ｆ（Ω）に関する表現は、基本区間［−０．５，０．５］でのみ有効（ｖａｌｉｄ）であり、それ以外は対称性が適用される。波長λのレーザダイオード及び開口数ＮＡのレンズを利用する光記録システムでは、規格化された（空間）カットオフ周波数は、
【０１１３】
【数１９】
で与えられる。ＤＶＤシステムでは、λ＝６５０ｎｍ、ＮＡ＝０．６及びＴ＝１３３ｎｍの場合に、
【０１１４】
【数２０】
が得られる。
【０１１５】
（ｄ＝２，ｋ＝１０）最大エントロピ（ｍａｘｅｎｔｒｏｐｉｃ）ＲＬＬシーケンスのように生成されるチャネルビットストリームａｋが使用される。本願実施例で使用されるインパルス応答ｆｋは、Ｆ（Ω）の逆フーリエ変換を行い、その結果生じる応答を２１タップで打ち切ることで算出される（最大振幅タップ近辺の１０タップ）。
【０１１６】
再生シーケンスｘｋは、検出器に送信される前に等化される。等化器の出力におけるシーケンスは、
ｙｋ＝（ｘ＊ｗ）ｋ＝（ａ＊ｆ＊ｗ）ｋ＋（ｎ＊ｗ）ｋ＝（ａ＊ｐ）ｋ＋Ｕｋ （１８）
で表現され、ここで、ｗｋは等化器のインパルス応答であり、ｐｋ＝（ｆ＊ｗ）ｋは結合された（チャネル及び等化器）応答であり、Ｕｋはフィルタ通過後のノイズである。適切にエラー信号の二乗平均値を最小にするために、等化器タップは、ＬＭＳアルゴリズムに基づいて適応的に調整される。等化器による適応化は、チャネル応答ｆｋを、目標応答ｇｋ＝［０．２９，０．５，０．５８，０．５，０．２９］に適合させることを目標とする。この応答のフーリエ変換は、光チャネルＦ（Ω）の周波数応答に非常に良く適合し、最小雑音対策に選択される。イコライザ出力におけるシーケンスｙｋは、チャネルビットａｋの推定値を生成するために、閾値検出器（ＴＤ）に適用される。検出されたビットストリームにおけるＲＬＬコード制約違反は、ＥＰ０８５５４９９Ａ２及びナカガワ等の文献（上記参照）に記載されているような走行長プッシュバック微と検出器（ＰＲＤ）を利用してその後に訂正される。
【０１１７】
第１に、ＲＰＤとカスケード式に、ｐ２に関するパリティチェック符号化を利用して検出が行われる。パリティチェック値ｐ２は、Ｎ＝１００チャネルビットより成るコードセグメントにわたって規定される。セグメントにおける複数のＳＢＴＳＥの確率を抑制するために、比較的低いＮの値が選択される。ｐ２＝１であるときは常にエラーフラグが立つ。
【０１１８】
位相エラーによる又は上述の検出器による、チャネルサイド情報を利用する２つの手法が考察される。数式（１８）の信号に、上述の検出器及びパリティチェック検出／訂正手法を適用した結果は、図７に示されている。図示されているものは、ここではＳＮＲ＝Ｅｆ／Ｏｎ ２で定義されるチャネルＳＮＲ（ｄＢ）の関数として、各手法に関するビットエラーレート（ＢＥＲ）特性を示し、ここで、Ｅｆはチャネルｆｋのエネルギであり、Ｏｎはノイズｎｋの分散である。
【０１１９】
また、図７には、部分応答最尤（ＰＲＭＬ）検出を実行する、ビタビ検出器（ＶＤ）の特性も描かれている。チャネルサイド情報を利用することに関し、ローカルな尤度情報を利用することは、位相エラーを利用することよりも良好な実効性を奏することが分かる。更に、（２００のエラー測定値に対応する）１０−４のＢＥＲレベルに関し、パリティチェック法は、ＰＲＤより１．７５ｄＢ少ないＳＮＲを要し、２進スライサ（ＴＤ）より２．５ｄＢ少ないＳＮＲを要する一方、それは約１ｄＢだけＶＤより後に位置することも示されている。
【０１２０】
第２に、ビタビ検出器とカスケード式にｐ２に関するパリティチェック符号化を行う検出器が適用される。これらの結果は図８に示される。エラーを特定するために、ローカルな最尤情報のみが使用される。Ｎ＝２００チャネルビット（ｐ２に関するものと同じ相対的なオーバーヘッドが維持される）より成るコードにわたって規定される、パリティチェック条件ｐ４が考察される。１０−４のＢＥＲレベルにて、ｐ２及びｐ４パリティチェック法は、ＶＤよりも約０．７５ｄＢ及び１ｄＢ少ないＳＮＲをそれぞれ必要とする。
【０１２１】
ｐ２及びｐ４の複雑さはＶＤのそれと比較して小さいので、パリティチェック法は、ＲＰＤ検出器とカスケード式に適用される場合に、有益な（ａｔｔｒａｃｔｉｖｅ）実効性／複雑さのトレードオフを与えるために使用され得る。完全を期するために、ＲＰＤ及びパリティチェック法の特性は、ターゲット応答ｇｋを適切に選択することで改善され得ることに留意を要する。
【０１２２】
最後に、本発明によれば、ＲＬＬコードの組み合わせを利用するパリティチェックＲＬＬ符号化法が提案される。総てのコードはスライディングブロックコードであり、それは、エラー伝搬を減らす観点からは、固定長シンボルに適用されることが望ましい。標準的コードとは異なり、高い符号化率に設定されること、及びチャネルビットストリームのセグメントにおける所定のパリティチェック制約の実現を可能にするパリティチェックイネーブルコードが、提案される。この制約は、チャネルの特定の形式のランダムエラーと供に設定される。パリティチェック制約に違反することは、チャネルビットストリームのセグメントにおけるエラー検出を可能にする。
【０１２３】
誤り訂正に関し、好ましくはチャネルサイド情報が利用される。シングルビット遷移シフトエラーの訂正に関し、コンビコードによるパリティチェック符号化は、２つの他の既存の手法の利点を組み合わせ、それらは、本願の参考に供されるペリー等による分解法と、ゴパラスワーミー等（Ｇｏｐａｌａｓｗａｍｙ ｅｔ ａｌ．）との連結法（上記参照）であり：簡単に言えば、高い符号化効率とエラーの伝搬しないこととを組み合わせるものである。
【０１２４】
異なるパリティチェック制約に関し、いくつかの実用的なｄ＝２，ｄ＝１ＲＬＬ符号が提案される。ＤＣ制御が必要とされる場合に、コンビコード法における個々のコード数は、パリティチェック制約に、及び置換コードとパリティチェックイネーブルコートの反復頻度に依存する。例えば、ＤＣ制御も含めて、２つまでの同一方向における遷移シフトエラーの検出を可能にするｐ４パリティチェック制約に関し、最大６つの別個のコードが必要とされる。
【図面の簡単な説明】
【０１２５】
【図１】Ｍ個のユーザワードより成るコードセグメント構造を示し、ここで、ユーザワードに関する「標準的な」チャネルコードＣｓｔは１からＭ−１までであり、ユーザワードＭに関して「パリティチェックイネーブル」コードＣｐｃがある。
【図２】（２段階の）階層的パリティチェック符号化手法を示す。
【図３】置換コードＣｓｕｂ及びパリティチェックイネーブルコードＣｐｃの反復法を示す。
【図４】（ｄ＝２，ｋ＝１０）パリティチェックｐ２についてのチャネルワードのファンアウトを示す第１テーブルを示す。
【図５】（ｄ＝１，ｋ＝８）パリティチェックｐ２についてのチャネルワードのファンアウトを示す第２テーブルを示す。
【図６】（ｄ＝２，ｋ＝１０）パリティチェックｐ４についてのチャネルワードのファンアウトを示す第３テーブルを示す。
【図７】ｄ＝２，ｋ＝１０の符号化についての様々な検出器のビットエラーレート特性を示し；走行長プッシュバック検出（ＲＰＤ）ビット検出器とカスケード式に、ｐ２法がＳＢＴＳＥ検出に使用され；位相エラー（ｐ２−Ｐ）及び局所的な確からしさ（ｐ２−Ｌ）がチャネル側情報として使用される。
【図８】ｄ＝２，ｋ＝１０の符号化についての様々な検出器のビットエラーレート特性を示し；ビタビビット検出器とカスケード式に、ｐ２法及びｐ４法がパリティチェックデコードに使用され；局所的な確からしさがチャネル側情報として使用される。
【０００１】
本発明は、２進情報信号の連続的なユーザワードシーケンスのデータビットストリームを、拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータビットストリームに変換／エンコードするための方法及び装置に加えて、拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータビットストリームを、２進情報信号の連続的なユーザワードシーケンスのデータビットストリームにデコードするための方法及び装置にも関連する。更に、本発明は、そのような方法が実行された後に得られる拘束された２進チャネル信号のデータビットストリームより成る信号、更には、そのような信号が記録されるレコードキャリアにも関連する。
【背景技術】
【０００２】
記憶チャネル（ｓｔｏｒａｇｅ ｃｈａｎｎｅｌ）用の従来の符号化手法では、誤り訂正符号化（ＥＣＣ）及び変調符号化のブロックは、何ら共通する機能を有しない。変調符号又は変調コードは、典型的にはｄｋ拘束（ｃｏｓｔｒａｉｎｔ）で特徴付けられる走行長制限又はランレングス制限（ＲＬＬ：ｒｕｎ−ｌｅｎｇｔｈ ｌｉｍｉｔｅｄ）符号であり、過酷なシンボル間干渉環境下におけるビット検出特性を改善し、タイミング復元を可能にするように設定される。ＥＣＣコードは、典型的には、（バイト形式の）リードソロモン符号（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ ｃｏｄｅ）であり、及びチャネルのエラー総て、即ちビット検出プロセスにおける不完全性に起因して生じるランダムエラーを取り扱う必要があり、それは、信号波形からのチャネルビットストリームを導出し、及びディスク表面における傷（ｓｃｒａｔｃｈ）、ゴミ等に起因するバーストエラーを導出する。
【０００３】
ランダムエラーは、多くの場合に、ＲＬＬチャネルビットストリームにおける１ビットの距離にわたる遷移シフトの形をとる。従って、そのようなエラーは、非常に局所的であり、復調後に、ＥＣＣデコーダによって訂正されるべきほんの１つの（又は２つの）エラーシンボル（バイト）を導く。ＥＣＣデコーダによる単一のエラーシンボル（バイト）の訂正は、２つのパリティシンボル（バイト）に関する冗長性（ｒｅｄｕｎｄａｎｃｙ）を要する。一方、チャネルビットストリームの段階でパリティチェックを含めることは、非常に短いオーバーヘッドであるが、ランダムエラーに対して均等なエラー訂正特性を与える。
【０００４】
誤り訂正符号化及び変調符号化の組み合わせが、全体的な効率及び実効性の観点から非常に有利であることが知られており、それは符号化の文献にて非常に一般的になっている。その文献は例えば、Ｙ．Ｓａｉｔｏｈ，Ｉ．Ｉｂｅ，Ｈ．Ｉｍａｉ，“Ｐｅａｋ−Ｓｈｉｆｔ ａｎｄ Ｂｉｔ Ｅｒｒｏｒ−Ｃｏｒｒｅｃｔｉｏｎ ｗｉｔｈ Ｃｈａｎｎｅｌ Ｓｉｄｅ Ｉｎｆｏｒｍａｔｉｏｎ ｉｎ Ｒｕｎｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ Ｓｅｑｕｅｎｃｅ”，１０ｔｈ Ｉｎｔ．Ｓｙｍｐ．Ａｐｐｌｉｅｄ Ａｌｇｅｂｒａ，Ａｌｇｅｂｒａｉｃ Ａｌｇｏｒｉｔｈｍｓ ａｎｄ Ｅｒｒｏｒ−Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅｓ，ｖｏｌ．ＡＡＥＣＣ−１０，ｐｐ．３０４−３１５，１９９３；及びＰ．Ｐｅｒｒｙ，Ｍ．−Ｃ．Ｌｉｎ，Ｚ．Ｚｈａｎｇ，“Ｒｕｎｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ Ｃｏｄｅｓ ｆｏｒ Ｓｉｎｇｌｅ Ｅｒｒｏｒ−Ｄｅｔｅｃｔｉｏｎ ｗｉｔｈ Ｍｉｘｅｄ Ｔｙｐｅ Ｅｒｒｏｒｓ”，ＩＥＥＥ Ｔｒａｎｓ．Ｉｎｆｏｒｍ．Ｔｈｅｏｒｙ，ｖｏｌ．４４，ｐｐ．１５８８−１５９２，Ｊｕｌｙ １９９８である。
【０００５】
パリティチェック符号化は、ビット検出器によって残された最も顕著なエラーパターンに着目する。磁気記録チャネルについては、ペリー等（Ｐｅｒｒｙ，ｅｔ ａｌ．）（上記参照）の報告のようにパリティチェック符号化は、ｄｋビットストリームがディスクに記録される状況を想定している。ｄｋビットストリームは、遷移の場所で‘１’ビットを有し、それ以外で‘０’ビットを有する。磁気記録チャネルに対するランダムエラーの最も顕著な形式は、ピークシフトエラーであり、‘１’ビットが（左に又は右に）シフトし、ドロップイン（ｄｒｏｐ−ｉｎ）及びドロップアウト（ｄｒｏｐ−ｏｕｔ）になり、そこでは‘０’が‘１’になり又はその逆になる。光記録チャネルでは、ｄｋビットストリームは、モジュロ２積分器である１Ｔプレコーダ（ｐｒｅｃｏｄｅｒ）を通じて伝搬し、ディスクに書き込まれるＲＬＬビットストリームを生成する。その結果、ＲＬＬビットストリームは、マーク又はピット（ｍａｒｋ，ｐｉｔ）にて‘１’を有し、非マーク又はランド（ｎｏｎ−ｍａｒｋ，ｌａｎｄ）にて‘０’を有する。光記録では、最も顕著なランダムエラーは遷移シフトであり、遷移の左側及び右側における走行長（ランレングス）を、１ビット（又はそれ以上）長く及び短くすることをそれぞれ引き起こす。ｄｋビットストリーム及びＲＬＬビットストリーム間の１Ｔプレコーダに起因して、ＲＬＬビットストリームにおける遷移エラーは、ｄｋビットストリームにおけるピークシフトに一致する。
【０００６】
誤り検出又は誤り訂正機能と供にＲＬＬ符号化手法は、ペリー等の文献（上記参照）に開示されている：ＲＬＬエンコーダからのチャネルビットストリームは、固定長の情報セグメントに分解される。情報セグメントそれぞれの間に、パリティブロックが挿入される。後続のパリティブロックとの情報セグメントの結合は、コードセグメントと呼ばれる。この構造により、この符号化手法（以下、分解法（ｐａｒｓｉｎｇ ｓｃｈｅｍｅ）と呼ぶ。）は、組織的なものになり、即ち、情報部がパリティ部から分離する。以下の条件が充足される必要がある：先行する及び後続の情報セグメントとのパリティブロックの連結は、ＲＬＬ制限を侵さないこと；及びパリティブロックは、各コートセグメントについて所定値を有することを要するパリティチェック制約によりエラー制御を可能にすることである。
【０００７】
ペリー等（上記参照）は、磁気記録チャネルについての混合形式のエラーを考察しており、即ち、エラーはシングルビットシフトエラー、又はドロップアウト若しくはドロップインエラーであり得る。彼らは、単一の混合形式エラーの検出に関し、２ｄ＋３チャネルビット長を有するパリティブロックが必要とされることを示している。
【０００８】
分解法の主な利点は、簡易であること及び組織的な構造であることである。単独のエラーの検出について、ユーザビットの観点から計測したオーバーヘッドは、（２ｄ＋３）Ｒに等しく、ここで、ＲはＲＬＬコードのレート（ｒａｔｅ）である。エラーの発見は、サトシ等（上記参照）により開示されたチャネル側情報を利用して行われる。２パリティバイトに等しい、ＥＣＣ規格によるランダムエラーの訂正に要するオーバーヘッドと比較すると、分解法は約４．５倍短いオーバーヘッドを要する。
【０００９】
連結パリティチェック符号化は、誤り検出又は誤り訂正能力を有する更なる他のＲＬＬ符号化である。それは次の文献に記載されている：Ｓ．Ｇｏｐａｌａｓｗａｒｍｙ，Ｊ．Ｂｅｒｇｍａｎｓ，“Ｍｏｄｉｆｉｅｄ Ｔａｒｇｅｔ ａｎｄ Ｃｏｎｃａｔｅｎａｔｅｄ Ｃｏｄｉｎｇ ｆｏｒ ｄ＝１ Ｃｏｎｓｔｒａｉｎｅｄ Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ Ｃｈａｎｎｅｌｓ”，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｎｅｗ Ｏｒｌｅａｎｓ，ＵＳＡ，Ｊｕｎｅ １８−２２，２０００，ｐｐ．８９−９３；Ｈ．Ｓａｗａｇｕｃｈｉ，Ｍ．Ｋｏｎｄｏｕ，Ｎ．Ｋｏｂａｙａｓｈｉ，Ｓ．Ｍｉｔａ，“Ｃｏｎｔｃａｔｅｎａｔｅｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｉｎｇ ｆｏｒ Ｈｉｇｈ−Ｏｒｄｅｒ ＰＲＭＬ Ｃｈａｎｎｅｌｓ”，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ Ｇｌｏｂｅｃｏｍ １９９８，Ｓｉｄｎｅｙ，ｐｐ．２６９４−２６９９；及びＨ．Ｓａｗａｇｕｃｈｉ，Ｓ．Ｍｉｔａ，“Ｓｏｆｔ−Ｏｕｔｐｕｔ Ｄｅｃｏｄｉｎｇ ｆｏｒ Ｃｏｎｃａｔｅｎａｔｅｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ ｉｎ Ｈｉｇｈ−Ｏｒｄｅｒ ＰＲＭＬ Ｃｈａｎｎｅｌｓ”，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｖａｎｃｏｕｖｅｒ，Ｃａｎａｄａ，Ｊｕｎｅ ６−１０，１９９９，ｐｐ．１６３２−１６３７。
【００１０】
この手法は、標準的なＲＬＬエンコーダでエンコードされるユーザデータのセグメントを考察する。エンコードされた各セグメントについて、パリティチェック値が算出される。そのパリティチェックビットは個々にＲＬＬ符号化され、次のセグメントがエンコードされた後に、そのセグメントのＲＬＬビットストリームに付加される。連結パリティチェック符号化法（以下、連結法という）の主な利点は、その効率にある：パリティチェックビットは、１／Ｃｄ，ｋチャネルビットを要し、Ｃｄ，ｋは（ｄ，ｋ）−拘束シーケンスの容量（ｃａｐａｃｉｔｙ）である。例えば、レートＲが
【００１１】
【数１】
【００１２】
しかしながら、２つの欠点がある。第１に、チャネルビットストリームから直接的にパリティチェック拘束条件（ｃｏｎｓｔｒａｉｎｔ）を検査することが困難である；チャネルビットストリームのユーザデータ部分のパリティチェック拘束条件に関する何らかの違反が検査される前に、先ず、パリティチェックビットに対応するチャネルビットを復調する必要がある。第２に、パリティチェックビットに対応するチャネルビットストリームの部分は、パリティチェックによって保護されない。その部分にチャネルエラーが生じる場合に、誤りのあるパリティチェックビットが以後復調され、チャネルビットストリームのユーザデータ部分に望まれない訂正をするに至る。従って、パリティチェックビットがパリティチェックによって保護されないことに起因して、エラーが伝搬する可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
従って、本発明は、変調符号の誤り検出／訂正機能又は特性を改善することを目的とする。
【課題を解決するための手段】
【００１４】
本願課題は、２進情報信号の連続的なユーザワードシーケンスのデータビットストリームを、チャネルを通じて送信される拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータストリームに変換する方法により達成され、
ａ） 前記２進情報信号及び／又は前記拘束された２進チャネル信号が、パリティチェックセグメントと言及されるチャネルセグメントに分割され、前記パリティチェックセグメントの各々が第１部分及び第２部分に分割され、
ｂ） 前記第１部分が、第１群の１つ又はそれ以上のチャネルコードからのコードを利用して取得され、前記第１群が第１形式のチャネルコードより成り、及び
ｃ） 前記第２部分が、第２群の１つ又はそれ以上のチャネルコードからのコードを利用して取得され、前記第２群が、前記パリティチェックセグメントに課された所定のパリティチェック制約を満たすパリティチェックイネーブルコードとして設定された、少なくとも１つの第２形式のチャネルコードより成り、前記パリティチェック制約が前記チャネルの所定のエラーイベントに関連する。
【００１５】
「１組のコード又はコード群（ｓｅｔ ｏｆ ｃｏｄｅｓ）」なる用語は、最も広範な意味に使用され、即ちそのような群（集合）は、１つのコードのみから構成され得る、又は複数のコードから構成され得ることに、留意を要する。
【００１６】
本願課題は、そのような方法を実行する請求項１４又は１５による、２進情報信号の連続的なユーザワードシーケンスのデータビットストリームを、拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータビットストリームにエンコードする装置を利用することで、一層達成される。
【００１７】
本願課題は、そのような方法を実行した後に得られる、拘束された２進チャネル信号のデータビットストリームより成る信号を利用することで、一層達成される。
【００１８】
本願課題は、そのような信号がトラックに記録されるレコードキャリアを利用することで一層達成され、情報パターンが信号部分を表現し、情報パターンが前記トラックの方向を変更する、第１及び第２部分を有するところのレコードキャリアにより達成され、前記第１部分が検出可能な特性を与え、前記第２部分が第１の特性と区別され得る検出可能な特性を与え、それらの部分が、第１論理値を有する第１特性表現ビットセル及び第２論理値を有する第２特性表現ビットセルを有する。
【００１９】
本願課題は、拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータビットストリームを、２進情報信号の連続的なユーザワードシーケンスのデータビットストリームにデコードする方法によって達成され、そのような信号を、第１又は第２の値の一方を有するビットのビット列に変換するステップより成り、前記信号が、長さｍのチャネルワードを包含し、ｍはｍ１，ｍ２又はｍ３に等しく、前記ビット列がｎビット情報ワードを包含する。
【００２０】
本発明の最も一般的な形態では、異なるチャネルコードに使用される情報ワード長が互いに異なり得ることに留意を要する。
【００２１】
本願課題は、上述したエンコード／変換方法を採用する請求項２０又は２１による、拘束された２進チャネル信号のデータビットストリームを、２進情報信号のデータビットストリームにデコードする方法を利用することで、一層達成される。
【００２２】
本願課題は、請求項２６又は２７による、拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータビットストリームを、２進情報信号の連続的なユーザワードシーケンスのデータビットストリームにデコードする装置を利用することで、一層達成される。
【００２３】
本発明によれば、走行長制限（ＲＬＬ）変調コードの組み合わせに基づく代替的なパリティチェック符号化手法が提案される。この符号化手法は、誤り制御をＲＬＬ変調コードと組み合わせる。そのような符号化手法は、「コンビ−コード（ｃｏｍｂｉ−ｃｏｄｅ）」と呼ばれる。それはＲＬＬコードの組み合わせを利用し、Ｗ．Ｃｏｅｎｅ，“Ｃｏｍｂｉ−Ｃｏｄｅｓ ｆｏｒ ＤＣ−Ｆｒｅｅ Ｒｕｎｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ Ｃｏｄｉｎｇ”，ＩＥＥＥ Ｔｒａｎｓ．Ｃｏｎｓ．Ｅｌｅｃｔｒ．，ｖｏｌ．４６，ｐｐ．１０８２−１０８７，Ｎｏｖ．２０００ におけるＤＣフリーＲＬＬ符号化の体系又はフレームワークに導入されたコンビコードに類似する。
【００２４】
本発明の主要な概念は、第１形式のチャネルコード、即ち標準的なコード、特にメインＲＬＬコードを、第２形式のチャネルコード、特にパリティイチェックイネーブルコード（ｐａｒｉｔｙ−ｃｈｅｃｋ ｅｎａｂｌｉｎｇ ｃｏｄｅ）として設定されたＲＬＬコードと共に使用することであり、パリティチェックイネーブルコードは、チャネル信号に課された予め決定されたパリティチェック拘束条件を実現することを可能にする。これにより、その拘束条件は所定のエラーイベントを示す。
【００２５】
パリティチェックイネーブルコードは、所定の値に対するコードセグメントのパリティチェック拘束条件を設定するために使用される。
【００２６】
そして、パリティチェック拘束条件は、分解法及び連結法の様子とは異なり、統合されたパリティチェックコードを形成するチャネルコードに統合される。この統合化（ｉｎｔｅｇｒａｔｉｏｎ）は、高い符号化効率を達成し、エラーの伝搬を回避し、従って誤り訂正／検出コードの特性を改善する。
【００２７】
好ましくは、ＤＣ制御用途に関し、第３コードである置換（ｓｕｂｓｔｉｔｕｔｉｏｎ）コードが使用される。
【００２８】
そして、好ましいエンコード方法が提供され、そこでは、
ａ） 前記２進情報信号及び／又は前記拘束された２進チャネル信号が、第１分割手順に従って第１形式のチャネル信号セグメントに分割され、第２分割手順に従ってパリティチェックセグメントである第２形式のチャネル信号セグメントに分割され、両分割手順が、チャネルコードの反復法を形成し、
ｂ） 前記第１形式のチャネル信号セグメントが、第１群のチャネルコードを利用して取得され、前記第１群が更に第３形式のチャネルコードより成り、
ｂ１） 前記第１形式のチャネルコードが前記ユーザワードのデータビットを前記チャネルワードのデータビットに変換するために使用され、及び
ｂ２） 前記第３形式のチャネルコードが、前記ユーザワードのデータビットを前記チャネルワードのデータビットに変換するために、及び前記拘束された２進チャネル信号におけるＤＣ制御を行うように使用され、
ｃ） 前記第２形式のチャネル信号セグメントが、前記第２群のチャネルコードを利用して取得され、前記第２群が、前記少なくとも１つの第２形式のチャネルコードに加えて前記第１群のチャネルコードより成り、及び
ｄ） 前記第１形式のチャネル信号セグメントに関連する前記ユーザワードのデータビットが、前記反復法に従って第２形式のチャネルコードでエンコードされる。
【００２９】
更に、請求項１６に関連する装置、請求項２５に関連するデコード方法、更には請求項２８に関連するデコード装置が提供される。
【００３０】
３つ総ての形式のコードが一体的に構成され、それらのコードのチャネルワードが自由に連結され得るようにする。反復法は、第２形式のチャネル信号セグメントの１つにおけるユーザワードの１つが、第２形式のチャネルコード（Ｃｐｃ）の１つと供にエンコードされる必要があるか否かを示す。コンビコードによるパリティチェック符号化は、２つの他の手法に関する利点、即ち簡潔性、高い符号化効率及びエラー伝搬のないことを組み合わせる。
【００３１】
有利なことに、単一ビット遷移シフトエラー（ＳＢＴＳＥ：ｓｉｎｇｌｅ ｂｉｔ ｔｒａｎｓｉｔｉｏｎ ｓｈｉｆｔ ｅｒｒｏｒ）の場合に誤り訂正に要するオーバーヘッドは、本発明による手法により、単一ビットにまで低減され得る。
【００３２】
コンビコードを利用するパリティチェック符号化は、連結法と同様な高効率性を示すが、上述した欠点の総てを回避する。具体例としては、単一ビット遷移シフトエラーが支配的なエラーパターンであるところの光記録に関心が向けられる。
【００３３】
更なる有利な改善は従属項に規定される。本発明に関するこれら及び他の態様は、添付図面を参照しながら以下に説明される実施例を参照することで、明確且つ明瞭になるであろう。
【００３４】
以下、コンビコードを利用するパリティチェック符号化手法の概念が説明される。
【発明を実施するための最良の形態】
【００３５】
本願の参考に供せられるペリー等（上記参照）の符号化法と同様に、本発明は、チャネルビットストリームにてコードセグメントを見分けることを提案するが、本発明におけるコードセグメントは、Ｍユーザワードのシーケンス（ＥＣＣがバイト形式ならば、通常はそれもバイト形式である）に対応するチャネルビットストリームの部分として規定される。各コードセグメントに関し、本発明は、そのコードセグメントのｄｋ拘束チャネルビットストリームに適用される１つの又は一群のパリティチェック条件を満たすことを求める。
【００３６】
以下では、単一形式のビットエラーについてのパリティチェックに関心が向けられる。
【００３７】
図１は、パリティチェックセグメントと呼ばれるコードセグメント１の構造を示し、それは、２進情報信号ＢＩＳの連続的なユーザワード２のシーケンスに関するデータビットストリームより成る。パリティチェックセグメント１は、第１部分Ｓ１及び第２部分Ｓ２に分割される。
【００３８】
データビットストリームは、拘束された２進チャネル信号ＣＢＣＳの連続的なチャネルワード３のシーケンスに関するデータビットストリームに変換される。本発明による手法は、少なくとも２つのチャネルコードＣｓｔ，Ｃｐｃを含み、それら両者は、完全なユーザワード２を対応するチャネルワード３に対応付ける（マッピングする）。Ｃｓｔで記される第１コードは、‘標準的な（ｓｔａｎｄａｒｄ）’ＲＬＬコードであり、高い符号化効率を有するように設定される。最後のものを除いてユーザワード２は、コードＣｓｔを利用して、Ｎｓｔチャネルビット長のチャネルワード３にＲＬＬエンコードされる。こうして、パリティチェックセグメント１の第１部分Ｓ１が得られる。パリティチェックセグメント１の第２部分Ｓ２は、特殊なコード、即ちＣｐｃで記されるパリティチェックイネーブルコードによって得られる。このコードは、パリティチェックセグメント１の最後のユーザワード２に対してのみ使用される。従って、第２部分Ｓ２は１つのチャネルワードのみから成る。Ｃｐｃに関するチャネルワードは、Ｎｐｃチャネルビット長を有する。
【００３９】
コードＣｐｃは、ユーザワード２を、チャネルワード３の集合中の１つのワードであるチャネルワード３にマッピングする。チャネルワード３の集合は、各パリティチェック条件を満たす少なくとも２つのチャネルワード３より成る。エンコードされる実際のチャネルワードの選択は、完全なコードセグメントに対するパリティチェック条件を所定値に設定することを目指して行われる。
【００４０】
パリティチェック符号化についての階層化法（ｈｉｅｒａｒｃｈｉｃａｌ ｓｃｈｅｍｅ）が以下に説明され；それはビットエラーの単一以上の形式に使用される。
【００４１】
一般に、ビット検出で生じたビットエラーは、シングル形式のものではない。図１の手法は、最も顕著なビットエラーパターンのみを取り扱う。パリティチェック符号化の階層化法にて、本発明は、一群の支配的なエラーイベントを取り扱い、発生確率に従ってそれらを順序づける。例えば、ｄ＝２ＲＬＬ符号化では、走行長プッシュバックビット検出器（例えば、ＥＰ０８８５４９９Ａ２；及びＴ．Ｎａｋａｇａｗａ，Ｈ．Ｉｎｏ ａｎｄ Ｙ．Ｓｈｉｍｐｕｋｕ，“Ａ Ｓｉｍｐｌｅ Ｄｅｔｅｃｔｉｏｎ Ｍｅｔｈｏｄ ｆｏｒ ＲＬＬ Ｃｏｄｅｓ（Ｒｕｎ ｄｅｔｅｃｔｏｒ）”，ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｍａｇｎｅｔｉｃｓ，ｖｏｌ．３３，ｎｏ．５，ｐｐ．３２６２−３２６４，Ｓｅｐｔ．１９９７（これら両者は本願の参考に供される））によって後に残される最も顕著なエラーパターンは：
− シングルビット遷移シフトエラー；及び
− ３Ｔシフト（最小走行長）エラー
である。
【００４２】
図２は、階層化パリティチェック符号化法を示す。簡単のため、最高に及び次に確からしいエラーイベントについて考察される。両タイプのエラーイベントに関し、パリティチェック条件が設定されることが可能であり、関連するパリティチェックイネーブルコードＣｐｃ，１及びＣｐｃ，２それぞれが形成され得る。Ｃｐｃ，１，Ｃｐｃ，２は、最も顕著な及び次に顕著なエラーイベントの形式についてのパリティチェックイネーブルコードを表現する；コードの示されていないユーザワード２は、「標準的な」コードＣｓｔを利用してエンコードされる。２番目のエラーパターンの確率は、第１のエラーパターンのものよりも（充分に）小さくなり得るので、より長いセグメント５に適用されるパリティチェック条件（２）よりも短いセグメント４に、パリティチェック条件（１）を適用することが望ましい。こうして、パリティチェックセグメントの階層が規定され、１つのレベルはＣｐｃ，１により保護され、第２のレベルはＣｐｃ，２により保護される。そのような２段階の階層化が図２に示される。第２のパリティチェックコードＣｐｃ，２でエンコードされるバイトに関するチャネルコード３が連結された後の、レベル（２）のセグメント５は、レベル（１）の多数のセグメント４より成る。
【００４３】
Ｃｐｃ，１，Ｃｐｃ，２のパリティチェック条件に依存して、様々なデコード手法が行われる。２つのパリティチェック条件が直交（ｏｒｔｈｏｇｏｎａｌ）しているならば、デコードの順序は関係ない。（本発明で説明されるパリティチェックｐ２，ｐ４のように）それらが直交していなければ、レベル（２）のセグメント５についてパリティチェックコードＣｐｃ，２をデコードするのに先立って、先ずレベル（１）の各セグメント４についてパリティチェックコードＣｐｃ，１をデコードすることが有利である。本発明の範疇で、より複雑なデコード手法を行うことも可能である。
【００４４】
シングルビット遷移シフトエラー（ＳＢＴＳＥ）の検出に関するパリティチェックが、以下に説明される。ＤＣ制御なしの手法が最初に説明される。
【００４５】
先ず、簡単のためにＤＣ制御なしの状況が説明される。次のセクションで、ＤＣ制御及びパリティチェック符号化の組み合わせが説明される。単一のシングルビット遷移シフトエラー（ＳＢＳＴＥ）の検出に関し、パリティチェック条件として、Ｎチャネルビットｂｉのコードセグメントにわたって規定される値ｐ２を利用することが提案される（ｄｋ記法では、‘１’は遷移を示す）：
【００４６】
【数２】
【００４７】
以下、このパリティチェック条件のエラー検出機能が説明される。ビット検出プロセスにおいて、シングルビット遷移シフトエラーが、当初に（エンコーダ側で）奇数にインデックスされた遷移で生じ、偶数インデックスとして検出されるとする。そして、奇数インデックス遷移数（Ｎ０）は１つだけ減少し、従って偶数インデックス遷移数（Ｎｅ）は１つだけ増加する。誤りのある遷移が当初に偶数の指標の付された（インデックスされた）ものであったならば、状況は逆転する。検出されたビットストリームについてのパリティチェック条件ｐ２の評価は、そのコードセグメントに対してｐ２＝１を与え、それはエラーフラグ（ｅｒｒｏｒ−ｆｌａｇ）であり、エラーが生じていることを示す。しかしながら、シフトした遷移の位置については何らの指標もない。エラーを見出すために、チャネル側情報（ｃｈａｎｎｅｌ ｓｉｄｅ ｉｎｆｏｒｍａｔｉｏｎ）を利用することが、以下に説明される。
【００４８】
また、ビット検出中に２つの遷移シフトエラーが生じた場合には、パリティチェックはｐ２＝０を出力し、何らのエラーも検出されないことにも留意を要する。しかしながら、そのようなエラーの出現確率は、単独のエラーイベントのものよりも非常に低い。
【００４９】
以下、パリティチェックセグメント中のＣｐｃのチャネルワードの位置に関する影響が説明され、即ちそのワードの第１ビットが偶数指標場所（ｅｖｅｎ−ｉｎｄｅｘｅｄ ｐｏｓｉｔｉｏｎ）又は奇数指標場所（ｏｄｄ−ｉｎｄｅｘｅｄ ｐｏｓｉｔｉｏｎ）であるかの影響が説明される。（ＳＢＴＳＥに関する）パリティチェックコードＣｐｃは、各ユーザワードについて、Ｗ１，Ｗ２で記される（少なくとも）２つのチャネルワード一組を有する。ｂｉ １，ｂｉ ２が、これら２つのワードのｄｋチャネルビットを表現するとする。ワード長は、Ｎｐｃチャネルビットに等しい。これらのワードは、パリティチェック値に対して反対の寄与を有する必要がある。これらの寄与は、コードセグメントの中で、Ｃｐｃのチャネルワードが偶数指標場所から始まるか又は奇数指標場所から始まるかに依存し、それらは：
【００５０】
【数３】
【００５１】
【数４】
【００５２】
明らかに、偶数インデックス又は奇数インデックスのビット位置から始まるワードに関するパリティチェックの寄与は：
【００５３】
【数５】
【００５４】
【数６】
【００５５】
フォーマットにおけるコードセグメントが固定長の場合には、単独のＣｐｃコード（第１ビットが常に偶数又は奇数位置に位置付けられる。）で充分である。しかしながら、コードセグメントが可変長である場合には、コードＣｐｃが偶数及び奇数両者の第１ビット位置に必要とされ得る。このため、２つの別々のコードが使用され、１つはｐ２，Ｅ ｗｊであり、１つはｐ２，Ｏ Ｗｊである。別の設定基準（ｅｘｔｒａ ｄｅｓｉｇｎ ｃｒｉｔｅｒｉｏｎ）が含まれるならば、これら２つのコードは、単独のコードＣｐｃに併合され得る。このようにして、コードＣｐｃは、パリティチェックセグメント内のワードの第１ビットのインデックスに無関係になる。別の設定基準は、同一のユーザワードに所属するコードＣｐｃに関するワード両者が、パリティチェック値への反対の寄与とは別に、同一のパリティ値を有することである。そのような場合には、コードセグメントにおけるチャネルワードＷｊの第１ビットが、偶数又は奇数位置にあるか否かは無関係になる。コードＣｐｃのワードペアのチャネルワードの特性は、奇数（ｎＯ ｊ）及び偶数（ｎＥ ｊ）位置にて、各ワードにおける遷移数で指定することが可能であり、それらは
【００５６】
【数７】
【００５７】
これらのパラメータを利用して、パリティ及びパリティチェック値は、
【００５８】
【数８】
【００５９】
コードＣｐｃの併合された形式に関し、ワード対各々の２つのチャネルワードは、反対のパリティチェック値、及び数式（９），（１０）によりｎＥ ｊ及びｎＯ ｊ両者の反対の値を有し、その結果それらは数式（８）により同一のパリティを有する。後者の性質は、次のセクションで説明されるように、ＤＣ制御に対して置換コードを利用するコンビコードの観点から有益である。
【００６０】
次に、ＤＣ制御に関する手法が説明され、図３が参照される。図３は２進情報信号ＢＩＳの連続的なユーザワード２のシーケンスを示す。このシーケンスは、チャネルサイドの対応部又はカウンターパートとして、拘束された２進信号の連続的なチャネルワードシーケンスを有し、第１分割手順により第１形式のチャネル信号セグメント６に分割され、第２分割手順により第２形式のチャネル信号セグメント７、即ちパリティチェックセグメントに分割される。両分割手順は、Ｃｓｔ（図示せず）及びＣｓｕｂ，Ｃｐｃのチャネルコードの反復法を形成する。
【００６１】
ＤＣ制御は、本願の参考に供せられるコーエンによる“Ｃｏｍｂｉ−Ｃｏｄｅｓ ｆｏｒ ＤＣ−Ｆｒｅｅ Ｒｕｎｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ Ｃｏｄｉｎｇ”（上記参照）に述べられているようなメインコード又は標準コードＣｓｔ及び置換コードＣｓｕｂと共にコンビコードを通じて実現される。ｐ２パリティチェック符号化に関し、コンビコードは、パリティチェックイネーブルコードＣｐｃである第３タイプのコードを取り扱う必要がある。Ｃｓｕｂ及びＣｐｃの反復は同一である必要はない：例えば、ＤＣ制御は、パリティチェック制御よりも頻繁に必要とされ得るし、その反復は周期的でなく不規則でさえあり得る。
【００６２】
Ｃｓｕｂ及びＣｐｃの反復頻度が異なる典型的な手法が図３に示される。ＤＣセグメント６として言及される、ＤＣ制御に関する各セグメントは、置換コードＣｓｕｂと共にエンコードされる正確に１つのユーザワード２と、置換コードＣｓｕｂとは異なるコードでエンコードされる複数の（ゼロであり得る）ユーザワード２とを含む。ＤＣセグメント６は、例えば、置換コードＣｓｕｂでエンコードされるユーザワード２から始まる。パリティチェックセグメント７として言及される、パリティチェック特性を有する各セグメントは、パリティチェックイネーブルコードＣｐｃでエンコードされる少なくとも１つのユーザワード２と、パリティチェックイネーブルコードＣｐｃではエンコードされない複数の（ゼロであり得る）ユーザワード２とを含む。パリティチェックセグメント７は、例えば、パリティチェックイネーブルコードＣｐｃでエンコードされるユーザワードで終了する。
【００６３】
ｐ２に関するパリティチェックイネーブルコードＣｐｃと組み合わせられる場合の、置換コードＣｓｕｂに課せられる更なる条件が以下に説明される。コンビコードの従来の提案では、コーエンの“Ｃｏｍｂｉ−Ｃｏｄｅｓ ｆｏｒ ＤＣ−Ｆｒｅｅ Ｒｕｎｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ Ｃｏｄｉｎｇ”（上記参照）にのみ説明されているようなＤＣ制御のみに対して、各ユーザワード２について反対の特性を有し及びブロックコードをスライドする有限状態マシーン（ＦＳＭ：ｆｉｎｉｔｅ−ｓｔａｔｅ ｍａｃｈｉｎｅ）における同一の次の状態を有する少なくとも２つのチャネルワードが存在するという特性を、置換コードＣｓｕｂが有する。
【００６４】
パリティチェックコードＣｐｃと共に拡張されたコンビコードに関し、付加的な制約が課され、それは：Ｃｓｕｂのコードワードが同一のパリティチェック値を有するべきことである。この余分な特性に関し、コンビコードに関するエンコード法は、以下のようにすることが可能である。
【００６５】
第１に、その反復法に従って、Ｃｓｕｂに関するチャネルワードのパリティチェック値への寄与に関する知識（どの２つのワードがＣｓｕｂに選択されるかによらず、それらは構造的に同一である）を利用しながら、Ｃｐｃのチャネルワードが選択される。
【００６６】
次に、決定ツリーにおける以後の将来的な決定の組み合わせを可能な限り利用しながら、Ｃｓｕｂについてのチャネルワードの選択と共にＤＣ制御が適用される。
【００６７】
チャネルワードのパリティチェック寄与は、その第１ビットのビット位置（偶数又は奇数の指標の付された場所）に依存することに留意を要する。一般的な反復法では、Ｃｓｕｂのワードは双方の場所に設けられる。従って、Ｃｓｕｂコードの２つの形式を構成することが必要である：
− 偶数位置に対して、Ｃｓｕｂ Ｅの各ワード対の２つのチャネルワードについて、ｎＯ ｊが固定され続けることを要し、及び
− Ｃｓｕｂ Ｏに対して、奇数位置で、ｎＥ ｊが固定され続けることを要する。
【００６８】
従って、ＳＢＴＳＥパリティチェック及びＤＣ制御のコンビコードに関し、標準的なコードに加えて３つのコードが必要とされる。余分なコードの各々は、各ユーザワードについてのワードペアを有する。置換コードのワード対の２つのチャネルワードに関し、それらのワードは、パリティｎＥ ｊ＋ｎＯ ｊの反対の値、及びＣｓｕｂ Ｅ及びＣｓｕｂ ＯについてのｎＯ ｊ又はｎＥ ｊの何れかに一致する値を有する必要がある。（併合された形式の）パリティチェックコードＣｐｃに対しては、パリティｎＥ ｊ＋ｎＯ ｊに関して同一の値、及びｎＥ ｊ及びｎＯ ｊに関して反対の値であることが同時に求められる。
【００６９】
（ｄ＝２，ｋ＝１０）ＲＬＬ拘束に関するパリティチェックｐ２のコード設定が次に説明される。
【００７０】
本願実施例によれば、ＥＥＭ的なＲＬＬ拘束（ｄ＝２，ｋ＝１０）についてのｐ２パリティチェックに関するコードが設定される。ユーザワードは、８ビット長（バイト指向符号化（ｂｙｔｅ−ｏｒｉｅｎｔｅｄ ｃｏｄｉｎｇ））、Ｃｓｔ，Ｃｓｕｂ Ｅ，Ｏ及びＣｐｃについてのチャネルワードは、１５，１７，１７チャネルビット長をそれぞれ有する。コードの構成に関し、同一の近似的な固有ベクトル（ｅｉｇｅｎｖｅｃｔｏｒ）、及びＥＦＭＣＣコンビコードに使用されるような６状態有限状態マシーン（ＦＳＭ）が利用され、それはコーエンによる“Ｃｏｍｂｉ−Ｃｏｄｅｓ ｆｏｒ ＤＣ−Ｆｒｅｅ Ｒｕｎｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ Ｃｏｄｉｎｇ”（上記参照）に報告されている。
【００７１】
原理的には、置換コードＣｓｕｂに本質的な同一の次状態特性は、パリティチェックイネーブルコードＣｐｃには必要とされない。しかしながら、その性質がＣｐｃにも採用されているのは、ユーザワードの所与のシーケンスに対して決定性の（ｄｅｔｅｒｍｉｎｉｓｔｉｃ）符号化経路が導出されるからである。この付加的な特性により、パリティチェックイネーブルコードが、パリティチェックセグメントにおける最後のユーザワードとは別のワードで使用され得ることに、留意を要する。ＦＳＭの状態の説明は、各状態の許容出力数又はファンアウトと共に図４の図表に与えられる。そのファンアウトは、ある状態を去るワードの総数である。標準コードＣｓｔを除く総てのコードについて、ファンアウトはチャネルワードのペアに関連する。
【００７２】
（ｄ＝１，ｋ＝８）ＲＬＬ拘束についてのパリティチェックｐ２に関するコード設定が次に説明される。
【００７３】
ｐ２のような２進パリティチェックを収容するのに必要なオーバーヘッドは、１ユーザビットであり、等価的には、
【００７４】
【数９】
【００７５】
【数１０】
【００７６】
時変エンコーダの欠点は、エンコーダの各段階に、個別の符号が必要なことである。ＤＣ制御だけの場合に、４つのコード一式が必要とされ、パリティチェックｐ２に対して、２つのコードの余分な組が設定されることを要する。代替例として、置換コードＣｓｕｂのＤＣ制御機能性及びｐ２に対するパリティチェックイネーブルコードＣｐｃの機能性を、Ｃｓｕｂ−ｐｃで記される１つの単独の「結合（ｊｏｉｎｔ）」コードに結合することが可能であり、パリティ制御及びパリティチェック制御双方に対する最小オーバーヘッドにほとんど近い、３チャネルビットの結合オーバーヘッドを必要とする。各バイトについて、その結合コードは、一群の４チャネルワードを有し、２つずつ逆のパリティを有し、２つずつ逆のパリティチェックｐ２への寄与を有する。ｄ＝１，ｋ＝８に関し、８−１２マッピングに関する標準コードＣｓｔ、及び８−１５マッピングに関する結合コードＣｓｕｂ−ｐｃを利用して、コンビコードが設定される。そのコード設定で使用される近似的な固有ベクトルは：ｖ（ｄ＝１，ｋ＝８）＝｛２，３，３，３，２，２，２，２，１｝である。状態の併合後に、図５によるテーブル２に示されるような、４状態ＦＳＭが得られる。
【００７７】
同一方向にずれた（シフトした）、１つ又は２つのシングルビット遷移シフトエラー（ＳＢＴＳＥ）の検出用のパリティチェックが、以下に説明される。ＤＣ制御なしの手法が最初に説明される。
【００７８】
他のパリティチェック条件のように、（ｄｋ記法における）Ｎチャネルビットｂｉのコードセグメントにわたって規定される値ｐ４を利用することが提案される：
【００７９】
【数１１】
【００８０】
検出されたＲＬＬビットストリームにおける異なる形式のエラーは、次のように、ｐ４に関する異なる値を導く：１つのシングルビット遷移シフトエラーは、その遷移が右に又は左にシフトしたか否かに依存して、ｐ４＝１又はｐ４＝３（−１）の値をそれぞれ導く。ｐ４＝２（−２）の検出値は、単一ビットの距離にわたって、同一方向に２つの遷移がシフトしていることを示す。ｄ＝２ＲＬＬ符号化の場合には、後者のエラーイベントは、シフトした最小走行長（３Ｔ）にほぼ確実に関連している。
【００８１】
ｐ４＝２の場合に、２つの遷移のシフト方向は、パリティチェックの値からは決定できないことに留意を要する。ｐ４＝±１のパリティチェック値は、理論的には、総て同一方向の３つの同時遷移シフトによって引き起こされるが、実際にそれが起こる確率は無視得る程度に小さい。
【００８２】
ｐ２の場合と同様に、パリティチェックコードＣｐｃが、どのようにして、パリティチェックセグメント内のワードの第１ビットのインデックスから無関係にされ得るかを説明する。所与のユーザワードについて許容される４つのチャネルワードの内のチャネルワードが、Ｗ０，Ｗ１，Ｗ２，Ｗ３で記されるとする。ｂｉ ｊ，ｊ＝０，．．．，３ が、それら４つのワードのｄｋチャネルビットを表現するとする。これらのワード各々の長さは、Ｎｐｃチャネルビットに等しい。カルテットの４ワードの順序は、常に、
【００８３】
【数１２】
【００８４】
ｐ２の場合と同様に、パリティチェックセグメント長が固定されている場合には、単独のＣｐｃコードで充分である（それは、一定の位相である位置に常に位置しているチャネルの第１ビットを有し、位置のインデックスにモジュロ４演算を施したものである。）。しかしながら、コードセグメントが可変長である場合には、第１ビット位置に関する０，π／２，π及び３π／２の総ての位相について、異なるコードＣｐｃが必要とされ得る。
【００８５】
他の設定基準を利用することで、これら４つのコードは単一のコードＣｐｃに併合され得る。チャネルワードＷ０，Ｗ１，Ｗ２，Ｗ３の第１ビットにて、ある位相から可能な他の位相への変化は、数式（１２）の総和に適用される引数に帰着し、そこでは因子ｉは、ｉ＋１，ｉ＋２，ｉ＋３又はｉに等しい値に戻るよう変化する。（所与のユーザワードの４つのチャネルワードに関して）
【００８６】
【数１３】
【００８７】
【数１４】
【００８８】
次に、ＤＣ制御に関する手法を説明する。
【００８９】
ＤＣ制御に対するｐ２パリティチェックに関して上述したように、標準コードＣｓｔ、ＤＣ制御に関する置換コードＣｓｕｂ、及びパリティチェックｐ４に関するパリティチェックイネーブルコードＣｐｃの３つのコードを利用することを想定する。また、Ｃｐｃ及びＣｓｕｂの相違し得る反復頻度と共に、図３の規則的な反復法も想定される。置換コードの２つのチャネルワードは、両ワードが反対のパリティを有し、変調コードの有限状態マシーンにて同一の次の状態を導出することで特徴付けられる。
【００９０】
ｐ２の場合と同様に、２つのコードワードＣｓｕｂは、所与の位相ｊ＝０，．．．，３に対して、パリティチェック値ｐ４に同一の寄与を有するべきであり、その位相は、パリティチェックコードセグメントにおけるチャネルワードＣｓｕｂの第１ビットの位相である。位相はモジュロ４で決定される。ｂｉ，ｊ ｓｕｂ，１及びｂｉ，ｊ ｓｕｂ，２が、位相ｊで示される第１ビットと共に、置換コードのワード対Ｃｓｕｂの２つのチャネルワードＷ１ ｓｕｂ，Ｗ２ ｓｕｂのｉ番目のチャネルビットを表現するならば、後者の条件は：
【００９１】
【数１５】
【００９２】
置換コードのワードは逆のパリティを有するので、この条件は、２つ又はそれ以上の位相で同時に満足され得ない。従って、置換コードのチャネルワードの第１ビットの総ての可能な位相ｊについて、各ユーザワードに関するチャネルワードＷ１，ｊ ｓｕｂ及びＷ２，ｊ ｓｕｂを有する別々のコードＣｓｕｂ ｊが、設定される。
【００９３】
次に、（ｄ＝２，ｋ＝１０）ＲＬＬ拘束に対するパリティチェックｐ４に関するコード設定を説明する。
【００９４】
本発明により、ＥＦＭのようなＲＬＬ制約（ｄ＝２，ｋ＝１０）に関するｐ４パリティチェックのコードが設定される。チャネルワードの第１ビット位置の可能な４つの位相に必要な置換コードの４つの変数を考察する。ユーザワードは８ビット長であり、Ｃｓｔ、Ｃｓｕｂ ０，１，２，３及びＣｐｃに対するチャネルワードは、それぞれ１５，１７，１９チャネルビット長を有する。
【００９５】
コードの構成に関し、ｐ２に関して使用されたような、同一の近似的な固有ベクトルが使用される；６状態有限状態マシーン（ＦＳＭ）に関する状態記述は、図４の表１によるコード設定に使用されたものと若干相違し、それは、コーエン等の“Ｃｏｍｂｉ−Ｃｏｄｅｓ ｆｏｒ ＤＣ−Ｆｒｅｅ Ｒｕｎｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ Ｃｏｄｉｎｇ”（上記参照）に報告されているＥＦＭＣＣコンビコードのものに関連する。
【００９６】
原理的には、置換コードＣｓｕｂに不可欠な同一の次状態特性は、パリティチェックイネーブルコードＣｐｃに必要とされない。しかしながら、ユーザワードの所与のシーケンスに対してそれは決定性の符号化経路を導出するので、その特性はＣｐｃにも採用される。ＦＳＭの状態記述は、各条対に関するファンアウトと共に、図６の表３に与えられる。標準コードＣｓｔに対してのみ、ファンアウトは単一のチャネルワードを示す。置換コードＣｓｕｂ ０，１，２，３に関し、ファンアウトはチャネルワード対を示し、パリティチェックイネーブルコードＣｐｃに関し、ファンアウトはチャネルワードのカルテットを示す。置換コードの４変数に関し、単一の列にてｊ＝０，．．．，３についての一連の数と共に、ファンアウトが列挙される。
【００９７】
同一方向にシフトした、ｎ個までのシングルビット遷移シフトエラー（ＳＢＴＳＥ）の検出についてのパリティチェック値が、以下に説明される。
【００９８】
先のセクションのｐ２，ｐ４のようなパリティチェック制約形式の一般化は、
【００９９】
【数１６】
【０１００】
パリティチェック条件ｐ２ｎは、ｌｏｇ２（２ｎ）のユーザビットのオーバーヘッドを有する。それは、ｎ個までの同一方向の遷移に関する、及びｐ２ｎ＝ｎを除く総ての場合の共通方向のシフトに関するシングルビットシフトの検出を可能にする。そのようなパリティチェックは、チャネルの非対称インパルス応答に関する場合のような、ほとんど総ての遷移シフトエラーが同一方向である場合に関心を向けている。この状況は、接戦ディスク傾斜（ｔａｎｇｅｎｔｉａｌ ｄｉｓｋ ｔｉｌｔ）と供に読み出す際に、何らの適応等化も使用されない場合に生じ得る。
【０１０１】
以下、チャネルサイド情報によるエラー特定手順が説明される。
【０１０２】
ビット検出後に、パリティチェックセグメントの検出ＲＬＬビットストリームについてのパリティチェック制約を評価することは、（ｐ２の場合に関する）そのセグメントにおけるＳＢＴＳエラーの出現の検出を可能にする。そのエラーを特定するために、チャネルサイド情報は、本願の参考に供される例えばサイトウ等の文献（上記参照）に示唆されるように使用される。
【０１０３】
チャネルサイド情報は、例えば局所的な尤度情報（ｌｏｃａｌ ｌｉｋｅｌｉｈｏｏｄ ｉｎｆｏｒｍａｔｉｏｎ）の形式で、信号波形から取得され別の情報から導出され得る。ｐ２の場合に関してこれを詳細に説明する。
【０１０４】
パリティチェック制約の違反が検出されたパリティチェックセグメントを考察する。検出チャネルビットストリームで生じる個々の遷移の各々について、ＲＬＬ拘束で許容されるならば、左及び／又は右へのシフトが考察される。シフトした遷移の各々の場合について、シフトした遷移近辺の、ローカルシーケンスビットの尤度が算出される。
【０１０５】
ローカルシーケンスの範囲（ｅｘｔｅｎｔ）は、（ビタビデコーダで使用されるような）チャネル応答の範囲又はスパン（ｓｐａｎ）によって決定される。尤度は、ブランチメトリックの総和により導出され、ローカルシーケンス内の様々なチャネルビットについて算出される。誤りのあることが疑われ、再度シフトされて戻される必要のある遷移は、最高の尤度を与えるものである。
【０１０６】
チャネルサイド情報を利用する第２の手法は、タイミング復元中に位相ロックループ（ＰＬＬ）で検出されるような、（絶対値で）最大の位相エラーを有する遷移を探索することで、誤りのある遷移をピンポイント式に特定することである。検出ＲＬＬビットストリームにおけるランレングス違反を訂正するビット検出器の場合に、位相エラーからの情報を利用する同様な測定が、ＥＰ０８８５４９９Ａ２に記載されており、これは本願の参考に供せられる。そのような検出器は、本願の参考に供せられる、Ｔ．Ｎａｋａｇａｗａ，Ｈ．Ｉｎｏ ａｎｄ Ｙ．Ｓｈｉｍｐｕｋｕ，“Ａ Ｓｉｍｐｌｅ Ｄｅｔｅｃｔｉｏｎ Ｍｅｔｈｏｄ ｆｏｒ ＲＬＬ Ｃｏｄｅｓ（Ｒｕｎ ｄｅｔｅｃｔｏｒ）”，ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｍａｇｎｅｔｉｃｓ，ｖｏｌ．３３，ｎｏ．５，ｐｐ．３２６２−３２６４，Ｓｅｐｔ．１９９７に記載されているように、ラン検出器（ｒｕｎ ｄｅｔｅｃｔｏｒ）又は走行長プッシュバック検出器（ＲＰＤ）として知られている。
【０１０７】
本願の目的に即して、誤りのある遷移は、位相誤りの符号によって示されるので、その後にシフトバックされる。シフトされた遷移の訂正後に、エンコーダ側で設定されていたように、ｐ２の値は再びゼロに等しくなり、訂正されたチャネルビットストリームの復調に関する処理を進めることが可能になる。
【０１０８】
パリティチェック符号化を行うことに起因するビットエラーレートにおける改善は、ＲＬＬビットストリームを生成するビット検出器の質に依存することは、明白である。明らかに、パリティチェックでコードが適用される前に、単独の閾値検出器の代りに、Ｗ．Ｃｏｅｎｅ，Ｈ．Ｐｏｚｉｄｉｓ，Ｍ．ｖａｎ Ｄｉｊｋ，Ｊ．Ｋａｈｌｍａｎ，Ｒ．ｖａｎ Ｗｏｕｄｅｎｂｅｒｇ，Ｂ．Ｓｔｅｋ，“Ｃｈａｎｎｅｌ Ｃｏｄｉｎｇ ａｎｄ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ ｆｏｒ Ｏｐｔｉｃａｌ Ｒｅｃｏｒｄｉｎｇ Ｓｙｓｔｅｍｓ ｂｅｙｏｎｄ ＤＶＤ”，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ Ｔｈｅ Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ Ｃｏｎｆｅｒｅｎｃｅ，ＴＭＲＣ ２０００，Ｓａｎ Ｊｏｓｅ，ＩＥＥＥ Ｔｒａｎｓ．Ｍａｇｎ．に記載されているようなＰＲＭＬ的な特性を有するＲＰＤ検出器を利用すること又は最適ではない検出器（ｓｕｂｏｐｔｉｍａｌ ｄｅｔｅｃｔｏｒ）でさえも利用することが、有利であり、その文献は本願の参考に供せられる。また、完全なビタビ検出器（ｆｕｌｌ−ｆｌｅｄｇｅｄ Ｖｉｔｅｒｂｉ ｄｅｔｅｃｔｏｒ）又は部分応答最尤（ＰＲＭＬ：ｐａｒｔｉａｌ−ｒｅｓｐｏｎｓｅ ｍａｘｉｍｕｍ−ｌｉｋｅｌｉｈｏｏｄ）ビット検出器の後に、パリティチェックでコードを適用することも可能である。以下、これらのいくつかの状況を取り扱う。
【０１０９】
以下、提案されるパリティチェック手法の光記録手順における実効性が、特にシミュレーション結果によって説明される。この目的ためにシミュレーションされる再生信号は、
【０１１０】
【数１７】
【０１１１】
光チャネルインパルス応答ｆｋは、本願の参考に供せられる、Ｇ．Ｂｏｕｗｈｕｉｓ，Ｊ．Ｂｒａａｔ，Ａ．Ｈｕｉｊｓｅｒ，Ｊ．Ｐａｓｍａｎ，Ｇ．ｖａｎ Ｒｏｓｍａｌｅｎ ａｎｄ Ｋ．Ｓｃｈｏｕｈａｍｅｒ Ｉｍｍｉｎｋ，Ｐｒｉｎｃｉｐｌｅｓ ｏｆ Ｏｐｔｉｃａｌ Ｄｉｓｃ Ｓｙｓｔｅｍｓ，Ａｄａｍ Ｈｉｌｇｅｒ Ｌｔｄ，Ｂｒｉｓｔｏｌ，ＵＫ，１９８５に記載されているようなブラートホプキンスモデル（Ｂｒａａｔ−Ｈｏｐｋｉｎｓ ｍｏｄｅｌ）に従って生成される。これは、ｆｋのフーリエ変換が、
【０１１２】
【数１８】
【０１１３】
【数１９】
【０１１４】
【数２０】
【０１１５】
（ｄ＝２，ｋ＝１０）最大エントロピ（ｍａｘｅｎｔｒｏｐｉｃ）ＲＬＬシーケンスのように生成されるチャネルビットストリームａｋが使用される。本願実施例で使用されるインパルス応答ｆｋは、Ｆ（Ω）の逆フーリエ変換を行い、その結果生じる応答を２１タップで打ち切ることで算出される（最大振幅タップ近辺の１０タップ）。
【０１１６】
再生シーケンスｘｋは、検出器に送信される前に等化される。等化器の出力におけるシーケンスは、
ｙｋ＝（ｘ＊ｗ）ｋ＝（ａ＊ｆ＊ｗ）ｋ＋（ｎ＊ｗ）ｋ＝（ａ＊ｐ）ｋ＋Ｕｋ （１８）
で表現され、ここで、ｗｋは等化器のインパルス応答であり、ｐｋ＝（ｆ＊ｗ）ｋは結合された（チャネル及び等化器）応答であり、Ｕｋはフィルタ通過後のノイズである。適切にエラー信号の二乗平均値を最小にするために、等化器タップは、ＬＭＳアルゴリズムに基づいて適応的に調整される。等化器による適応化は、チャネル応答ｆｋを、目標応答ｇｋ＝［０．２９，０．５，０．５８，０．５，０．２９］に適合させることを目標とする。この応答のフーリエ変換は、光チャネルＦ（Ω）の周波数応答に非常に良く適合し、最小雑音対策に選択される。イコライザ出力におけるシーケンスｙｋは、チャネルビットａｋの推定値を生成するために、閾値検出器（ＴＤ）に適用される。検出されたビットストリームにおけるＲＬＬコード制約違反は、ＥＰ０８５５４９９Ａ２及びナカガワ等の文献（上記参照）に記載されているような走行長プッシュバック微と検出器（ＰＲＤ）を利用してその後に訂正される。
【０１１７】
第１に、ＲＰＤとカスケード式に、ｐ２に関するパリティチェック符号化を利用して検出が行われる。パリティチェック値ｐ２は、Ｎ＝１００チャネルビットより成るコードセグメントにわたって規定される。セグメントにおける複数のＳＢＴＳＥの確率を抑制するために、比較的低いＮの値が選択される。ｐ２＝１であるときは常にエラーフラグが立つ。
【０１１８】
位相エラーによる又は上述の検出器による、チャネルサイド情報を利用する２つの手法が考察される。数式（１８）の信号に、上述の検出器及びパリティチェック検出／訂正手法を適用した結果は、図７に示されている。図示されているものは、ここではＳＮＲ＝Ｅｆ／Ｏｎ ２で定義されるチャネルＳＮＲ（ｄＢ）の関数として、各手法に関するビットエラーレート（ＢＥＲ）特性を示し、ここで、Ｅｆはチャネルｆｋのエネルギであり、Ｏｎはノイズｎｋの分散である。
【０１１９】
また、図７には、部分応答最尤（ＰＲＭＬ）検出を実行する、ビタビ検出器（ＶＤ）の特性も描かれている。チャネルサイド情報を利用することに関し、ローカルな尤度情報を利用することは、位相エラーを利用することよりも良好な実効性を奏することが分かる。更に、（２００のエラー測定値に対応する）１０−４のＢＥＲレベルに関し、パリティチェック法は、ＰＲＤより１．７５ｄＢ少ないＳＮＲを要し、２進スライサ（ＴＤ）より２．５ｄＢ少ないＳＮＲを要する一方、それは約１ｄＢだけＶＤより後に位置することも示されている。
【０１２０】
第２に、ビタビ検出器とカスケード式にｐ２に関するパリティチェック符号化を行う検出器が適用される。これらの結果は図８に示される。エラーを特定するために、ローカルな最尤情報のみが使用される。Ｎ＝２００チャネルビット（ｐ２に関するものと同じ相対的なオーバーヘッドが維持される）より成るコードにわたって規定される、パリティチェック条件ｐ４が考察される。１０−４のＢＥＲレベルにて、ｐ２及びｐ４パリティチェック法は、ＶＤよりも約０．７５ｄＢ及び１ｄＢ少ないＳＮＲをそれぞれ必要とする。
【０１２１】
ｐ２及びｐ４の複雑さはＶＤのそれと比較して小さいので、パリティチェック法は、ＲＰＤ検出器とカスケード式に適用される場合に、有益な（ａｔｔｒａｃｔｉｖｅ）実効性／複雑さのトレードオフを与えるために使用され得る。完全を期するために、ＲＰＤ及びパリティチェック法の特性は、ターゲット応答ｇｋを適切に選択することで改善され得ることに留意を要する。
【０１２２】
最後に、本発明によれば、ＲＬＬコードの組み合わせを利用するパリティチェックＲＬＬ符号化法が提案される。総てのコードはスライディングブロックコードであり、それは、エラー伝搬を減らす観点からは、固定長シンボルに適用されることが望ましい。標準的コードとは異なり、高い符号化率に設定されること、及びチャネルビットストリームのセグメントにおける所定のパリティチェック制約の実現を可能にするパリティチェックイネーブルコードが、提案される。この制約は、チャネルの特定の形式のランダムエラーと供に設定される。パリティチェック制約に違反することは、チャネルビットストリームのセグメントにおけるエラー検出を可能にする。
【０１２３】
誤り訂正に関し、好ましくはチャネルサイド情報が利用される。シングルビット遷移シフトエラーの訂正に関し、コンビコードによるパリティチェック符号化は、２つの他の既存の手法の利点を組み合わせ、それらは、本願の参考に供されるペリー等による分解法と、ゴパラスワーミー等（Ｇｏｐａｌａｓｗａｍｙ ｅｔ ａｌ．）との連結法（上記参照）であり：簡単に言えば、高い符号化効率とエラーの伝搬しないこととを組み合わせるものである。
【０１２４】
異なるパリティチェック制約に関し、いくつかの実用的なｄ＝２，ｄ＝１ＲＬＬ符号が提案される。ＤＣ制御が必要とされる場合に、コンビコード法における個々のコード数は、パリティチェック制約に、及び置換コードとパリティチェックイネーブルコートの反復頻度に依存する。例えば、ＤＣ制御も含めて、２つまでの同一方向における遷移シフトエラーの検出を可能にするｐ４パリティチェック制約に関し、最大６つの別個のコードが必要とされる。
【図面の簡単な説明】
【０１２５】
【図１】Ｍ個のユーザワードより成るコードセグメント構造を示し、ここで、ユーザワードに関する「標準的な」チャネルコードＣｓｔは１からＭ−１までであり、ユーザワードＭに関して「パリティチェックイネーブル」コードＣｐｃがある。
【図２】（２段階の）階層的パリティチェック符号化手法を示す。
【図３】置換コードＣｓｕｂ及びパリティチェックイネーブルコードＣｐｃの反復法を示す。
【図４】（ｄ＝２，ｋ＝１０）パリティチェックｐ２についてのチャネルワードのファンアウトを示す第１テーブルを示す。
【図５】（ｄ＝１，ｋ＝８）パリティチェックｐ２についてのチャネルワードのファンアウトを示す第２テーブルを示す。
【図６】（ｄ＝２，ｋ＝１０）パリティチェックｐ４についてのチャネルワードのファンアウトを示す第３テーブルを示す。
【図７】ｄ＝２，ｋ＝１０の符号化についての様々な検出器のビットエラーレート特性を示し；走行長プッシュバック検出（ＲＰＤ）ビット検出器とカスケード式に、ｐ２法がＳＢＴＳＥ検出に使用され；位相エラー（ｐ２−Ｐ）及び局所的な確からしさ（ｐ２−Ｌ）がチャネル側情報として使用される。
【図８】ｄ＝２，ｋ＝１０の符号化についての様々な検出器のビットエラーレート特性を示し；ビタビビット検出器とカスケード式に、ｐ２法及びｐ４法がパリティチェックデコードに使用され；局所的な確からしさがチャネル側情報として使用される。
Claims (28)
- ２進情報信号の連続的なユーザワードシーケンスのデータビットストリームを、チャネルを通じて送信される拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータストリームに変換する方法であって、
ａ） 前記２進情報信号及び／又は前記拘束された２進チャネル信号が、パリティチェックセグメントと言及されるチャネルセグメントに分割され、前記パリティチェックセグメントの各々が第１部分及び第２部分に分割され、
ｂ） 前記第１部分が、第１群の１つ又はそれ以上のチャネルコードからのコードを利用して取得され、前記第１群が第１形式のチャネルコードより成り、及び
ｃ） 前記第２部分が、第２群の１つ又はそれ以上のチャネルコードからのコードを利用して取得され、前記第２群が、前記パリティチェックセグメントに課された所定のパリティチェック制約を満たすパリティチェックイネーブルコードとして設定された、少なくとも１つの第２形式のチャネルコードより成り、前記パリティチェック制約が前記チャネルの所定のエラーイベントに関連する
ことを特徴とする方法。 - いくつかのパリティチェックセグメントが、他のパリティチェックセグメントとは異なる長さを有することを特徴とする請求項１記載の方法。
- 前記第１形式のチャネルコードが、第１走行長制限コードであることを特徴とする請求項１記載の方法。
- 前記第２形式のチャネルコードが、第２走行長制限コードであることを特徴とする請求項１記載の方法。
- 前記第２群が、前記パリティチェックセグメントの前記拘束された２進チャネル信号に使用される複数のパリティチェックイネーブルコードより成り、前記パリティチェックイネーブルコードの各々が、前記拘束された２進チャネル信号に課された異なる所定のパリティチェック制約を満たし、前記パリティチェックイネーブルコードの使用量が、各パリティチェックイネーブルコードが充足し得るパリティチェック制約に関連するエラーイベントの出現確率に依存することを特徴とする請求項１記載の方法。
- 前記第２群が、前記パリティチェックセグメントの前記拘束された２進チャネル信号を得るために使用される複数のパリティチェックイネーブルコードより成り、前記パリティチェックイネーブルコードの各々が、前記拘束された２進チャネル信号に課された異なる所定のパリティチェック制約を満たし、前記パリティチェックイネーブルコード各々の使用量が、チャネルの所定のエラーイベントから復元する必要性に依存することを特徴とする請求項１記載の方法。
- 前記チャネルの所定のエラーイベントが、シングルビット遷移シフトエラーであることを特徴とする請求項１記載の方法。
- 前記チャネルの所定のエラーイベントが、ｎ個までの同一方向にずれたシングルビット遷移シフトエラーの集合であることを特徴とする請求項１記載の方法。
- 前記チャネルの所定のエラーイベントが、単一のビットにわたる単一の最小ランシフト（ｍｉｎｉｍｕｍ−ｒｕｎ ｓｈｉｆｔ）エラーであることを特徴とする請求項１記載の方法。
- ａ） 前記２進情報信号及び／又は前記拘束された２進チャネル信号が、第１分割手順に従って第１形式のチャネル信号セグメントに分割され、第２分割手順に従ってパリティチェックセグメントである第２形式のチャネル信号セグメントに分割され、両分割手順が、チャネルコードの反復法を形成し、
ｂ） 前記第１形式のチャネル信号セグメントが、第１群のチャネルコードを利用して取得され、前記第１群が更に第３形式のチャネルコードより成り、
ｉ） 前記第１形式のチャネルコードが前記ユーザワードのデータビットを前記チャネルワードのデータビットに変換するために使用され、及び
ｉｉ） 前記第３形式のチャネルコードが、前記ユーザワードのデータビットを前記チャネルワードのデータビットに変換するために、及び前記拘束された２進チャネル信号におけるＤＣ制御を行うために使用され、
ｃ） 前記第２形式のチャネル信号セグメントが、前記第２群のチャネルコードを利用して取得され、前記第２群が、前記少なくとも１つの第２形式のチャネルコードに加えて前記第１群のチャネルコードより成り、及び
ｄ） 前記第１形式のチャネル信号セグメントに関連する前記ユーザワードのデータビットが、前記反復法に従って第２形式のチャネルコードでエンコードされることを特徴とする請求項１記載の方法。 - 前記第１形式のチャネル信号セグメントの各々が、第１形式セグメント長と言及される同一の長さを有し、及び／又は前記第２形式のチャネル信号セグメントの各々が第２形式セグメント長と言及される同一の長さを有することを特徴とする請求項１０記載の方法。
- 前記第１形式セグメント長及び前記第２形式セグメント長が、一致することを特徴とする請求項１１記載の方法。
- 前記パリティチェックイネーブルコードが、ＤＣ制御を行うように設定され、前記第１群のチャネルコードが、前記ユーザワードのデータビットを前記チャネルワードのデータビットに変換するためにのみ使用されることを特徴とする請求項１０記載の方法。
- ２進情報信号の連続的なユーザワードシーケンスのデータビットストリームを、拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータビットシーケンスに変換し、請求項１乃至１３の何れか１項に記載の方法を実行することを特徴とする装置。
- ２進情報信号の連続的なユーザワードシーケンスのデータビットストリームを、チャネルを通じて送信される拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータビットストリームに変換する請求項１４記載の装置であって、
ａ） 前記２進情報信号及び／又は前記拘束されたチャネル信号を、パリティチェックセグメントと言及されるチャネル信号セグメントに分割する分割手段であって、前記パリティチェックセグメントの各々が第１部分及び第２部分に分割されるところの分割手段、
ｂ） 前記ユーザワードのデータビットを、第１群の１つ又はそれ以上のチャネルコードからのコードを利用して、前記第１部分の前記チャネルワードのデータビットにエンコードする第１チャネルコードエンコード手段、及び
ｃ） 前記ユーザワードのデータビットを、第２群の１つ又はそれ以上のチャネルコードからのコードを利用して、前記第２部分の前記チャネルワードのデータビットにエンコードする第２チャネルコードエンコード手段であって、前記第２群が、前記パリティチェックセグメントに課された所定のパリティチェック制約を満たすパリティチェックイネーブルコードとして設定される少なくとも１つの第２形式のチャネルコードより成り、前記パリティチェック制約が、前記チャネルの所定のエラーイベントに関連付けられるところの第２チャネルコードエンコード手段
より成ることを特徴とする装置。 - ａ） 更に、前記２進情報信号及び／又は前記拘束された２進チャネル信号を、第１分割手順に従って第１形式のチャネル信号セグメントに分割し、第２分割手順に従ってパリティチェックセグメントである第２形式のチャネル信号セグメントに分割し、両分割手順が、チャネルコードの反復法を形成するところの分割手段より成り、
ｂ） 第１チャネルコードエンコード手段が、第１群のチャネルコードを利用して、前記第１形式のチャネル信号セグメントを取得するように設定され、前記第１群が更に第３形式のチャネルコードより成り、
ｉ） 前記第１形式のチャネルコードが前記ユーザワードのデータビットを前記チャネルワードのデータビットに変換するために使用され、及び
ｉｉ） 前記第３形式のチャネルコードが、前記ユーザワードのデータビットを前記チャネルワードのデータビットに変換するために、及び前記拘束された２進チャネル信号におけるＤＣ制御を行うために使用され、
ｃ） 第２チャネルコードエンコード手段が、第２群のチャネルコードを利用して、前記第２形式のチャネル信号セグメントを取得するように設定され、前記第２群が、前記少なくとも１つの第２形式のチャネルコードに加えて前記第１群のチャネルコードより成り、及び
ｄ） 前記第１及び／又は第２チャネルコードエンコード手段が、前記第１形式のチャネル信号セグメントに関連する前記ユーザワードのデータビットを、前記反復法に従って第２形式のチャネルコードでエンコードするように設定されることを特徴とする請求項１５記載の装置。 - 前記拘束された２進チャネル信号を形成するために、エンコードされたセグメントを結合する結合手段より成ることを特徴とする請求項１５又は１６に記載の装置。
- 請求項１乃至１３の何れか１項に記載の方法を実行した後に得られる、拘束された２進チャネル信号のデータビットストリームより成る信号。
- 請求項１８記載の信号がトラックに記録され、情報パターンが信号部分を表現し、情報パターンが前記トラックの方向を変更する第１及び第２部分を有するところのレコードキャリアであって、前記第１部分が検出可能な特性を与え、前記第２部分が第１の特性と区別され得る検出可能な特性を与え、それらの部分が、第１論理値を有する第１特性表現ビットセル及び第２論理値を有する第２特性表現ビットセルを有することを特徴とするレコードキャリア。
- 拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータビットストリームを、２進情報信号の連続的なユーザワードシーケンスのデータビットストリームにデコードする方法であって、請求項１８記載の信号を、第１又は第２の値の一方を有するビットのビット列に変換するステップより成り、前記信号が、長さｍのチャネルワードを包含し、ｍはｍ１に等しく、ｍはｍ２に等しく、又はｍはｍ３に等しく、前記ビット列がｎビット情報ワードを包含することを特徴とする方法。
- 拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータビットストリームを、２進情報信号の連続的なユーザワードシーケンスのデータストリームにデコードする請求項２０記載の方法であって、
ａ） 前記拘束された２進チャネル信号が、パリティチェックセグメントと言及されるチャネル信号セグメントより成り、前記パリティチェックセグメントの各々が第１部分及び第２部分より成り、
ｂ） 前記第１部分が、第１群の１つ又はそれ以上のチャネルコードからのコードを利用してデコードされ、前記第１群が第１形式のチャネルコードより成り、
ｃ） 前記第２部分が、前記パリティチェックセグメントに課される所定のパリティチェック制約を満たすパリティチェックイネーブルセグメントとして設定される少なくとも１つの第２形式のチャネルコードより成る第２群の１つ又はそれ以上のチャネルコードからのコードを利用してデコードされ、前記パリティチェック制約は、前記チャネルの所定のエラーイベントに関連付けられることを特徴とする方法。 - ａ） 前記パリティチェックセグメントのパリティチェック制約の値が、前記パリティチェックセグメントの拘束された２進チャネル信号から検出されたビットによる算出され、エンコード動作中に前記パリティチェックセグメントに課されたパリティチェック制約の値と比較され、及び
ｂ） パリティチェック制約の検出された値が、パリティチェック制約に課された値と異なる場合には、前記パリティチェックセグメントにてチャネルエラーイベントの最も起こり得るものが訂正されることを特徴とする請求項２１記載の方法。 - 前記パリティチェックセグメントにおけるチャネルエラーイベントの最も起こり得る場所が、ビット同期チャネル信号波形のローカルな尤度情報の形式におけるチャネルサイド情報を利用して決定されることを特徴とする請求項２２記載の方法。
- 前記パリティチェックセグメントにおけるチャネルエラーイベントの最も起こり得る場所が、タイミング復元用の位相ロックループで評価されるビット同期チャネル信号波形の信号遷移の位相エラーの形式におけるチャネルサイド情報を利用して決定されることを特徴とする請求項２２記載の方法。
- 前記第１形式のチャネル信号セグメント及び前記第２形式のチャネル信号セグメントで、チャネルコードの反復を形成し、
ａ） 前記第１形式のチャネル信号セグメントが、第１群のチャネルコードを利用してデコードされ、前記第１群が更に第３形式のチャネルコードより成り、
ｉ） 前記第１形式のチャネルコードが、前記チャネルワードのデータビットを前記ユーザワードのデータビットにデコードするために使用され、及び
ｉｉ） 前記第３形式のチャネルコードが、前記チャネルワードのデータビットを前記ユーザワードのデータビットにデコードするために、及び前記拘束された２進チャネル信号にてＤＣ制御情報を可能な限り検出するために使用され、
ｂ） 前記第２形式のチャネル信号セグメントが、前記第２群のチャネルコードを利用してデコードされ、前記第２群が、少なくとも１つの第２形式のチャネルコードに加えて前記第１群のチャネルコードより成り、及び
ｃ） 前記第１形式のチャネル信号セグメントに関連する前記チャネルワードのデータビットが、前記反復法に従って前記第２形式のチャネルコードでデコードされることを特徴とする請求項２１又は２２に記載の方法。 - 拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータビットストリームを、２進情報信号の連続的なユーザワードシーケンスのデータビットストリームにデコードする装置であって、請求項１８記載の信号を、第１又は第２の値を有するビットのビット列に変換する変換手段より成り、前記信号が、ｍビットチャネルワードを包含し、前記ビット列がｎビット情報ワードを包含することを特徴とする装置。
- 拘束された２進チャネル信号の連続的なチャネルワードシーケンスのデータビットストリームを、２進情報信号の連続的なユーザワードシーケンスのデータビットストリームにデコードする請求項２６記載の装置であって、
ａ） 前記拘束された２進チャネル信号が、パリティチェックセグメントと言及されるチャネル信号セグメントより成り、前記パリティチェックセグメントの各々が第１部分及び第２部分より成り、
ｂ） 第１群の１つ又はそれ以上のチャネルコードからのコードを利用することで前記第１部分をデコードする第１チャネルコードデコード手段であって、前記第１群が第１形式のチャネルコードより成るところの第１チャネルコードデコード手段と、
ｃ） 第２群の１つ又はそれ以上のチャネルコードからのコードを利用することで前記第２部分をデコードする第２チャネルコードデコード手段であって、前記第２群が、前記パリティチェックセグメントに課された所定のパリティチェック制約を満たすパリティチェックイネーブルコードとして設定される少なくとも１つの第２形式のチャネルコードより成り、前記パリティチェック制約が、前記チャネルの所定のエラーイベントに関連付けられるところの第２チャネルコードでコード手段と
を有することを特徴とする装置。 - 前記第１形式のチャネル信号セグメント及び前記第２形式のチャネル信号セグメントで、チャネルコードの反復を形成し、
ａ） 第１チャネルコードデコード手段が、第１群のチャネルコードを利用して、前記第１形式のチャネル信号セグメントをデコードし、前記第１群が更に第３形式のチャネルコードより成り、
ｉ） 前記第１形式のチャネルコードが、前記チャネルワードのデータビットを前記ユーザワードのデータビットにデコードするために使用され、及び
ｉｉ） 前記第３形式のチャネルコードが、前記チャネルワードのデータビットを前記ユーザワードのデータビットにデコードするために、及び前記拘束された２進チャネル信号におけるＤＣ制御情報を可能な限り検出するために使用され、
ｂ） 第２チャネルコードデコード手段が、前記第２群のチャネルコードを利用することで前記第２形式のチャネル信号セグメントをデコードし、前記第２群が、少なくとも１つの第２形式のチャネルコードに加えて前記第１群のチャネルコードより成り、及び
ｃ） 前記第１及び／又は第２チェネルコードデコード手段が、前記第１形式のチャネル信号セグメントに関連する前記チャネルワードのデータビットを、前記反復法に従って前記第２形式のチャネルコードでデコードするように設定されることを特徴とする請求項２７記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0107950A GB0107950D0 (en) | 2001-03-30 | 2001-03-30 | Combi-code scheme for party-check run-length limited coding |
| EP01203428 | 2001-09-11 | ||
| PCT/IB2002/001049 WO2002080373A1 (en) | 2001-03-30 | 2002-03-25 | Methods and devices for converting as well as decoding a stream of data bits, signal and record carrier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004532561A true JP2004532561A (ja) | 2004-10-21 |
| JP3902763B2 JP3902763B2 (ja) | 2007-04-11 |
Family
ID=26076989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002578661A Expired - Fee Related JP3902763B2 (ja) | 2001-03-30 | 2002-03-25 | データビットストリームをデコード及び変換する方法及び装置並びに信号及びレコードキャリア |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20030028839A1 (ja) |
| EP (1) | EP1378066A1 (ja) |
| JP (1) | JP3902763B2 (ja) |
| KR (1) | KR20030005414A (ja) |
| CN (1) | CN1307803C (ja) |
| TW (1) | TW586273B (ja) |
| WO (1) | WO2002080373A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008518381A (ja) * | 2004-10-26 | 2008-05-29 | エージェンシー フォー サイエンス，テクノロジー アンド リサーチ | 変調の制約及び誤り制御を用いて情報の符号化及び復号化を実行する方法及びシステム |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649006B2 (en) | 2002-08-23 | 2010-01-19 | Sloan-Kettering Institute For Cancer Research | Synthesis of epothilones, intermediates thereto and analogues thereof |
| EP1659696B1 (en) * | 2003-08-28 | 2012-03-21 | Sony Corporation | Trellis decoding of run-length limited codes having a code table of variable input length |
| KR100641052B1 (ko) | 2004-12-08 | 2006-11-02 | 한국전자통신연구원 | Ｌｄｐｃ 부호기 및 복호기, 및 ｌｄｐｃ 부호화 방법 및복호화 방법 |
| CN1819488B (zh) * | 2005-02-07 | 2010-12-08 | 北京三星通信技术研究有限公司 | 时分双工中的扩频因子组合指配受限的扩频码字分配方法 |
| US7791507B2 (en) * | 2005-12-19 | 2010-09-07 | Koninklijke Philips Electronics N.V. | Coder and a method of coding for codes with a parity-complementary word assignment having a constraint of d=1 , r=2 |
| US10447429B2 (en) | 2014-05-28 | 2019-10-15 | Samsung Display Co., Ltd. | Methods to transport forward error correction codes in a symbol encoded transmission stream |
| US10432353B2 (en) * | 2014-12-04 | 2019-10-01 | Samsung Display Co., Ltd. | Memory-efficient methods of transporting error correction codes in a symbol encoded transmission stream |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7907141A (nl) * | 1979-09-26 | 1981-03-30 | Philips Nv | Inrichting voor het behandelen van een informatiestroom met behulp van een foutenkorrigerende konvolutiekode en inrichting voor het detekteren van een daarbij alsnog onherstelbare fout. |
| US4312069A (en) * | 1980-02-07 | 1982-01-19 | Bell Telephone Laboratories, Incorporated | Serial encoding-decoding for cyclic block codes |
| US5537423A (en) * | 1991-08-21 | 1996-07-16 | International Business Machines Corporation | Modular multiple error correcting code system |
| GB2284495B (en) * | 1993-05-28 | 1998-04-08 | Sony Corp | Error correction processing method and apparatus for digital data |
| WO1996008010A1 (fr) * | 1994-09-09 | 1996-03-14 | Sony Corporation | Procede d'enregistrement/de restitution de donnees, dispositif de restitution de donnees et support d'enregistrement |
| US6021433A (en) * | 1996-01-26 | 2000-02-01 | Wireless Internet, Inc. | System and method for transmission of data |
| CN1211361A (zh) * | 1996-12-18 | 1999-03-17 | 皇家菲利浦电子有限公司 | 具有一个简化符号检测器的传输系统和记录系统 |
| US6178536B1 (en) * | 1997-08-14 | 2001-01-23 | International Business Machines Corporation | Coding scheme for file backup and systems based thereon |
| BR9807593A (pt) * | 1997-12-22 | 2000-02-22 | Koninkl Philips Electronics Nv | Dispositivos e processos para codificar um fluxo de bits de dados de um sinal fonte binário em um fluxo de bits de dados de um sinal de canal binário e para decodificar um fluxo de bits de dados de um sinal de canal binário em um fluxo de bits de dados de um sinal fonte binário, e, dispositivo e suporte de gravação |
| US6240304B1 (en) * | 1998-02-11 | 2001-05-29 | Nokia Mobile Phones Ltd. | Mobile terminal having RF power consumption optimization of extended standby mode |
| US6044116A (en) * | 1998-10-29 | 2000-03-28 | The Aerospace Corporation | Error-floor mitigated and repetitive turbo coding communication system |
| US6014411A (en) * | 1998-10-29 | 2000-01-11 | The Aerospace Corporation | Repetitive turbo coding communication method |
| US6223324B1 (en) * | 1999-01-05 | 2001-04-24 | Agere Systems Guardian Corp. | Multiple program unequal error protection for digital audio broadcasting and other applications |
| US6282690B1 (en) * | 1999-01-14 | 2001-08-28 | Texas Instruments Incorporated | Parity insertion with precoder feedback in a read channel |
| WO2000069100A1 (en) * | 1999-05-06 | 2000-11-16 | Massachusetts Institute Of Technology | In-band on-channel system and method for bit-rate reduction of the digital signal by utilising properties of the analog signal |
| JP2003504778A (ja) * | 1999-06-30 | 2003-02-04 | シーゲイト テクノロジー エルエルシー | Ｍｔｒ拘束及びパリティ拘束の組み合わせを有するパーシャル・レスポンス・チャネル |
| US6690739B1 (en) * | 2000-01-14 | 2004-02-10 | Shou Yee Mui | Method for intersymbol interference compensation |
| US6865708B2 (en) * | 2000-08-23 | 2005-03-08 | Wang Xiao-An | Hybrid early-termination methods and output selection procedure for iterative turbo decoders |
| US6807238B1 (en) * | 2001-02-01 | 2004-10-19 | Lsi Logic Corporation | Method and apparatus for decoding M-PSK turbo code using new approximation technique |
-
2002
- 2002-03-25 JP JP2002578661A patent/JP3902763B2/ja not_active Expired - Fee Related
- 2002-03-25 WO PCT/IB2002/001049 patent/WO2002080373A1/en active Application Filing
- 2002-03-25 CN CNB028009452A patent/CN1307803C/zh not_active Expired - Fee Related
- 2002-03-25 KR KR1020027016092A patent/KR20030005414A/ko not_active Application Discontinuation
- 2002-03-25 EP EP02713140A patent/EP1378066A1/en not_active Withdrawn
- 2002-03-27 TW TW091106019A patent/TW586273B/zh not_active IP Right Cessation
- 2002-04-01 US US10/113,043 patent/US20030028839A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008518381A (ja) * | 2004-10-26 | 2008-05-29 | エージェンシー フォー サイエンス，テクノロジー アンド リサーチ | 変調の制約及び誤り制御を用いて情報の符号化及び復号化を実行する方法及びシステム |
| US8078935B2 (en) | 2004-10-26 | 2011-12-13 | Agency For Science, Technology And Research | Method and system for encoding and decoding information with modulation constraints and error control |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1307803C (zh) | 2007-03-28 |
| WO2002080373A1 (en) | 2002-10-10 |
| EP1378066A1 (en) | 2004-01-07 |
| JP3902763B2 (ja) | 2007-04-11 |
| TW586273B (en) | 2004-05-01 |
| KR20030005414A (ko) | 2003-01-17 |
| CN1460329A (zh) | 2003-12-03 |
| US20030028839A1 (en) | 2003-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101244580B1 (ko) | 코더, 및 제약 ｄ＝1,ｒ＝2를 갖는 패리티 상보적 워드할당에 의한 코드의 코딩방법 | |
| US7734993B2 (en) | Method and apparatus for encoding and precoding digital data within modulation code constraints | |
| US6229458B1 (en) | Rate 32/34 (D=0, G=9/I=9) modulation code with parity for a recording channel | |
| KR101211244B1 (ko) | 모듈레이션 코딩 및 디코딩 | |
| JP3902763B2 (ja) | データビットストリームをデコード及び変換する方法及び装置並びに信号及びレコードキャリア | |
| JP5011116B2 (ja) | 変調の制約及び誤り制御を用いて情報の符号化及び復号化を実行する方法及びシステム | |
| US6347390B1 (en) | Data encoding method and device, data decoding method and device, and data supply medium | |
| US6404355B1 (en) | Generation of a runlength limited digital information signal | |
| US7330137B2 (en) | Method and apparatus for RLL code encoding and decoding | |
| KR19980031982A (ko) | 데이타 저장기기의 prml 코드 생성방법 | |
| US20040205446A1 (en) | Decoding apparatus, decoding method, recording/reproducing apparatus, program storage medium, and program | |
| JP3716421B2 (ja) | 復調装置および復調方法 | |
| KR19990018221A (ko) | 고밀도 데이타 저장기기를 위한 피알엠엘 코드의 부호화 및복호화 방법 | |
| US7138931B2 (en) | Recording and reproducing apparatus | |
| JP3760966B2 (ja) | 変調装置および方法、並びに記録媒体 | |
| JP4983032B2 (ja) | 復調テーブル、復調装置および方法、プログラム、並びに記録媒体 | |
| WO2015107571A1 (ja) | 復号装置および復号方法、記録再生装置および記録再生方法 | |
| JP2009266379A (ja) | 変調装置、変調方法、記録媒体 | |
| Tsai et al. | TMTR codes for partial response channels | |
| Tsai | Enumerative encoding of TMTR codes for optical recording channel | |
| JP2007133980A (ja) | 復調テーブル、復調装置および復調方法、プログラム、並びに記録媒体 | |
| WO2009103723A1 (en) | Method for channel encoding, method and apparatus for channel decoding | |
| JP2009266378A (ja) | 変調装置、変調方法、記録媒体 | |
| JP2010192098A (ja) | 変調装置、変調方法、復調装置、復調方法、および記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |