JP2004530297A - 半導体基板の上に浮動している３次元金属素子、その回路モデル、及びその製造方法 - Google Patents

半導体基板の上に浮動している３次元金属素子、その回路モデル、及びその製造方法 Download PDF

Info

Publication number
JP2004530297A
JP2004530297A JP2002578578A JP2002578578A JP2004530297A JP 2004530297 A JP2004530297 A JP 2004530297A JP 2002578578 A JP2002578578 A JP 2002578578A JP 2002578578 A JP2002578578 A JP 2002578578A JP 2004530297 A JP2004530297 A JP 2004530297A
Authority
JP
Japan
Prior art keywords
metal layer
substrate
dimensional
disposed
floating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002578578A
Other languages
English (en)
Inventor
ユン，ジュン−ボ
ユン，ウィシク
キム，チュン−ギ
ハン，チョル−ヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Advanced Institute of Science and Technology KAIST
Original Assignee
Korea Advanced Institute of Science and Technology KAIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Advanced Institute of Science and Technology KAIST filed Critical Korea Advanced Institute of Science and Technology KAIST
Publication of JP2004530297A publication Critical patent/JP2004530297A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本発明は、半導体基板の上で空中に浮動している３次元金属素子、その回路、及びその製造方法に関する。スパイラルインダクタ、ソレノイドインダクタ、スパイラルトランス、ソレノイドトランス、マイクロミラー、伝送線のような各種の無線通信用及び光通信用の受動電気素子が半導体基板の上に基板から数十μｍ隔てられ空中に浮動している。このような３次元金属素子が、基板への信号損失を画期的に低減し素子の性能を向上させ、基板と独立した素子モデルを可能にし、且つ素子の下に集積回路の形成を可能にする。また、３次元金属素子を、集積回路上にモノリシック方式で製造できるようになる。
【選択図】図５

Description

【技術分野】
【０００１】
本発明は、半導体基板の上に浮動している３次元金属素子、その回路、及びその製造方法に関し、より詳しくは、スパイラルインダクタ、ソレノイドインダクタ、スパイラルトランス、ソレノイドトランス、マイクロミラー、伝送線等のように金属からなる各種の無線通信用及び光通信用の受動電気素子が半導体基板の上に基板と隔てられて数十μｍの高さ、例えば、３０μｍ以上の高さをもって空中に浮動している３次元金属素子、その回路、及びその製造方法に関する。また、本発明は、既存の半導体集積回路技術では製造できなかった前記のような３次元金属素子が製造可能で且つ既存の半導体集積回路技術との互換性のあるマイクロマシニング（ｍｉｃｒｏｍａｃｈｉｎｉｎｇ、またはＭＥＭＳ）製造方法に関する。更に、本発明は、基板の特性に拘らない、本発明に係る３次元インダクタに適する新たな３次元インダクタモデルに関する。
【背景技術】
【０００２】
従来の半導体集積回路技術は、１９６４年にＪ．Ｓ．ｋｉｌｂｙに与えられた米国特許第３,１３８,７４３号から出発した。同特許では、平面の半導体基板の上に受動素子を含む各種の電気素子を集積する技術を開示している。同特許によれば、受動電気素子を回路のような平面、即ち、半導体基板の表面上に集積しており、その結果、チップのサイズが大きくなっただけでなく、基板と接触しているために発生する基板との寄生効果により受動電気素子の性能が劣化するという短所がある。このような短所は、近年に入ってその重要性が高まりつつある無線通信用高周波集積回路（ＲＦ ＩＣ）及び超高周波集積回路（ＭＭＩＣ）に応用する際により深刻となる。そこで、現在では、チップの外部にオフチップ（ｏｆｆ−ｃｈｉｐ）受動電気素子を半田付けして使用している。このようなオフチップ受動電気素子は、電気的性能の面ではよいものの、これのためシステムの大きさが増大し、システムの組立にかかるコストのアップを招くという短所を依然として抱えている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
現在の半導体技術でも集積し難い素子の代表的なものがインダクタである。一般の高周波用回路で求められるインダクタンス値を得るために作製される集積インダクタの大きさは、他の能動電気素子や受動電気素子に比べて遥かに大きいため、基板の面積を多く占める。そして、集積インダクタが基板と接触しているために発生する基板との寄生効果と、従来の集積回路技術で実現可能な金属線の厚さ（数μｍ）の限界により、かかる従来の集積インダクタは直列抵抗が大きく、且つ電流限界が小さいという短所があった。大きい基板損失と大きい直列抵抗は、インダクタの特性における最も重要とされるＱ値 （Ｑ−ｆａｃｔｏｒ）を小さくし、Ｑ値の最大値が発生する周波数（ｐｅａｋ−Ｑ ｆｒｅｑｕｅｎｃｙ）を低くする。
【０００４】
また、無線通信用の超高周波回路の設計において必須要素とされるインダクタモデルについてみてみると、既存の集積インダクタは、基板の影響を多く受けるため複雑なインダクタモデルを使用する必要があり、それも基板の特性によって異なる等、そのモデルが正確ではないのが実情である。これを図１を参照して説明すると、図１は、Ｃ．Ｐ．Ｙｕｅ等が“ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ｖｏｌ．４７，ｐｐ．５６０−５６８，Ｍａｒｃｈ ２０００”論文誌に発表した“Ｐｈｙｓｉｃａｌ Ｍｏｄｅｌｉｎｇ ｏｆ Ｓｐｉｒａｌ Ｉｎｄｕｃｔｏｒｓ ｏｎ Ｓｉｌｉｃｏｎ”という題目の論文に掲示された従来の集積回路技術で製造された既存の集積インダクタ１０１の斜視図である。図１に示すように、シリコン基板１の上に絶縁層２が配され、その上にスパイラルインダクタ５が配される。スパイラルインダクタの内部導線は、ビア４と下部リード線３を介して外に引き出される。
【０００５】
図２は、図１の集積インダクタのモデル１０２を示す回路図である。図１及び図２に示すように、スパイラルインダクタ５の金属線自体に直列抵抗（Ｒ）とインダクタンス（Ｌ）成分があり、スパイラルインダクタ５と下部にあるリード線３との間にフリンジキャパシタンス（Ｃｆ）が生じ、スパイラルインダクタ５と下部にあるシリコン基板１の表面との間には、絶縁層２によるＣｏｘキャパシタンスがあり、シリコン基板の内部には、基板抵抗（Ｒｓｉ）と基板キャパシタンス（Ｃｓｉ）がある。これらのすべての成分が互いに接続されて既存の集積インダクタモデル１０２を形成する。これらのうちの基板抵抗（Ｒｓｉ）と基板キャパシタンス（Ｃｓｉ）が基板の厚さ、物性、及び接地面の分布、その有無により異なるため、基板と独立したモデルの形成を不可能にする。
【０００６】
現在まで集積スパイラルインダクタの性能を向上する方法が、（米国特許第５,５３９,２４１号、第５,７７３,８７０号、及び第５,８４４,２９９号）において提案されたことがあるが、これらの方法では、インダクタの下の基板をエッチングするためインダクタの下への回路の集積が不可能であり、また、基板をエッチングする工程と集積過程との互換性がなく、パッケージに多くの問題を引き起こし得る。
【０００７】
また他の方法として、基板とインダクタとの間にポリイミドのような厚い絶縁層を挟んでインダクタと基板とのキャパシタンス（図１と図２のＣｏｘ）を低減する方法（米国特許第５,４７８,７７３号及び第５,８０５,０４３号）が提案されたことがあるが、インダクタが下にある集積回路に影響を与えないためには数十μｍ以上の厚さを有する絶縁層が必要になることと推察され、絶縁層の誘電係数も非常に小である必要があり、絶縁層を形成する加工の温度等が下に既に作製されている集積回路に影響を与えてはいけないという制約がある。
【０００８】
更に他の方法として、ソレノイド形態のインダクタを製造して単位面積当たりのインダクタンスを増大させ信号損失を軽減する製造方法（米国特許第６,００８,１０２号）が提案されたことがあるが、この製造方法では、フォトレジストモールドと電気メッキ金属を形成する工程を３回繰り返し行うことで金属を３層に積層し、ソレノイドインダクタを製造する。この方法は、理論的には可能であるかも知れないが、実際に本発明者らが該工程を行ってみた結果、多くの問題点を抱えていることが分かった。該製造方法が抱えている最も大きな問題点を挙げてみると、上部のフォトレジストモールドを形成する過程で下のフォトレジストモールドの形状が変形し得るという点である。これは、フォトレジストの模様が熱により変形し易いためであり、これは、本技術分野における当業者であれば容易に分かる。従って、該製造方法では、ソレノイドインダクタを高い歩留まりで再現性のあるように作製することが不可能であり、特に、２０μｍ以上のコアの高さを有するソレノイドインダクタは作製し難い。
【０００９】
以上で言及したインダクタのみならず、近年、半導体基板の上にトランス、マイクロミラー、及び伝送線のような各種の無線通信用及び光通信用の受動電気素子を集積化しようとする試みが加速化している。しかし、これらを基板の上に集積する際に小面積を占め、且つ少ない基板損失と優れたＱ値を有するようにするための構造と、基板の特性に拘らない回路モデル、及びこれらの適切な製造方法がないというのが実情である。
【課題を解決するための手段】
【００１０】
前記のような問題点を解決するための本発明の技術的目的は、スパイラルインダクタ、ソレノイドインダクタ、スパイラルトランス、ソレノイドトランス、マイクロミラー、伝送線等のように金属からなる各種の無線通信用及び光通信用の受動電気素子を半導体基板の上に形成する際、基板からの信号損失を画期的に低減して素子の性能を向上させ、基板と独立した素子モデルを可能にし、素子の下への集積回路の形成を可能にして回路の集積度を大きく増大させる３次元金属素子の製造方法を提供することである。
【００１１】
本発明の他の技術的目的は、直列抵抗を減らし、３次元金属素子を流れ得る電流限界を増大させることができる金属線を有する３次元金属素子の製造方法を提供することである。
【００１２】
本発明のまた他の技術的目的は、既に作製されている集積回路に全く影響を及ぼすことなく且つ集積回路の上に優れた性能を有する３次元金属素子をモノリシック方式で作製することができるマイクロマシニングの製造方法を提供することである。
【００１３】
本発明の更なる技術的目的は、前記３次元金属素子の製造方法を用いて、スパイラルインダクタ、ソレノイドインダクタ、スパイラルトランス、ソレノイドトランス、マイクロミラー、伝送線等のような金属材質の各種の無線通信用及び光通信用の受動電気素子を提供することである。
【００１４】
また、本発明の他の技術的目的は、基板の特性に拘らない、本発明に係る３次元インダクタに適する新たな３次元インダクタモデルを提供することである。
【００１５】
本発明は、前記のような目的を達成するためのものであって、本発明に係る半導体基板の上に浮動している３次元スパイラルインダクタは、スパイラル状をなして空中に浮動している第３の金属層と、前記スパイラル状の第３の金属層の内側の端部と外側の端部から垂直に延び、下部の基板、低部金属層または前記基板の上に配される集積回路に接続されて前記スパイラル状の第３の金属層を保持する二つの第１の保持台、及び前記第１の保持台の下に配される前記基板、前記基板と前記基板の上に配される前記低部金属層、前記基板と前記基板の上に配される集積回路、および前記基板と前記基板の上に配される集積回路と前記集積回路の上に配される前記底部金属層の内のいずれか一つと、を含む。
【００１６】
また、本発明の他の特徴によりソレノイドインダクタが提供されている。ソレノイドインダクタは、棒状をなして空中に浮動している少なくとも一つの前記第３の金属層と、前記それぞれの棒状の第３の金属層の両端部から垂直に延び、下部に棒状をなしている互いに隣接する二つの底部金属層の互いに異なる方の端部に接続されて前記棒状の第３の金属層を保持するそれぞれ二つの前記第１の保持台と、前記第１の保持台の下で棒状をなしている少なくとも一つの前記底部金属層、及び前記底部金属層の下に配される前記基板または前記基板と前記基板の上に配される集積回路のいずれか一つと、を含む。
【００１７】
また、本発明の別の特徴により３次元ソレノイドインダクタが与えられている。３次元ソレノイドインダクタは、棒状をなして空中に浮動している少なくとも一つの第４の金属層と、それぞれの棒状の前記第４の金属層の両端部から垂直に延び、下部に棒状をなして空中に浮動し互いに隣接する二つの前記第３の金属層の互いに異なる方の端部に接続されて前記棒状の第４の金属層を保持するそれぞれ二つの第２の保持台と、前記第２の保持台の下に配置され棒状をなしている少なくとも一つの前記第３の金属層と、前記の第４の金属層、前記第２の保持台、及び前記棒状の第３の金属層からなる空中に浮動しているソレノイドインダクタの両端部から垂直に延び、下部の前記基板、前記底部金属層または前記基板の上に配される集積回路に接続されて前記空中に浮動しているソレノイドインダクタを保持する二つの前記第１の保持台、及び前記第１の保持台の下に配される前記基板、前記基板と前記基板の上に配される前記底部金属層、前記基板と前記基板の上に配される集積回路、および前記基板と前記基板の上に配される集積回路と前記集積回路の上に配される前記底部金属層の内のいずれか一つと、を含む。
【００１８】
また、本発明の別の特徴により、３次元スパイラルトランスが提供されている。３次元ソレノイドトランスは、前記空中に浮動しているソレノイドインダクタの構成要素のうち、前記第４の金属層、前記第２の保持台、前記第３の金属層、及び前記第１の保持台からなる前記空中に浮動しているソレノイドインダクタの巻線のすべてを一本化ぜず１次側巻線と２次側巻線の２本に分離し、１次側の所定の巻線毎に交互に２次側巻線を巻く形態を含む。
【００１９】
更に、本発明の別の特徴により、３次元スパイラルトランスが提供されている。３次元スパイラルトランスは、スパイラル状をなして空中に浮動している前記第４の金属層と、前記スパイラル状の第４の金属層の両端部から垂直に延び、下部の前記第１の保持台に接続されて前記スパイラル状をなして空中に浮動している第４の金属層を保持する二つの前記第２の保持台と、前記スパイラル状をなして空中に浮動している第４の金属層の下でスパイラル状をなして空中に浮動している前記第３の金属層と、前記スパイラル状をなして空中に浮動している第３の金属層の両端部から垂直に延び、下部の前記基板、前記底部金属層または前記基板の上に配される集積回路に接続されて前記スパイラル状をなして空中に浮動している第３の金属層を保持する二つの前記第１の保持台と、前記二つの第２の保持台の下部から垂直に延び、下部の前記基板、前記底部金属層または前記基板の上に配される集積回路に接続されて前記二つの第２の保持台を保持する二つの前記第１の保持台、及び前記第１の保持台の下に配される前記基板、前記基板と前記基板の上に配される前記底部金属層、前記基板と前記基板の上に配される集積回路、または前記基板と前記基板の上に配される集積回路と前記集積回路の上に配される前記底部金属層のうちのいずれか一つと、を含む。
【００２０】
また、本発明の別の特徴により半導体基板の上に浮動している３次元伝送線が提供されている。３次元伝送線は、空中に浮動している前記第３の金属層からなる伝送線と、前記空中に浮動している伝送線の両端部から垂直に延び、下部の前記基板、前記底部金属層または前記基板の上に配される集積回路に接続されて前記空中に浮動している伝送線を保持する二つの前記第１の保持台、及び前記第１の保持台の下に配される前記基板、前記基板と前記基板の上に配される前記底部金属層、前記基板と前記基板の上に配される集積回路、または前記基板と前記基板の上に配される集積回路と前記集積回路の上に配される前記底部金属層のうちいずれか一つと、を含む。
【００２１】
更に、本発明の他の特徴により半導体基板の上に高く浮動している３次元マイクロミラーが提供されている。３次元マイクロミラーは、空中に浮動している金属ミラー板と、前記金属ミラー板の所定の領域から垂直に延び、下部の前記基板、前記底部金属層または前記基板の上に配される集積回路に接続されて前記金属ミラー板を保持する少なくとも一つの前記第１の保持台と、前記第１の保持台の下に配される前記基板、前記基板と前記基板の上に配される底部金属層、前記基板と前記基板の上に配される集積回路、および前記基板と前記基板の上に配される集積回路と前記集積回路の上に配される前記底部金属層のうちのいずれか一つ、及び前記空中に浮動している金属ミラー板の下に配される前記基板に所定の形状をなして形成されている少なくとも一つの電極金属層と、を含む。
【００２２】
また、本発明のさらに別の特徴により半導体基板の上に高く浮動している３次元インダクタモデルが提供されている。３次元インダクタモデルは、一方が接地された第１のポートと、一方が接地された第２のポートと、前記第１のポートの接地されていない他方と前記第２のポートの接地されていない他方とを連結する直列に連結された抵抗（Ｒ）とインダクタンス（Ｌ）成分と、前記第１のポートの接地されていない他方と前記第２のポートの接地されていない他方とを連結するフリンジキャパシタンス（Ｃｆ）成分と、前記第１のポートの接地された一方と接地されていない他方とを連結するＣｓキャパシタンス成分、及び前記第２のポートの接地された一方と接地されていない他方とを連結するＣｓキャパシタンス成分と、を含む。
【００２３】
更に、本発明の別の特徴により半導体基板の上に浮動している３次元金属素子の製造方法が提供されている。製造方法は：（ａ）基板を用意する段階と；（ｂ）前記基板の上に３次元寄生モールドを形成し、該３次元寄生モールドの底部から上方に延びる第１の空間と、これと連通し前記３次元寄生モールドの底部と隔てられている第２の空間を有する所定の３次元形状に形成する段階と；（ｃ）前記第１及び第２の空間を第３の金属層で埋める段階；及び（ｄ）前記３次元寄生モールドを取り除く段階と；を含む。
【００２４】
また、本発明の他の特徴により半導体基板の上に浮動している３次元金属素子の製造方法が提供されている。製造方法は：（ａ）基板を用意する段階と；（ｂ）前記基板の上に３次元寄生モールドを形成し、該３次元寄生モールドの底部から上方に延びる第１の空間と、これと連通し前記３次元寄生モールドの底部と隔てられている第２の空間を有する所定の３次元形状に形成する段階と；（ｃ）前記第１及び第２の空間を第３の金属層で埋める段階と；（ｄ）前記３次元寄生モールドと前記第３の金属層の上部に対し前記（ｂ）段階を更に一回行い、第４の金属層で埋める段階；及び（ｅ）前記３次元寄生モールドを取り除く段階と；を含む。
【発明を実施するための最良の形態】
【００２５】
以下、添付した図面を参照して、本発明に係る好適な実施例を説明すると次の通りである。
【００２６】
図３は、本発明に係る３次元寄生モールド１５の斜視図である。基板１１は、シリコン（Ｓｉ）やシリコンゲルマニウム（ＳｉＧｅ）、ガリウム砒素（ＧａＡｓ）のような材料からなる半導体であるか、或いはアルミナ、ガラス、石英、その他のプラスチック等からなるものであってもよい。つまり、全工程における温度が１２０℃を超えないため、これに耐え得る基板であれば別に基板の材質の制約はない。また、基板１１が半導体基板である場合、表面に集積回路を組み込むことができ、半導体基板の表面に集積回路が配される場合、底部金属層１３または第１の空間１７の下の所定の領域は、半導体基板の集積回路と図１に示されるビア４のような要素を介して電気的に接続される。図３に示すように、第１の空間１７は、３次元寄生モールド１５の底部から所定の高さをもって３次元寄生モールド１５の内部に形成された中空の空間であって、その高さは、３次元寄生モールド１５の高さより低く、第２の空間は、第１の空間の高さから３次元寄生モールドの表面までに形成された中空の空間であって、前記第１の空間と第２の空間は、互いに連通する部分を少なくとも一ヶ所必ず有する。この３次元寄生モールド１５は、フォトレジスト、ポリイミドのような感光性或いは非感光性ポリマー系、感光ガラスやスピンオングラス（ｓｐｉｎ ｏｎ ｇｌａｓｓ）のようなガラス系、または一般のプラスチック等の絶縁性があって数十μｍ厚のコートが容易であり且つ金属に対して選択的に取り除き易い物質であれば何でもよい。また、かかる物質に３次元的に第１の空間（１７）と第２の空間（１９）を形成する方法は、後述する２段階の紫外線露光方法のみならず、レーザー加工のような一般の加工方法も使用可能である。第１の空間（１７）と第２の空間（１９）を電気メッキ等の方法にて第３の金属層２１で埋めてから３次元寄生モールド１５を取り除くと、図４に示すように、スパイラル状の第３の金属層２１が二つの第１の保持台２２により保持された状態で、数十μｍの高さ（ｈ）をもって隔てられて空中に浮動している３次元スパイラルインダクタ１０３が製造される。参考までに、第１の保持台２２が、基板１１の表面に配されている集積回路と図１のビア４のような要素を介して直に接続される場合は、図４に示した底部金属層１３は不要である。
【００２７】
このように基板から既存の集積回路技術では実現不可能な高さをもって浮動した構造を提供することにより、３次元スパイラルインダクタ１０３が下の集積回路に与え得る電磁気的な影響を最小にしながら、スパイラルインダクタ１０３の下への集積回路の形成を可能にし、また、基板１１への信号損失を最小化する。更に、既存の半導体技術で実現されたインダクタを構成する金属線の厚さが最大４μｍ程度であったのに対し、本発明による３次元インダクタをなす金属線を電気抵抗の非常に小さい銅またはゴールドのような物質で作製し、また、その厚さを１０μｍ以上にすることで小さい直列抵抗と大きい電流限界を有するようにする。参考までに、本発明者らが行なった実験結果によれば、厚さと幅がそれぞれ２０μｍと１５μｍの銅からなる金属線を流れ得る許容電流は１８０ｍＡ程度であったし、これは、ミクロ世界における銅からなる導線を流れ得る電流密度の１００倍にあたる数値でもある。よって、前述したような図４に示す構造と金属線の厚さをもって、高いＱ値と大きい電流限界を有する優れた性能の３次元インダクタを、基板面積の更なる占有なしに既存の集積回路と同じ面積内で集積することができるようになる。
【００２８】
図５は、図４に示す３次元スパイラルインダクタ１０３の下に底部接地金属層２９を配設した、接地層を有する３次元スパイラルインダクタ１０４の構造を示している。底部接地金属層２９は、底部金属層１３と同じ製造工程で作製される。このように空中に浮動しているインダクタの下に接地層を有する構造を考案することにより、インダクタで発生した電磁波が下の基板に侵入するのを防ぎ、図６に示すように、基板の特性に拘らない新たな３次元インダクタモデル１０５を可能にする。図６に示す新たな３次元インダクタモデルを、図２に示す既存の集積インダクタモデルと比べてみると、先ず、スパイラルインダクタの金属線である第３の金属層２１自体に直列抵抗（Ｒ）とインダクタンス（Ｌ）成分が生じることと、第３の金属層２１と下に配される電極との間にフリンジキャパシタンス（Ｃｆ）が生じることは同じである。しかし、第１のポート４３と第２のポート４５のそれぞれの接地された一方と第１のポート４３と第２のポート４５のそれぞれ接地されていない他方との間を連結する絶縁層に対するキャパシタンスＣｏｘに取って代わって、空気を媒質とするキャパシタンスであるＣｓが存在すること、および底部接地金属層２９が存在することによりキャパシタンスＣｓｉと低抗Ｒｓｉが図２の構造から省かれることが違いである。言いかえれば、図５に示す構造によりインダクタ自体の物理的な要因によってのみすべてのパラメーターが決められる完璧な物理的モデルの完成が可能になるのである。また、Ｃｓ値は、数十μｍもある高さの間のキャパシタンスであるため、数μｍの高さの間に存在するＣｏｘに比べて１０倍以上も小さい値を有する。この点は、インダクタの使用周波数領域を大きく増大させる働きをする。
【００２９】
また、図７は、パターニングされた底部接地金属層３０を有する３次元スパイラルインダクタ１０６を示している。このパターニングされた底部接地金属層３０は、インダクタで生じた電磁場が底部接地金属層２９内に渦電流を誘起させてインダクタの性能を低下させることを防止する。接地金属層を単一の板でない所定のパターン状に形成することにより、接地金属層内に生じ得る電流の流れを細かくカットする働きをする。
【００３０】
図８は、ソレノイドインダクタ１０７の製造に使用される３次元寄生モールド１５の斜視図である。図３と同様に、３次元寄生モールド１５は、第１の空間１７と第２の空間１９を有する３次元形状をなしている。第１の空間１７と第２の空間１９を電気メッキ等の方法にて第３の金属層２１で埋めてから３次元寄生モールド１５を取り除くと、図９に示すようにソレノイドのコアの高さが数十μｍのソレノイドインダクタ１０７が製造される。このように既存の集積回路技術では実現不可能な高さをもつコアを形成することにより、基板への信号損失を最小にし且つインダクタンスを最大にすることができるという効果を、生みだす。
【００３１】
次いで、図１０ａから図１０ｆまでは、図４と図９に示す本発明の実施例の１つの３次元スパイラルインダクタ１０３とソレノイドインダクタ１０７の製造工程を説明するための断面概略図である。参考までに、３次元スパイラルインダクタ１０３とソレノイドインダクタ１０７の製造工程が同一であるため、図３に示す断面Ａと図８に示す断面Ｂを図１０ａから図１０ｆまでにおいて同様に示した
。
【００３２】
まず、図１０ａを参照してみると、集積回路を組み込んでいるか、または組み込んでいない基板１１の上に電気メッキに必要な第１の金属層１２を形成する。基板についての説明は、本実施例で前述した通りである。第１の金属層１２は金属として基板１１との接着力に優れた物質であればいずれも使用可能であり、本実施例では、第１の金属層１２としてチタニウム（Ｔｉ）またはクロム（Ｃｒ）を０．０２μｍの厚さに、銅（Ｃｕ）またはゴールド（Ａｕ）を０．２μｍの厚さに順次に真空状態で蒸着する。後述するすべての金属層、即ち、底部金属層と第２の金属層から第４の金属層までは、第１の金属層の上部層が銅であるとすべて銅から構成し、第１の金属層の上部層がゴールドであるとすべてゴールドから構成することをあらかじめ説明する。次いで、必要に応じては、第１の金属層１２の上に底部金属層１３を一般のフォトリソグラフィと電気メッキ等により形成する。底部金属層１３は、その後の処理で底部接地金属層２９等としても使用できる。本実施例では、第１の金属層として厚さ１０μｍの銅またはゴールドのうち、第１の金属層の上部金属と同じ金属をメッキして形成する。次いで、４０μｍ以上の厚さの３次元寄生モールド１５を作製する。本実施例では、米国のＣｌａｒｉａｎｔ社製のＡＺ９２６０（商標名）を３次元寄生モールドとして使用し、厚さ８０μｍで覆う。引き続き、２段階に分けて紫外線を露光する。図１０ａに示すように、一回目の露光（ＵＶ１）では、所定のパターンで３次元寄生モールド１５の上面から所定の深さまで（本実施例では３０ミクロン）露光して第１の露光領域１４を形成し、二回目の露光（ＵＶ２）では、一回目の露光段階で使用したパターンと異なる所定のパターンで３次元寄生モールド１５の底まで完全に露光して第２の露光領域１６を形成する。参考までに、第３の露光領域１８は、二回にわたって重複して露光された領域であって、第１の露光領域１４と第２の露光領域１６との共通集合に該当する。この時、互いに分離されている第１の露光領域１４は、それぞれ第２の露光領域１６と重なり合う領域の第３の露光領域１８を少なくとも一ヶ所含む必要がある。本実施例では、紫外線電力が１０ｍＷ／ｃｍ２の紫外線露光器で一回目の露光（ＵＶ１）時間を６０秒にし、二回目の露光（ＵＶ２）時間を３００秒にして厚さ３０μｍの第１の露光領域１４を形成する。
【００３３】
このように二回にわたる露光を施してから現像溶液に試片を浸して露光部を現像すると、寄生モールドが正のフォトレジストである場合は、露光した部分がすべて取り除かれて、図１０ｂに示すような３次元寄生モールド１５内に空き空間を形成する。現像は、米国のＣｌａｒｉａｎｔ社製のＡＺ３４０（商標名）現像液を使用する。この時、第１の露光領域１４と第３の露光領域１８にあった３次元寄生モールド１５は取り除かれて第２の空間１９を形成し、第２の露光領域１６にあった３次元寄生モールド１５は取り除かれて第１の空間１７または第１の空間１７と第２の空間１９を形成する。前述したように、ここでは、３次元寄生モールド１５を形成するための一つの方法を説明したが、レーザー加工のような一般の方法も使用可能である。この時、基板から第１の空間１７の底までの高さは、３次元寄生モールド１５の厚さの８０μｍから第１の空間１７の高さの３０μｍを減じた５０μｍとなり、即ち、この５０μｍの高さをもって３次元金属素子が空中に浮動するのである。
【００３４】
次いで、図１０ｃに示すように試片の全体の表面に第２の金属層２３を形成する。本実施例では、第２の金属層２３として第１の金属層の上部金属と同じ銅またはゴールドを０．０５μｍの厚さに真空蒸着して使用する。その後、３次元寄生モールド１５の最上部にある第２の金属層２３だけを取り除くが、このようにする理由は、次の通りである。一般に、第２の金属層２３を真空蒸着する時は、図１０ｃに示すように基板１１に垂直な３次元寄生モールド１５の側面には蒸着されず、基板１１に平行な表面にのみ蒸着される。しかし、仮に第２の金属層２３が３次元寄生モールド１５の両側面に蒸着される場合、３次元寄生モールド１５の最上部にある第２の金属層と第１の空間１７及び第２の空間１９の下にある第２の金属層とが電気的に導通し、以降の電気メッキ過程で３次元寄生モールド１５の最上部にもメッキが施されてしまう。この現象を防ぐために、３次元寄生モールド１５の最上部にある第２の金属層２３のみを取り除く。このように第２の金属層２３だけを取り除く方法としては、例えば第２の金属層２３をエッチング可能な溶液に試片の表面だけを浸す方法等の周知の如何なる方法を使用してもよく、本実施例では、特にポリシングを施す。図１０ｃと図１０ｄに示す点線は、ポリシングを施す深さを表す。即ち、点線で表した深さまでポリシングを施すことで３次元寄生モールドの最上部にある第２の金属層２３を取り除く。図１０ｄは、点線で表した部分までポリシングを施した以降の断面を示している。
【００３５】
次いで、電気メッキまたは無電解メッキを施すと、図１０ｅに示すように第１の空間１７と第２の空間１９が次のような順に単一の第３の金属層２１で埋められていく。まず、図１０ｄのような状態で電気メッキを開始すると、第１の空間１７をすべて第３の金属層２１で埋めて第１の保持台２２を形成するまでメッキが第１の空間１７でのみ施される。第１の空間がすべて第３の金属層２１で埋められると、第２の空間１９の下にあった第２の金属層２３に第３の金属層２１が当接し、その結果、第２の空間１９の下にあった第２の金属層２３の上部にもメッキが開始され、第２の空間１９も第３の金属層２１で埋められるようになる。即ち、単に一回の連続する電気メッキで第１の空間１７と第２の空間１９が単一の第３の金属層２１で埋められ、第１の保持台２２がその上の第３の金属層２１と分離することなく一体をなすのである。この点は、本実施例の構造的な特徴であり、且つ機械的剛性の面と直列抵抗の面で長所であるといえる。参考までに、互いに分離されている前記第１の空間は、それぞれの該空間内に前記第２の空間と連通する部分を少なくとも一ヶ所含み、また互いに分離されている前記第２の空間は、それぞれの該空間内に前記第１の空間と連通する部分を少なくとも一ヶ所含み、その結果、前述したような一体となる第１の保持台２２と第３の金属層２１を形成することができるようになる。
【００３６】
仮に、第２の金属層２３が３次元寄生モールド１５の両側に存在する場合にも第１の空間１７と第２の空間１９は単一の第３の金属層２１で埋められ、仮に、この時、第３の金属層２１が３次元寄生モールド１５の上部から突出するとしても、以降のポリシング工程等で突出した部位を削り取れば済む。本実施例では、第３の金属層２１として第２の金属層２３と同じ銅またはゴールドを使用し、第２の空間１９に埋められる第３の金属層２１の厚さは１０μｍ以上にする。
【００３７】
次いで、３次元寄生モールドを、有機溶剤（アセトン）等のような３次元寄生モールドの除去液で取り除く。３次元寄生モールドが取り除かれ、３次元スパイラルインダクタおよびソレノイドインダクタが見られる時に、基板の上に作製された３次元金属素子同士が第１の金属層１２を介してすべて電気的に接続されている。そこで素子同士の電気的な隔離のために第１の金属層１２の一部の領域を取り除く段階を経るが、第１の金属層をなす二つの層の金属の上部金属が銅であれば銅エッチング液に、ゴールドであればゴールドエッチング液に試片を浸して底部金属層１３または底部金属層１３がない場合は、第１の保持台２２の下にある部分を除くすべての領域にある第１の金属層１２の上部金属を取り除く。この時、第１の保持台２２を含む第３の金属層２１も第１の金属層１２の上部金属と同じ金属であるためにその表面がエッチングされるが、第３の金属層２１のエッチングされる深さは、構造体の厚さに比べて非常に小さいものであるため無視してもよい。しかし、第２の金属層２３は膜薄であるため、図１０ｅにおいて外部に露出している第２の金属層２３、例えば、第１の空間１９の下にあった部分は一緒に取り除かれる。次いで、第１の金属層の下部金属がチタニウムであればチタニウムエッチング液に、クロムであればクロムエッチング液に試片を浸して底部金属層１３または底部金属層１３がない場合に、第１の金属層１２の下にある部分を除くすべての領域にある第１の金属層の下部金属を取り除くと、上記過程により図１０ｆに示すような断面構造を有する空中に浮動している３次元スパイラルインダクタ１０３とソレノイドインダクタ１０７が製造される。
【００３８】
次に、図１０ｇから図１０ｊまでは、本発明に係る３次元スパイラルインダクタ１０３とソレノイドインダクタ１０７の製造過程の他の実施例を説明するための断面概略図である。本実施例の製造過程は、図１０ａおよび図１０ｂに示す第１の空間１７と第２の空間１９をその内部に有する３次元形状の３次元寄生モールド１５を形成する過程を予め含む。以降、図１０ｇに示すように、電気メッキまたは無電解メッキで第１の空間１７を前記第３の金属層２１で埋めて第１の保持台２２を形成する。第１の保持台２２の高さは、必ずしも正確に第１の空間の高さと一致する必要はなく、それを超えるかまたは足りなくても以降の工程に何ら差し支えを与えたりすることはない。引き続き、図１０ｈに示すように、３次元寄生モールド１５の最上部と第２の空間１９の下及び第１の保持台２２の上に前の実施例と同じ第２の金属層２３を形成する。次に、ポリシング工程を施し、図１０ｈと図１０ｉに示す点線は、ポリシング工程を施す深さを表す。即ち、点線で表した深さまでポリシングを施すことで３次元寄生モールド１５の最上部にある第２の金属層２３だけを取り除く。このようにする理由は、前の実施例で説明した理由と同じである。図１０ｉは、点線で表した部分までポリシングを施し、以後、金属の厚さ１０μｍ以上の電気メッキまたは無電解メッキを施すことで第２の空間１９が第３の金属層２１で埋められた状態を示している。
【００３９】
次いで、前記実施例と同様に、３次元寄生モールド１５をアセトン等で取り除き、素子同士の電気的な隔離のために第１の金属層の一部の領域を取り除くと、図１０ｊに示すような断面構造を有する空中に浮動している３次元スパイラルインダクタ１０３とソレノイドインダクタ１０７が製造される。
【００４０】
前述した二つの実施例で製造された図１０ｆと図１０ｊに示す配線構造を有する３次元金属素子の金属線の厚さをより厚くしたり滑らかにして高周波での直列抵抗を低減し、またＱ値を高めるために銅やゴールド等で無電解メッキを更に施したり、または、銅またはゴールドエッチング液で軽くエッチングする工程を更に施すことができる。無電解メッキは、表面が露出されている金属上であればいずれの領域においても発生するため、図１０ｆと図１０ｊの状態で無電解メッキを施すと、底部金属層１３、第１の保持台２２、及び第３の金属層の周囲に無電解銅またはゴールドが電着されて膜厚となる。また、表面が滑らかでないと、高周波での直列抵抗が増大するため、これらの金属層の表面を滑らかにする目的でかかる用途に適するエッチング液でその層を少しエッチングする。
【００４１】
前述した二つの実施例で述べたすべての製造過程は、いずれも１２０℃以下で行われるため、下の集積回路に全く影響を及ぼすことなく工程を行なうことができるという長所がある。
【００４２】
以上の二つの実施例では、本発明に係る各種の３次元金属素子が製造可能な製造方法について述べた。以下では、前記空中に浮動している３次元スパイラルインダクタ１０３等以外の各種の３次元金属素子について述べることにする。
【００４３】
図１１は、本発明の他の実施例の空中に浮動している３次元ソレノイドインダクタ１０８の立体形状を示す斜視図である。参考までに、図１１から図３１までは、基板を省いて示している。図１１に示す構造は、前述した製造方法に係る第１の実施例の過程の一部を繰り返し行なうことで形成することができる。即ち、図１０ａから図１０ｅまでの過程を行なって第１の保持台２２と第３の金属層２１を一体に形成した後、３次元寄生モールドを取り除かずにその上に更に一つの３次元寄生モールドの層を形成する図１０ａの過程から始まって図１０ｆまでの過程を行なうと、図１１に示すように、第２の保持台２６と第４の金属層２７まで形成された空中に浮動している３次元ソレノイドインダクタ１０８を製造することができる。参考までに、この構造も前述した製造方法に係る第２の実施例の過程の一部を繰り返し行なうことで形成することができ、このように、前述した製造方法に係る二つの実施例のいずれも本発明で提供するすべての３次元金属素子の製造に適用できることが明らかである。
【００４４】
次いで、図１２は、下に接置された底部接地金属層２９を有して空中に浮動している３次元ソレノイドインダクタ１０９の構造を示している。ここでも図５と同様に空中に浮動している３次元ソレノイドインダクタ１０９が下に接置された底部接地金属層２９を有することにより、基板に対するインダクタの影響を完全に省き、図６と同様に基板の特性に拘らない新たな３次元インダクタモデル１０５が使用できるようになる。
【００４５】
また、図１３は、パターニングされた底部接地金属層３０を有して空中に浮動している３次元ソレノイドインダクタ１１０の構造を示している。この構造による長所は、図７に対する説明で述べたそれと同じである。
【００４６】
図１４は、二つのスパイラルインダクタが互いに垂直に積層され、互いに直列に接続されており、下のスパイラルインダクタも空中に浮動している構造を有する積層型３次元スパイラルインダクタ１１１を示す図である。必要に応じては、底部接地金属層２９またはパターニングされた底部接地金属層３０を積層型３次元スパイラルインダクタ１１１に形成できることは前述した通りである。製造過程は、図１１に示す空中に浮動している３次元ソレノイドインダクタ１０８のそれのように、第１の実施例または第２の実施例の過程の一部をもう一度繰り返すことで空中に浮動している３次元スパイラルインダクタ１１１を作製することができる。積層型スパイラルインダクタの構造は、基板上でのインダクタが占める面積に比べて大きなインダクタンスが得られるという長所を有する。この長所に加えて積層型スパイラルインダクタを基板上の空中に高く浮動させることにより、図１３の構造が前述した空中に浮動している３次元金属素子が有する長所をさらに有するように改善しているのである。仮に、前述した第１の実施例または第２の実施例の過程の一部を１回でなく２回以上繰り返すと、３層以上に積層された３次元スパイラルインダクタを作製することができるのはいうまでもない。なお、かかる方法は、積層型３次元スパイラルインダクタのみに限定されることではなく、本発明のすべての実施例に適用でき、これにより非常に様々な３次元構造の金属素子が製造可能であることが明らかである。また、図９と図１１乃至図１３において示したソレノイドインダクタの構造を簡単に変形して、ソレノイドインダクタの巻線のすべてを一本化ぜず、図１５に示すように１次側巻線３９と２次側巻線４１を交互に、または所定の１次側巻線３９毎に２次側巻線４１を巻く形態で形成すると、基板損失が小さく、少ない挿入損失と広い通過周波数領域及び高い結合係数を有する空中に浮動している３次元ソレノイドトランス１１２を製造することができる。同様に、図１４の積層型３次元スパイラルインダクタの構造で２層の３次元スパイラルインダクタを直列に接続せずに１次側巻線３９と２次側巻線４１とに互いに分離した後、それぞれから外部へと接続線を引き出すと、基板損失が小さく、小さい挿入損失と広い通過周波数領域及び高い結合係数を有する空中に浮動している３次元スパイラルトランス１１３を製造することができる（図１６参照）。
【００４７】
図１７は、二つの別の構造のリード線を有する３次元スパイラルインダクタ１１４、１１５を示している。３次元スパイラルインダクタンス１１４，１１５の製造過程は、図１１に示す空中に浮動している３次元ソレノイドインダクタ１０８の製造過程と同じである。上の浮動しているリード線を有する３次元スパイラルインダクタ１１４と下の浮動しているリード線を有する３次元スパイラルインダクタ１１５は、いずれもインダクタの内部と外部とを接続するリード線も空中に浮動している構造となっており、リード線が必要とされる構造でも、リード線による信号損失を抑えることができる。そして、下の浮動しているリード線を有する３次元スパイラルインダクタ１１５の構造の場合、スパイラルインダクタの部分が基板からさらに高く浮動するようになる。
【００４８】
以上の実施例では、空中に浮動している３次元金属素子の各種のインダクタについてのみ説明した。次いで、図１８は、本発明に係る３次元マイクロミラー１１６の立体形状を示す斜視図である。この構造は、第２の実施例で説明した製造過程のうち、図１０ｉに示した電気メッキ工程だけを除き、第３の金属層２１無しに作製して完成することができる。この時、ミラーとして使用される第２の金属層２３の厚さは、第１の金属層２１の一部を取り除く工程時に一部エッチングされることを考慮して、第１の金属層２１の厚さより厚くするか、または第１の金属層２１をエッチングするエッチング液でもエッチングされない第１の金属層２１と異なる物質である必要がある。このようにして作製された３次元マイクロミラー１１６は、静電気力により駆動され、第２の金属層２３からなる鏡面が所定の角度をもって撓むようになる。即ち、図１８に示す第１の信号電極３１または第２の信号電極３３等のように鏡面の下に配される少なくとも一つの電極金属板と電極板と電気的に隔離された底部金属層１３との間に電圧を加えると、両板の間に誘起された電荷により静電気力が発生し、この結果、両板が引っ張り合うようになる。前記３次元マイクロミラー１１６は、電気的な信号により光の経路を操作することができるため、光通信システムにおいて非常に重要な素子の光学スイッチに用いられる。
【００４９】
図１９及至図２９は、本発明に係る各種の構造の３次元伝送線の立体形状を示す斜視図である。参考までに、図１９及至図２９において示す各種の構造の３次元伝送線は、断面を示すために２つに分けられており、点線は両者が実はつながっているということを表す。伝送線は超高周波信号の伝送における核心となる素子であるが、既存の集積回路技術で作製された従来の伝送線は、基板に非常に近接しているため、基板への信号損失の大きいシリコン基板等では使用が困難であった。しかし、図１９及至図２９において示すように、本発明により第３の金属層２１から形成された信号線を基板から隔てて数十μｍ以上の高さをもって空中に浮動させると、基板の信号損失を画期的に低減することができ、その結果、挿入損失特性に非常に優れた伝送線を安価で汎用のシリコン基板上でも実現できるようになる。図１９及至図２９において示す各種の形態の３次元伝送線１１７及至１２７を詳しくみてみると、いずれも信号線は第３の金属層２１から形成された同一の構造、即ち、基板から隔てられて数十μｍの高さをもって空中に浮動している構造をなしていることが分かる。これらの異なる点は、これらの周囲においてどのように接地構造が形成されているかであり、接地構造に応じて第３金属層２１から形成された信号線の特性は変えられ、底部接地金属層２９、第１の接地壁３５、第１の接地翼３６、第２の接地壁３７、及び第２の接地翼を有する。第１の接地壁３５は、第１の保持台２２と第３の金属層２１とを同一の形状に結合して形成し、第１の接地翼３６は、所定の形状をなす第３の金属層２１から形成し、第２の接地壁３７は、第２の保持台２６と第４の金属層２５とを同一の形状にし結合して形成し、第２の接地翼３８は、所定の形状をなす第４の金属層で形成することができる。参考までに、図２０は、空気を媒質としたマイクロストリップ線（ｍｉｃｒｏｓｔｒｉｐ ｌｉｎｅ）を基板の上に実現した構造を示し、図２３は、共平面導波路（ｃｏｐｌａｎａｒ ｗａｖｅｇｕｉｄｅ）を基板上の空中に浮動した構造を示し、図２６は、図２０の構造と図２３の構造を結合した新たな形態の共平面マイクロストリップ線の構造を示している。また、図２９は、空気を媒質とした同軸ケーブルを基板の上に実現した構造を示している。この構造は、信号線が完璧に接地板で取り囲まれているため、他の部分からの信号干渉を顕著にカットできる構造である。かかる構造のうちで、どのような接地構造を使用するかは、実際の使用における必要な挿入損失、隔離特性等を考慮したうえで、適宜構造を決定して使用すればよい。本実施例では、既存の集積回路技術では実現できなかったため使用不可能であった各種の構造の３次元伝送線１１７及至１２７を提案し提供する。
【００５０】
図１９及至図２９までは、いずれも接地構造が板状になっているものを示したが、図３０は、ソレノイド形態の接地線４７を有する３次元伝送線１２８を示し、図３１は、ソレノイド形態の接地線４７を有する３次元スパイラルインダクタ１２９を示している。図３０および図３１に示す接地線４７は、３次元金属素子の周囲に適宜の接地を形成し、且つ接地金属内を流れる渦電流による損失を軽減する独特の構造を有する。
【００５１】
以上で説明したすべての本発明の実施例により作製した各種の３次元金属素子は、その構造の一部が基板上の空中に浮動しており、機械的安定性が部分的に欠如しかねないということを指摘し得る。しかし、実験によれば、金属線として使用した銅が機械的強度に非常に優れ、幅２０μｍと厚さ２０μｍ以上では機械的衝撃に非常に強いことが確認できた。しかも、すべての工程が終了し、その構造の一部が空中に浮動している形状をなしている３次元金属素子に封止剤を被覆することで、素子の電気的、機械的安定を図り、またパッケージングを容易に行なうことができる。かかる封止剤は、従来では、従来のラジオにおいてその内部にあるソレノイドコイルの間隔を固定させるためにワックスを使用した例があり、近年では、半導体パッケージング分野でも多用されている。本発明では、パラフィンのような蜜ろう系またはシリコーン等、絶縁性と封止性を備えた半導体パッケージング用封止剤のいずれもが使用できることを明らかにする。参考までに、かかる封止剤を適用した時に発生する信号損失の増大は、１０％以内であるという報告がある。
【００５２】
以上の本発明の説明では、詳細に説明したが、本発明の思想を用いて各種の変形や代用品、変更が可能であると推察されるが、これらは、添付の本発明の請求の範囲に属することを明らかにする。
【産業上の利用可能性】
【００５３】
前述したように本発明によると、スパイラルインダクタ、ソレノイドインダクタ、スパイラルトランス、ソレノイドトランス、マイクロミラー、伝送線等のように各種無線通信用及び光通信用の受動電気素子が金属で作られ、半導体基板から遠く隔てて空中に浮動する３次元金属素子を提供することにより、かかる素子が基板上で占める面積を大きく軽減して回路の集積度を高めると共に、素子が下の集積回路に与える影響と基板への信号損失を画期的に低減し、非常に優れた性能を有する素子にし且つ基板と独立した素子モデルを可能にする。また、本発明では、３次元金属素子の金属線の厚さを１０μｍ以上にすることで、金属線が小さい直列抵抗と大きい電流限界を有するようにする。
【００５４】
更に、各種の３次元金属素子の構造と共に提供した製造方法は、一般の半導体工程と電気メッキ工程、そしてポリシング工程だけからなっているため実施し易く且つ精度に優れ、繰り返し該方法を適用すると、複雑で多様な３次元金属素子を形成することができ、基板に既に作製されていた集積回路に全く影響を及ぼすことがないため、既存の半導体集積回路の工程と互換され得る。
【図面の簡単な説明】
【００５５】
【図１】既存の集積インダクタの斜視図
【図２】図１の集積インダクタモデルを示す回路図
【図３】本発明に係る３次元寄生モールド（３次元スパイラルインダクタ製造用）の斜視図
【図４】本発明に係る３次元スパイラルインダクタの斜視図
【図５】本発明に係る接地層を有する３次元スパイラルインダクタの斜視図
【図６】本発明に係る新たな３次元インダクタモデルを示す回路図
【図７】本発明に係るパターニングされた接地を有する３次元スパイラルインダクタ
【図８】本発明に係る３次元寄生モールド（ソレノイドインダクタ製造用）の斜視図
【図９】本発明に係るソレノイドインダクタの斜視図
【図１０】ａからｆは本発明の１実施例に係る次元スパイラルインダクタとソレノイドインダクタの製造方法を説明するための断面概略図；ｇからｊは本発明の別の実施例に係る３次元スパイラルインダクタとソレノイドインダクタの製造方法を説明するための断面概略図
【図１１】本発明に係る空中に浮動している３次元ソレノイドインダクタの斜視図
【図１２】本発明に係る接地層を有して空中に浮動している３次元ソレノイドインダクタの斜視図
【図１３】本発明に係るパターニングされた接地を有して空中に浮動している３次元ソレノイドインダクタの斜視図
【図１４】本発明に係る積層型３次元スパイラルインダクタの斜視図
【図１５】本発明に係る空中に浮動している３次元ソレノイドトランスの斜視図
【図１６】本発明に係る空中に浮動している３次元スパイラルトランスの斜視図
【図１７】本発明に係る２本の異なる構造のリード線を有する３次元スパイラルインダクタの斜視図
【図１８】本発明に係る３次元マイクロミラーの斜視図
【図１９】本発明に係る各種の構造の３次元伝送線の立体形状を示す斜視図
【図２０】本発明に係る各種の構造の３次元伝送線の立体形状を示す斜視図
【図２１】本発明に係る各種の構造の３次元伝送線の立体形状を示す斜視図
【図２２】本発明に係る各種の構造の３次元伝送線の立体形状を示す斜視図
【図２３】本発明に係る各種の構造の３次元伝送線の立体形状を示す斜視図
【図２４】本発明に係る各種の構造の３次元伝送線の立体形状を示す斜視図
【図２５】本発明に係る各種の構造の３次元伝送線の立体形状を示す斜視図
【図２６】本発明に係る各種の構造の３次元伝送線の立体形状を示す斜視図
【図２７】本発明に係る各種の構造の３次元伝送線の立体形状を示す斜視図
【図２８】本発明に係る各種の構造の３次元伝送線の立体形状を示す斜視図
【図２９】本発明に係る各種の構造の３次元伝送線の立体形状を示す斜視図
【図３０】本発明に係るソレノイド形態の接地線を有する３次元伝送線の斜視図
【図３１】本発明に係るソレノイド形態の接地線を有する３次元スパイラルインダクタの斜視図
【符号の説明】
【００５６】
１：シリコン基板 ２：絶縁層
３：リード線 ４：ビア
５：スパイラルインダクタ
１１：基板 １２：第１の金属層
１３：底部金属層 １４：第１の露光領域
１５：３次元寄生モールド １６：第２の露光領域
１７：第１の空間 １８：第３の露光領域
１９：第２の空間 ２１：第３の金属層
２２：第１の保持台 ２３：第２の金属層
２５：第４の金属層 ２６：第２の保持台
２９：底部接地金属層 ３０：パターニングされた底部接地金属層
３１：第１の信号電極 ３３：第２の信号電極
３５：第１の接地壁 ３６：第１の接地翼
３７：第２の接地壁 ３８：第２の接地翼
３９：１次側巻線 ４１：２次側巻線
４３：第１のポート ４５：第２のポート
４７：ソレノイド形態の接地線 １０１：既存の集積インダクタ
１０２：既存の集積インダクタモデル
１０３：３次元スパイラルインダクタ
１０４：接地層を有する３次元スパイラルインダクタ
１０５：新たな３次元インダクタモデル
１０６：パターニングされた接地を有する３次元スパイラルモデル
１０７：ソレノイドインダクタ
１０８：空中に浮動している３次元ソレノイドインダクタ
１０９：接地層を有して空中に浮動している３次元ソレノイドインダクタ
１１０：パターニングされた接地を有して空中に浮動している３次元ソレノイドインダクタ
１１１：積層型３次元スパイラルインダクタ
１１２：空中に浮動している３次元ソレノイドトランス
１１３：空中に浮動している３次元スパイラルトランス
１１４：上側に浮動しているリード線を有する３次元スパイラルインダクタ
１１５：下側に浮動しているリード線を有する３次元スパイラルインダクタ
１１６：３次元マイクロミラー
１１７−１２７：各種の形態の３次元伝送線
１２８：ソレノイド形態の接地線を有する３次元伝送線
１２９：ソレノイド形態の接地線を有する３次元スパイラルインダクタ

Claims (43)

  1. 基板上に高く浮動している３次元金属素子の製造方法であり、
    （ａ）基板を用意する段階と；
    （ｂ）前記基板の上に３次元寄生モールドを形成し、該３次元寄生モールドの底部から上方に延びる第１の空間と、これと連通し前記３次元寄生モールドの底部と隔てられている第２の空間を有する所定の３次元形状に形成する段階と；
    （ｃ）前記第１及び第２の空間を第３の金属層で埋める段階；及び
    （ｄ）前記３次元寄生モールドを取り除く段階と；
    を含むことを特徴とする３次元金属素子の製造方法。
  2. 前記（ｃ）段階の後、前記３次元寄生モールドと前記第３の金属層の上部に前記（ｂ）段階を更に１回行い、第４の金属層で埋める段階；及び
    前記３次元寄生モールドをすべて取り除く段階と；
    を更に含むことを特徴とする請求項１に記載の３次元金属素子の製造方法。
  3. 前記３次元寄生モールドを形成する段階が；
    ３次元寄生モールド層をコートする段階と；
    第１の露光パターンで前記コートされた３次元寄生モールド層の所定の深さまで露光して第１の露光領域を形成する第１の露光段階と；
    前記第１の露光パターンと所定の部分重なり合う第２の露光パターンで前記３次元寄生モールド層の底部まで完全に露光し、第２の露光領域と重なり合って露光された第３の露光領域を形成する第２の露光段階；及び
    前記３次元寄生モールド層内に露光されたすべての領域を、前記第１の露光領域と前記第３の露光領域であった空間に前記第２の空間を、前記第２の露光領域であった空間に前記第１の空間を、形成するために、あるいは逆もまた同様に単一の現像作業で取り除く段階を含むことを特徴とする請求項１または２に記載の３次元金属素子の製造方法。
  4. 前記第１の空間は、前記３次元寄生モールドの底部から所定の高さをもって前記３次元寄生モールドの内部に形成された中空の空間であって、その高さは、前記３次元寄生モールドのそれより小さく；
    前記第２の空間は、前記第１の空間の高さから前記３次元寄生モールドの表面までの前記３次元寄生モールドの内部に形成された中空の空間であって、前記第１の空間と前記第２の空間は互いに連通する部分を少なくとも１ヶ所含むことを特徴とする請求項１または２に記載の３次元金属素子の製造方法。
  5. 互いに分離されている前記第１の露光領域は、それぞれの前記第１の露光領域内における前記第２の露光領域と重なり合う領域である前記第３の露光領域を少なくとも１ヶ所含むことを特徴とする請求項３に記載の３次元金属素子の製造方法。
  6. 前記寄生モールドが；
    数十μｍ厚のコートが容易で且つ金属に対し選択的に取り除き易い絶縁体であることを特徴とする請求項１または２に記載の３次元金属素子の製造方法。
  7. 前記寄生モールドが；
    フォトレジスト、ポリイミドのような感光性或いは非感光性ポリマー系の物質、感光ガラスやスピンオングラスを含むガラス系の物質、及び一般のプラスチックからなるグループより選ばれたいずれか１種であることを特徴とする請求項６に記載の３次元金属素子の製造方法。
  8. 前記第２の空間が、前記寄生モールドの底部と水平方面に隔てられており、前記第１の空間の高さを３０μｍ以上にして前記第２の空間に形成すべき金属層が前記基板から３０μｍ以上の高さをもって空中に浮動できるようにすることを特徴とする請求項１または２に記載の３次元金属素子の製造方法。
  9. 前記基板が１２０℃に耐える物質であって、その上に集積回路を含むことができる半導体物質、アルミナ、ガラス、石英、プラスチックからなるグループより選ばれたいずれか１種であることを特徴とする請求項１または２に記載の３次元金属素子の製造方法。
  10. 前記基板を用意する段階が；
    前記基板上に第１の金属層を形成する段階、または前記基板上に第１の金属層を形成しその上に底部金属層を形成する段階を更に含むことを特徴とする請求項１または２に記載の３次元金属素子の製造方法。
  11. 前記第１の空間と第２の空間を前記第３の金属層または第４の金属層で埋める段階が；
    前記３次元寄生モールドの最上部、前記第１の空間の下、及び前記第２の空間の下に第２の金属層を形成する段階と；
    前記第２の金属層のうち、前記３次元寄生モールドの最上部にある部分を取り除く段階；及び
    電気メッキまたは無電解メッキで前記第１の空間と第２の空間を第３の金属層または第４の金属層で埋める段階と；
    を含むことを特徴とする請求項１０に記載の３次元金属素子の製造方法。
  12. 前記第１の空間と第２の空間を前記第３の金属層または第４の金属層で埋める段階が；
    電気メッキまたは無電解メッキで前記第１の空間を前記第３の金属層または前記第４の金属層で埋める段階と；
    前記３次元寄生モールドの最上部、前記第２の空間の下、及び前記第３の金属層または前記第４の金属層の上に第２の金属層を形成する段階と；
    前記第２の金属層のうち、前記３次元寄生モールドの最上部にある部分を取り除く段階；及び
    電気メッキまたは無電解メッキで前記第２の金属層の上に第３の金属層または第４の金属層を形成する段階と；
    を含むことを特徴とする請求項１０に記載の３次元金属素子の製造方法。
  13. 前記３次元寄生モールドの最上部にある前記第２の金属層を取り除く段階が、ポリシング工程からなることを特徴とする請求項１１に記載の３次元金属素子の製造方法。
  14. 前記３次元寄生モールドの最上部にある前記第２の金属層を取り除く段階が、ポリシング工程からなることを特徴とする請求項１２に記載の３次元金属素子の製造方法。
  15. 前記第１の空間に前記第３の金属層または前記第４の金属層を形成する段階において、前記第２の空間の上部から突出した前記第３の金属層または前記第４の金属層を取り除くためにポリシング工程を行なう段階を更に含むことを特徴とする請求項１１に記載の３次元金属素子の製造方法。
  16. 前記第１の空間に前記第３の金属層または前記第４の金属層を形成する段階が、前記第２の空間の上部から突出した前記第３の金属層または前記第４の金属層を取り除くためにポリシング工程を行なう段階を更に含むことを特徴とする請求項１２に記載の３次元金属素子の製造方法。
  17. 素子間の電気的な分離のために前記金属層の一部を取り除く段階を更に含むことを特徴とする請求項１０に記載の３次元金属素子の製造方法。
  18. 前記３次元金属素子の金属線の厚さをより厚くしたり表面を滑らかにして、Ｑ値を高めるために３次元金属素子の金属線を銅やゴールド等で無電解メッキを更に施すか、または少しエッチングする段階を更に含むことを特徴とする請求項１または２に記載の３次元金属素子の製造方法。
  19. その構造の一部が空中に浮動している形状をなしている前記３次元金属素子にパラフィンのような蜜ろう系またはシリコーン等の絶縁性と封止性を備えたパッケージング用封止剤を被覆することで、素子の電気的、機械的安定を図り且つパッケージングを容易にする段階を更に含むことを特徴とする請求項１または２に記載の３次元金属素子の製造方法。
  20. 第１の金属層は、チタニウム被膜またはクロム被膜を０．１μｍ以内の厚さに、銅被膜またはゴールド被膜を１μｍ以内の厚さに順次に真空蒸着して形成し、前記底部金属層、前記第２の金属層、前記第３の金属層、及び前記第４の金属層は、前記第１の金属層が銅であるとすべて銅で、前記第１の金属層がゴールドであるとすべてゴールドで形成し、前記第２の金属層は、０．１μｍ以内の厚さに真空蒸着して形成し、前記第３の金属層と前記第４の金属層は、おおよそ厚さ１０μｍあるいはそれ以上に形成することを特徴とする請求項１１に記載の３次元金属素子の製造方法。
  21. 前記第１の金属層は、チタニウム被膜またはクロム被膜を０．１μｍ以内の厚さに、銅被膜またはゴールド被膜を１μｍ以内の厚さに順次に真空蒸着して形成し、前記底部金属層、前記第２の金属層、前記第３の金属層、及び前記第４の金属層は、前記第１の金属層が銅であるとすべて銅で、前記第１の金属層がゴールドであるとすべてゴールドで形成し、前記第２の金属層は、０．１μｍ以内の厚さに真空蒸着して形成し、前記第３の金属層と前記第４の金属層は、おおよそ厚さ１０μｍあるいはそれ以上に形成することを特徴とする請求項１２に記載の３次元金属素子の製造方法。
  22. スパイラル形状でに空中に浮動している第３の金属層と；
    前記スパイラル状の第３の金属層の内側の端部と外側の端部から垂直に延び、下部基板または底部金属層に接続されて前記スパイラル状の第３の金属層を保持する二つの第１の保持台；及び
    前記第１の保持台の下に配される前記基板、前記基板と前記基板の上に配される前記底部金属層、前記基板と前記基板の上に配される底部接地金属層、前記基板と前記基板の上に配されるパターニングされた底部接地金属層、前記基板と前記基板の上に配される前記底部金属層と前記基板の上に配される前記底部接地金属層、および前記基板と前記基板の上に配される前記底部金属層と前記基板の上に配される前記パターニングされた底部接地金属層のうちのいずれか一つと；
    を含む３次元スパイラルインダクタ。
  23. 前記３次元インダクタの周囲にソレノイド形態の接地線を更に含むことを特徴とする請求項２２に記載の３次元スパイラルインダクタ。
  24. 棒状をなして空中に浮動している少なくとも一つの第３の金属層と；
    前記それぞれの棒状の第３の金属層の両端部から垂直に延び、下部に棒状をなしている互いに隣接する二つの底部金属層の互いに異なる方の端部に接続されて前記棒状の第３の金属層を保持するそれぞれ二つの前記第１の保持台と；
    前記第１の保持台の下で棒状をなしている少なくとも一つの前記底部金属層；及び
    前記底部金属層の下に配される基板と；
    を含むソレノイドインダクタ。
  25. 棒状をなして空中に浮動している少なくとも一つの第４の金属層と；
    前記それぞれの棒状の第４の金属層の両端部から垂直に延び、下部に棒状をなして浮動している互いに隣接する二つの前記第３の金属層の互いに異なる方の端部に接続されて前記棒状の第４の金属層を保持するそれぞれ二つの第２の保持台と；
    前記第２の保持台の下で棒状をなしている少なくとも一つの前記第３の金属層と；
    前記第４の金属層、前記第２の保持台、及び前記棒状の第３の金属層からなる空中に浮動しているソレノイドインダクタの両端部から垂直に延び、下部の基板、底部金属層または前記基板の上に配される集積回路に接続されて前記空中に浮動しているソレノイドインダクタを保持する二つの前記第１の保持台；及び
    前記第１の保持台の下に配される前記基板、前記基板と前記基板の上に配される前記底部金属層、前記基板と前記基板の上に配される底部接地金属層、前記基板と前記基板の上に配されるパターニングされた底部接地金属層、前記基板と前記基板の上に配される前記底部金属層と前記基板の上に配される前記底部接地金属層、および前記基板と前記基板の上に配される前記底部金属層と前記基板の上に配される前記パターニングされた底部接地金属層のうちのいずれか一つと；
    を含む空中に浮動している３次元ソレノイドインダクタ。
  26. スパイラル状をなして空中に浮動している第４の金属層と；
    前記スパイラル状の第４の金属層の一方の端部から垂直に延びて下部のスパイラル状をなして空中に浮動している第３の金属層の一方の端部に接続され、前記第４の金属層の他方の端部から垂直に延びて下部の第１の保持台に接続される、二つの第２の保持台と；
    前記第２の保持台の下でスパイラル状をなして空中に浮動している前記第３の金属層と；
    前記第３の金属層の前記第２の保持台に接続されていない一方の端部と前記第３の金属層に接続されていない前記第２の保持台の下部から垂直に延び、下部の基板、底部金属層または前記基板の上に配される集積回路に接続されて前記直列に接続された２層のスパイラルインダクタを保持する二つの第１の保持台；及び
    前記第１の保持台の下に配される前記基板、前記基板と前記基板の上に配される前記底部金属層、前記基板と前記基板の上に配される底部接地金属層、前記基板と前記基板の上に配されるパターニングされた底部接地金属層、前記基板と前記基板の上に配される前記底部金属層と前記基板の上に配される前記底部接地金属層、および前記基板と前記基板の上に配される前記底部金属層と前記基板の上に配される前記パターニングされた底部接地金属層のうちのいずれか一つと；
    を含む積層型３次元スパイラルインダクタ。
  27. 棒状をなして空中に浮動している第４の金属層と；
    前記棒状の第４の金属層の一方の端部から垂直に延びてスパイラル状をなして空中に浮動している下部の第３の金属層の一方の端部に接続され、前記棒状の第４の金属層の他方の端部から垂直に延びて下部の前記第１の保持台に接続される、二つの第２の保持台と；
    前記第２の保持台の下でスパイラル形状をして空中に浮動している前記第３の金属層と；
    前記第３の金属層の前記第２の保持台に接続されていない一方の端部と前記第３の金属層に接続されていない前記第２の保持台の下部から垂直に延び、下部の基板、前記底部金属層または前記基板の上に配される集積回路に接続されて前記上側に浮動しているリード線を有するスパイラルインダクタを保持する二つの第１の保持台；及び
    前記第１の保持台の下に配される前記基板、前記基板と前記基板の上に配される前記底部金属層、前記基板と前記基板の上に配される底部接地金属層、前記基板と前記基板の上に配されるパターニングされた底部接地金属層、前記基板と前記基板の上に配される前記底部金属層と前記基板の上に配される前記底部接地金属層、および前記基板と前記基板の上に配される前記底部金属層と前記基板の上に配される前記パターニングされた底部接地金属層のうちのいずれか一つと；
    を含む上側に浮動しているリード線を有する３次元スパイラルインダクタ。
  28. スパイラル状をなして空中に浮動している第４の金属層と；
    前記スパイラル状の第４の金属層の一方の端部から垂直に延びて下部の棒状をなして空中に浮動している第３の金属層に接続され、第４の金属層の他方の端部から垂直に延びて下部の前記第１の保持台に接続されている二つの第２の保持台と；
    前記第２の保持台の下で棒状をなして空中に浮動している前記第３の金属層と；
    前記第３の金属層の前記第２の保持台に接続されていない一方の端部と前記第３の金属層に接続されていない前記第２の保持台の下部から垂直に延び、下部の基板、前記底部金属層または前記基板の上に配される集積回路に接続されて前記下側に浮動しているリード線を有するスパイラルインダクタを保持する二つの第１の保持台；及び
    前記第１の保持台の下に配される前記基板、前記基板と前記基板の上に配される前記底部金属層、前記基板と前記基板の上に配される底部接地金属層、前記基板と前記基板の上に配されるパターニングされた底部接地金属層、前記基板と前記基板の上に配される前記底部金属層と前記基板の上に配される前記底部接地金属層、および前記基板と前記基板の上に配される前記底部金属層と前記基板の上に配される前記パターニングされた底部接地金属層のうちのいずれか一つと；
    を含む下側に浮動しているリード線を有する３次元スパイラルインダクタ。
  29. 棒状をなして空中に浮動している少なくとも一つの第４の金属層と；
    前記それぞれの棒状の第４の金属層の両端部から垂直に延び、下部に棒状をなして空中に浮動している互いに隣接する二つの前記第３の金属層の互いに異なる方の端部に接続されて前記棒状の第４の金属層を保持するそれぞれ二つの第２の保持台と；
    前記第２の保持台の下で棒状をなしている少なくとも一つの前記第３の金属層と；
    前記棒状の第４の金属層、前記第２の保持台、及び前記棒状の第３の金属層からなる空中に浮動しているソレノイドインダクタの両端部から垂直に延び、下部の基板、底部金属層または前記基板の上に配される集積回路に接続されて前記空中に浮動しているソレノイドインダクタを保持する二つの第１の保持台；及び
    前記第１の保持台の下に配される前記基板、前記基板と前記基板の上に配される前記底部金属層、前記基板と前記基板の上に配される底部接地金属層、前記基板と前記基板の上に配されるパターニングされた底部接地金属層、前記基板と前記基板の上に配される前記底部金属層と前記基板の上に配される前記底部接地金属層、および前記基板と前記基板の上に配される前記底部金属層と前記基板の上に配される前記パターニングされた底部接地金属層のうちのいずれか一つと；
    を含む空中に浮動している３次元ソレノイドインダクタを二つ含んでなり、
    前記第４の金属層、前記第２の保持台、前記第３の金属層、及び前記第１の保持台からなる前記空中に浮動しているソレノイドインダクタの巻線のすべてを一本化ぜず１次側巻線と２次側巻線の２本に分離し、前記１次側の所定の巻線毎に交互に前記２次側巻線を巻く形態を有することを特徴とする空中に浮動している３次元ソレノイドトランス。
  30. スパイラル状をなして空中に浮動している第４の金属層と；
    前記第４の金属層の両端部から垂直に延び、下部の第１の保持台に接続されて前記スパイラル状をなして空中に浮動している前記第４の金属層を保持する二つの第２の保持台と；
    前記第４の金属層の下でスパイラル状をなして空中に浮動している第３の金属層と；
    前記スパイラル状をなして空中に浮動している第３の金属層の両端部から垂直に延び、下部の基板、底部金属層または前記基板の上に配される集積回路に接続されて前記第３の金属層を保持する二つの第１の保持台と；
    下部の前記基板、前記底部金属層または前記基板の上に配される集積回路に接続されて前記二つの第２の保持台を保持する二つの前記第１の保持台；及び
    前記第１の保持台の下に配される前記基板、前記基板と前記基板の上に配される前記底部金属層、前記基板と前記基板の上に配される底部接地金属層、前記基板と前記基板の上に配されるパターニングされた底部接地金属層、前記基板と前記基板の上に配される前記底部金属層と前記基板の上に配される前記底部接地金属層、および前記基板と前記基板の上に配される前記底部金属層と前記基板の上に配される前記パターニングされた底部接地金属層のうちのいずれか一つと；
    を含む３次元スパイラルトランス。
  31. 空中に浮動している第３の金属層からなる伝送線と；
    前記空中に浮動している伝送線の両端部から垂直に延び、下部の基板、底部金属層または前記基板の上に配される集積回路に接続されて前記空中に浮動している伝送線を保持する二つの前記第１の保持台；及び
    前記第１の保持台の下に配される前記基板、前記基板と前記基板の上に配される前記底部金属層、前記基板と前記基板の上に配される集積回路、または前記基板と前記基板の上に配される集積回路と前記集積回路の上に配される前記底部金属層のうちのいずれか一つと；
    を含む３次元伝送線。
  32. 前記空中に浮動している３次元伝送線の下に配される前記基板の上に底部接地金属層または前記パターニングされた底部接地金属層を更に含むことを特徴とする請求項３１に記載の３次元伝送線。
  33. 前記空中に浮動している伝送線から離れている両側から垂直に延び、前記基板、または前記底部金属層の上部まで形成された二つの第１の接地壁を更に含むことを特徴とする請求項３１に記載の３次元伝送線。
  34. 前記第１の接地壁の上部に接続され、前記空中に浮動している伝送線と同じ層に形成された第１の接地翼を更に含むことを特徴とする請求項３３に記載の３次元伝送線。
  35. 前記空中に浮動している伝送線から離れた両側から、前記基板、または前記底部金属層の上部まで形成された二つの第１の接地壁を更に含むことを特徴とする請求項３２に記載の３次元伝送線。
  36. 前記第１の接地壁の上部に接続され、前記空中に浮動している伝送線と同じ層に形成された第１の接地翼を更に含むことを特徴とする請求項３５に記載の３次元伝送線。
  37. 前記第１の接地壁の上部に前記第１の接地壁と同一の構造の第２の接地壁を更に含むことを特徴とする請求項３３に記載の３次元伝送線。
  38. 前記第１の接地壁の上部に前記第１の接地壁と同一の構造の第２の接地壁を更に含むことを特徴とする請求項３５に記載の３次元伝送線。
  39. 二つの前記第２の接地壁を覆い、それゆえ二つの前記第２の接地壁を接続し、前記空中に浮動している伝送線の両端部を除くすべての部分を接地金属で完全に取り囲む第２の接地翼を更に含むことを特徴とする請求項３８に記載の３次元伝送線。
  40. 前記空中に浮動している３次元伝送線の周囲に配置されるソレノイド形態の接地線を更に含むことを特徴とする請求項３１及至請求項３９のいずれか１項に記載の３次元伝送線。
  41. 空中に浮動している金属ミラー板と；
    前記空中に浮動している金属ミラー板の所定の領域から垂直に延び、下部の基板、底部金属層または前記基板の上に配される集積回路に接続されて前記空中に浮動している金属ミラー板を保持する少なくとも一つの第１の保持台と；
    前記第１の保持台の下に配される前記基板、前記基板と前記基板の上に配される前記底部金属層、前記基板と前記基板の上に配される集積回路、および前記基板と前記基板の上に配される集積回路と前記集積回路の上に配される前記底部金属層のうちのいずれか一つ；及び
    前記空中に浮動している金属ミラー板の下に配される基板の上に所定の形状をなして形成された少なくとも一つの電極金属層と；
    を含む３次元マイクロミラー。
  42. 一方が接地された第１のポートと；
    一方が接地された第２のポートと；
    前記第１のポートの接地されていない他方と前記第２のポートの接地されていない他方とを連結する直列に連結された抵抗（Ｒ）とインダクタンス（Ｌ）成分と；
    前記第１のポートの接地されていない他方と前記第２のポートの接地されていない他方とを連結するフリンジキャパシタンス（Ｃｆ）成分と；
    前記第１のポートの接地された一方と接地されていない他方とを連結するＣｓキャパシタンス成分；及び
    前記第２のポートの接地された一方と接地されていない他方とを連結するＣｓキャパシタンス成分と；
    を含む３次元インダクタモデル。
  43. 前記Ｃｓキャパシタンス成分は、空気または封止剤を媒質とすることを特徴とする請求項４２に記載の３次元インダクタモデル。
JP2002578578A 2001-03-29 2001-12-26 半導体基板の上に浮動している３次元金属素子、その回路モデル、及びその製造方法 Pending JP2004530297A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0016404A KR100368930B1 (ko) 2001-03-29 2001-03-29 반도체 기판 위에 높이 떠 있는 3차원 금속 소자, 그 회로모델, 및 그 제조방법
PCT/KR2001/002260 WO2002080279A1 (en) 2001-03-29 2001-12-26 Three-dimensional metal devices highly suspended above semiconductor substrate, their circuit model, and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2004530297A true JP2004530297A (ja) 2004-09-30

Family

ID=19707562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002578578A Pending JP2004530297A (ja) 2001-03-29 2001-12-26 半導体基板の上に浮動している３次元金属素子、その回路モデル、及びその製造方法

Country Status (5)

Country Link
US (1) US20040104449A1 (ja)
EP (1) EP1384268A4 (ja)
JP (1) JP2004530297A (ja)
KR (1) KR100368930B1 (ja)
WO (1) WO2002080279A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067236A (ja) * 2005-08-31 2007-03-15 Fujitsu Ltd 集積型電子部品および集積型電子部品製造方法
JP2007180081A (ja) * 2005-12-27 2007-07-12 Murata Mfg Co Ltd 集積化インダクタおよびその製造方法
JP2008205513A (ja) * 2008-05-26 2008-09-04 Fujitsu Ltd 集積型電子部品
JP2011097517A (ja) * 2009-11-02 2011-05-12 Smk Corp 高周波結合器

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7760039B2 (en) * 2002-10-15 2010-07-20 Marvell World Trade Ltd. Crystal oscillator emulator
US7791424B2 (en) * 2002-10-15 2010-09-07 Marvell World Trade Ltd. Crystal oscillator emulator
US20060113639A1 (en) * 2002-10-15 2006-06-01 Sehat Sutardja Integrated circuit including silicon wafer with annealed glass paste
US7768360B2 (en) * 2002-10-15 2010-08-03 Marvell World Trade Ltd. Crystal oscillator emulator
US20060262623A1 (en) * 2002-10-15 2006-11-23 Sehat Sutardja Phase locked loop with temperature compensation
GB0226160D0 (en) * 2002-11-08 2002-12-18 Diagnoswiss Sa Apparatus for dispensing a sample in electrospray mass spectrometers
TWI238513B (en) 2003-03-04 2005-08-21 Rohm & Haas Elect Mat Coaxial waveguide microstructures and methods of formation thereof
KR100523917B1 (ko) * 2003-07-18 2005-10-25 매그나칩 반도체 유한회사 반도체 소자의 인덕터 형성 방법
KR100689665B1 (ko) 2003-11-06 2007-03-08 삼성전자주식회사 시스템 온 칩용 인덕터의 제조 방법
FR2870042B1 (fr) * 2004-05-07 2006-09-29 St Microelectronics Sa Structure capacitive de circuit integre
US20060001124A1 (en) * 2004-07-02 2006-01-05 Georgia Tech Research Corporation Low-loss substrate for high quality components
KR100548388B1 (ko) * 2004-07-20 2006-02-02 삼성전자주식회사 저손실 인덕터소자 및 그의 제조방법
US7215000B2 (en) * 2004-08-23 2007-05-08 Texas Instruments Incorporated Selectively encased surface metal structures in a semiconductor device
US7498918B2 (en) 2006-04-04 2009-03-03 United Microelectronics Corp. Inductor structure
JP2008188755A (ja) 2006-12-30 2008-08-21 Rohm & Haas Electronic Materials Llc 三次元微細構造体およびその形成方法
JP2008188754A (ja) 2006-12-30 2008-08-21 Rohm & Haas Electronic Materials Llc 三次元微細構造体およびその形成方法
US7898356B2 (en) 2007-03-20 2011-03-01 Nuvotronics, Llc Coaxial transmission line microstructures and methods of formation thereof
KR101593686B1 (ko) 2007-03-20 2016-02-12 누보트로닉스, 엘.엘.씨 일체화된 전자 요소들 및 이들의 형성 방법
JP5090118B2 (ja) * 2007-09-28 2012-12-05 太陽誘電株式会社 電子部品
US8492872B2 (en) * 2007-10-05 2013-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip inductors with through-silicon-via fence for Q improvement
US7666688B2 (en) * 2008-01-25 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a coil inductor
US8269308B2 (en) * 2008-03-19 2012-09-18 Stats Chippac, Ltd. Semiconductor device with cross-talk isolation using M-cap and method thereof
US8659371B2 (en) 2009-03-03 2014-02-25 Bae Systems Information And Electronic Systems Integration Inc. Three-dimensional matrix structure for defining a coaxial transmission line channel
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
US8917150B2 (en) 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
US8179221B2 (en) * 2010-05-20 2012-05-15 Harris Corporation High Q vertical ribbon inductor on semiconducting substrate
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
WO2013010108A1 (en) 2011-07-13 2013-01-17 Nuvotronics, Llc Methods of fabricating electronic and mechanical structures
US9431473B2 (en) 2012-11-21 2016-08-30 Qualcomm Incorporated Hybrid transformer structure on semiconductor devices
US9185820B2 (en) * 2012-12-11 2015-11-10 Harris Corporation Monolithically integrated RF system and method of making same
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
KR101486789B1 (ko) * 2013-05-13 2015-01-27 한국과학기술원 인터포저 기판 상의 나선 형태 이퀄라이저, 이를 포함하는 2.5차원 집적 회로 및 이의 제조 방법
US9136822B2 (en) 2013-08-19 2015-09-15 Harris Corporation Microelectromechanical system with a micro-scale spring suspension system and methods for making the same
US9172352B2 (en) 2013-08-19 2015-10-27 Harris Corporation Integrated microelectromechanical system devices and methods for making the same
US9093975B2 (en) * 2013-08-19 2015-07-28 Harris Corporation Microelectromechanical systems comprising differential inductors and methods for making the same
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
WO2015109208A2 (en) 2014-01-17 2015-07-23 Nuvotronics, Llc Wafer scale test interface unit: low loss and high isolation devices and methods for high speed and high density mixed signal interconnects and contactors
US9123493B2 (en) 2014-01-23 2015-09-01 Harris Corporation Microelectromechanical switches for steering of RF signals
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
EP3140838B1 (en) 2014-05-05 2021-08-25 3D Glass Solutions, Inc. Inductive device in a photo-definable glass structure
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
US10511073B2 (en) 2014-12-03 2019-12-17 Cubic Corporation Systems and methods for manufacturing stacked circuits and transmission lines
KR101793469B1 (ko) * 2016-01-22 2017-11-03 (주)티에스이 칩형 인덕터
US10787303B2 (en) 2016-05-29 2020-09-29 Cellulose Material Solutions, LLC Packaging insulation products and methods of making and using same
US11078007B2 (en) 2016-06-27 2021-08-03 Cellulose Material Solutions, LLC Thermoplastic packaging insulation products and methods of making and using same
US10497646B2 (en) * 2016-07-28 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-mode wireless charging device
US11342896B2 (en) * 2017-07-07 2022-05-24 3D Glass Solutions, Inc. 2D and 3D RF lumped element devices for RF system in a package photoactive glass substrates
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
EP3724946B1 (en) 2017-12-15 2024-04-17 3D Glass Solutions, Inc. Coupled transmission line resonate rf filter
US11011461B2 (en) * 2018-02-12 2021-05-18 Qualcomm Incorporated Perpendicular inductors integrated in a substrate
US10243132B1 (en) 2018-03-23 2019-03-26 International Business Machines Corporation Vertical josephson junction superconducting device
US10672971B2 (en) 2018-03-23 2020-06-02 International Business Machines Corporation Vertical transmon qubit device with microstrip waveguides
US10256392B1 (en) 2018-03-23 2019-04-09 International Business Machines Corporation Vertical transmon qubit device
WO2020056711A1 (zh) * 2018-09-21 2020-03-26 华为技术有限公司 一种平面电感器及半导体芯片
KR20210147040A (ko) 2019-04-05 2021-12-06 3디 글래스 솔루션즈 인코포레이티드 유리 기반의 빈 기판 집적 도파관 디바이스
CN110911160B (zh) * 2019-11-26 2022-11-08 广东科近超导技术研究院有限公司 一种三维线圈制造方法
EP4121988A4 (en) 2020-04-17 2023-08-30 3D Glass Solutions, Inc. BROADBAND INDUCTOR
WO2023200624A1 (en) * 2022-04-11 2023-10-19 3D Glass Solutions, Inc. 2d and 3d rf lumped element devices for rf system in a package photoactive glass substrates

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB945747A (ja) * 1959-02-06 Texas Instruments Inc
US5450053A (en) * 1985-09-30 1995-09-12 Honeywell Inc. Use of vanadium oxide in microbolometer sensors
US5381157A (en) * 1991-05-02 1995-01-10 Sumitomo Electric Industries, Ltd. Monolithic microwave integrated circuit receiving device having a space between antenna element and substrate
CA2062710C (en) * 1991-05-31 1996-05-14 Nobuo Shiga Transformer for monolithic microwave integrated circuit
US5307075A (en) * 1991-12-12 1994-04-26 Allen Telecom Group, Inc. Directional microstrip antenna with stacked planar elements
WO1994017558A1 (en) * 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5478773A (en) * 1994-04-28 1995-12-26 Motorola, Inc. Method of making an electronic device having an integrated inductor
EP0725407A1 (en) * 1995-02-03 1996-08-07 International Business Machines Corporation Three-dimensional integrated circuit inductor
JPH0992539A (ja) * 1995-09-22 1997-04-04 Uniden Corp 立体渦巻状インダクタ及びそれを用いた誘導結合フィルタ
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
US5773870A (en) * 1996-09-10 1998-06-30 National Science Council Membrane type integrated inductor and the process thereof
US5805043A (en) * 1996-10-02 1998-09-08 Itt Industries, Inc. High Q compact inductors for monolithic integrated circuit applications
US5844299A (en) * 1997-01-31 1998-12-01 National Semiconductor Corporation Integrated inductor
KR100233237B1 (ko) * 1997-09-10 1999-12-01 정선종 삼차원 코일 구조 미세 인덕터 및 그 형성 방법
US6008102A (en) * 1998-04-09 1999-12-28 Motorola, Inc. Method of forming a three-dimensional integrated inductor
KR100337950B1 (ko) * 1998-09-15 2002-10-04 한국과학기술원 쏠레노이드인덕터의모놀리식제조방법
KR20010075974A (ko) * 2000-01-21 2001-08-11 이서헌 반도체 집적회로 공정에 의한 인덕터 및 제조 방법
KR100394875B1 (ko) * 2001-02-22 2003-08-19 주식회사 나노위즈 집적 3차원 솔레노이드 인덕터 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067236A (ja) * 2005-08-31 2007-03-15 Fujitsu Ltd 集積型電子部品および集積型電子部品製造方法
JP2007180081A (ja) * 2005-12-27 2007-07-12 Murata Mfg Co Ltd 集積化インダクタおよびその製造方法
JP2008205513A (ja) * 2008-05-26 2008-09-04 Fujitsu Ltd 集積型電子部品
JP2011097517A (ja) * 2009-11-02 2011-05-12 Smk Corp 高周波結合器

Also Published As

Publication number Publication date
EP1384268A1 (en) 2004-01-28
KR20020076512A (ko) 2002-10-11
KR100368930B1 (ko) 2003-01-24
US20040104449A1 (en) 2004-06-03
EP1384268A4 (en) 2007-05-09
WO2002080279A1 (en) 2002-10-10

Similar Documents

Publication Publication Date Title
JP2004530297A (ja) 半導体基板の上に浮動している３次元金属素子、その回路モデル、及びその製造方法
US7107666B2 (en) Method of manufacturing an ultra-miniature magnetic device
US6249039B1 (en) Integrated inductive components and method of fabricating such components
US6417754B1 (en) Three-dimensional coil inductor
US6518165B1 (en) Method for manufacturing a semiconductor device having a metal layer floating over a substrate
EP1760731B1 (en) Integrated electronic device
Yoon et al. 3-D construction of monolithic passive components for RF and microwave ICs using thick-metal surface micromachining technology
EP1374314B1 (en) Integrated toroidal coil inductors for ic devices and manufacturing method
US6114937A (en) Integrated circuit spiral inductor
US20030070282A1 (en) Ultra-miniature magnetic device
Yoon et al. High-performance three-dimensional on-chip inductors fabricated by novel micromachining technology for RF MMIC
Yoon et al. Embedded conductor technology for micromachined RF elements
KR100298480B1 (ko) 집적회로의인덕터및그제조방법
WO2006063193A2 (en) 3-d transformer for high frequency applications
US7423509B2 (en) Coil comprising several coil branches and micro-inductor comprising one of the coils
US7829799B2 (en) Method for manufacturing a miniaturized three-dimensional electric component
KR100469248B1 (ko) 무선통신 모듈용 마이크로 인덕터
JP2005005595A (ja) コイル部品
KR100394875B1 (ko) 집적 3차원 솔레노이드 인덕터 및 그 제조 방법
WO2000005734A1 (en) Ultra-miniature magnetic device
US6677659B2 (en) Method for fabricating 3-dimensional solenoid and device fabricated
JP2005244084A (ja) らせん状高周波コイルとその製造方法
KR100367621B1 (ko) 자기수동소자의 제조방법
KR100357096B1 (ko) 마이크로 수동소자 및 제조 방법
JP2002513511A (ja) 電磁気応用のためのヴァイアの無い集積誘導性素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081021