JP2004523926A - 感応面を有するチップを封入するための方法 - Google Patents

感応面を有するチップを封入するための方法 Download PDF

Info

Publication number
JP2004523926A
JP2004523926A JP2002576008A JP2002576008A JP2004523926A JP 2004523926 A JP2004523926 A JP 2004523926A JP 2002576008 A JP2002576008 A JP 2002576008A JP 2002576008 A JP2002576008 A JP 2002576008A JP 2004523926 A JP2004523926 A JP 2004523926A
Authority
JP
Japan
Prior art keywords
lid
chip
dam
mold
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002576008A
Other languages
English (en)
Inventor
ラベン,ヤーゲン
Original Assignee
ユーロピアン・セミコンダクター・アセンブリー・(ユーラセム)・ベー・ブイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユーロピアン・セミコンダクター・アセンブリー・(ユーラセム)・ベー・ブイ filed Critical ユーロピアン・セミコンダクター・アセンブリー・(ユーラセム)・ベー・ブイ
Publication of JP2004523926A publication Critical patent/JP2004523926A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

密封された非常に清浄なキャビティ付きパッケージ内に、露出した感応面を有するチップを封入する方法で、以下のステップから成っている:a)リード・フレーム上にチップを取付けること、b)チップのコンタクト・パッドをリードフレームのコンタクト・パッドに接続すること、c)チップとリードフレームを2部品から成る型の一方の部品に位置決めすること、d)封入プロセスの間、チップの感応面より上方を離す空間を保持する手段をとること、e)上記の一方の部品の上にその第二の部品を置くことにより型を閉じること、f)型内にパッケージの材料を導入すること、及び、パッケージを希望の方法で硬化するための環境を提供すること。ステップd)の上記手段は:d1)感応チップ領域の周りに耐熱材料の閉鎖的ダムを設けること、d2)上記ダムの上にふたを置いて、上記ダムと上記ふたにより感応領域上のスペースが封入されるようにする、ことから成っている。

Description

【技術分野】
【0001】
本発明は密封された非常に清浄なキャビティを有するパッケージ内に露出した感応面(sensitive surface)を有するチップを封入する(encapsulate)方法に関していて、以下のステップから成っている:
a)リード・フレーム上にチップを取付けること(リードフレームの代わりに、相互接続をする導体パターンを付けた基板又はテープ又は他の材料を使用できる)、
b)チップのコンタクト・パッドをリードフレームのコンタクト・パッドに接続すること、
c)チップとリードフレームを2部品から成る型の一方の部品内に位置決めすること、d)封入プロセスの間、チップの感応面より上方を離す空間を保持する手段をとること、e)上記の一方の部品の上にその第二の部品を置くことにより型を閉じること、
f)型内にパッケージの材料を導入すること、及び、パッケージを希望の方法で硬化するための環境を提供すること。
【0002】
そのような方法は出願者の名で出されている特許文献1により知られている。この特許文献1では、上記ステップd)で示した手段は以下から成っている:
− 封入プロセスの間、感応性のチップの面に接触している内部突出し部分上にある量の変形可能な耐熱材料を設けて、閉じられた型内にパッケージの材料を導入している間、そのパッケージの材料が感応面に達することができないようにしている。型から取りだした後で、変形可能な耐熱材料を除去し、得られたパッケージにはガラス・ウインドウを付けて、上記ウインドウを適当な接着剤を用いて接続することにより完成する。代替策として、変形可能な材料を半導体回路の表面に付けることができる。
【0003】
上記の方法の欠点は感応性チップ面の密封がいくつかの組立ステップを完了した後でのみ行われることである。チップ面が汚染される確率は小さいけれども、皆無ではない。また、このチップ面との物理的接触が封入プロセス中に行われる。
【0004】
上記代替策の欠点は、実際の封入プロセスで開放的キャビティに上記変形可能な耐熱材料を充填したパッケージの半製品が得られることである。全体として、封入プロセスが行われる位置とは異なる位置で、変形可能な耐熱材料をキャビティから除去する。上記材料を除去した後で、ウインドウの取付けと接着を第三の別の位置で行われる。キャビティが汚染される確率は小さいけれども絶無ではない。
【特許文献1】
オランダ特許第NL1003315号
【特許文献2】
欧州特許第EP−0682374号
【発明の開示】
【発明が解決しようとする課題】
【0005】
ここで本発明の目的は、封入を含み、かつ、ふたの取付を含んでいる全プロセスを、論理的に一連のステップで、非常に清浄な環境の中で行える方法を提供することである。
【課題を解決するための手段】
【0006】
上記の目的と一致させて、ここで本発明は、密封された非常に清浄なキャビティを有するパッケージ内に、露出した感応面を持つチップを封入するための方法を提供していて、以下のステップから成り、
a)チップをリードフレーム上に取付けること、
b)チップのコンタクト・パッドをリード・フレームのコンタクト・パッドに接続すること、
c)2部品から成る型の一方の部品内にチップとリード・フレームを位置決めすること、
d)封入プロセスの間、チップの感応面の上方の空間をフリーに保持する手段をとること、
e)上記の一方の部品の上にその第二の部品を置くことにより型を閉じること、
f)型の中にパッケージの材料を導入すること、及び、そのパッケージを希望の方法で硬化させる環境を提供すること、
ステップd)の上記手段が、
d1)感応性チップ領域の周辺に耐熱材料の閉鎖的ダムを設けること、
d2)上記のダムの上にふたを置き、上記のダムと上記のふたにより囲まれた感応領域の上のスペースが密閉されるようにすること、
から成っていることを特徴としている。そのふたの材料をガラス、プラスチック等としうる。そのふたは、透明、半透明(例えば、赤外線フィルターを使用)、又は、希望する場合(例えば、加圧用の膜として機能する)非透明とすることもできる。
【発明の効果】
【0007】
この方法の結果は、密封されたキャビティを有するパッケージがクリーン・ルームの状態の中で、連続した一連のステップで製造され、それにより言い換えると、組立の最も早い段階で既にふたが存在し、閉鎖的ダムとふたによる感応性チップ面の密封が、それにより、実際にクラス1の清浄度が可能な非常に清浄な環境で行われる。
【0008】
本発明に基づく方法の好ましい実施例では、完成状態で、上記のふたの上面がパッケージの上面の高さより下に位置している。そのために、封入プロセスの間、ふたの上面を型の上側の面から離して保持するための手段をとっている。この好ましい実施例の利点は、事実上、ダムの材料の接着によって位置決めされているだけでなく、封入用パッケージの材料によっても位置決めされているように、ふたのエッジ全周をパッケージの材料が囲んでいるということである。
【0009】
好ましい方法に基づくと、封入プロセスの間、ふたの上面と接触する内部突出し部分を型が有することで型の上側の面とふたの上面の間の高さの差が得られる。その場合、ガラスのふたと内部突出し部分の間に弾性材料の層又は要素を用いることが特に好ましい。
【0010】
どんな場合でも、ボンディング・ワイヤがパッケージの材料により、又は、ダムの材料により覆うようにダムの寸法を選択することが好ましい。ダムの材料の特性により、密封されたキャビティでほぼ水分が検出されないようにパッケージを達成することができる。これはシステムの機能性にとって重要であろう。
【発明を実施するための手段】
【0011】
ここで、本発明を添付図面を参照して詳細に説明する。
【実施例1】
【0012】
図1aは本発明に基づく最初のステップを示している。図示した実施例で、分かれている部分12a、12b、12cから成っているリードフレーム12上に実際のチップ10を配置し、そのリードフレーム12に取付けている。適当な装置により、リードフレーム12上のコンタクト・パッドとチップ10上のコンタクト・パッドの間にボンディング・ワイヤを配置する。図1aでは2本のボンディング・ワイヤを参照番号14aと14bで示している。
【0013】
次のステップが図1bに示されている。チップ10の上にはダムが、耐熱性で、ある程度変形可能な材料から作られている。このダム16は何らかの形で閉じている環状、長方形又は他の形状を有している。適当な装置により、ふた18をダム16の上部に取付け、ふた18、ダム16及びチップ10により形成された空間がクリーン・ルームの環境内で密封される。ふた18はダム16に接着する。ダム16の材料特性によっては、ふた18はダム16の材料の接着特性によってのみ固定される。ダム16の剛性はふた18を所定位置に保持するのに十分なので、追加の手段は必要がない。しかしながら、ダム16の剛性が十分でない場合、ふた18を所定位置に保持しながら、瞬間的加熱、紫外線または他の適当な影響力を用いてダム16を硬化する手段をとることが好ましい。
【0014】
ボンディング・ワイヤは、ボンディング・ワイヤ14aのようにダムの材料中に完全に、又は、部分的に埋め込むか、又は、ワイヤ14bのようにフリーのままにしうることに留意されたい。
【0015】
ここで得られた半製品は封入の準備ができている。この封入は熱硬化性又は熱可塑性の材料により行える。その目的のために、製品は適当な型の下半分に位置していて、その後に上記の型の残りの半分により閉じられる。型を閉じた後で、内部のキャビティに流動するパッケージの材料を充填し、それにより、ふた18、ダム16、チップ10の間で閉じられたキャビティはパッケージの材料を入れないように保持される。
【0016】
ふた18の上面をパッケージの材料20が付かないように保持するための手段がとられていることが想定されている。この望ましい結果を得るために、型の上半分に内部延長部分を付けることができ、それによって、弾性材料の層又は要素を用いて、実際の封入プロセスの間、ふたの上面18に接触させることが好ましい。この目的に適した内部延長部分を有する型の例は特許文献1に記載されている。ふた18の上面に何も付かないようにするための別の解決策は、一滴のシリコン・ゲル又はふた18の上面上に付けるのに適当な他の材料のような一滴の高粘度で耐熱性の流体材料を用いることで、型を閉じた後で封入材料がふたの上面に達しないようにすることである。感光性半導体の上面に封入材料が付かないように維持するための類似手順は特許文献2に示されている。
【実施例2】
【0017】
図2は、本発明に基づく方法から得られるパッケージの別の例を示している。この例では、ふた18の上面がパッケージの上面と同一平面になっている。この場合、ふた18の寸法だけでなく、ダム16の寸法も、挿入部分を持たない型を閉じた後で、ガラスのふたの上面が型の上側内面に押されるように選択される。この内面には弾性材料の層又は要素を設けることができる。それにより、パッケージの材料20がふた上部の機能部に侵入するのを防止する。
【実施例3】
【0018】
図3は本発明に基づく方法から得られるパッケージの他の例を示している。この例では、リードフレームの代わりに導電性の相互接続パターンを付けた基板又はテープ又は他の材料を用いている。より詳細に示すと、図3はその上にチップ24を取付けた基板23を示している。さらに、ボンディング・ワイヤの1本が26と示されている。ダム28にふた30を載せていて、全体の組合わせを、ふた30の上面に何も付着しないように、パッケージの材料32により封入される。
【実施例4】
【0019】
図4は本発明に基づく方法から得られるパッケージの別の例を示している。ふた34には開口部36が設けられているので、例えば圧力又は流体流入のような光以外の外界との接触が可能である。この方法の利点は、組立中に感応性のチップ領域への何らかの接触を避けて、かつ、ワイヤが封入されることである。図4aと図1cの間の唯一の違いはふた34内の開口部36であり、この実施例の他の全要素については別の参照番号を付けた表示になっていない。
【0020】
図4bは接続管40を設けたふた38を取付けたパッケージを示していている。この場合も、この実施例の他の全ての細部は図1cの対応する細部と同じでなので、別の参照番号を付けた表示になっていない。
【図面の簡単な説明】
【0021】
【図1】ふたが凹部内に位置するようにパッケージされたチップを得るための封入プロセスの各ステップを示している。
【図2】パッケージ上部の機能部をふたの上面と同一平面にした本発明に基づくパッケージの別の例を示す。
【図3】本発明に基づく方法から得られるパッケージの別の例である。
【図4】本発明に基づく方法から得られるパッケージの別の例である。
【符号の説明】
【0022】
10 チップ
12 リードフレーム
14 ボンディング・ワイヤ
16 ダム
18 ふた
20 パッケージの材料
23 基板
24 チップ
26 ボンディング・ワイヤ
28 ダム
30 ふた
34 ふた
36 開口部
38 ふた
40 接続管

Claims (9)

  1. 密封された非常に清浄なキャビティを有するパッケージ内に、露出した感応面を持つチップを封入するための方法で、
    a)チップをリードフレーム上に取付けること、
    b)チップのコンタクト・パッドをリード・フレームのコンタクト・パッドに接続すること、
    c)2部品で構成する型の一方の部品内にチップとリード・フレームを位置決めすること、
    d)封入プロセスの間、チップの感応面の上方の空間をフリーに保持する手段をとること、
    e)上記の一方の部品の上にその第二の部品を置くことにより型を閉じること、
    f)型の中にパッケージの材料を導入すること、及び、そのパッケージを所望の方法で硬化させる環境を提供すること、
    のステップから成り、ステップd)の上記手段が、
    d1)感応性チップ領域の周辺に耐熱材料の閉じたダムを設けること、
    d2)上記のダムの上にふたを置き、上記のダムと上記のふたにより囲まれた感応領域の上のスペースが密閉されるようにすること、から成っていることを特徴としている方法。
  2. すぐ使える状態で、上記のふたの上面がパッケージの上面の高さより下に位置し、そのために、封入プロセスの間、ふたの上面を型の上側の面からフリーになるように保持する手段をとっていることを特徴とする請求項1に基づく方法。
  3. 封入プロセスの間、ふたの上面と接触する内部突出し部分を型が有していることを特徴とする請求項2に基づく方法。
  4. ふたと内部突出し部分の間に弾性材料の層又は要素を設けることを特徴とする請求項3に基づく方法。
  5. 型の上側の面とふたの上側の面の間に弾性材料を設けることを特徴とする請求項2に基づく方法。
  6. リードフレームの代わりに導電性の相互接続パターンを付けた基板、テープ又は他の材料も使用できることを特徴とする請求項1に基づく方法。
  7. 封入材料には熱可塑性材料だけでなく、熱硬化性材料も使用できることを特徴とする請求項1に基づく方法。
  8. ボンディング・ワイヤをパッケージの材料により又はダムの材料により封入するように、ダムの寸法を選択することを特徴とする上記請求項のいずれかひとつに基づく方法。
  9. ふたが開口部を有し、チップ、ダム、及び、ふたの内面により囲まれた内部キャビティに直接アクセスできるようにしたことを特徴とする上記請求項のいずれかに基づく方法。
JP2002576008A 2001-03-26 2002-03-26 感応面を有するチップを封入するための方法 Pending JP2004523926A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01201122A EP1246235A1 (en) 2001-03-26 2001-03-26 Method for encapsulating a chip having a sensitive surface
PCT/NL2002/000192 WO2002078077A1 (en) 2001-03-26 2002-03-26 Method for encapsulating a chip having a sensitive surface

Publications (1)

Publication Number Publication Date
JP2004523926A true JP2004523926A (ja) 2004-08-05

Family

ID=8180067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002576008A Pending JP2004523926A (ja) 2001-03-26 2002-03-26 感応面を有するチップを封入するための方法

Country Status (4)

Country Link
US (1) US7312106B2 (ja)
EP (2) EP1246235A1 (ja)
JP (1) JP2004523926A (ja)
WO (1) WO2002078077A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102712617A (zh) * 2010-01-19 2012-10-03 株式会社吴羽 乙交酯的制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10205127A1 (de) 2002-02-07 2003-08-28 Infineon Technologies Ag Halbleiterbauteil mit Sensor- bzw. Aktoroberfläche und Verfahren zu seiner Herstellung
DE102004027094A1 (de) * 2004-06-02 2005-12-29 Infineon Technologies Ag Halbleitermodul mit einem Halbleiter-Sensorchip und einem Kunststoffgehäuse sowie Verfahren zu dessen Herstellung
GB0412436D0 (en) * 2004-06-04 2004-07-07 Melexis Nv Semiconductor package with transparent lid
WO2006114005A1 (en) * 2005-04-27 2006-11-02 Sensirion Ag A method for packaging integrated sensors
US7745897B2 (en) * 2005-05-27 2010-06-29 Aptina Imaging Corporation Methods for packaging an image sensor and a packaged image sensor
US8969908B2 (en) 2006-04-04 2015-03-03 Cree, Inc. Uniform emission LED package
EP2275793A1 (en) 2006-05-23 2011-01-19 Sensirion Holding AG A pressure sensor having a chamber and a method for fabricating the same
DE112006004083T5 (de) 2006-10-18 2009-11-26 Sensirion Holding Ag Verfahren zum Verpacken integrierter Sensoren
US9401461B2 (en) 2007-07-11 2016-07-26 Cree, Inc. LED chip design for white conversion
US10505083B2 (en) * 2007-07-11 2019-12-10 Cree, Inc. Coating method utilizing phosphor containment structure and devices fabricated using same
DE102007057902A1 (de) * 2007-11-29 2009-06-04 Continental Automotive Gmbh Sensormodul und Verfahren zu seiner Herstellung
EP2154713B1 (en) * 2008-08-11 2013-01-02 Sensirion AG Method for manufacturing a sensor device with a stress relief layer
EP2224218B1 (en) * 2009-02-25 2018-11-28 Sensirion Automotive Solutions AG A sensor in a moulded package and a method for manufacturing the same
TWI398949B (zh) * 2009-07-29 2013-06-11 Kingpak Tech Inc 模造成型之影像感測器封裝結構製造方法及封裝結構
TWI425597B (zh) * 2009-12-31 2014-02-01 Kingpak Tech Inc 具有黑色膠體之影像感測器封裝結構
DE102011013468A1 (de) * 2011-03-09 2012-09-13 Micronas Gmbh Halbleitergehäuse und Verfahren zur Herstellung eines Halbleitergehäuses
EP2573804A1 (en) * 2011-09-21 2013-03-27 Nxp B.V. Integrated circuit with sensor and manufacturing method thereof
EP2871455B1 (en) 2013-11-06 2020-03-04 Invensense, Inc. Pressure sensor
EP3367082A1 (en) 2013-11-06 2018-08-29 Invensense, Inc. Pressure sensor
EP3032227B1 (en) 2014-12-08 2020-10-21 Sensirion AG Flow sensor package
EP3076146B1 (en) 2015-04-02 2020-05-06 Invensense, Inc. Pressure sensor
US11225409B2 (en) 2018-09-17 2022-01-18 Invensense, Inc. Sensor with integrated heater
US11326972B2 (en) 2019-05-17 2022-05-10 Invensense, Inc. Pressure sensor with improve hermeticity

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60193345A (ja) * 1984-03-15 1985-10-01 Matsushita Electronics Corp 半導体装置の製造方法
JPS60257546A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH0724287B2 (ja) * 1987-02-12 1995-03-15 三菱電機株式会社 光透過用窓を有する半導体装置とその製造方法
US5106784A (en) * 1987-04-16 1992-04-21 Texas Instruments Incorporated Method of making a post molded cavity package with internal dam bar for integrated circuit
US5072284A (en) * 1988-11-25 1991-12-10 Fuji Photo Film Co., Ltd. Solid state image pickup device
US5258576A (en) * 1989-06-15 1993-11-02 Cray Research, Inc. Integrated circuit chip carrier lid
JPH03104242A (ja) * 1989-09-19 1991-05-01 Mitsubishi Electric Corp 光透過用窓を有する半導体装置の製造方法
DE69131784T2 (de) * 1990-07-21 2000-05-18 Mitsui Chemicals Inc Halbleiteranordnung mit einer Packung
FR2667982B1 (fr) * 1990-10-15 1997-07-25 Sgs Thomson Microelectronics Boitier moule de circuit integre a fenetre et procede de moulage.
US5534725A (en) * 1992-06-16 1996-07-09 Goldstar Electron Co., Ltd. Resin molded charge coupled device package and method for preparation thereof
US5577319A (en) * 1995-03-31 1996-11-26 Motorola, Inc. Method of encapsulating a crystal oscillator
KR0148733B1 (ko) * 1995-04-27 1998-08-01 문정환 고체 촬상 소자용 패키지 및 그 제조방법
JP3393247B2 (ja) * 1995-09-29 2003-04-07 ソニー株式会社 光学装置およびその製造方法
US5786631A (en) * 1995-10-04 1998-07-28 Lsi Logic Corporation Configurable ball grid array package
JPH09304211A (ja) * 1996-05-15 1997-11-28 Omron Corp 静電容量型圧力センサのパッケージング構造およびパッケージング方法
NL1003315C2 (nl) * 1996-06-11 1997-12-17 Europ Semiconductor Assembly E Werkwijze voor het inkapselen van een geïntegreerde halfgeleiderschake- ling.
US6034429A (en) * 1997-04-18 2000-03-07 Amkor Technology, Inc. Integrated circuit package
US5989941A (en) * 1997-12-12 1999-11-23 Micron Technology, Inc. Encapsulated integrated circuit packaging
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6531341B1 (en) * 2000-05-16 2003-03-11 Sandia Corporation Method of fabricating a microelectronic device package with an integral window
US6661084B1 (en) * 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
US6492699B1 (en) * 2000-05-22 2002-12-10 Amkor Technology, Inc. Image sensor package having sealed cavity over active area
TW466720B (en) * 2000-05-22 2001-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with flash-prevention structure and manufacture method
US6884663B2 (en) * 2002-01-07 2005-04-26 Delphon Industries, Llc Method for reconstructing an integrated circuit package using lapping
FR2835653B1 (fr) * 2002-02-06 2005-04-15 St Microelectronics Sa Dispositif semi-conducteur optique
US6906403B2 (en) * 2002-06-04 2005-06-14 Micron Technology, Inc. Sealed electronic device packages with transparent coverings

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102712617A (zh) * 2010-01-19 2012-10-03 株式会社吴羽 乙交酯的制造方法

Also Published As

Publication number Publication date
EP1246235A1 (en) 2002-10-02
US7312106B2 (en) 2007-12-25
WO2002078077A1 (en) 2002-10-03
EP1374296A1 (en) 2004-01-02
US20040171195A1 (en) 2004-09-02

Similar Documents

Publication Publication Date Title
JP2004523926A (ja) 感応面を有するチップを封入するための方法
TWI245429B (en) Photosensitive semiconductor device, method for fabricating the same and lead frame thereof
KR20010043140A (ko) 마이크로 전자회로 어셈블리의 봉입 방법 및 그 봉입 시스템
JP3173586B2 (ja) 全モールド型固体撮像装置およびその製造方法
TW201036120A (en) Exposed pad backside pressure sensor package
US6291263B1 (en) Method of fabricating an integrated circuit package having a core-hollowed encapsulation body
US5098630A (en) Method of molding a solid state image pickup device
US8293572B2 (en) Injection molding system and method of chip package
JP2004119881A (ja) 半導体装置及びその製造方法
CN110015634B (zh) 在前端中在晶片级沉积保护材料以进行早期颗粒和水分保护
US20090145237A1 (en) Sensor packaging method for a human contact interface
US11655142B2 (en) Method of manufacturing a sensor device and moulding support structure
TW201501218A (zh) 半導體裝置之製造方法及半導體裝置
JPS60136347A (ja) 半導体装置およびその製造方法
KR20070024603A (ko) 패키지형 집적회로장치
US7465977B2 (en) Method for producing a packaged integrated circuit
JPS60193345A (ja) 半導体装置の製造方法
JPH04280658A (ja) 窓を有する集積回路用ケースおよび製造法
TWI249234B (en) Windowed non-ceramic package having embedded frame
JPS6062279A (ja) 固体撮像装置
JPH07254657A (ja) 集積回路パッケージおよびその光透過窓形成方法
TW444363B (en) Manufacturing method for ball grid array packaging structure
JPH01117348A (ja) 半導体パッケージの製造方法
JPH01133328A (ja) 半導体素子の封止方法
JPH0964077A (ja) 電子部品の製造方法